WO2014208050A1 - スイッチング素子とその製造方法および半導体装置とその製造方法 - Google Patents

スイッチング素子とその製造方法および半導体装置とその製造方法 Download PDF

Info

Publication number
WO2014208050A1
WO2014208050A1 PCT/JP2014/003247 JP2014003247W WO2014208050A1 WO 2014208050 A1 WO2014208050 A1 WO 2014208050A1 JP 2014003247 W JP2014003247 W JP 2014003247W WO 2014208050 A1 WO2014208050 A1 WO 2014208050A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
insulating film
film
wiring
conductive layer
Prior art date
Application number
PCT/JP2014/003247
Other languages
English (en)
French (fr)
Inventor
直樹 伴野
宗弘 多田
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US14/895,017 priority Critical patent/US9893276B2/en
Priority to JP2015523855A priority patent/JP6350525B2/ja
Publication of WO2014208050A1 publication Critical patent/WO2014208050A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a switching element using metal deposition used in electronic devices such as programmable logic and memory, and a semiconductor device using the same.
  • This switch includes a two-terminal switch disclosed in Patent Document 1 and a three-terminal switch disclosed in Patent Document 2.
  • the two-terminal switch has a structure in which an ion conductive layer is sandwiched between a first electrode that supplies metal ions and a second electrode that does not supply ions. The two electrodes are switched by the formation and disappearance of metal bridges in the ion conductive layer. Since the two-terminal switch has a simple structure, the manufacturing process is simple, and the element size can be reduced to the nanometer order.
  • the three-terminal switch has a structure in which the second electrodes of the two two-terminal switches are integrated, and high reliability is ensured.
  • Patent Document 3 discloses that the porous polymer ion conductive layer is excellent in operation reliability because the dielectric breakdown voltage can be kept high even when a metal bridge is formed.
  • the wiring material of the state-of-the-art semiconductor device is mainly composed of copper, and a technique for efficiently forming a resistance change element in the copper wiring is desired.
  • Non-Patent Document 1 discloses a technique for integrating switching elements using electrochemical reactions into a semiconductor device. According to this, a technique is described in which the copper wiring on the semiconductor substrate is used as the first electrode of the switching element. If this structure is used, the process for newly forming the first electrode can be reduced. Therefore, a photomask for forming the first electrode is not necessary, and the number of photomasks to be added to manufacture the resistance change element can be only two.
  • Non-Patent Document 1 ruthenium suitable for processing is used as the second electrode.
  • a holding power for about 10 years is required in the on and off states without application of voltage / current.
  • the rewriting current is large, a thick metal bridge is formed, so the holding power is high, but when it is turned on at a low current for low power consumption, a thin bridge is formed, which increases the bridge holding power. There was a problem.
  • the second electrode is made of ruthenium as a main component, and an alloy of ruthenium with at least one selected from titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, and zinc. .
  • Japanese Patent Application No. 2013-007349 describes a structure in which a bidirectional rectifying element is stacked on the second electrode of a three-terminal switch using metal bridge. Since the switching element does not operate below the operating voltage of the bidirectional rectifying element, the switching element can be easily selected in the crossbar switch structure constituting the programmable logic. In the normal crossbar element structure, other than the selection element is prevented from operating by the selection transistor, but the selection transistor is not required by incorporating the rectifying element. For this reason, the area for the selection transistor is not required, and the area can be saved.
  • the rectifying element When a rectifying element that is a volatile resistance changing element is stacked on a switching element that is a nonvolatile resistance changing element, the rectifying element is an MIM (Metal-Insulator-) in which a volatile resistance changing layer is sandwiched between the upper electrode of the switching element and the upper electrode of the rectifying element. Metal) structure.
  • the element of the MIM structure has a problem that the upper and lower electrodes sandwiching the rectifying element are short-circuited due to redeposition of a metal-derived etching product generated during etching.
  • the etching rate for the barrier insulating film on the Cu wiring that should not be etched is higher than the etching rate of the alloy with the normal etching gas.
  • the barrier insulating film is also etched at the time of processing the switching element, and the Cu wiring is exposed.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a switching element having excellent operational stability and a high manufacturing yield, and a semiconductor device using the same.
  • the switching element of the present invention includes a non-volatile resistance change element having a first electrode, a second electrode, and a non-volatile resistance change layer provided between the first electrode and the second electrode, and the second electrode.
  • a third electrode provided on the first electrode, and an insulator is provided on at least a side surface of the third electrode.
  • the method of manufacturing a switching element according to the present invention includes a nonvolatile resistance change element having a first electrode, a second electrode, and a nonvolatile resistance change layer provided between the first electrode and the second electrode, And a third electrode provided on the second electrode, and at least a side surface of the third electrode has an oxide, wherein the third electrode is made of an etching gas having an oxidizing action. Perform dry etching.
  • the semiconductor device of the present invention is a semiconductor device having a nonvolatile resistance change element and a volatile resistance change element inside a multilayer copper wiring layer on a semiconductor substrate, wherein the multilayer copper wiring layer has a copper wiring and a copper plug.
  • the nonvolatile resistance change element has an ion conductive layer between the first electrode and the second electrode, the first electrode and the second electrode, and the copper wiring serves as the first electrode,
  • a barrier insulating film is provided on the copper wiring, the barrier insulating film includes silicon carbonitride, the barrier insulating film has an opening reaching the first electrode, and the ion conductive layer is formed in the opening.
  • the first electrode conductive layer has a first ion conductive layer in contact with the first electrode, and a second ion conductive layer in contact with the second electrode, and the first ion conductive layer.
  • the second ion conductive layer has a polymer film having a relative dielectric constant of 2.1 or more and 3.0 or less and having silicon, oxygen, and carbon, and the second electrode has a laminated configuration with aluminum. It has ruthenium and tantalum or an alloy of ruthenium and titanium, and the volatile resistance change element has a resistance change layer between the second electrode and the third electrode and between the second electrode and the third electrode.
  • variable resistance layer and the third electrode are formed in the opening, and the variable resistance layer is made of titanium oxide, aluminum oxide, tantalum oxide, niobium oxide, or titanium oxide, aluminum oxide, tantalum oxide, niobium oxide.
  • the third electrode is connected to the copper plug via a barrier metal, the third electrode includes tantalum, and has an insulator on at least a side surface of the third electrode.
  • a method of manufacturing a semiconductor device of the present invention in a method of manufacturing a semiconductor device having a nonvolatile resistance change element and a volatile resistance change element inside a multilayer copper wiring layer on a semiconductor substrate, on the copper wiring also serving as the first electrode, Forming a barrier insulating film having silicon carbonitride, forming an opening reaching the first electrode in the barrier insulating film, and forming titanium oxide, aluminum oxide, or titanium oxide and aluminum oxide in the opening; A first ion conductive layer having a laminated structure is formed, and a polymer film having silicon, oxygen, and carbon and having a relative dielectric constant of 2.1 to 3.0 is formed on the first ion conductive layer.
  • a second electrode having ruthenium and tantalum or an alloy of ruthenium and titanium is formed on the second ion conductive layer, and titanium oxide is formed on the second electrode.
  • a hard mask film including silicon nitride and silicon oxide is formed on the third electrode, a photoresist pattern is formed on the hard mask film, and carbon tetrafluoride is included using the photoresist pattern as a mask.
  • the hard mask film is dry-etched with an etching gas to form a hard mask, and the third electrode, the resistance change layer, the second electrode, and the second electrode are etched with an oxidizing gas using the hard mask as a mask.
  • the two ion conductive layer and the first ion conductive layer are dry-etched.
  • a switching element having excellent operational stability and a high manufacturing yield and a semiconductor device using the same are provided.
  • FIG. 1 is a schematic cross-sectional view showing a configuration of a semiconductor device having a two-terminal switching element according to the first embodiment of the present invention.
  • a two-terminal switch 109 is provided inside the multilayer wiring layer on the semiconductor substrate 101.
  • the multilayer wiring layer is formed on the semiconductor substrate 101 with an interlayer insulating film 102, a barrier insulating film 103, an interlayer insulating film 104, a barrier insulating 107, a protective insulating film 113, an interlayer insulating film 114, an interlayer insulating film 115, and a barrier insulating film 119.
  • the insulating laminate is laminated in this order.
  • the first wiring 105 is embedded through the barrier metal 106 in the wiring groove formed in the interlayer insulating film 104 and the barrier insulating film 103.
  • the second wiring 116 is embedded in a wiring groove formed in the interlayer insulating film 115 and the interlayer insulating film 114.
  • plugs 117 are embedded in prepared holes formed in the interlayer insulating film 114, the protective insulating film 113, and the hard mask film 121.
  • the second wiring 116 and the plug 117 are integrated, and the side surfaces or bottom surfaces of the second wiring and the plug 117 are covered with the barrier metal 118.
  • the first wiring 105 serving as the first electrode, the wall surface of the opening, or the barrier insulating film 107, the first ion conductive layer 108a, the second ion conductive layer 108b, A two-terminal switch 109 is formed by stacking the second electrodes 110 in this order. Further, the rectifying element 120 in which the variable resistance layer 111 and the third electrode 112 are stacked on the second electrode 110 is formed. Further, a hard mask film 121 is formed on the third electrode 112.
  • the upper surface or the side surface of the stacked body of the first ion conductive layer 108a, the second ion conductive layer 108b, the second electrode 110, the resistance change layer 111, the third electrode 112, and the hard mask film 121 is covered with the protective insulating film 113. Yes.
  • the electrode resistance can be lowered while simplifying the number of steps.
  • As an additional step to the normal copper damascene wiring process it is possible to mount a two-terminal switch by adding at least two photomasks, and simultaneously achieve a reduction in resistance and cost of the switching element. become able to.
  • the first ion conductive layer 108a and the first wiring 105 are in contact with each other in the region of the opening formed in the barrier insulating film 107, and the second ion conductive layer 108b and the second electrode 110 are in contact with each other. Yes.
  • the resistance change layer 111 is in contact with the second electrode 110, and the third electrode 112 is in contact with the resistance change layer 111.
  • the two-terminal switch 109 performs on / off control by applying a voltage or passing a current. For example, on / off control is performed using electric field diffusion of a metal related to the first wiring 105 to the first ion conductive layer 108a and the second ion conductive layer 108b, and the on state and the off state are kept non-volatile. It is.
  • the rectifying element 120 is controlled to be turned on / off by voltage application, and is turned on with a voltage having a lower absolute value than the two-terminal switch 109. The on state in this case exhibits volatile behavior.
  • the semiconductor substrate 101 is a substrate on which a semiconductor element is formed.
  • a silicon substrate for example, a silicon substrate, a single crystal substrate, an SOI (Silicon on Insulator) substrate, a TFT (Thin Film Transistor) substrate, a liquid crystal manufacturing substrate, or the like can be used.
  • SOI Silicon on Insulator
  • TFT Thin Film Transistor
  • the interlayer insulating film 102 is an insulating film formed on the semiconductor substrate 1.
  • a silicon oxide film for example, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film, or the like can be used.
  • the interlayer insulating film 102 may be a stack of a plurality of insulating films.
  • the barrier insulating film 103 is an insulating film having a barrier property interposed between the interlayer insulating films 102 and 104.
  • the barrier insulating film 103 serves as an etching stop layer when the wiring groove for the first wiring 105 is processed.
  • a silicon nitride film, a SiC film, a silicon carbonitride film, or the like can be used for the barrier insulating film 103.
  • a wiring trench for embedding the first wiring 105 is formed in the barrier insulating film 103, and the first wiring 105 is buried in the wiring trench via the barrier metal 106.
  • the barrier insulating film 103 can be removed depending on the selection of the etching conditions for the wiring trench.
  • the interlayer insulating film 104 is an insulating film formed on the barrier insulating film 103.
  • the interlayer insulating film 104 for example, a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film, or the like can be used.
  • the interlayer insulating film 104 may be a stack of a plurality of insulating films.
  • a wiring groove for embedding the first wiring 105 is formed in the interlayer insulating film 104, and the first wiring 105 is embedded in the wiring groove via a barrier metal 106.
  • the first wiring 105 is a wiring embedded in a wiring groove formed in the interlayer insulating film 104 and the barrier insulating film 103 via a barrier metal 106.
  • the first wiring 105 also serves as the first electrode of the two-terminal switch 109 and is in contact with the first ion conductive layer 108a.
  • the lower surface of the second ion conductive layer 108 b is in contact with the first ion conductive layer 108 a, and the upper surface is in contact with the second electrode 110.
  • a metal capable of diffusing and ion conducting in the first ion conductive layer 108a and the second ion conductive layer 108b is used, and for example, copper or the like can be used.
  • the first wiring 105 may be alloyed with aluminum.
  • the barrier metal 106 is a conductive film having a barrier property that covers the side surface or the bottom surface of the wiring in order to prevent the metal related to the first wiring 105 from diffusing into the interlayer insulating film 104 or the lower layer.
  • the barrier metal 106 includes a refractory metal such as tantalum, tantalum nitride, titanium nitride, tungsten carbonitride, nitrides thereof, and the like.
  • a stacked film of them can be used.
  • the barrier insulating film 107 is formed on the interlayer insulating film 104 including the first wiring 105 and prevents oxidation of a metal (for example, copper) related to the first wiring 105. Further, the barrier insulating film 107 prevents diffusion of the metal related to the first wiring 105 into the interlayer insulating film 114.
  • the barrier insulating film 107 also serves as an etching stop layer when the first ion conductive layer 108a, the second ion conductive layer 108b, the second electrode 110, the resistance change layer 111, and the third electrode 112 are processed.
  • a silicon carbonitride film, a silicon nitride film, and a stacked structure thereof can be used.
  • the barrier insulating film 107 is preferably made of the same material as the protective insulating film 113 and the hard mask film 121.
  • the first ion conductive layer 108a and the second ion conductive layer 108b are films whose resistance changes in a nonvolatile manner.
  • a material whose resistance is changed by the action (diffusion, ion conduction, etc.) of the metal related to the first wiring 105 (first electrode) can be used.
  • a film capable of ion conduction is used.
  • the second ion conductive layer 108b is formed using a plasma CVD (Chemical Vapor Deposition) method.
  • the supply amount of the raw material is 10 to 200 sccm
  • the supply of helium is 500 sccm via the raw material vaporizer
  • 500 sccm is directly supplied to the reaction chamber by another line.
  • the first ion conductive layer 108a serves to prevent the metal related to the first wiring 105 from being diffused into the second ion conductive layer 108b by heating or plasma while the second ion conductive layer 108b is being deposited. Have. Further, the first ion conductive layer 108a has a role of preventing the first wiring 105 from being oxidized and facilitating diffusion.
  • the metal of the first ion conductive layer 108a for example, titanium or aluminum, or a laminate thereof becomes titanium oxide, aluminum oxide, or a laminate thereof during the formation of the second ion conductive layer 108b, and becomes a part of the ion conductive layer.
  • the optimum metal film thickness of the first ion conductive layer 108a is 1 nm in total, and if it is thinner than this, the copper wiring surface is slightly oxidized, and if it is thicker than this, the metal remains without being oxidized.
  • the first ion conductive layer 108 a and the second ion conductive layer 108 b are formed on the first wiring 105, the tapered surface of the opening of the barrier insulating film 107, or on each surface of the barrier insulating film 107.
  • the outer peripheral portion of the connection portion between the first wiring 105 and the first ion conductive layer 108 a is disposed along at least the tapered surface of the opening of the barrier insulating film 107.
  • the first ion conductive layer 108a may be formed by stacking titanium and aluminum, or may be a single layer of titanium and aluminum.
  • the second electrode 110 is an upper electrode of the two-terminal switch 109 and is in contact with the second ion conductive layer 108b.
  • the second electrode 110 is a metal that is more difficult to ionize than the metal associated with the first wiring 105 and is less likely to diffuse and ion-conduct in the second ion conductive layer 108b.
  • an alloy of ruthenium and titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, zinc, or the like having good adhesion to the metal related to the first wiring 105 is used.
  • the content of ruthenium is preferably 10% or more and 80% or less. Two or more metals may be added to ruthenium.
  • the metal added to ruthenium in the second electrode 110 it is desirable to select a metal whose standard Gibbs energy is larger in the negative direction than ruthenium. Titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, and zinc, whose standard Gibbs energy is larger in the negative direction than ruthenium, indicate that chemical reactions are more likely to occur spontaneously than ruthenium. For this reason, it is considered that by forming an alloy with ruthenium as the second electrode 110, the adhesion with the metal bridge formed of the metal related to the first wiring 105 is improved.
  • the second electrode 110 is configured only by a metal added to ruthenium, the standard Gibbs energy is larger in the negative direction than the metal related to the first wiring 105, or the same electrode is obtained.
  • the transition from the on state to the off state proceeds by an oxidation reaction (dissolution reaction) of the metal bridge.
  • the oxidation reaction of the second electrode 110 becomes larger in the negative direction than the metal related to the first wiring 105, the oxidation of the second electrode 110 is performed more than the oxidation reaction of the metal bridge formed of the metal related to the first wiring 105. Since the reaction proceeds, it cannot be turned off. For this reason, the second electrode 110 needs to be an alloy with ruthenium whose standard Gibbs energy is smaller in the negative direction than copper.
  • the rectifying element 120 is turned on at a voltage having a lower absolute value than the two-terminal switch 109 is turned on or off.
  • the on state is volatile and transitions to off when the voltage is lowered.
  • the two-terminal switch 109 does not switch at a voltage at which the rectifying element 120 does not transition to ON.
  • the resistance change layer 111 is an insulating film whose resistance changes volatilely, and is composed of a single layer or a stacked layer of metal oxides.
  • the resistance change layer 111 is composed of, for example, a single layer or a stacked layer of tantalum oxide, titanium oxide, niobium oxide, and aluminum oxide.
  • the resistance change layer 111 forms a metal oxide by forming a metal film and exposing it to oxygen plasma. Alternatively, a metal oxide is formed by forming a metal film in a chamber into which oxygen is introduced.
  • the resistance change layer 111 may be formed by a co-sputtering method in which tantalum, titanium, niobium, and aluminum are simultaneously sputtered in the same chamber, and then oxidized by oxygen plasma. Similarly, oxygen may be introduced at the time of film formation by co-sputtering to form a metal oxide film.
  • the third electrode 112 is an upper electrode of the rectifying element 120 and is formed on the resistance change layer 111.
  • the third electrode 112 has a role of protecting the laminated structure of the rectifying element 120 below the variable resistance layer 111 and the laminated structure of the two-terminal switch 109. That is, the resistance change layer 111 suppresses damage to the laminated structure of the rectifying element 120 and the laminated structure of the two-terminal switch 109 below the variable resistance layer 111 in the process, and maintains the switching characteristics of the two-terminal switch 109 and the rectifying element 120. can do.
  • tantalum, titanium, tungsten, or a nitride thereof can be used.
  • the hard mask film 121 is a film that serves as a hard mask film and a passivation film when the third electrode 112, the resistance change layer 111, the second electrode 110, the second ion conductive layer 108b, and the first ion conductive layer 108a are etched. .
  • a silicon nitride film or the like can be used for the hard mask film 121.
  • the hard mask film 121 is preferably made of the same material as the protective insulating film 113 and the barrier insulating film 107.
  • the material interface is integrated, preventing entry of moisture and the like from the outside, and removing from the two-terminal switch 109 and the rectifying element 120 itself. It becomes possible to prevent separation.
  • the two-terminal switch 109 and the rectifying element 120 are etched using the hard mask film 121 as an etching mask.
  • the second electrode 110 which is an alloy electrode containing ruthenium as a main component is etched by introducing oxygen, nitrogen, and chlorine into the chamber as an etching gas.
  • Oxygen which is one of the etching gases, forms an oxide region 122 that is an insulator on the top and side surfaces of the third electrode 112 and the side surfaces of the resistance change layer 111.
  • the side surface is a peripheral portion of the third electrode 112 or the resistance change layer 111.
  • the protective insulating film 113 has a function of preventing oxygen from being desorbed from the first ion conductive layer 108a, the second ion conductive layer 108b, and the resistance change layer 111 without damaging the two-terminal switch 109 and the rectifying element 120.
  • An insulating film As the protective insulating film 113, for example, a silicon nitride film, a silicon carbonitride film, or the like can be used.
  • the protective insulating film 113 is preferably made of the same material as the hard mask film 121 and the barrier insulating film 107.
  • the protective insulating film 113, the barrier insulating film 107, and the hard mask film 121 are integrated to improve the adhesion at the interface, and the two-terminal switch 109 and the rectifying element 120 can be further protected. become able to.
  • the interlayer insulating film 114 is an insulating film formed on the protective insulating film 113.
  • the interlayer insulating film 114 for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film can be used.
  • the interlayer insulating film 114 may be a stack of a plurality of insulating films.
  • the interlayer insulating film 114 may be made of the same material as the interlayer insulating film 104.
  • a pilot hole for embedding the plug 117 is formed in the interlayer insulating film 114, and the plug 117 is embedded in the pilot hole via the barrier metal 118.
  • the interlayer insulating film 115 is an insulating film formed on the interlayer insulating film 114.
  • the interlayer insulating film 115 for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film can be used.
  • the interlayer insulating film 115 may be a stack of a plurality of insulating films. The same material as the interlayer insulating film 115 and the interlayer insulating film 114 may be used.
  • a wiring groove for embedding the second wiring 116 is formed in the interlayer insulating film 115, and the second wiring 116 is embedded in the wiring groove via a barrier metal 118.
  • the second wiring 116 is a wiring buried in a wiring groove formed in the interlayer insulating film 115 and the interlayer insulating film 114 via a barrier metal 118.
  • the second wiring 116 is integrated with the plug 117.
  • the plug 117 is embedded in a prepared hole formed in the interlayer insulating film 114, the protective insulating film 113, and the hard mask film 121 via a barrier metal 118.
  • the plug 117 is electrically connected to the third electrode 112 through the barrier metal 118.
  • copper can be used for the second wiring 116 and the plug 117.
  • the barrier metal 118 covers the side and bottom surfaces of the second wiring 116 and the plug 117 in order to prevent the metal related to the second wiring 116 (including the plug 117) from diffusing into the interlayer insulating films 115 and 114 and the lower layer.
  • This is a conductive film having a barrier property.
  • the barrier metal 118 includes a refractory metal such as tantalum, tantalum nitride, titanium nitride, tungsten carbonitride, or nitride thereof. A thing etc. or those laminated films can be used.
  • the barrier metal 118 is preferably made of the same material as the third electrode 112.
  • the barrier metal 118 has a laminated structure of tantalum nitride (lower layer) / tantalum (upper layer), it is preferable to use tantalum nitride, which is a lower layer material, for the third electrode 112.
  • the barrier insulating film 119 is formed on the interlayer insulating film 115 including the second wiring 116, and prevents the metal (for example, copper) related to the second wiring 116 from being oxidized or the metal related to the second wiring 116 to the upper layer. It is an insulating film having a role of preventing diffusion.
  • the barrier insulating film 119 for example, a silicon carbonitride film, a silicon nitride film, a stacked structure thereof, or the like can be used. (Etching process) The etching process of the two-terminal switch and the rectifying element shown in FIG. 1 will be described with reference to FIG.
  • the general etching gas of ruthenium which is one of the materials constituting the alloy used for the second electrode 110, is oxygen, but tantalum oxide and titanium oxide are formed for the tantalum and titanium as additive metals. Therefore, the etching rate is slow and etching is difficult.
  • chlorine (Cl 2 , BCl 3 ) or fluorine (CF 4 , CHF 3 ) which is an etching gas for titanium or tantalum
  • the second electrode 110 can be processed, but the etching rate for the barrier insulating film 107 is fast. Therefore, there is a concern about the exposure of the wiring layer after processing the switch element.
  • FIG. 2 shows a scanning electron microscope image (scanning electron microscope) from the upper surface when etching is performed by introducing chlorine-based Cl 2 200 sccm and BCl 3 100 sccm and nitrogen 160 sccm into the chamber as a comparative example of the present embodiment.
  • Microscope image SEM image).
  • the source power was 200 W
  • the bias power was 800 W
  • the pressure in the chamber was 10 mTorr.
  • the first wiring 105 disposed under the barrier insulating film 107 is partially exposed. In this state, copper constituting the first wiring 105 diffuses into the protective insulating film 113 and the interlayer insulating film 114, and the leakage current between adjacent plugs 117 increases.
  • oxygen, chlorine, and nitrogen are used as etching gases.
  • the etching rate of the silicon carbonitride film that is the material of the barrier insulating film 107 is 12.8 that of the alloy of 75% ruthenium and 25% tantalum that is the material of the second electrode 110. It was twice.
  • oxygen, chlorine, and nitrogen etching gases decreased to a minimum of 0.94 times.
  • FIG. 3 shows an SEM image from the upper surface when etching is performed by introducing 100 sccm of oxygen, 50 sccm of chlorine, and 50 sccm of nitrogen as the present embodiment into the chamber.
  • the source power was 900 W
  • the bias power was 900 W
  • the pressure in the chamber was 4 mTorr.
  • the two-terminal switch element 109 and the rectifying element 120 can be processed without exposing the first wiring 105 disposed under the barrier insulating film 107.
  • the etching product adhered to the upper surface of the third electrode 112 exposed by the degeneration of the hard mask film 121 during etching, the side surface of the third electrode 112, and the side surface of the resistance change layer 111. Is oxidized. For this reason, the failure which short-circuits between the 3rd electrode 112 and the 2nd electrode 110 by the reattachment of the etching product derived from a metal can be prevented.
  • FIG. 4 shows the etching rate of an alloy of 75% ruthenium and 25% tantalum when the source power is 900 W, the bias power is 160 W, and the pressure in the chamber is 4 mTorr, and the etching rate ratio of silicon carbonitride and the alloy, and the oxygen flow rate relative to the total gas flow rate. It is shown against the ratio.
  • the etching rate ratio decreased with respect to the proportion of oxygen.
  • the etching rate of the alloy electrode decreases when the proportion of the oxygen flow rate is reduced to 33%, but increases when the proportion of the oxygen flow rate is 50%. From this tendency, it can be seen that the oxygen flow rate is preferably about 50%.
  • FIG. 5 shows the etching rate of an alloy of 75% ruthenium and 25% tantalum when the source power is 900 W, the bias power is 900 W, and the chamber pressure is 4 mTorr, and the etching rate ratio of silicon carbonitride and the alloy, and the oxygen flow rate relative to the total gas flow rate. It is shown against the ratio.
  • the etching rate of the alloy electrode is increased because the bias power is increased. This is because the ion incident amount of the etching gas to the etching object is increased by increasing the bias power. From FIG. 5, when the ratio of the oxygen flow rate to the total gas flow rate exceeds 50%, the etching rate of the alloy increases according to the rate of the oxygen flow rate, and the etching rate ratio of the alloy to silicon carbonitride decreases.
  • Chlorine is used to decompose base metal components such as tantalum and titanium in the alloy electrode, but if it is too much, the etching rate of silicon carbonitride increases. Oxygen promotes ruthenium decomposition and etching product emissions. Nitrogen dilutes the entire etching gas and plays a role in suppressing the etching rate of the barrier insulating film, which is a nitride, but if it is too much, the etching rate of the alloy electrode decreases. From the results of FIGS. 4 and 5, it is desirable that the ratio of chlorine: nitrogen: oxygen in the etching gas is 15 to 25%: 15% to 25%: 50% to 70%.
  • the second ion conductive layer 108b and the first ion conductive layer 108a are also processed when the second electrode 110 is etched. (Switching operation)
  • the operation of the two-terminal switch shown in FIG. 1 will be described with reference to FIGS.
  • FIG. 6 schematically shows the switch characteristics of the two-terminal switch and the rectifying element according to this embodiment.
  • a positive voltage is applied to the first wiring 601 and the third electrode 606 is grounded.
  • the applied voltage is distributed and applied to the two-terminal switch and the rectifying element according to the respective resistance values.
  • the rectifying element is changed in the volatile, on-state at V dio in FIG.
  • Vdio the higher voltage side than Vdio, most of the voltage is applied to the two-terminal switch, and copper ionized by an electrochemical reaction from the first wiring 601 migrates in the first ion conductive layer 602 and the second ion conductive layer 603. Then, by receiving electrons at the second electrode 604, it begins to precipitate as copper.
  • Step 1 An interlayer insulating film 802 (for example, a silicon oxide film, a film thickness of 300 nm) is deposited on a semiconductor substrate 801 (for example, a substrate on which a semiconductor element is formed). Thereafter, a barrier insulating film 803 (for example, a silicon nitride film, a film thickness of 30 nm) is deposited on the interlayer insulating film 802. After that, an interlayer insulating film 804 (eg, a SiCHO film, a 150 nm-thickness silicon oxide film, and a 100 nm-thickness stack) is deposited over the barrier insulating film 803.
  • a SiCHO film for example, a silicon oxide film, a film thickness of 300 nm
  • a barrier insulating film 803 for example, a silicon nitride film, a film thickness of 30 nm
  • an interlayer insulating film 804 eg, a SiCHO film, a 150 nm-th
  • a wiring groove is formed in the interlayer insulating film 804 and the barrier insulating film 803 by using a lithography method (including photoresist formation, dry etching, and photoresist removal).
  • a first wiring 805 for example, copper
  • a barrier metal 806 for example, tantalum nitride / tantalum, film thickness 5 nm / 5 nm.
  • the interlayer insulating films 802 and 804 can be formed by a plasma CVD method.
  • the first wiring 805 is formed by forming a barrier metal 806 (for example, a laminated film of tantalum nitride / tantalum) by a PVD (Physical Vapor Deposition) method, and after forming a copper seed by the PVD method, wiring the copper by an electrolytic plating method. Embed in the groove. Thereafter, heat treatment is performed at a temperature of 200 ° C. or higher, and excess copper other than in the wiring trench is removed by a CMP (Chemical Mechanical Polishing) method.
  • CMP Chemical Mechanical Polishing
  • the CMP method is a method of flattening by polishing the unevenness of the wafer surface that occurs during the multilayer wiring formation process by bringing the polishing liquid into contact with a rotating polishing pad while flowing the polishing liquid over the wafer surface.
  • the excess copper embedded in the trench is polished to form a buried wiring (damascene wiring) or the interlayer insulating film is polished to planarize.
  • a barrier insulating film 807 (for example, a silicon nitride film or a silicon carbonitride film, a film thickness of 30 nm) is formed over the interlayer insulating film 804 including the first wiring 805.
  • the barrier insulating film 807 can be formed by a plasma CVD method.
  • the thickness of the barrier insulating film 807 is preferably about 10 nm to 50 nm.
  • a hard mask film 808 (eg, a silicon oxide film, a film thickness of 40 nm) is formed over the barrier insulating film 807.
  • the hard mask film 808 is preferably made of a material different from the barrier insulating film 807 from the viewpoint of maintaining a high etching selectivity in the dry etching process, and may be an insulating film or a conductive film.
  • a silicon oxide film, a silicon nitride film, titanium nitride, titanium, tantalum, tantalum nitride, or the like can be used, and a stacked body of a silicon nitride / silicon oxide film can be used.
  • Step 4 (FIG. 8D) An opening is patterned on the hard mask film 808 using a photoresist (not shown), and an opening pattern is formed in the hard mask film 808 by dry etching using the photoresist as a mask. Thereafter, the photoresist is removed by oxygen plasma ashing or the like. At this time, dry etching is not necessarily stopped on the upper surface of the barrier insulating film 807, and may reach the inside of the barrier insulating film 807.
  • Step 5 (FIG. 8E)
  • the barrier insulating film 807 exposed from the opening of the hard mask film 808 is etched back (dry etching), whereby an opening is formed in the barrier insulating film 807 and the opening of the barrier insulating film 807 is formed.
  • the first wiring 805 is exposed from the portion.
  • the wall surface of the opening of the barrier insulating film 807 can be tapered by using reactive dry etching.
  • reactive dry etching a gas containing fluorocarbon can be used as an etching gas.
  • the hard mask film 808 is preferably completely removed during the etch back, but may remain as it is in the case of an insulating material.
  • the shape of the opening in the barrier insulating film 807 can be circular, and the diameter of the circle can be 30 nm to 500 nm.
  • the oxide on the surface of the first wiring 805 is removed by RF (Radio Frequency; high frequency) etching using a non-reactive gas.
  • RF Radio Frequency; high frequency
  • etching using a non-reactive gas As the non-reactive gas, helium or argon can be used.
  • Step 6 (FIG. 8F) On the barrier insulating film 807 including the first wiring 805, 0.5 nm or less of titanium and aluminum are deposited in this order. Titanium and aluminum can be formed using a PVD method or a CVD method. Further, a SIOCH polymer film containing silicon, oxygen, carbon, and hydrogen is formed as the second ion conductive layer 809b by plasma CVD.
  • the cyclic organosiloxane raw material and the carrier gas helium flow into the reaction chamber, the supply of both is stabilized, and the application of RF power is started when the pressure in the reaction chamber becomes constant.
  • the supply amount of the raw material is 10 to 200 sccm
  • the supply of helium is 500 sccm via the raw material vaporizer
  • 500 sccm is directly supplied to the reaction chamber by another line.
  • Titanium and aluminum are automatically oxidized when exposed to the raw material of the SIOCH-based polymer film containing oxygen during the formation of the second ion conductive layer 809b, and become the first ion conductive layer 809a by becoming an oxide. It becomes a part of the two-ion conductive layer 809b. Since moisture or the like is attached to the opening of the barrier insulating film 807 by the organic peeling process, the barrier insulating film 807 is removed by applying a heat treatment under reduced pressure at a temperature of about 250 ° C. to 350 ° C. before the deposition of the first ion conductive layer 809a. It is preferable to gas.
  • Step 7 (FIG. 8G) On the second ion conductive layer 809b, an alloy of ruthenium and tantalum is formed as a second electrode 810 with a film thickness of 5 nm by co-sputtering.
  • the ruthenium target and the tantalum target exist in the same chamber, and an alloy film is deposited by sputtering at the same time.
  • the power applied to the ruthenium target is 150 W
  • the power applied to the tantalum target is 50 W, so that the ruthenium content is 75%.
  • variable resistance layer 811 for example, tantalum oxide, film thickness of 5 nm
  • a third electrode 812 for example, tantalum film, film thickness of 25 nm
  • the resistance change layer 811 is formed of a metal oxide, either a plasma oxidation method in which a metal is sputtered and oxidized by exposure to oxygen plasma or a reactive sputtering method in which oxygen is introduced during sputtering is used. It may be formed.
  • a hard mask film 813 for example, a silicon nitride film or a silicon carbonitride film, a film thickness of 30 nm
  • a hard mask film 814 for example, a silicon oxide film, a film thickness of 100 nm
  • the hard mask film 813 and the hard mask film 814 can be formed by a plasma CVD method.
  • the hard mask film 813 and the hard mask film 814 can be formed using a general plasma CVD method in this technical field.
  • the hard mask film 813 and the hard mask film 814 are preferably different types of films.
  • the hard mask film 813 can be a silicon carbonitride film and the hard mask film 814 can be a silicon oxide film.
  • the hard mask film 813 is preferably made of the same material as a protective insulating film and a barrier insulating film described later. That is, all the surroundings of the variable resistance element are surrounded by the same material, so that the material interface can be integrated to prevent intrusion of moisture and the like from the outside and to prevent detachment from the variable resistance element itself.
  • Step 9 (FIG. 8I) A photoresist (not shown) for patterning the two-terminal switch and the rectifying element is formed on the hard mask film 814, and then the hard mask film 814 is dried until the hard mask film 813 appears using the photoresist as a mask. Etch. Thereafter, the photoresist is removed using oxygen plasma ashing and organic peeling.
  • Step 10 (FIG. 8J) Using the hard mask film 814 as a mask, the hard mask film 813, the third electrode 812, the resistance change layer 811, the second electrode 810, the second ion conductive layer 809b, and the first ion conductive layer 809a are continuously dry-etched. At this time, the hard mask film 814 is preferably completely removed during the etch back, but may remain as it is.
  • the third electrode 812 is tantalum and the resistance change layer 811 is tantalum oxide, it can be processed by chlorine-based RIE (Reactive Ion Etching).
  • the second electrode 810 is an alloy of ruthenium and tantalum, it is desirable to process with a mixed gas of chlorine, nitrogen, and oxygen. For example, the ratio of chlorine: nitrogen: oxygen is 25%: 25%: 50%.
  • the second ion conductive layer 809b and the first ion conductive layer 809a below the second electrode 810 can be etched with the same gas as the second electrode. As a result, dry etching can be stopped on the barrier insulating film 807 on the lower surface.
  • the variable resistance element portion can be processed without exposing the variable resistance element portion to oxygen plasma ashing for resist removal.
  • the oxidation plasma treatment can be performed without depending on the resist peeling time.
  • the object is oxidized to become an oxidized region 815.
  • a protective insulating film 816 (eg, silicon nitride) is formed on the hard mask film 813, the third electrode 812, the resistance change layer 811, the second electrode 810, the second ion conductive layer 809b, the first ion conductive layer 809a, and the barrier insulating film 807.
  • a film or a silicon carbonitride film (20 nm) is deposited.
  • the protective insulating film 816 can be formed by a plasma CVD method. Before film formation, it is necessary to maintain a reduced pressure in the reaction chamber.
  • the deposition temperature of the protective insulating film 816 is preferably set to 250 ° C. or lower. Further, since the film is exposed to a film forming gas under reduced pressure before film formation, it is preferable not to use a reducing gas. For example, it is preferable to use a silicon nitride film formed by using a high-density plasma with a mixed gas of SiH 4 / N 2 at a substrate temperature of 200 ° C.
  • an interlayer insulating film 817 for example, a silicon oxide film
  • an interlayer insulating film 818 for example, a SiCHO film having a thickness of 150 nm and a silicon oxide film having a thickness of 150 nm
  • a pilot hole for the plug 820 is formed, and then a wiring groove for the second wiring 819 is formed.
  • a second wiring 819 for example, copper
  • a plug 820 for example, copper
  • the barrier metal 821 for example, tantalum nitride / tantalum
  • a barrier insulating film 822 eg, a silicon nitride film
  • the formation of the second wiring 819 can use the same process as the formation of the lower layer wiring.
  • the interlayer insulating film 817 and the interlayer insulating film 818 can be formed by a plasma CVD method.
  • the interlayer insulating film 817 is deposited thickly, and the interlayer insulating film 817 is cut and planarized by CMP to form the interlayer insulating film 817 with a desired film thickness (for example, 110 nm). ).
  • a short circuit of the rectifying element having the MIM structure laminated on the switching element using the metal bridge is prevented. Further, the etching of the barrier insulating film is suppressed, thereby preventing the Cu wiring from being exposed. As a result, a switching element excellent in operation stability and a high manufacturing yield, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof are realized.
  • FIG. 9 is a schematic cross-sectional view showing a configuration of a semiconductor device having a three-terminal switching element according to the second embodiment of the present invention.
  • a three-terminal switch 914 is provided in the multilayer wiring layer on the semiconductor substrate 901.
  • the multilayer wiring layer includes an interlayer insulating film 902, a barrier insulating film 903, an interlayer insulating film 904, a barrier insulating film 907, a protective insulating film 913, an interlayer insulating film 916, an interlayer insulating film 917, and a barrier insulating layer on the semiconductor substrate 901.
  • An insulating stacked body is stacked in the order of the film 921.
  • the first wiring A 905a and the first wiring B 905b are embedded in the wiring grooves formed in the interlayer insulating film 904 and the barrier insulating film 903 via the barrier metal A 906a and the barrier metal B 906b.
  • a second wiring 919 is embedded in a wiring groove formed in the interlayer insulating film 916 and the interlayer insulating film 917. Further, plugs 918 are embedded in pilot holes formed in the interlayer insulating film 916, the protective insulating film 913, and the hard mask film 912. The second wiring 919 and the plug 918 are integrated. Side surfaces or bottom surfaces of the second wiring 919 and the plug 918 are covered with a barrier metal 920.
  • first ion conduction is performed on the first wiring A 905 a and the first wiring B 905 b serving as the first electrode, the wall surface of the opening of the barrier insulating film 907, or on the barrier insulating film 907.
  • a layer 909a, a second ion conductive layer 909b, and a second electrode 910 are formed.
  • the first ion conductive layer 909a, the second ion conductive layer 909b, and the second electrode 910 form a three-terminal switch 914.
  • a rectifying element 915 in which a resistance change layer 908 and a third electrode 911 are stacked is formed on the second electrode 910.
  • a hard mask film 912 is formed on the third electrode 911.
  • the upper surface or the side surface of the stacked body of the first ion conductive layer 909a, the second ion conductive layer 909b, the second electrode 910, the resistance change layer 908, the third electrode 911, and the hard mask film 912 is covered with a protective insulating film 913. ing.
  • the electrode resistance can be lowered while simplifying the number of processes.
  • As an additional step to the normal copper damascene wiring process it is possible to mount a three-terminal switch by simply adding at least two photomasks, so that both low resistance and low cost of the element can be achieved simultaneously. become.
  • the first ion conductive layer 909a, the first wiring A 905a, and the first wiring B 905b are in contact with each other in the region of the opening formed in the barrier insulating film 907, and the second ion conductive layer 909b and the second ion conductive layer 909b are in contact with each other.
  • Two electrodes 910 are in contact.
  • the resistance change layer 908 is in contact with the second electrode 910, and the third electrode 911 is in contact with the resistance change layer 908.
  • the three-terminal switch 914 performs on / off control by applying a voltage or passing a current. For example, on / off control is performed by using electric field diffusion of the metal related to the first wiring A 905a and the first wiring B 905b to the first ion conductive layer 909a and the second ion conductive layer 909b, and the on state and the off state. Is kept non-volatile.
  • the rectifying element 915 is controlled to be turned on / off by voltage application, and is turned on with a voltage having a lower absolute value than the three-terminal switch 914. The on state in this case exhibits volatile behavior.
  • the semiconductor substrate 901 is a substrate on which a semiconductor element is formed.
  • a substrate such as a silicon substrate, a single crystal substrate, an SOI substrate, a TFT substrate, or a liquid crystal manufacturing substrate can be used.
  • the interlayer insulating film 902 is an insulating film formed on the semiconductor substrate 901.
  • a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a lower dielectric constant than that of the silicon oxide film, or the like can be used.
  • the interlayer insulating film 902 may be a stack of a plurality of insulating films.
  • the barrier insulating film 903 is an insulating film having a barrier property interposed between the interlayer insulating films 902 and 904.
  • the barrier insulating film 903 serves as an etching stop layer when the wiring grooves for the first wiring A 905a and the first wiring B 905b are processed.
  • a silicon nitride film, a SiC film, a silicon carbonitride film, or the like can be used.
  • a wiring groove for embedding the first wiring A905a and the first wiring B905b is formed, and the first wiring A905a and the first wiring are interposed in the wiring groove via the barrier metal A906a and the barrier metal B906b.
  • B905b is embedded.
  • the barrier insulating film 903 can be deleted depending on the selection of the etching conditions for the wiring trench.
  • the interlayer insulating film 904 is an insulating film formed on the barrier insulating film 903.
  • the interlayer insulating film 904 for example, a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film, or the like can be used.
  • the interlayer insulating film 904 may be a stack of a plurality of insulating films.
  • a wiring groove for embedding the first wiring A 905a and the first wiring B 905b is formed. In the wiring trench, the first wiring A 905a and the first wiring B 905b are embedded through the barrier metal A 906a and the barrier metal B 906b.
  • the first wiring A 905a and the first wiring B 905b are wirings embedded in the wiring grooves formed in the interlayer insulating film 904 and the barrier insulating film 903 via the barrier metal A 906a and the barrier metal B 906b.
  • the first wiring A 905a and the first wiring B 905b also serve as the first electrode of the three-terminal switch 914 and are in contact with the first ion conductive layer 909a.
  • the lower surface of the second ion conductive layer 909b is in contact with the first ion conductive layer 909a, and the upper surface is in contact with the second electrode 910.
  • first wiring A 905a and the first wiring B 905b a metal capable of diffusing and ion conducting in the first ion conductive layer 909a and the second ion conductive layer 909b is used.
  • a metal capable of diffusing and ion conducting in the first ion conductive layer 909a and the second ion conductive layer 909b is used.
  • copper or the like can be used.
  • the first wiring A 905a and the first wiring B 905b may be alloyed with aluminum.
  • the barrier metal A 906a and the barrier metal B 906b have a barrier property that covers the side surface or the bottom surface of the wiring in order to prevent the metal related to the first wiring A 905a and the first wiring B 905b from diffusing into the interlayer insulating film 904 or the lower layer. It is a conductive film.
  • the barrier metal A 906a and the barrier metal B 906b include a refractory metal, a nitride thereof, or a stacked film thereof. Can be used.
  • the refractory metal or nitride thereof tantalum, tantalum nitride, titanium nitride, tungsten carbonitride, or the like can be used.
  • the barrier insulating film 907 is formed on the interlayer insulating film 904 including the first wiring A 905a and the first wiring B 905b, and prevents the metal (for example, copper) related to the first wiring A 905a and the first wiring B 905b from being oxidized. In addition, the barrier insulating film 907 prevents the metal related to the first wiring A 905a and the first wiring B 905b from diffusing into the interlayer insulating film 916.
  • the barrier insulating film 907 also serves as an etching stop layer when the first ion conductive layer 909a, the second ion conductive layer 909b, the second electrode 910, the resistance change layer 908, and the third electrode 911 are processed.
  • barrier insulating film 907 for example, a silicon carbonitride film, a silicon nitride film, a stacked structure thereof, or the like can be used.
  • the barrier insulating film 907 is preferably made of the same material as the protective insulating film 913 and the hard mask film 912.
  • the first ion conductive layer 909a and the second ion conductive layer 909b are films whose resistance changes in a nonvolatile manner.
  • a material whose resistance is changed by the action (diffusion, ion conduction, etc.) of the metal related to the first wiring A 905a and the first wiring B 905b (first electrode) is used. be able to.
  • the resistance change of the three-terminal switch 914 is performed by deposition of metal ions, a film capable of ion conduction is used.
  • the second ion conductive layer 909b is formed using a plasma CVD method.
  • the cyclic organosiloxane raw material and the carrier gas helium flow into the reaction chamber, the supply of both is stabilized, and the application of RF power is started when the pressure in the reaction chamber becomes constant.
  • the supply amount of the raw material is 10 to 200 sccm
  • the supply of helium is 500 sccm via the raw material vaporizer
  • 500 sccm is directly supplied to the reaction chamber by another line.
  • the metal related to the first wiring A 905a and the first wiring B 905b diffuses into the second ion conductive layer 909b by heating or plasma while the second ion conductive layer 909b is deposited. There is a role to prevent. Further, the first wiring A 905a and the first wiring B 905b have a role of preventing the diffusion from being easily promoted.
  • the metal of the first ion conductive layer 909a for example, titanium or aluminum, or a stacked layer thereof becomes titanium oxide, aluminum oxide, or the stacked layer during the formation of the second ion conductive layer 909b, and becomes a part of the ion conductive layer.
  • the optimum metal film thickness of the first ion conductive layer 909a is 1 nm in total, and if it is thinner than this, the copper wiring surface is slightly oxidized, and if it is thicker than this, it is not oxidized and remains as metal.
  • the first ion conductive layer 909a and the second ion conductive layer 909b are formed on the first wiring A 905a and the first wiring B 905b, the tapered surface of the opening of the barrier insulating film 907, or the barrier insulating film 907.
  • the outer peripheral portion of the connecting portion between the first wiring A 905a and the first wiring B 905b and the first ion conductive layer 909a is disposed along at least the tapered surface of the opening of the barrier insulating film 907. Yes.
  • the first ion conductive layer 909a may be formed by stacking titanium and aluminum, or may be a single layer of titanium and aluminum.
  • the second electrode 910 is an upper electrode of the three-terminal switch 914 and is in contact with the second ion conductive layer 909b.
  • a metal that is less likely to be ionized than the metal associated with the first wiring A 905a and the first wiring B 905b and is less likely to diffuse and ion-conduct in the second ion conductive layer 909b is used.
  • an alloy of ruthenium and titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, zinc, or the like having good adhesion to the metal of the first wiring A 905a and the first wiring B 905b is used.
  • the content of ruthenium is preferably 10% or more and 80% or less. Two or more metals may be added to ruthenium.
  • the metal added to ruthenium in the second electrode 910 it is desirable to select a metal whose standard Gibbs energy is larger in the negative direction than ruthenium. Titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, and zinc, whose standard Gibbs energy is larger in the negative direction than ruthenium, indicate that chemical reactions are more likely to occur spontaneously than ruthenium. For this reason, it is thought that by forming an alloy with ruthenium as the second electrode 910, adhesion with the metal bridge formed of the metal related to the first wiring A 905a and the first wiring B 905b is improved.
  • the second electrode 910 when the second electrode 910 is configured only with the additive metal, the standard Gibbs energy is larger in the negative direction than the metal related to the first wiring A 905a and the first wiring B 905b, or the same electrode.
  • the transition from the on state to the off state proceeds by an oxidation reaction (dissolution reaction) of the metal bridge.
  • the second electrode 910 is more than the oxidation reaction of the metal bridge formed by the metal related to these. Since the oxidation reaction proceeds, it cannot be turned off. Therefore, the second electrode 910 needs to be an alloy with ruthenium whose standard Gibbs energy is smaller in the negative direction than copper.
  • the rectifying element 915 is turned on at a voltage having a lower absolute value than the three-terminal switch 914 is turned on or off.
  • the on state is volatile and transitions to off when the voltage is lowered.
  • the three-terminal switch 914 does not switch at a voltage at which the rectifying element 915 does not transition to ON.
  • the resistance change layer 908 is an insulating film whose resistance changes volatilely, and is composed of a single layer or a stacked layer of metal oxides.
  • the resistance change layer 908 is formed of a single layer or a stacked layer of, for example, tantalum oxide, titanium oxide, niobium oxide, and aluminum oxide.
  • the resistance change layer 908 forms a metal oxide by forming a metal film and exposing it to oxygen plasma, or forming a metal oxide film in a chamber into which oxygen is introduced.
  • the resistance change layer 908 may be formed by a co-sputtering method in which tantalum, titanium, niobium, and aluminum are simultaneously sputtered in the same chamber, and then oxidized by oxygen plasma. Similarly, oxygen may be introduced at the time of film formation by co-sputtering to form a metal oxide film.
  • the third electrode 911 is an upper electrode of the rectifying element 915 and is formed on the resistance change layer 908.
  • the third electrode 911 has a role of protecting the laminated structure of the rectifying elements 915 below the variable resistance layer 908 and the laminated structure of the three-terminal switch 914. That is, the resistance change layer 908 suppresses damage to the laminated structure of the rectifying element 915 and the laminated structure of the three-terminal switch 914 below the variable resistance layer 908 in process, and maintains the switching characteristics of the three-terminal switch 914 and the rectifying element 911. can do.
  • the third electrode 911 for example, tantalum, titanium, tungsten, or a nitride thereof can be used.
  • the hard mask film 912 is a film that serves as a hard mask film and a passivation film when the third electrode 911, the resistance change layer 908, the second electrode 910, the second ion conductive layer 909b, and the first ion conductive layer 909a are etched. .
  • a silicon nitride film or the like can be used as the hard mask film 912.
  • the hard mask film 912 is preferably made of the same material as the protective insulating film 913 and the barrier insulating film 907.
  • the material interface is integrated, preventing entry of moisture and the like from the outside, and removing from the three-terminal switch 914 and the rectifying element 915 itself. It becomes possible to prevent separation.
  • the 3-terminal switch 914 and the rectifying element 915 are etched using the hard mask film 912 as an etching mask.
  • the second electrode 910 which is an alloy electrode containing ruthenium as a main component is etched by introducing oxygen, nitrogen, and chlorine into the chamber as an etching gas.
  • Oxide regions 922 that are insulators are formed on the upper and side surfaces of the third electrode 911 and the side surfaces of the resistance change layer 908 by oxygen, which is one of etching gases.
  • the side surface is a peripheral portion of the third electrode 911 and the resistance change layer 908.
  • the protective insulating film 913 has a function of preventing oxygen desorption from the first ion conductive layer 909a, the second ion conductive layer 909b, and the resistance change layer 908 without damaging the three-terminal switch 914 and the rectifier element 915.
  • An insulating film As the protective insulating film 913, for example, a silicon nitride film, a silicon carbonitride film, or the like can be used.
  • the protective insulating film 913 is preferably the same material as the hard mask film 912 and the barrier insulating film 907.
  • the protective insulating film 913, the barrier insulating film 907, and the hard mask film 912 are integrated, thereby improving the adhesion at the interface and further protecting the three-terminal switch 914 and the rectifying element 915. become able to.
  • the interlayer insulating film 916 is an insulating film formed on the protective insulating film 913.
  • the interlayer insulating film 916 for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a lower relative dielectric constant than a silicon oxide film, or the like can be used.
  • the interlayer insulating film 916 may be a stack of a plurality of insulating films.
  • the interlayer insulating film 916 may be made of the same material as the interlayer insulating film 904.
  • a pilot hole for embedding the plug 918 is formed in the interlayer insulating film 916, and the plug 918 is embedded in the pilot hole via a barrier metal 920.
  • the interlayer insulating film 917 is an insulating film formed on the interlayer insulating film 916.
  • the interlayer insulating film 917 for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a lower relative dielectric constant than a silicon oxide film, or the like can be used.
  • the interlayer insulating film 917 may be a stack of a plurality of insulating films.
  • the interlayer insulating film 917 may be formed of the same material as the interlayer insulating film 916.
  • a wiring groove for embedding the second wiring 919 is formed, and the second wiring 919 is embedded in the wiring groove via a barrier metal 920.
  • the second wiring 919 is a wiring buried in a wiring groove formed in the interlayer insulating film 917 and the interlayer insulating film 916 via a barrier metal 920.
  • the second wiring 919 is integrated with the plug 918.
  • the plug 918 is embedded in a prepared hole formed in the interlayer insulating film 916, the protective insulating film 913, and the hard mask film 912 via a barrier metal 920.
  • the plug 918 is electrically connected to the third electrode 911 through the barrier metal 920.
  • copper can be used for the second wiring 919 and the plug 918.
  • the barrier metal 920 covers the side surfaces or bottom surfaces of the second wiring 919 and the plug 918 in order to prevent the metal related to the second wiring 919 (including the plug 918) from diffusing into the interlayer insulating films 916 and 917 and the lower layer. It is a conductive film having a barrier property.
  • the barrier metal 920 includes a refractory metal such as tantalum, tantalum nitride, titanium nitride, and tungsten carbonitride, or nitride thereof. A thing etc. or those laminated films can be used.
  • the barrier metal 920 is preferably the same material as the third electrode 911.
  • the barrier metal 920 has a laminated structure of tantalum nitride (lower layer) / tantalum (upper layer), it is preferable to use tantalum nitride, which is a lower layer material, for the third electrode 911.
  • the barrier insulating film 921 is formed on the interlayer insulating film 917 including the second wiring 919, prevents oxidation of the metal (for example, copper) related to the second wiring 919, and prevents the metal related to the second wiring 919 to the upper layer. It is an insulating film having a role of preventing diffusion.
  • a silicon carbonitride film, a silicon nitride film, and a stacked structure thereof can be used.
  • the operation of the three-terminal switch shown in FIG. 9 of this embodiment will be described with reference to FIG.
  • the three-terminal switch described in FIG. 9 of the present embodiment is a two-terminal switch in which the second electrode 604, the resistance change layer 605, and the third electrode 606 of FIG. 6 of the first embodiment are shared. Composed. Therefore, the operation of each two-terminal switch is the same as the operation method described in the switching operation of the first embodiment. While one two-terminal switch is operated, the first wiring 601 of another two-terminal element is in a floating state.
  • Step 1 An interlayer insulating film 1002 (for example, a silicon oxide film, a film thickness of 300 nm) is deposited over a semiconductor substrate 1001 (for example, a substrate on which a semiconductor element is formed). Thereafter, a barrier insulating film 1003 (eg, a silicon nitride film, a film thickness of 30 nm) is deposited on the interlayer insulating film 1002. After that, an interlayer insulating film 1004 (eg, a SiCHO film, a 150 nm-thickness silicon oxide film, and a 100 nm-thick film stack) is deposited over the barrier insulating film 1003.
  • a barrier insulating film 1003 eg, a silicon nitride film, a film thickness of 30 nm
  • an interlayer insulating film 1004 eg, a SiCHO film, a 150 nm-thickness silicon oxide film, and a 100 nm-thick film stack
  • a wiring groove is formed in the interlayer insulating film 1004 and the barrier insulating film 1003 by using a lithography method (including photoresist formation, dry etching, and photoresist removal).
  • the first wiring A 1005a and the first wiring B 1005b are embedded in the wiring trench through the barrier metal A 1006a and the barrier metal B 1006b (for example, tantalum nitride / tantalum, film thickness 5 nm / 5 nm).
  • the interlayer insulating films 1002 and 1004 can be formed by a plasma CVD method.
  • a barrier metal A 1006a and a barrier metal B 1006b are formed by the PVD method, and a copper seed is formed by the PVD method.
  • copper can be embedded in the wiring groove by an electrolytic plating method, and after heat treatment at a temperature of 200 ° C. or higher, excess copper other than in the wiring groove can be removed by a CMP method.
  • a barrier insulating film 1007 (eg, a silicon nitride film or a silicon carbonitride film, a film thickness of 30 nm) is formed over the interlayer insulating film 1004 including the first wiring A 1005a and the first wiring B 1005b.
  • the barrier insulating film 1007 can be formed by a plasma CVD method.
  • the thickness of the barrier insulating film 1007 is preferably about 10 nm to 50 nm.
  • a hard mask film 1008 (eg, a silicon oxide film having a thickness of 40 nm) is formed over the barrier insulating film 1007.
  • the hard mask film 1008 is preferably made of a material different from the barrier insulating film 1007 from the viewpoint of maintaining a high etching selectivity in the dry etching process, and may be an insulating film or a conductive film.
  • a silicon oxide film, a silicon nitride film, titanium nitride, titanium, tantalum, tantalum nitride, or the like can be used, and a stacked body of a silicon nitride / silicon oxide film can be used.
  • Step 4 (FIG. 10D) An opening is patterned on the hard mask film 1008 using a photoresist (not shown), and an opening pattern is formed in the hard mask film 1008 by dry etching using the photoresist as a mask. Thereafter, the photoresist is removed by oxygen plasma ashing or the like. At this time, dry etching does not necessarily stop at the upper surface of the barrier insulating film 1007, and may reach the inside of the barrier insulating film 1007.
  • Step 5 (FIG. 10E)
  • the barrier insulating film 1007 exposed from the opening of the hard mask film 1008 is etched back (dry etching), whereby an opening is formed in the barrier insulating film 1007.
  • the first wiring A 1005a and the first wiring B 1005b are exposed from the opening of the barrier insulating film 1007.
  • the wall surface of the opening of the barrier insulating film 1007 can be tapered by using reactive dry etching.
  • reactive dry etching a gas containing fluorocarbon can be used as an etching gas.
  • the hard mask film 1008 is preferably completely removed during the etch back, but may remain as it is in the case of an insulating material.
  • the shape of the opening in the barrier insulating film 1007 can be circular, and the diameter of the circle can be 100 nm to 500 nm.
  • the oxide on the surfaces of the first wiring A1005a and the first wiring B1005b is removed by RF etching using a non-reactive gas.
  • a non-reactive gas helium or argon can be used.
  • Step 6 (FIG. 10F) On the barrier insulating film 1007 including the first wiring A1005a and the first wiring B1005b, titanium and aluminum with a thickness of 0.5 nm or less are deposited in this order. Titanium and aluminum can be formed using a PVD method or a CVD method. Further, a SIOCH polymer film containing silicon, oxygen, carbon, and hydrogen is formed as the second ion conductive layer 1009b by plasma CVD.
  • the cyclic organosiloxane raw material and the carrier gas helium flow into the reaction chamber, the supply of both is stabilized, and the application of RF power is started when the pressure in the reaction chamber becomes constant.
  • the supply amount of the raw material is 10 to 200 sccm
  • the supply of helium is 500 sccm via the raw material vaporizer
  • 500 sccm is directly supplied to the reaction chamber by another line.
  • Titanium and aluminum are automatically oxidized by being exposed to the raw material of the SIOCH polymer film containing oxygen during the formation of the second ion conductive layer 1009b, and become the first ion conductive layer 1009a by becoming an oxide. It becomes a part of the two-ion conductive layer 1009b. Since moisture or the like is attached to the opening of the barrier insulating film 1007 by the organic peeling process, the barrier insulating film 1007 is removed by heat treatment under reduced pressure at a temperature of about 250 ° C. to 350 ° C. before the first ion conductive layer 1009a is deposited. It is preferable to gas.
  • Step 7 (FIG. 10G) On the second ion conductive layer 1009b, an alloy of ruthenium and tantalum is formed as a second electrode 1010 with a film thickness of 5 nm by co-sputtering.
  • the ruthenium target and the tantalum target exist in the same chamber, and an alloy film is deposited by sputtering at the same time.
  • the power applied to the ruthenium target is 150 W
  • the power applied to the tantalum target is 50 W, so that the ruthenium content is 75%.
  • variable resistance layer 1011 for example, tantalum oxide, film thickness of 5 nm
  • a third electrode 1012 for example, tantalum film, film thickness of 25 nm
  • the resistance change layer 1011 is formed of a metal oxide, and either a plasma oxidation method in which a metal is sputtered and exposed to oxygen plasma to oxidize or a reactive sputtering method in which oxygen is introduced during sputtering is used. It may be formed.
  • a hard mask film 1013 for example, a silicon nitride film or a silicon carbonitride film, a film thickness of 30 nm
  • a hard mask film 1014 for example, a silicon oxide film, a film thickness of 100 nm
  • the hard mask film 1013 and the hard mask film 1014 can be formed by a plasma CVD method.
  • the hard mask film 1013 and the hard mask film 1014 can be formed using a general plasma CVD method in this technical field.
  • the hard mask film 1013 and the hard mask film 1014 are preferably different types of films.
  • the hard mask film 1013 can be a silicon carbonitride film and the hard mask film 1014 can be a silicon oxide film.
  • the hard mask film 1013 is preferably made of the same material as a protective insulating film and a barrier insulating film described later. That is, all the surroundings of the variable resistance element are surrounded by the same material, so that the material interface can be integrated to prevent intrusion of moisture and the like from the outside and to prevent detachment from the variable resistance element itself.
  • Step 9 A photoresist (not shown) for patterning the three-terminal switch and the rectifying element is formed on the hard mask film 1014, and the hard mask film 1014 is dry-etched using the photoresist as a mask until the hard mask film 1013 appears. . Thereafter, the photoresist is removed using oxygen plasma ashing and organic peeling.
  • Step 10 (FIG. 10J) Using the hard mask film 1014 as a mask, the hard mask film 1013, the third electrode 1012, the resistance change layer 1011, the second electrode 1010, the second ion conductive layer 1009b, and the first ion conductive layer 1009a are continuously dry-etched. At this time, the hard mask film 1014 is preferably completely removed during the etch back, but may remain as it is.
  • the third electrode 1012 is tantalum and the resistance change layer 1011 is tantalum oxide, it can be processed by chlorine-based RIE.
  • the second electrode 1010 is an alloy of ruthenium and tantalum, it is desirable to process with a mixed gas of chlorine, nitrogen, and oxygen. For example, the ratio of chlorine: nitrogen: oxygen is 25%: 25%: 50%.
  • the second ion conductive layer 1009b and the first ion conductive layer 1009a below the second electrode 1010 can be etched with the same gas as the second electrode. As a result, dry etching can be stopped on the barrier insulating film 1007 on the lower surface.
  • the variable resistance element portion can be processed without exposing the variable resistance element portion to oxygen plasma ashing for resist removal.
  • the oxidation plasma treatment can be performed without depending on the resist peeling time.
  • the object is oxidized to become an oxidized region 1015.
  • a protective insulating film 1016 (eg, a silicon nitride film or a silicon carbonitride film, 20 nm) is deposited over the hard mask film 1013, the third electrode 1012, and the barrier insulating film 1007.
  • the protective insulating film 1016 can be formed by a plasma CVD method. Before film formation, it is necessary to maintain a reduced pressure in the reaction chamber. At this time, oxygen is desorbed from the side surfaces of the second ion conductive layer 1009b and the first ion conductive layer 1009a, and the leakage current of the ion conductive layer increases. The problem arises.
  • the deposition temperature of the protective insulating film 1016 is preferably set to 250 ° C. or lower. Further, it is preferable not to use a reducing gas because the film is exposed to a film forming gas under reduced pressure before film formation. For example, it is preferable to use a silicon nitride film formed by using a high-density plasma with a mixed gas of SiH 4 / N 2 at a substrate temperature of 200 ° C.
  • an interlayer insulating film 1017 for example, a silicon oxide film
  • an interlayer insulating film 1018 for example, a SiCHO film having a thickness of 150 nm and a silicon oxide film having a thickness of 150 nm
  • a pilot hole for the plug 1020 is formed, and then a wiring groove for the second wiring 1019 is formed.
  • the second wiring 1019 for example, copper
  • the plug 1020 for example, copper
  • a barrier insulating film 1022 eg, a silicon nitride film
  • the formation of the second wiring 1019 can use the same process as the formation of the lower layer wiring.
  • the interlayer insulating film 1017 and the interlayer insulating film 1018 can be formed by a plasma CVD method. In order to eliminate the step formed by the two-terminal switch and the rectifying element, the interlayer insulating film 1017 is deposited thickly, and the interlayer insulating film 1017 is cut and planarized by CMP, so that the interlayer insulating film 1017 has a desired film thickness (for example, 110 nm). ).
  • a short circuit of the rectifying element having the MIM structure laminated on the switching element using the metal bridge is prevented. Further, the etching of the barrier insulating film is suppressed, thereby preventing the Cu wiring from being exposed. As a result, a switching element excellent in operation stability and a high manufacturing yield, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof are realized.
  • FIG. 11 is a schematic cross-sectional view showing a configuration of a semiconductor device having a two-terminal switching element according to the third embodiment of the present invention.
  • a two-terminal switch 1109 is provided in the multilayer wiring layer on the semiconductor substrate 1101.
  • the multilayer wiring layer is formed on the semiconductor substrate 1101 with an interlayer insulating film 1102, a barrier insulating film 1103, an interlayer insulating film 1104, a barrier insulating film 1107, a protective insulating film 1113, an interlayer insulating film 1114, an interlayer insulating film 1115, and a barrier insulating film. 1119, and an insulating stacked body stacked in this order.
  • a first wiring 1105 is embedded through a barrier metal 1106 in a wiring groove formed in the interlayer insulating film 1104 and the barrier insulating film 1103.
  • the second wiring 1116 is embedded in a wiring groove formed in the interlayer insulating film 1115 and the interlayer insulating film 1114. Further, plugs 1117 are embedded in pilot holes formed in the interlayer insulating film 1114, the protective insulating film 1113, and the hard mask film 1111. Further, the second wiring 1116 and the plug 1117 are integrated. Side surfaces or bottom surfaces of the second wiring and plug 1117 are covered with a barrier metal 1118.
  • a first ion conductive layer 1108a, a second ion conductive layer 1108b, a lower second layer are formed on the opening of the barrier insulating film 1107 on the first wiring 1105, the wall surface of the opening of the barrier insulating film 1107, or on the barrier insulating film 1107.
  • An electrode 1110 and an upper second electrode 1112 are formed.
  • the first ion conductive layer 1108a, the second ion conductive layer 1108b, the lower second electrode 1110, and the upper second electrode 1112 are a two-terminal switch 1109 stacked in this order.
  • a hard mask film 1111 is formed on the upper second electrode 1112.
  • the top or side surfaces of the stacked body of the first ion conductive layer 1108 a, the second ion conductive layer 1108 b, the lower second electrode 1110, the upper second electrode 1112, and the hard mask film 1111 are covered with a protective insulating film 1113.
  • the electrode resistance can be lowered while simplifying the number of steps.
  • As an additional step to the normal copper damascene wiring process it is possible to mount a two-terminal switch simply by adding at least two photomasks, so that both low resistance and low cost of the element can be achieved simultaneously. become.
  • the first ion conductive layer 1108a and the first wiring 1105 are in contact with each other in the region of the opening formed in the barrier insulating film 1107, and the second ion conductive layer 1108b and the lower second electrode 1110 are in contact with each other. ing.
  • the two-terminal switch 1109 performs on / off control by applying a voltage or passing a current. For example, on / off control is performed using electric field diffusion of the metal related to the first wiring 1105 to the first ion conductive layer 1108a and the second ion conductive layer 1108b, and the on state and the off state are kept nonvolatile. It is.
  • the semiconductor substrate 1101 is a substrate on which a semiconductor element is formed.
  • a semiconductor substrate 1101 for example, a silicon substrate, a single crystal substrate, an SOI substrate, a TFT substrate, a liquid crystal manufacturing substrate, or the like can be used.
  • the interlayer insulating film 1102 is an insulating film formed on the semiconductor substrate 1101.
  • the interlayer insulating film 1102 for example, a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a lower dielectric constant than that of the silicon oxide film, or the like can be used.
  • the interlayer insulating film 1102 may be a stack of a plurality of insulating films.
  • the barrier insulating film 1103 is an insulating film having a barrier property interposed between the interlayer insulating films 1102 and 1104.
  • the barrier insulating film 1103 serves as an etching stop layer when the wiring groove for the first wiring 1105 is processed.
  • a silicon nitride film, a SiC film, a silicon carbonitride film, or the like can be used.
  • a wiring groove for embedding the first wiring 1105 is formed, and the first wiring 1105 is embedded in the wiring groove via a barrier metal 1106.
  • the barrier insulating film 1103 can be deleted depending on the selection of the etching conditions for the wiring trench.
  • the interlayer insulating film 1104 is an insulating film formed on the barrier insulating film 1103.
  • the interlayer insulating film 1104 for example, a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a lower relative dielectric constant than a silicon oxide film, or the like can be used.
  • the interlayer insulating film 1104 may be a stack of a plurality of insulating films.
  • a wiring groove for embedding the first wiring 1105 is formed in the interlayer insulating film 1104, and the first wiring 1105 is embedded in the wiring groove via a barrier metal 1106.
  • the first wiring 1105 is a wiring embedded in a wiring groove formed in the interlayer insulating film 1104 and the barrier insulating film 1103 with a barrier metal 1106 interposed therebetween.
  • the first wiring 1105 also serves as the first electrode of the two-terminal switch 1109 and is in direct contact with the first ion conductive layer 1108a.
  • the lower surface of the second ion conductive layer 1108b is in direct contact with the first ion conductive layer 1108a, and the upper surface is in direct contact with the lower second electrode 1110.
  • a metal capable of diffusing and ion-conducting in the first ion conductive layer 1108a and the second ion conductive layer 1108b is used.
  • copper or the like can be used.
  • the first wiring 1105 may be alloyed with aluminum.
  • the barrier metal 1106 is a conductive film having a barrier property that covers the side surface or bottom surface of the wiring in order to prevent the metal related to the first wiring 1105 from diffusing into the interlayer insulating film 1104 or the lower layer.
  • the barrier metal 1106 includes, for example, a high melting point metal such as tantalum, tantalum nitride, titanium nitride, tungsten carbonitride, nitride thereof, or the like when the first wiring 1105 is made of a metal element whose main component is copper. Alternatively, a stacked film of them can be used.
  • the barrier insulating film 1107 is formed on the interlayer insulating film 1104 including the first wiring 1105 and prevents oxidation of the metal (for example, copper) related to the first wiring 1105. Further, the diffusion of the metal related to the first wiring 1105 into the interlayer insulating film 1114 is prevented.
  • the first ion conductive layer 1108a, the second ion conductive layer 1108b, the lower second electrode 1110, and the upper second electrode 1112 have a role as an etching stop layer.
  • a silicon carbonitride film, a silicon nitride film, a stacked structure thereof, or the like can be used.
  • the barrier insulating film 1107 is preferably made of the same material as the protective insulating film 1113 and the hard mask film 1111.
  • the first ion conductive layer 1108a and the second ion conductive layer 1108b are films whose resistance changes in a nonvolatile manner.
  • a material whose resistance is changed by the action (diffusion, ion conduction, etc.) of the metal related to the first wiring 1105 (first electrode) can be used, and when the resistance change of the two-terminal switch 1109 is performed by deposition of metal ions
  • a membrane capable of ion conduction is used.
  • the second ion conductive layer 1108b is formed using a plasma CVD method.
  • the cyclic organosiloxane raw material and the carrier gas helium flow into the reaction chamber, the supply of both is stabilized, and the application of RF power is started when the pressure in the reaction chamber becomes constant.
  • the supply amount of the raw material is 10 to 200 sccm
  • the supply of helium is 500 sccm via the raw material vaporizer
  • 500 sccm is directly supplied to the reaction chamber by another line.
  • the first ion conductive layer 1108a serves to prevent the metal related to the first wiring 1105 from being diffused into the second ion conductive layer 1108b by heating or plasma while the second ion conductive layer 1108b is being deposited. Have. Furthermore, the first wiring 1105 has a role of preventing the diffusion of the first wiring 1105 easily.
  • the metal of the first ion conductive layer 1108a for example, titanium or aluminum, or a stacked layer thereof becomes titanium oxide, aluminum oxide, or a stacked layer during film formation of the second ion conductive layer 1108b, and becomes a part of the ion conductive layer.
  • the optimum metal film thickness of the first ion conductive layer 1108a is 1 nm in total. If it is thinner than this, the copper wiring surface is slightly oxidized, and if it is thicker than this, it is not oxidized and remains as metal.
  • the first ion conductive layer 1108a and the second ion conductive layer 1108b are formed on the first wiring 1105, the tapered surface of the opening of the barrier insulating film 1107, or the barrier insulating film 1107.
  • the outer peripheral portion of the connection portion between the first wiring 1105 and the first ion conductive layer 1108 a is disposed along at least the tapered surface of the opening of the barrier insulating film 1107.
  • the first ion conductive layer 1108a may be formed by stacking titanium and aluminum, or may be a single layer of titanium and aluminum.
  • the lower second electrode 1110 is an upper electrode of the two-terminal switch 1109 and is in contact with the second ion conductive layer 1108b.
  • the lower second electrode 1110 is made of a metal that is less ionized than the metal associated with the first wiring 1105 and is less likely to diffuse and ion-conduct in the second ion conductive layer 1108b.
  • a metal that is less ionized than the metal associated with the first wiring 1105 and is less likely to diffuse and ion-conduct in the second ion conductive layer 1108b.
  • an alloy of ruthenium and titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, zinc, or the like having good adhesion to the metal related to the first wiring 1105 is used.
  • the content of ruthenium is preferably 10% or more and 80% or less. Two or more metals may be added to ruthenium.
  • the metal added to ruthenium in the lower second electrode 1110 it is desirable to select a metal whose standard Gibbs energy is larger in the negative direction than ruthenium. Titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, and zinc, whose standard Gibbs energy is larger in the negative direction than ruthenium, indicate that chemical reactions are more likely to occur spontaneously than ruthenium. For this reason, it is considered that by forming an alloy with ruthenium as the lower second electrode 1110, adhesion with the metal bridge formed of the metal related to the first wiring 1105 is improved.
  • the lower second electrode 1110 is configured only by the additive metal, the standard Gibbs energy is larger in the negative direction than the metal related to the first wiring 1105 or the same electrode.
  • the transition from the on state to the off state proceeds by an oxidation reaction (dissolution reaction) of the metal bridge.
  • the standard Gibbs energy of the lower second electrode 1110 is larger than that of the metal related to the first wiring 1105 in the negative direction, the lower second electrode 1110 is lower than the oxidation reaction of the metal bridge formed of the metal related to the first wiring 1105. Since the oxidation reaction proceeds, it cannot be turned off. For this reason, the lower second electrode 1110 needs to be an alloy with ruthenium whose standard Gibbs energy is smaller in the negative direction than copper.
  • the upper second electrode 1112 has a role of protecting the laminated structure of the two-terminal switch 1109 below the lower second electrode 1110. That is, damage to the stacked structure of the two-terminal switch 1109 can be suppressed, and the switching characteristics of the two-terminal switch 1109 can be maintained.
  • the upper second electrode 1112 for example, tantalum, titanium, tungsten, or a nitride thereof can be used.
  • the hard mask film 1111 is a film serving as a hard mask film and a passivation film when etching the upper second electrode 1112, the lower second electrode 1110, the second ion conductive layer 1108b, and the first ion conductive layer 1108a.
  • a silicon nitride film or the like can be used for the hard mask film 1111.
  • the hard mask film 1111 is preferably made of the same material as the protective insulating film 1113 and the barrier insulating film 1107. That is, by surrounding all the periphery of the two-terminal switch 1109 with the same material, the material interface is integrated, so that entry of moisture and the like from the outside can be prevented and separation from the two-terminal switch 1109 itself can be prevented. Become.
  • the two-terminal switch 1109 is etched using the hard mask film 1111 as an etching mask.
  • the lower second electrode 1110 which is an alloy electrode containing ruthenium as a main component, is etched by introducing oxygen, nitrogen, and chlorine into the chamber as an etching gas.
  • Oxidized regions 1120 which are insulators are formed on the upper and side surfaces of the upper second electrode 1112 by oxygen which is one of etching gases.
  • the side surface is a peripheral portion of the upper second electrode 1112.
  • the protective insulating film 1113 is an insulating film having a function of preventing the detachment of oxygen from the first ion conductive layer 1108a and the second ion conductive layer 1108b without damaging the two-terminal switch 1109 and the rectifying element 1120. .
  • As the protective insulating film 1113 for example, a silicon nitride film, a silicon carbonitride film, or the like can be used.
  • the protective insulating film 1113 is preferably made of the same material as the hard mask film 1111 and the barrier insulating film 1107. When they are made of the same material, the protective insulating film 1113, the barrier insulating film 1107, and the hard mask film 1111 are integrated to improve the adhesion at the interface, and the two-terminal switch 1109 can be further protected. .
  • the interlayer insulating film 1114 is an insulating film formed on the protective insulating film 1113.
  • the interlayer insulating film 1114 for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film can be used.
  • the interlayer insulating film 1114 may be a stack of a plurality of insulating films.
  • the interlayer insulating film 1114 may be made of the same material as the interlayer insulating film 1104.
  • a pilot hole for embedding the plug 1117 is formed in the interlayer insulating film 1114, and the plug 1117 is embedded in the pilot hole via a barrier metal 1118.
  • the interlayer insulating film 1115 is an insulating film formed on the interlayer insulating film 1114.
  • the interlayer insulating film 1115 for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film can be used.
  • the interlayer insulating film 1115 may be a stack of a plurality of insulating films. The same material as the interlayer insulating film 1115 and the interlayer insulating film 1114 may be used.
  • a wiring trench for embedding the second wiring 1116 is formed in the interlayer insulating film 1115, and the second wiring 1116 is buried in the wiring trench via a barrier metal 1118.
  • the second wiring 1116 is a wiring buried in a wiring groove formed in the interlayer insulating film 1115 and the interlayer insulating film 1114 with a barrier metal 1118 interposed therebetween.
  • the second wiring 1116 is integrated with the plug 1117.
  • the plug 1117 is embedded in a prepared hole formed in the interlayer insulating film 1114, the protective insulating film 1113, and the hard mask film 1111 via a barrier metal 1118.
  • the plug 1117 is electrically connected to the upper second electrode 1112 via the barrier metal 1118.
  • copper can be used for the second wiring 1116 and the plug 1117.
  • the barrier metal 1118 covers the side surfaces or bottom surfaces of the second wiring 1116 and the plug 1117 in order to prevent the metal related to the second wiring 1116 (including the plug 1117) from diffusing into the interlayer insulating films 1115 and 1114 and the lower layer. It is a conductive film having a barrier property.
  • the barrier metal 1118 includes a refractory metal such as tantalum, tantalum nitride, titanium nitride, tungsten carbonitride, or nitride thereof. Etc., or a laminated film thereof can be used.
  • the barrier metal 1118 is preferably made of the same material as the upper second electrode 1112.
  • the barrier metal 1118 has a laminated structure of tantalum nitride (lower layer) / tantalum (upper layer), it is preferable to use tantalum nitride as the lower layer material for the upper second electrode 1112.
  • the barrier insulating film 1119 is formed on the interlayer insulating film 1115 including the second wiring 1116, prevents oxidation of the metal (for example, copper) related to the second wiring 1116, and prevents the metal related to the second wiring 1116 up to the upper layer. It is an insulating film having a role of preventing diffusion.
  • As the barrier insulating film 1119 for example, a silicon carbonitride film, a silicon nitride film, a stacked structure thereof, or the like can be used. (Etching process) The etching process for the two-terminal switch shown in FIG. 11 will be described with reference to FIG.
  • the general etching gas of ruthenium which is one of the materials constituting the alloy used for the lower second electrode 1110, is oxygen, but tantalum oxide and titanium oxide are formed for the tantalum and titanium which are additive metals. Therefore, the etching rate is slow and etching is difficult.
  • chlorine (Cl 2 , BCl 3 ) and fluorine (CF 4 , CHF 3 ) which are etching gases of titanium and tantalum
  • the lower second electrode 1110 can be processed, but the etching rate for the barrier insulating film 1107
  • the wiring layer is exposed after the switch element is processed. In this state, copper constituting the first wiring 1105 diffuses into the protective insulating film 1113 and the interlayer insulating film 1114, and the leakage current between adjacent plugs 1117 increases.
  • oxygen, chlorine, and nitrogen are used as etching gases.
  • the etching rate of the silicon carbonitride film, which is the material of the barrier insulating film 1107 is 12.3% of the etching rate of the alloy of 75% ruthenium, which is the material of the lower second electrode 1110, and 25% tantalum. It was 8 times.
  • oxygen, chlorine, and nitrogen etching gases decreased to a minimum of 0.94 times.
  • the two-terminal switch element 1109 can be processed without exposing the first wiring 1105 disposed under the barrier insulating film 1107. Yes.
  • the source power was 900 W
  • the bias power was 900 W
  • the pressure in the chamber was 4 mTorr.
  • Chlorine is used to decompose base metal components such as tantalum and titanium in the alloy electrode, but if it is too much, the etching rate of silicon carbonitride increases.
  • Oxygen promotes ruthenium decomposition and etching product emissions.
  • Nitrogen dilutes the entire etching gas and plays a role in suppressing the etching rate of the barrier insulating film, which is a nitride, but if it is too much, the etching rate of the alloy electrode is lowered.
  • the ratio of chlorine: nitrogen: oxygen in the etching gas is preferably 15 to 25%: 15% to 25%: 50% to 70%.
  • FIG. 12 schematically shows the switching characteristics of the two-terminal switching element according to this embodiment.
  • FIG. 13 is a graph showing the switching characteristics of the two-terminal switching element and the rectifying element according to this embodiment.
  • a positive voltage is applied to the first wiring 1201, and the lower second electrode 1204 is grounded.
  • the applied voltage is applied to the two-terminal switch.
  • copper metal ions 1205
  • the ionized copper starts to precipitate as copper by receiving electrons at the lower second electrode 1204.
  • the deposited copper becomes the metal bridge 1206 and connects the first wiring 1201 and the lower second electrode 1204, the state transits to the ON state at V set .
  • Step 1 An interlayer insulating film 1402 (for example, a silicon oxide film, a film thickness of 300 nm) is deposited over a semiconductor substrate 1401 (for example, a substrate on which a semiconductor element is formed). After that, a barrier insulating film 1403 (for example, a silicon nitride film, a film thickness of 30 nm) is deposited on the interlayer insulating film 1402. After that, an interlayer insulating film 1404 (eg, a SiCHO film, a 150 nm-thickness silicon oxide film, and a 100 nm-thick film stack) is deposited over the barrier insulating film 1403.
  • a barrier insulating film 1403 for example, a silicon nitride film, a film thickness of 30 nm
  • an interlayer insulating film 1404 eg, a SiCHO film, a 150 nm-thickness silicon oxide film, and a 100 nm-thick film stack
  • a wiring trench is formed in the interlayer insulating film 1404 and the barrier insulating film 1403 by using a lithography method (including photoresist formation, dry etching, and photoresist removal).
  • a first wiring 1405 for example, copper
  • a barrier metal 1406 for example, tantalum nitride / tantalum, film thickness 5 nm / 5 nm.
  • the interlayer insulating films 1402 and 1404 can be formed by a plasma CVD method.
  • the first wiring 1405 is formed, for example, by forming a barrier metal 1406 (for example, a tantalum nitride / tantalum laminated film) by the PVD method, and after forming the copper seed by the PVD method, burying copper in the wiring groove by the electrolytic plating method. . After the heat treatment at a temperature of 200 ° C. or higher, it can be formed by removing excess copper other than in the wiring trench by CMP.
  • a barrier metal 1406 for example, a tantalum nitride / tantalum laminated film
  • a barrier insulating film 1407 (eg, a silicon nitride film or a silicon carbonitride film, a film thickness of 30 nm) is formed over the interlayer insulating film 1404 including the first wiring 1405.
  • the barrier insulating film 1407 can be formed by a plasma CVD method.
  • the thickness of the barrier insulating film 1407 is preferably about 10 nm to 50 nm.
  • a hard mask film 1408 (eg, a silicon oxide film having a thickness of 40 nm) is formed over the barrier insulating film 1407.
  • the hard mask film 1408 is preferably made of a material different from the barrier insulating film 1407 from the viewpoint of maintaining a high etching selectivity in the dry etching process, and may be an insulating film or a conductive film.
  • a silicon oxide film, a silicon nitride film, titanium nitride, titanium, tantalum, tantalum nitride, or the like can be used, and a stacked body of a silicon nitride / silicon oxide film can be used.
  • Step 4 (FIG. 14D) An opening is patterned on the hard mask film 1408 using a photoresist (not shown), and an opening pattern is formed in the hard mask film 1408 by dry etching using the photoresist as a mask. Thereafter, the photoresist is removed by oxygen plasma ashing or the like. At this time, the dry etching is not necessarily stopped on the upper surface of the barrier insulating film 1407, and may reach the inside of the barrier insulating film 1407.
  • Step 5 (FIG. 14E) Using the hard mask film 1408 as a mask, the barrier insulating film 1407 exposed from the opening of the hard mask film 1408 is etched back (dry etching) to form an opening in the barrier insulating film 1407. Thereby, the first wiring 1405 is exposed from the opening of the barrier insulating film 1407.
  • the wall surface of the opening of the barrier insulating film 1407 can be tapered by using reactive dry etching.
  • reactive dry etching a gas containing fluorocarbon can be used as an etching gas.
  • the hard mask film 1408 is preferably completely removed during the etch-back, but may remain as it is when it is an insulating material.
  • the shape of the opening in the barrier insulating film 1407 can be a circle, and the diameter of the circle can be 30 nm to 500 nm.
  • the oxide on the surface of the first wiring 1405 is removed by RF etching using a non-reactive gas.
  • a non-reactive gas helium or argon can be used.
  • Titanium and aluminum of 0.5 nm or less are deposited in this order on the barrier insulating film 1407 including the first wiring 1405.
  • Titanium and aluminum can be formed using a PVD method or a CVD method.
  • a SIOCH polymer film containing silicon, oxygen, carbon, and hydrogen is formed as the second ion conductive layer 1409b by plasma CVD.
  • the cyclic organosiloxane raw material and the carrier gas helium flow into the reaction chamber, the supply of both is stabilized, and the application of RF power is started when the pressure in the reaction chamber becomes constant.
  • the supply amount of the raw material is 10 to 200 sccm
  • the supply of helium is 500 sccm via the raw material vaporizer
  • 500 sccm is directly supplied to the reaction chamber by another line.
  • Titanium and aluminum are automatically oxidized by being exposed to the raw material of the SIOCH polymer film containing oxygen during the formation of the second ion conductive layer 1409b, and become the first ion conductive layer 1409a by becoming an oxide. It becomes a part of the two-ion conductive layer 1409b. Since moisture or the like is attached to the opening of the barrier insulating film 1407 by the organic peeling process, it is removed by applying a heat treatment under reduced pressure at a temperature of about 250 ° C. to 350 ° C. before the deposition of the first ion conductive layer 1409a. It is preferable to gas.
  • Step 7 An alloy of ruthenium and tantalum is formed as a lower second electrode 1410 on the second ion conductive layer 1409b with a thickness of 10 nm by a co-sputtering method.
  • the ruthenium target and the tantalum target exist in the same chamber, and an alloy film is deposited by sputtering at the same time.
  • the power applied to the ruthenium target is 150 W
  • the power applied to the tantalum target is 50 W, so that the ruthenium content is 75%.
  • an upper second electrode 1411 eg, tantalum, film thickness of 25 nm
  • a hard mask film 1412 for example, a silicon nitride film or a silicon carbonitride film, a film thickness of 30 nm
  • a hard mask film 1413 for example, a silicon oxide film, a film thickness of 100 nm
  • the hard mask film 1412 and the hard mask film 1413 can be formed by a plasma CVD method.
  • the hard mask film 1412 and the hard mask film 1413 can be formed using a general plasma CVD method in this technical field.
  • the hard mask film 1412 and the hard mask film 1413 are preferably different types of films.
  • the hard mask film 1412 can be a silicon carbonitride film and the hard mask film 1413 can be a silicon oxide film.
  • the hard mask film 1412 is preferably made of the same material as a protective insulating film and a barrier insulating film described later. That is, all the surroundings of the variable resistance element are surrounded by the same material, so that the material interface can be integrated to prevent intrusion of moisture and the like from the outside and to prevent detachment from the variable resistance element itself.
  • Step 9 A photoresist (not shown) for patterning the two-terminal switch is formed on the hard mask film 1413. Thereafter, using the photoresist as a mask, the hard mask film 1413 is dry-etched until the hard mask film 1412 appears. Thereafter, the photoresist is removed using oxygen plasma ashing and organic peeling.
  • Step 10 (FIG. 14J) Using the hard mask film 1413 as a mask, the hard mask film 1412, the upper second electrode 1411, the lower second electrode 1410, the second ion conductive layer 1409b, and the first ion conductive layer 1409a are continuously dry-etched. At this time, the hard mask film 1413 is preferably completely removed during the etch back, but may remain as it is.
  • the upper second electrode 1411 is tantalum
  • it can be processed by chlorine-based RIE.
  • the lower second electrode 1410 is an alloy of ruthenium and tantalum, it is desirable to process with a mixed gas of chlorine, nitrogen, and oxygen.
  • the ratio of chlorine: nitrogen: oxygen is 25%: 25%: 50%. .
  • the second ion conductive layer 1409b and the first ion conductive layer 1409a below the lower second electrode 1410 can be etched with the same gas as the second electrode. As a result, dry etching can be stopped on the barrier insulating film 1407 on the lower surface.
  • the variable resistance element portion can be processed without exposing the variable resistance element portion to oxygen plasma ashing for resist removal.
  • the oxidation plasma treatment can be performed without depending on the resist peeling time. Further, due to oxygen during etching of the lower second electrode 1410 and lower, a part of the upper surface and the side surface of the upper second electrode 1411 exposed by degenerating the hard mask film 1412 are oxidized to form an oxidized region 1414.
  • a protective insulating film 1415 (for example, a silicon nitride film or a charcoal) is formed on the hard mask film 1412, the upper second electrode 1411, the lower second electrode 1410, the second ion conductive layer 1409 b, the first ion conductive layer 1409 a, and the barrier insulating film 1407.
  • a silicon nitride film, 20 nm) is deposited.
  • the protective insulating film 1415 can be formed by a plasma CVD method. Before film formation, it is necessary to maintain a reduced pressure in the reaction chamber.
  • the deposition temperature of the protective insulating film 1415 is preferably set to 250 ° C. or lower. Further, it is preferable not to use a reducing gas because the film is exposed to a film forming gas under reduced pressure before film formation. For example, it is preferable to use a silicon nitride film formed by using a high-density plasma with a mixed gas of SiH 4 / N 2 at a substrate temperature of 200 ° C.
  • an interlayer insulating film 1416 for example, a silicon oxide film
  • an interlayer insulating film 1417 for example, a SiCHO film having a thickness of 150 nm and a silicon oxide film having a thickness of 150 nm
  • a pilot hole for the plug 1419 is formed, and then a wiring groove for the second wiring 1418 is formed.
  • a second wiring 1418 for example, copper
  • a plug 1419 for example, copper
  • a barrier metal 1420 for example, tantalum nitride / tantalum.
  • a barrier insulating film 1421 eg, a silicon nitride film is deposited over the interlayer insulating film 1417 including the second wiring 1418.
  • the formation of the second wiring 1418 can use the same process as the formation of the lower layer wiring. At this time, by using the same material for the barrier metal 1420 and the upper second electrode 1411, the contact resistance between the plug 1419 and the upper second electrode 1411 can be reduced, and the device performance can be improved.
  • the interlayer insulating film 1416 and the interlayer insulating film 1417 can be formed by a plasma CVD method. In order to eliminate the step formed by the two-terminal switch, the interlayer insulating film 1416 is deposited thickly, and the interlayer insulating film 1416 is etched and planarized by CMP, so that the interlayer insulating film 1416 has a desired film thickness (for example, 110 nm). Good.
  • a short circuit of the switching element using metal bridge is prevented. Further, the etching of the barrier insulating film is suppressed, thereby preventing the Cu wiring from being exposed. As a result, a switching element excellent in operation stability and a high manufacturing yield, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof are realized.
  • a switching element having excellent operational stability and a high manufacturing yield and a semiconductor device using the same are provided.
  • FIG. 15 is a schematic cross-sectional view showing a configuration of a semiconductor device having a three-terminal switching element according to the fourth embodiment of the present invention.
  • a three-terminal switch 1514 is provided in the multilayer wiring layer on the semiconductor substrate 1501.
  • the multilayer wiring layer includes an interlayer insulating film 1502, a barrier insulating film 1503, an interlayer insulating film 1504, a barrier insulating film 1507, a protective insulating film 1513, an interlayer insulating film 1516, an interlayer insulating film 1517, and a barrier insulating film on the semiconductor substrate 1501.
  • An insulating stacked body is stacked in the order of the film 1515.
  • the first wiring A 1505a and the first wiring B 1505b are embedded in the wiring grooves formed in the interlayer insulating film 1504 and the barrier insulating film 1503 through the barrier metal A 1506a and the barrier metal B 1506b.
  • a second wiring 1519 is embedded in a wiring groove formed in the interlayer insulating film 1516 and the interlayer insulating film 1517.
  • Plugs 1518 are embedded in prepared holes formed in the interlayer insulating film 1516, the protective insulating film 1513, and the hard mask film 1512.
  • the second wiring 1519 and the plug 1518 are integrated. Side surfaces or bottom surfaces of the second wiring 1519 and the plug 1518 are covered with a barrier metal 1520.
  • the first ion conductive layer 1509a and the second ion conductive layer 1509b are formed on the opening of the barrier insulating film 1507, on the first wiring A 1505a and the first wiring B 1505b, on the wall surface of the opening of the barrier insulating film 1507, and on the barrier insulating film 1507.
  • a lower second electrode 1510 is formed.
  • the first ion conductive layer 1509a, the second ion conductive layer 1509b, the lower second electrode 1510, and the upper second electrode 1511 are stacked in this order to form a three-terminal switch 1514.
  • a hard mask film 1512 is formed on the upper second electrode 1511.
  • the top or side surfaces of the stacked body of the first ion conductive layer 1509 a, the second ion conductive layer 1509 b, the lower second electrode 1510, the upper second electrode 1511, and the hard mask film 1512 are covered with a protective insulating film 1513.
  • the first wiring A 1505a and the first wiring B 1505b as the first electrode of the three-terminal switch 1514, it is possible to reduce the electrode resistance while simplifying the number of steps.
  • As an additional step to the normal copper damascene wiring process it is possible to mount a three-terminal switch simply by creating at least two PR (photoresist) mask sets. Will be able to.
  • the first ion conductive layer 1509a, the first wiring A 1505a, and the first wiring B 1505b are in contact with each other in the region of the opening formed in the barrier insulating film 1507, and the second ion conductive layer 1509b and the lower part
  • the second electrode 1510 is in contact.
  • the three-terminal switch 1514 performs on / off control by applying a voltage or passing a current. For example, on / off control is performed by utilizing electric field diffusion of the metal related to the first wiring A 1505a and the first wiring B 1505b to the first ion conductive layer 1509a and the second ion conductive layer 1509b.
  • the on and off states are kept non-volatile.
  • the semiconductor substrate 1501 is a substrate on which a semiconductor element is formed.
  • a silicon substrate, a single crystal substrate, an SOI substrate, a TFT substrate, a liquid crystal manufacturing substrate, or the like can be used.
  • the interlayer insulating film 1502 is an insulating film formed on the semiconductor substrate 1501.
  • a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a relative dielectric constant lower than that of the silicon oxide film, or the like can be used.
  • the interlayer insulating film 1502 may be a stack of a plurality of insulating films.
  • the barrier insulating film 1503 is an insulating film having a barrier property interposed between the interlayer insulating films 1502 and 1504.
  • the barrier insulating film 1503 serves as an etching stop layer when processing the wiring grooves for the first wiring A 1505a and the first wiring B 1505b.
  • wiring trenches for embedding the first wiring A 1505a and the first wiring B 1505b are formed.
  • the first wiring A 1505a and the first wiring B 1505b are embedded in the wiring groove via the barrier metal A 1506a and the barrier metal B 1506b.
  • the barrier insulating film 1503 can be removed depending on the selection of the etching conditions for the wiring trench.
  • the interlayer insulating film 1504 is an insulating film formed on the barrier insulating film 1503.
  • the interlayer insulating film 1504 for example, a silicon oxide film, a low dielectric constant film (for example, a SiOCH film) having a lower relative dielectric constant than a silicon oxide film, or the like can be used.
  • the interlayer insulating film 1504 may be a stack of a plurality of insulating films.
  • wiring trenches for embedding the first wiring A 1505a and the first wiring B 1505b are formed.
  • the first wiring A 1505a and the first wiring B 1505b are embedded in the wiring groove via the barrier metal A 1506 and the barrier metal B 1506b.
  • the first wiring A 1505a and the first wiring B 1505b are wirings embedded in the wiring trenches formed in the interlayer insulating film 1504 and the barrier insulating film 1503 via the barrier metal A 1506a and the barrier metal B 1506b.
  • the first wiring A 1505a and the first wiring B 1505b also serve as the first electrode of the three-terminal switch 1514 and are in direct contact with the first ion conductive layer 1509a.
  • the lower surface of the second ion conductive layer 1509b is in direct contact with the first ion conductive layer 1509a, and the upper surface is in direct contact with the lower second electrode 1510.
  • first wiring A 1505a and the first wiring B 1505b a metal capable of diffusing and ion conducting in the first ion conductive layer 1509a and the second ion conductive layer 1509b is used.
  • a metal capable of diffusing and ion conducting in the first ion conductive layer 1509a and the second ion conductive layer 1509b is used.
  • copper or the like can be used.
  • the first wiring A 1505a and the first wiring B 1505b may be alloyed with aluminum.
  • the barrier metal A 1506a and the barrier metal B 1506b have a barrier property that covers the side surface or the bottom surface of the wiring in order to prevent the metal related to the first wiring A 1505a and the first wiring B 1505b from diffusing into the interlayer insulating film 1504 or the lower layer.
  • a conductive film for the barrier metal A1506a and the barrier metal B1506b, for example, when the first wiring A1505a and the first wiring B1505b are made of a metal element whose main component is copper, a refractory metal, a nitride thereof, or a laminated film thereof Can be used.
  • a refractory metal or nitride thereof tantalum, tantalum nitride, titanium nitride, tungsten carbonitride can be used.
  • the barrier insulating film 1507 is formed on the interlayer insulating film 1504 including the first wiring A 1505a and the first wiring B 1505b, and prevents the metal (for example, copper) related to the first wiring A 1505a and the first wiring B 1505b from being oxidized. Further, the diffusion of the metal related to the first wiring A 1505 a and the first wiring B 1505 b into the interlayer insulating film 1516 is prevented.
  • the first ion conductive layer 1509a, the second ion conductive layer 1509b, the lower second electrode 1510, and the upper second electrode 1511 function as an etching stop layer.
  • barrier insulating film 1507 for example, a silicon carbonitride film, a silicon nitride film, a stacked structure thereof, or the like can be used.
  • the barrier insulating film 1507 is preferably made of the same material as the protective insulating film 1513 and the hard mask film 1512.
  • the first ion conductive layer 1509a and the second ion conductive layer 1509b are films whose resistance changes in a nonvolatile manner.
  • a material whose resistance is changed by the action (diffusion, ion conduction, etc.) of the metal related to the first wiring A 1505a and the first wiring B 1505b (first electrode) can be used.
  • a film capable of ion conduction is used.
  • the second ion conductive layer 1509b is formed using a plasma CVD method.
  • the cyclic organosiloxane raw material and the carrier gas helium flow into the reaction chamber, the supply of both is stabilized, and the application of RF power is started when the pressure in the reaction chamber becomes constant.
  • the supply amount of the raw material is 10 to 200 sccm
  • the supply of helium is 500 sccm via the raw material vaporizer
  • 500 sccm is directly supplied to the reaction chamber by another line.
  • the metal related to the first wiring A 1505a and the first wiring B 1505b diffuses into the second ion conductive layer 1509b by heating or plasma while the second ion conductive layer 1509b is deposited. Has a role to prevent. Further, the first wiring A 1505 a and the first wiring B 1505 b have a role of preventing the diffusion from being easily promoted.
  • the metal of the first ion conductive layer 1509a for example, titanium or aluminum, or a laminate thereof becomes titanium oxide, aluminum oxide, or a laminate thereof during the formation of the second ion conductive layer 1509b, and becomes a part of the ion conductive layer.
  • the optimum metal film thickness of the first ion conductive layer 1509a is 1 nm in total, and if it is thinner than this, the copper wiring surface is slightly oxidized, and if it is thicker than this, it is not oxidized and remains as metal.
  • the first ion conductive layer 1509a and the second ion conductive layer 1509b are formed on the first wiring A 1505a and the first wiring B 1505b, the tapered surface of the opening of the barrier insulating film 1507, or the barrier insulating film 1507.
  • the outer peripheral portion of the connection portion between the first wiring A 1505 a and the first wiring B 1505 b and the first ion conductive layer 1509 a is disposed along at least the tapered surface of the opening of the barrier insulating film 1507. Yes.
  • the first ion conductive layer 1509a may be formed by stacking titanium and aluminum, or may be a single layer of titanium and aluminum.
  • the lower second electrode 1510 is an upper electrode of the three-terminal switch 1514 and is in contact with the second ion conductive layer 1509b.
  • the lower second electrode 1510 is made of a metal that is less likely to ionize than the metal associated with the first wiring A 1505a and the first wiring B 1505b and is less likely to diffuse and ion-conduct in the second ion conductive layer 1509b.
  • a metal that is less likely to ionize than the metal associated with the first wiring A 1505a and the first wiring B 1505b and is less likely to diffuse and ion-conduct in the second ion conductive layer 1509b.
  • an alloy of ruthenium and titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, zinc, or the like that has good adhesion to the metal of the first wiring A 1505a and the first wiring B 1505b is used.
  • the content of ruthenium is preferably 10% or more and
  • the metal added to ruthenium in the lower second electrode 1510 it is desirable to select a metal whose standard Gibbs energy is larger in the negative direction than ruthenium. Titanium, tantalum, aluminum, manganese, zirconium, hafnium, magnesium, cobalt, copper, and zinc, whose standard Gibbs energy is larger in the negative direction than ruthenium, indicate that chemical reactions are more likely to occur spontaneously than ruthenium. For this reason, it is considered that by forming an alloy with ruthenium as the lower second electrode 1510, the adhesion with the metal bridge formed of the metal related to the first wiring A 1505a and the first wiring B 1505b is improved.
  • the lower second electrode 1510 when the lower second electrode 1510 is configured only by the additive metal, the standard Gibbs energy is larger in the negative direction than the metal related to the first wiring A 1505a and the first wiring B 1505b, or the same electrode.
  • the transition from the on state to the off state proceeds by an oxidation reaction (dissolution reaction) of the metal bridge.
  • the standard Gibbs energy of the lower second electrode 1510 becomes larger in the negative direction than the metal associated with the first wiring A 1505a and the first wiring B 1505b
  • the oxidation reaction of the lower second electrode 1510 proceeds more than the oxidation reaction of the metal bridge. Therefore, it becomes impossible to transition off.
  • the lower second electrode 1510 needs to be made of an alloy with ruthenium whose standard Gibbs energy is smaller in the negative direction than copper.
  • the upper second electrode 1511 has a role of protecting the laminated structure of the three-terminal switch 1514. That is, damage to the laminated structure of the three-terminal switch 1514 can be suppressed, and the switching characteristics of the three-terminal switch 1514 can be maintained.
  • the upper second electrode 1511 for example, tantalum, titanium, tungsten, or a nitride thereof can be used.
  • the hard mask film 1512 is a film serving as a hard mask film and a passivation film when the upper second electrode 1511, the lower second electrode 1510, the second ion conductive layer 1509b, and the first ion conductive layer 1509a are etched.
  • the hard mask film 1512 for example, a silicon nitride film or the like can be used.
  • the hard mask film 1512 is preferably made of the same material as the protective insulating film 1513 and the barrier insulating film 1507. That is, by surrounding the entire periphery of the three-terminal switch 1514 with the same material, the material interface is integrated, so that entry of moisture and the like from the outside can be prevented, and separation from the three-terminal switch 1514 itself can be prevented. Become.
  • the 3-terminal switch 1514 is etched using the hard mask film 1512 as an etching mask.
  • the lower second electrode 1510 which is an alloy electrode containing ruthenium as a main component is etched by introducing oxygen, nitrogen and chlorine into the chamber as an etching gas.
  • the side surface is a peripheral portion of the upper second electrode 1511.
  • the protective insulating film 1513 is an insulating film having a function of preventing the detachment of oxygen from the first ion conductive layer 1509a and the second ion conductive layer 1509b without damaging the three-terminal switch 1514.
  • As the protective insulating film 1513 for example, a silicon nitride film, a silicon carbonitride film, or the like can be used.
  • the protective insulating film 1513 is preferably made of the same material as the hard mask film 1512 and the barrier insulating film 1507. In the case of the same material, the protective insulating film 1513, the barrier insulating film 1507, and the hard mask film 1512 are integrated to improve the adhesion at the interface, and the three-terminal switch 1514 can be further protected. .
  • the interlayer insulating film 1516 is an insulating film formed on the protective insulating film 1513.
  • the interlayer insulating film 1516 for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a lower relative dielectric constant than a silicon oxide film, or the like can be used.
  • the interlayer insulating film 1516 may be a stack of a plurality of insulating films.
  • the interlayer insulating film 1516 may be formed of the same material as the interlayer insulating film 1504.
  • a pilot hole for embedding the plug 1518 is formed in the interlayer insulating film 1516, and the plug 1518 is embedded in the pilot hole via a barrier metal 1520.
  • the interlayer insulating film 1517 is an insulating film formed on the interlayer insulating film 1516.
  • the interlayer insulating film 1517 for example, a silicon oxide film, a SiOC film, a low dielectric constant film (for example, a SiOCH film) having a lower relative dielectric constant than a silicon oxide film, or the like can be used.
  • the interlayer insulating film 1517 may be a stack of a plurality of insulating films. The same material as the interlayer insulating film 1517 and the interlayer insulating film 1516 may be used.
  • a wiring groove for embedding the second wiring 1519 is formed, and the second wiring 1519 is embedded in the wiring groove via a barrier metal 1520.
  • the second wiring 1519 is a wiring buried in a wiring groove formed in the interlayer insulating film 1515 and the interlayer insulating film 1516 via a barrier metal 1520.
  • the second wiring 1519 is integrated with the plug 1518.
  • the plug 1518 is embedded in a prepared hole formed in the interlayer insulating film 1516, the protective insulating film 1513, and the hard mask film 1512 via a barrier metal 1520.
  • the plug 1518 is electrically connected to the upper second electrode 1511 through the barrier metal 1520.
  • copper can be used for the second wiring 1519 and the plug 1518.
  • the barrier metal 1520 covers the side surfaces or bottom surfaces of the second wiring 1519 and the plug 1518 in order to prevent the metal related to the second wiring 1519 (including the plug 1518) from diffusing into the interlayer insulating films 1516 and 1517 and the lower layer. It is a conductive film having a barrier property.
  • the barrier metal 1520 when the second wiring 1519 and the plug 1518 are made of a metal element mainly composed of copper, a refractory metal such as tantalum, tantalum nitride, titanium nitride, tungsten carbonitride, a nitride thereof, or the like Alternatively, or a stacked film thereof can be used.
  • the barrier metal 1520 is preferably made of the same material as the upper second electrode 1511.
  • the barrier metal 1520 has a laminated structure of tantalum nitride (lower layer) / tantalum (upper layer), it is preferable to use tantalum nitride as the lower layer material for the upper second electrode 1511.
  • the barrier insulating film 1515 is formed on the interlayer insulating film 1517 including the second wiring 1519, and prevents the metal (for example, copper) related to the second wiring 1519 from being oxidized, or the metal related to the second wiring 1519 to the upper layer. It is an insulating film having a role of preventing diffusion.
  • As the barrier insulating film 1515 for example, a silicon carbonitride film, a silicon nitride film, a stacked structure thereof, or the like can be used. (Etching process) An etching process for the three-terminal switch shown in FIG. 15 will be described. The three-terminal switch described in FIG. 15 is etched by a method similar to the etching method of the second embodiment.
  • the operation of the three-terminal switch described in FIG. 15 will be described with reference to FIG.
  • the three-terminal switch described in FIG. 15 includes two two-terminal switches in which the lower second electrode 1204 in FIG. 12 of the third embodiment is shared. Therefore, the operation of each two-terminal switch is the same as the operation method described in the third embodiment. While one two-terminal switch is operated, the first wiring 1201 of the other two-terminal element is in a floating state.
  • a method for manufacturing a semiconductor device having a switching element according to the present embodiment will be described with reference to the drawings.
  • 16A to 16L are process cross-sectional views schematically showing a method for manufacturing a semiconductor device having a switching element according to this embodiment.
  • Step 1 An interlayer insulating film 1602 (for example, a silicon oxide film, a film thickness of 300 nm) is deposited on a semiconductor substrate 1601 (for example, a substrate on which a semiconductor element is formed). Thereafter, a barrier insulating film 1603 (for example, a silicon nitride film, a film thickness of 30 nm) is deposited on the interlayer insulating film 1602. Thereafter, an interlayer insulating film 1604 (for example, a SiCHO film, a 150 nm-thickness silicon oxide film, and a 100 nm-thick film stack) is deposited over the barrier insulating film 1603.
  • a barrier insulating film 1603 for example, a silicon nitride film, a film thickness of 30 nm
  • an interlayer insulating film 1604 for example, a SiCHO film, a 150 nm-thickness silicon oxide film, and a 100 nm-thick film stack
  • a wiring groove is formed in the interlayer insulating film 1604 and the barrier insulating film 1603 by using a lithography method (including photoresist formation, dry etching, and photoresist removal).
  • a lithography method including photoresist formation, dry etching, and photoresist removal.
  • the first wiring A 1605a and the first wiring B 1605b are embedded in the wiring trench through the barrier metal A 1606a and the barrier metal B 1606b (for example, tantalum nitride / tantalum, film thickness 5 nm / 5 nm).
  • the interlayer insulating films 1602 and 1604 can be formed by a plasma CVD method.
  • a barrier metal A 1606a and a barrier metal B 1606b are formed by a PVD method.
  • copper is embedded in the wiring groove by the electrolytic plating method.
  • the heat treatment at a temperature of 200 ° C. or higher, it can be formed by removing excess copper other than in the wiring trench by CMP.
  • a barrier insulating film 1607 (eg, a silicon nitride film or a silicon carbonitride film, a film thickness of 30 nm) is formed over the interlayer insulating film 1604 including the first wiring A 1605a and the first wiring B 1605b.
  • the barrier insulating film 1607 can be formed by a plasma CVD method.
  • the thickness of the barrier insulating film 1607 is preferably about 10 nm to 50 nm.
  • a hard mask film 1608 (eg, a silicon oxide film having a thickness of 40 nm) is formed over the barrier insulating film 1607.
  • the hard mask film 1608 is preferably made of a material different from the barrier insulating film 1607 from the viewpoint of maintaining a high etching selectivity in the dry etching process, and may be an insulating film or a conductive film.
  • a silicon oxide film, a silicon nitride film, titanium nitride, titanium, tantalum, tantalum nitride, or the like can be used, and a stacked body of a silicon nitride / silicon oxide film can be used.
  • Step 4 (FIG. 16D) An opening is patterned on the hard mask film 1608 using a photoresist (not shown), and an opening pattern is formed in the hard mask film 1608 by dry etching using the photoresist as a mask. Thereafter, the photoresist is removed by oxygen plasma ashing or the like. At this time, the dry etching is not necessarily stopped on the upper surface of the barrier insulating film 1607 and may reach the inside of the barrier insulating film 1607.
  • Step 5 (FIG. 16E)
  • the barrier insulating film 1607 exposed from the opening of the hard mask film 1608 is etched back (dry etching), whereby an opening is formed in the barrier insulating film 1607.
  • the first wiring A 1605a and the first wiring B 1605b are exposed from the opening of the barrier insulating film 1607.
  • the wall surface of the opening of the barrier insulating film 1607 can be tapered by using reactive dry etching.
  • reactive dry etching a gas containing fluorocarbon can be used as an etching gas.
  • the hard mask film 1608 is preferably completely removed during the etch back, but may be left as it is when it is an insulating material.
  • the shape of the opening in the barrier insulating film 1607 can be a circle, and the diameter of the circle can be 100 nm to 500 nm.
  • the oxides on the surfaces of the first wiring A 1605a and the first wiring B 1605b are removed by RF (Radio Frequency; high frequency) etching using a non-reactive gas.
  • RF Radio Frequency; high frequency
  • etching using a non-reactive gas As the non-reactive gas, helium or argon can be used.
  • Titanium and aluminum of 0.5 nm or less are deposited in this order on the barrier insulating film 1607 including the first wiring A 1605a and the first wiring B 1605b.
  • Titanium and aluminum can be formed using a PVD method or a CVD method.
  • a SIOCH polymer film containing silicon, oxygen, carbon, and hydrogen is formed as the second ion conductive layer 1609b by plasma CVD.
  • the cyclic organosiloxane raw material and the carrier gas helium flow into the reaction chamber, the supply of both is stabilized, and the application of RF power is started when the pressure in the reaction chamber becomes constant.
  • the supply amount of the raw material is 10 to 200 sccm
  • the supply of helium is 500 sccm via the raw material vaporizer
  • 500 sccm is directly supplied to the reaction chamber by another line.
  • Titanium and aluminum are automatically oxidized by being exposed to the raw material of the SIOCH-based polymer film containing oxygen during the formation of the second ion conductive layer 1608b, and become the first ion conductive layer 1609a by becoming an oxide. It becomes a part of the two-ion conductive layer 1609b. Since moisture or the like is attached to the opening of the barrier insulating film 1607 by the organic peeling process, it is removed by applying a heat treatment under reduced pressure at a temperature of about 250 to 350 ° C. before the deposition of the first ion conductive layer 1609a. It is preferable to gas.
  • Step 7 An alloy of ruthenium and tantalum is formed as a lower second electrode 1610 on the second ion conductive layer 1609b with a thickness of 10 nm by a co-sputtering method.
  • the ruthenium target and the tantalum target exist in the same chamber, and an alloy film is deposited by sputtering at the same time.
  • the power applied to the ruthenium target is 150 W
  • the power applied to the tantalum target is 50 W, so that the ruthenium content is 75%.
  • an upper second electrode 1611 eg, tantalum, film thickness of 25 nm
  • a hard mask film 1612 for example, a silicon nitride film or a silicon carbonitride film, a film thickness of 30 nm
  • a hard mask film 1613 for example, a silicon oxide film, a film thickness of 100 nm
  • the hard mask film 1612 and the hard mask film 1613 can be formed by a plasma CVD method.
  • the hard mask film 1612 and the hard mask film 1613 can be formed using a general plasma CVD method in this technical field.
  • the hard mask film 1612 and the hard mask film 1613 are preferably different types of films.
  • the hard mask film 1612 can be a silicon carbonitride film and the hard mask film 1613 can be a silicon oxide film.
  • the hard mask film 1612 is preferably made of the same material as a protective insulating film and a barrier insulating film described later. That is, all the surroundings of the variable resistance element are surrounded by the same material, so that the material interface can be integrated to prevent intrusion of moisture and the like from the outside and to prevent detachment from the variable resistance element itself.
  • Step 9 A photoresist (not shown) for patterning the three-terminal switch is formed on the hard mask film 1613. Thereafter, using the photoresist as a mask, the hard mask film 1613 is dry-etched until the hard mask film 1612 appears. Thereafter, the photoresist is removed using oxygen plasma ashing and organic peeling.
  • Step 10 (FIG. 16J) Using the hard mask film 1613 as a mask, the hard mask film 1612, the upper second electrode 1611, the lower second electrode 1610, the second ion conductive layer 1609b, and the first ion conductive layer 1609a are continuously dry etched. At this time, the hard mask film 1613 is preferably completely removed during the etch-back, but may remain as it is.
  • the upper second electrode 1611 is tantalum or tantalum oxide
  • it can be processed by chlorine-based RIE.
  • the lower second electrode 1610 is an alloy of ruthenium and tantalum, it is desirable to process with a mixed gas of chlorine, nitrogen, and oxygen.
  • the ratio of chlorine: nitrogen: oxygen is 25%: 25%: 50%. .
  • the second ion conductive layer 1609b and the first ion conductive layer 1609a below the lower second electrode 1610 can be etched with the same gas as the lower second electrode 1610. As a result, dry etching can be stopped on the barrier insulating film 1607 on the lower surface.
  • the variable resistance element portion can be processed without exposing the variable resistance element portion to oxygen plasma ashing for resist removal.
  • the oxidation plasma treatment can be performed without depending on the resist peeling time.
  • the oxidation plasma treatment can be performed without depending on the resist peeling time.
  • due to oxygen during etching of the lower second electrode 1610 and lower a part of the upper surface and side surfaces of the upper second electrode 1611 exposed by degenerating the hard mask film 1612 are oxidized to form an oxidized region 1614.
  • a protective insulating film 1615 (for example, a silicon nitride film or a charcoal) is formed on the hard mask film 1612, the upper second electrode 1611, the lower second electrode 1610, the second ion conductive layer 1609 b, the first ion conductive layer 1609 a, and the barrier insulating film 1607.
  • a silicon nitride film, 20 nm) is deposited.
  • the protective insulating film 1615 can be formed by a plasma CVD method. Before film formation, it is necessary to maintain a reduced pressure in the reaction chamber.
  • the deposition temperature of the protective insulating film 1615 is preferably set to 250 ° C. or lower. Further, it is preferable not to use a reducing gas because the film is exposed to a film forming gas under reduced pressure before film formation. For example, it is preferable to use a silicon nitride film formed by using a high-density plasma with a mixed gas of SiH 4 / N 2 at a substrate temperature of 200 ° C.
  • an interlayer insulating film 1616 for example, a silicon oxide film
  • an interlayer insulating film 1617 for example, a SiCHO film having a thickness of 150 nm and a silicon oxide film having a thickness of 150 nm
  • a pilot hole for the plug 1619 is formed, and then a wiring groove for the second wiring 1618 is formed.
  • a second wiring 1618 for example, copper
  • a plug 1619 for example, copper
  • a barrier metal 1620 for example, tantalum nitride / tantalum.
  • a barrier insulating film 1621 for example, a silicon nitride film is deposited over the interlayer insulating film 1617 including the second wiring 1618.
  • the formation of the second wiring 1618 can use the same process as the formation of the lower layer wiring.
  • the interlayer insulating film 1616 and the interlayer insulating film 1617 can be formed by a plasma CVD method. In order to eliminate the step formed by the two-terminal switch, the interlayer insulating film 1616 is deposited thickly, and the interlayer insulating film 1616 is etched and planarized by CMP, so that the interlayer insulating film 1616 has a desired thickness (for example, 110 nm). Good.
  • a short circuit of the switching element using metal bridge is prevented. Further, the etching of the barrier insulating film is suppressed, thereby preventing the Cu wiring from being exposed. As a result, a switching element excellent in operation stability and a high manufacturing yield, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof are realized.
  • FIG. 17 is a schematic cross-sectional view showing the configuration of the switching element according to the fifth embodiment of the present invention.
  • the switching element 1 according to the present embodiment includes a first electrode 3, a second electrode 5, and a nonvolatile resistance change layer including a nonvolatile resistance change layer 4 provided between the first electrode 3 and the second electrode 5. It has the element 2 and the 3rd electrode 6 provided on the said 2nd electrode 5, and has the insulator 7 on the side surface of the said 3rd electrode 6 at least.
  • a switching element having excellent operational stability and a high manufacturing yield and a semiconductor device using the same are provided.
  • a non-volatile resistance change element having a first electrode, a second electrode, and a non-volatile resistance change layer provided between the first electrode and the second electrode; and a first resistance provided on the second electrode.
  • a switching element having an insulator on at least a side surface of the third electrode.
  • Appendix 2 The switching element according to claim 1, further comprising a rectifying element having the second electrode, the third electrode, and a volatile resistance change layer provided between the second electrode and the third electrode.
  • Appendix 3) The switching element according to appendix 1 or 2, wherein the insulator is an oxide.
  • Appendix 4 4.
  • Appendix 5 The switching element according to any one of appendices 1 to 4, wherein the nonvolatile resistance change layer includes an ion conductive layer that conducts metal ions, the first electrode includes copper, and the second electrode includes ruthenium. .
  • Appendix 6 A non-volatile resistance change element having a first electrode, a second electrode, and a non-volatile resistance change layer provided between the first electrode and the second electrode; and a first resistance provided on the second electrode.
  • a method for manufacturing a switching element comprising: three electrodes; and an oxide on at least a side surface of the third electrode, wherein the third electrode is dry-etched with an etching gas having an oxidizing action.
  • Appendix 7 The method for manufacturing a switching element according to appendix 6, further comprising a rectifying element having the second electrode, the third electrode, and a volatile resistance change layer provided between the second electrode and the third electrode.
  • Appendix 8) The switching element manufacturing method according to appendix 6 or 7, wherein the etching gas having an oxidizing action includes chlorine, nitrogen, and oxygen.
  • the multilayer copper wiring layer has a copper wiring and a copper plug,
  • the two-terminal nonvolatile resistance change element includes a first electrode, a second electrode, and an ion conductive layer between the first electrode and the second electrode,
  • the copper wiring also serves as the first electrode, and has a barrier insulating film on the copper wiring,
  • the barrier insulating film comprises silicon carbonitride;
  • the barrier insulating film has an opening reaching the first electrode;
  • the opening has the ion conductive layer and the second electrode,
  • the ion conductive layer has a first ion conductive layer in contact with the first electrode and a second ion conductive layer in
  • the second electrode includes ruthenium and tantalum, or an alloy of ruthenium and titanium
  • the two-terminal volatile resistance change element has a resistance change layer between the second electrode and the third electrode, and the second electrode and the third electrode,
  • the opening includes the variable resistance layer and the third electrode
  • the resistance change layer has a laminated structure of titanium oxide, aluminum oxide, tantalum oxide, niobium oxide, or titanium oxide, aluminum oxide, tantalum oxide, niobium oxide,
  • the third electrode is connected to the copper plug via a barrier metal;
  • the third electrode comprises tantalum;
  • a semiconductor device having an insulator on at least a side surface of the third electrode.
  • a semiconductor device having a three-terminal nonvolatile resistance change element and a two-terminal volatile resistance change element inside a multilayer copper wiring layer on a semiconductor substrate The multilayer copper wiring layer has a copper wiring and a copper plug, The three-terminal nonvolatile resistance change element has two first electrodes, a second electrode, and an ion conductive layer between the two first electrodes and the second electrode, The copper wiring also serves as the first electrode, and has a barrier insulating film on the copper wiring, The barrier insulating film comprises silicon carbonitride; The barrier insulating film has an opening reaching the two first electrodes, Having the ion conductive layer and the second electrode in the opening; The ion conductive layer has a first ion conductive layer in contact with the first electrode and a second ion conductive layer in contact with the second electrode; The first ion conductive layer has a laminated structure of titanium oxide, aluminum oxide, or titanium oxide and aluminum oxide, The second ion conductive layer has a laminated structure of titanium
  • the second electrode includes ruthenium and tantalum, or an alloy of ruthenium and titanium
  • the two-terminal volatile resistance change element has a resistance change layer between the second electrode and the third electrode, and the second electrode and the third electrode,
  • the opening includes the variable resistance layer and the third electrode
  • the resistance change layer has a laminated structure of titanium oxide, aluminum oxide, tantalum oxide, niobium oxide, or titanium oxide, aluminum oxide, tantalum oxide, niobium oxide,
  • the third electrode is connected to the copper plug via a barrier metal;
  • the third electrode comprises tantalum;
  • a semiconductor device having an insulator on at least a side surface of the third electrode.
  • the multilayer copper wiring layer has a copper wiring and a copper plug
  • the two-terminal resistance change element has an ion conductive layer between a first electrode and a second electrode, and the first electrode and the second electrode
  • the copper wiring also serves as the first electrode, and has a barrier insulating film on the copper wiring,
  • the barrier insulating film comprises silicon carbonitride;
  • the barrier insulating film has an opening reaching the first electrode;
  • the opening has the ion conductive layer and the second electrode,
  • the ion conductive layer has a first ion conductive layer in contact with the first electrode and a second ion conductive layer in contact with the second electrode;
  • the first ion conductive layer has a laminated structure of titanium oxide, aluminum oxide, or titanium oxide and aluminum oxide
  • the second ion conductive layer has a polymer film having a relative dielectric constant of 2.1 or more and 3.0 or less having silicon
  • the multilayer copper wiring layer has a copper wiring and a copper plug
  • the three-terminal variable resistance element has two first electrodes, a second electrode, and an ion conductive layer between the two first electrodes and the second electrode
  • the copper wiring also serves as the first electrode, and has a barrier insulating film on the copper wiring,
  • the barrier insulating film comprises silicon carbonitride;
  • the barrier insulating film has an opening reaching the two first electrodes, The opening has the ion conductive layer and the second electrode,
  • the ion conductive layer has a first ion conductive layer in contact with the first electrode and a second ion conductive layer in contact with the second electrode;
  • the first ion conductive layer has a laminated structure of titanium oxide, aluminum oxide, or titanium oxide and aluminum oxide
  • the second ion conductive layer has a polymer film having silicon, oxygen, and carbon and having a relative dielectric constant
  • the second electrode is connected to the copper plug via a barrier metal;
  • the second electrode has a laminated structure of ruthenium and tantalum, or an alloy of ruthenium and titanium and tantalum,
  • a semiconductor device having an insulator on at least a side surface of the second electrode. (Appendix 14) 14. The semiconductor device according to one of appendices 10 to 13, wherein the insulator is an oxide.
  • a barrier insulating film having silicon carbonitride is formed on the copper wiring also serving as the first electrode, Forming an opening reaching the first electrode in the barrier insulating film; Forming a first ion conductive layer having a laminated structure of titanium oxide, aluminum oxide, or titanium oxide and aluminum oxide in the opening; On the first ion conductive layer, a polymer film having silicon, oxygen, and carbon and having a relative dielectric constant of 2.1 to 3.0 is formed as a second ion conductive layer, Forming a second electrode having ruthenium and tantalum or an alloy of ruthenium and titanium on the second ion conductive layer; On the second electrode, a variable resistance layer having a laminated structure of titanium oxide, aluminum oxide, tantalum oxide, niobium oxide, or titanium oxide, aluminum oxide, tantalum oxide, n
  • a barrier insulating film having silicon carbonitride is formed on the copper wiring also serving as the first electrode, Forming an opening reaching the first electrode in the barrier insulating film; Forming a first ion conductive layer having a laminated structure of titanium oxide, aluminum oxide, or titanium oxide and aluminum oxide in the opening; On the first ion conductive layer, a polymer film having silicon, oxygen, and carbon and having a relative dielectric constant of 2.1 to 3.0 is formed as a second ion conductive layer, Forming a second electrode having a laminated structure of ruthenium and tantalum or an alloy of ruthenium and titanium and tantalum on the second ion conductive layer; Forming a hard mask film having silicon nitride and silicon oxide on the second electrode; A photoresist pattern is formed on the hard mask film, Using the photoresist pattern as a mask, the
  • the present invention can be used for semiconductor devices such as programmable logic and memory.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置を提供するために、本発明のスイッチング素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極と、第3電極と、前記第2電極と前記第3電極との間に設けられた揮発抵抗変化層を有する整流素子と、を有し、少なくとも前記第3電極の側面に絶縁物を有する。

Description

スイッチング素子とその製造方法および半導体装置とその製造方法
 本発明は、プログラマブルロジックおよびメモリ等の電子デバイスに用いられる、金属の析出を利用したスイッチング素子およびこれを用いた半導体装置に関する。
 プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチのサイズを小さくし、そのオン抵抗を小さくすることが必要となる。金属イオンの伝導するイオン伝導層内における金属の析出を利用したスイッチは、他の半導体スイッチよりもサイズが小さくオン抵抗が小さいことが知られている。
 このスイッチには、特許文献1に開示された2端子スイッチと、特許文献2に開示された3端子スイッチとがある。2端子スイッチは、金属イオンを供給する第1電極とイオンを供給しない第2電極とで、イオン伝導層を挟んだ構造をしている。両電極間は、イオン伝導層中の金属架橋の形成と消滅とによってスイッチする。2端子スイッチは、構造が単純であるため、作製プロセスが簡便であり、素子サイズをナノメートルオーダーまで小さく加工可能である。一方、3端子スイッチは、2つの2端子スイッチの第2電極を一体化した構造で、高い信頼性が確保される。
 イオン伝導層としては、シリコン、酸素、炭素を主成分としたポーラスポリマーが望ましい。ポーラスポリマーイオン伝導層は、金属架橋が形成しても絶縁破壊電圧を高く保つことができるため、動作信頼性に優れていることが特許文献3に開示されている。
 本スイッチング素子をプログラマブルロジックの配線切り替えスイッチとして搭載するためには、スイッチング素子の小型化による高密度化、および作製工程の簡略化が必要である。最先端の半導体装置の配線材料は主に銅で構成されており、銅配線内に抵抗変化素子を効率的に形成する手法が望まれている。
 電気化学反応を利用するスイッチング素子の半導体装置への集積化する技術については、非特許文献1に開示されている。これによると、半導体基板上の銅配線とスイッチング素子の第1電極を兼用する技術が記載されている。本構造を用いれば、第1電極を新たに形成するための工程が削減できる。そのため、第1電極を作成するためのフォトマスクは不要となり、抵抗変化素子を作製するために追加すべきフォトマスク数は2枚だけにできる。
 この際、銅配線上に直接イオン伝導層を成膜すると、銅配線表面が酸化しリーク電流が大きくなる。そのため、銅配線とイオン伝導層の間に酸化犠牲層として機能する金属薄膜を挟む。金属薄膜はイオン伝導層に含まれる酸素によって酸化され、イオン伝導層の一部となる。イオンを供給しない第2電極としては酸化し難い白金や金、もしくは酸化しても導電性を有するルテニウムが用いられる。非特許文献1では加工に適したルテニウムを第2電極として使用している。
 不揮発抵抗変化素子である金属架橋を用いたスイッチング素子をプログラマブルロジックの配線切り換えスイッチとして用いる場合、オンおよびオフ状態は電圧・電流の印加が無い状態で10年程度保つ保持力が必要となる。しかし、金属架橋を用いたスイッチング素子には書換え電流と保持力の間にトレードオフが存在する。書込み電流が大きい場合には太い金属架橋が形成されるため保持力が高いが、低消費電力化のために低電流でオンに遷移させた場合には細い架橋が形成され、架橋の保持力に課題があった。
 特願2012-141049では、第2電極を、ルテニウムを主成分とし、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛から選択される少なくとも一つとルテニウムとの合金とする。これにより、低電力化と高信頼化の両立が可能となるスイッチング素子が述べられている。
 また、特願2013-007349には、金属架橋を用いた3端子スイッチの第2電極の上部に双方向整流素子を積層する構造が述べられている。双方向整流素子の動作電圧以下ではスイッチング素子は作動しないため、プログラマブルロジックを構成するクロスバースイッチ構造において、スイッチング素子の選択が容易になる。通常のクロスバー素子構造では選択トランジスタによって選択素子以外が作動しないようにするが、整流素子を内蔵することによって選択トランジスタを必要としなくなる。このため、選択トランジスタ分の面積が必要なくなり、省面積化が可能となる。
特表2002-536840号公報 国際公開第2012/043502号 国際公開第2011/058947号
IEEE TRANSACTION ON ELECTRON DEVICES(アイ・イー・イー・イー トランズアクション オン エレクトロン デバイス)、57巻、1987ページ~1995ページ、2010年.
 不揮発抵抗変化素子であるスイッチング素子に揮発抵抗変化素子である整流素子を積層する場合、整流素子はスイッチング素子の上部電極と整流素子の上部電極とで揮発抵抗変化層を挟むMIM(Metal-Insulater-Metal)構造となる。MIM構造の素子はエッチング加工時に発生する金属由来のエッチング生成物の再付着により、整流素子を挟んでいる上下電極が短絡してしまうという課題を有している。
 また、スイッチング素子の上部電極にルテニウムを主成分とする合金電極を使用する場合、通常のエッチングガスでは、合金のエッチングレートよりも、エッチングされてはならないCu配線上のバリア絶縁膜に対するエッチングレートが早く、スイッチング素子の加工時にバリア絶縁膜もエッチングされ、Cu配線が露出してしまうという課題がある。
 本発明は、上記の課題に鑑みてなされたものであり、その目的は、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置を提供することを目的とする。
 本発明のスイッチング素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に絶縁物を有する。
 本発明のスイッチング素子の製造方法は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に酸化物を有する、スイッチング素子の製造方法において、前記第3電極を酸化作用を有するエッチングガスでドライエッチングする。
 本発明の半導体装置は、半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置において、前記多層銅配線層は、銅配線と銅プラグとを有し、前記不揮発性抵抗変化素子は、第1電極と第2電極と、前記第1電極と前記第2電極との間にイオン伝導層を有し、前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、前記バリア絶縁膜は炭窒化シリコンを有し、前記バリア絶縁膜は前記第1電極に到達する開口部を有し、前記開口部に前記イオン伝導層と前記第2電極とを有し、前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、前記第2電極は、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有し、前記揮発抵抗変化素子は、前記第2電極と第3電極と、前記第2電極と前記第3電極との間に抵抗変化層を有し、前記開口部に前記抵抗変化層と前記第3電極とを有し、前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有し、前記第3電極はバリアメタルを介して前記銅プラグと接続し、前記第3電極はタンタルを有し、少なくとも前記第3電極の側面に絶縁物を有する。
 本発明の半導体装置の製造方法は、半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置の製造方法において、第1電極を兼ねる銅配線上に、炭窒化シリコンを有するバリア絶縁膜を形成し、前記バリア絶縁膜に、前記第1電極に到達する開口部を形成し、前記開口部に、酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有する第1イオン伝導層を形成し、前記第1イオン伝導層上に、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を第2イオン伝導層として形成し、前記第2イオン伝導層上に、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有する第2電極を形成し、前記第2電極上に、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有する抵抗変化層を形成し、前記抵抗変化層上に、タンタルを有する第3電極を形成し、前記第3電極上に、窒化シリコンと酸化シリコンとを有するハードマスク膜を形成し、前記ハードマスク膜上に、フォトレジストパターンを形成し、前記フォトレジストパターンをマスクとして、四フッ化炭素を有するエッチングガスにより前記ハードマスク膜をドライエッチングしてハードマスクを形成し、前記ハードマスクをマスクとして、酸化作用を有するエッチングガスにより、前記第3電極、前記抵抗変化層、前記第2電極、前記第2イオン伝導層および前記第1イオン伝導層をドライエッチングする。
 本発明によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。 本発明の第1の実施形態の比較例の2端子スイッチング素子の上面からの走査型電子顕微鏡像である。 本発明の第1の実施形態の2端子スイッチング素子の上面からの走査型電子顕微鏡像である。 本発明の第1の実施形態の2端子スイッチング素子のエッチング特性を示すグラフである。 本発明の第1の実施形態の2端子スイッチング素子のエッチング特性を示すグラフである。 本発明の第1の実施形態の2端子スイッチング素子のスイッチング動作を示す模式図である。 本発明の第1の実施形態の2端子スイッチング素子のスイッチング特性を示すグラフである。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程1)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程2)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程3)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程4)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程5)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程6)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程7)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程8)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程9)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程10)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程11)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子の製造工程(工程12)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程1)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程2)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程3)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程4)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程5)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程6)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程7)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程8)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程9)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程10)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程11)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程12)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子のスイッチング動作を示す模式図である。 本発明の第3の実施形態の2端子スイッチング素子と整流素子のスイッチング特性を示すグラフである。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程1)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程2)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程3)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程4)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程5)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程6)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程7)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程8)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程9)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程10)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程11)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程12)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程1)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程2)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程3)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程4)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程5)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程6)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程7)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程8)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程9)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程10)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程11)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程12)を示す断面模式図である。 本発明の第5の実施形態のスイッチング素子の構成を示す図である。
 以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
(第1の実施形態)
 図1は、本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。半導体基板101上の多層配線層の内部に2端子スイッチ109を有する。
 多層配線層は、半導体基板101上に、層間絶縁膜102、バリア絶縁膜103、層間絶縁膜104、バリア絶縁107、保護絶縁膜113、層間絶縁膜114、層間絶縁膜115、及びバリア絶縁膜119の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜104及びバリア絶縁膜103に形成された配線溝にバリアメタル106を介して第1配線105が埋め込まれている。多層配線層は、層間絶縁膜115および層間絶縁膜114に形成された配線溝に第2配線116が埋め込まれている。さらに、層間絶縁膜114、保護絶縁膜113、及びハードマスク膜121に形成された下穴にプラグ117が埋め込まれている。第2配線116とプラグ117とは一体となっており、第2配線及びプラグ117の側面乃至底面がバリアメタル118によって覆われている。
 バリア絶縁膜107に形成された開口部にて、第1電極となる第1配線105、開口部の壁面、乃至バリア絶縁膜107上に、第1イオン伝導層108a、第2イオン伝導層108b、第2電極110の順に積層した2端子スイッチ109が形成されている。さらに、第2電極110上に抵抗変化層111と第3電極112を積層した整流素子120が形成されている。さらに、第3電極112上にハードマスク膜121が形成されている。第1イオン伝導層108a、第2イオン伝導層108b、第2電極110、抵抗変化層111、第3電極112、及びハードマスク膜121の積層体の上面乃至側面は保護絶縁膜113で覆われている。
 第1配線105を2端子スイッチ109の第1電極とすることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2枚のフォトマスクを追加するだけで、2端子スイッチを搭載することができ、スイッチング素子の低抵抗化と低コスト化とを同時に達成することができるようになる。
 2端子スイッチ109は、バリア絶縁膜107に形成された開口部の領域にて第1イオン伝導層108aと第1配線105が接しており、第2イオン伝導層108bと第2電極110が接している。整流素子120は、第2電極110上に抵抗変化層111が接しており、さらに第3電極112が抵抗変化層111上に接している。
 第3電極112上にてプラグ117と第3電極112とがバリアメタル118を介して電気的に接続されている。2端子スイッチ109は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。例えば、第1イオン伝導層108aおよび第2イオン伝導層中108bへの第1配線105に係る金属の電界拡散を利用してオン/オフの制御を行い、オン状態及びオフ状態は不揮発に保たれる。整流素子120は電圧印加によってオン/オフの制御を行い、2端子スイッチ109よりも絶対値の低い電圧でオンに遷移する。この場合のオン状態は揮発的な挙動を示す。
 半導体基板101は、半導体素子が形成された基板である。半導体基板101には、例えば、シリコン基板、単結晶基板、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板、液晶製造用基板等の基板を用いることができる。
 層間絶縁膜102は、半導体基板1上に形成された絶縁膜である。層間絶縁膜102には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜102は、複数の絶縁膜を積層したものであってもよい。
 バリア絶縁膜103は、層間絶縁膜102、104間に介在したバリア性を有する絶縁膜である。バリア絶縁膜103は、第1配線105用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜103には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜103には、第1配線105を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル106を介して第1配線105が埋め込まれている。バリア絶縁膜103は、配線溝のエッチング条件の選択によっては削除することもできる。
 層間絶縁膜104は、バリア絶縁膜103上に形成された絶縁膜である。層間絶縁膜104には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜104は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜104には、第1配線105を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル106を介して第1配線105が埋め込まれている。
 第1配線105は、層間絶縁膜104及びバリア絶縁膜103に形成された配線溝にバリアメタル106を介して埋め込まれた配線である。第1配線105は、2端子スイッチ109の第1電極を兼ね、第1イオン伝導層108aと接している。第2イオン伝導層108bの下面は第1イオン伝導層108aに接しており、上面は第2電極110に接している。第1配線105には、第1イオン伝導層108aと第2イオン伝導層108bにおいて拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線105は、アルミニウムと合金化されていてもよい。
 バリアメタル106は、第1配線105に係る金属が層間絶縁膜104や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル106には、例えば、第1配線105が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
 バリア絶縁膜107は、第1配線105を含む層間絶縁膜104上に形成され、第1配線105に係る金属(例えば、銅)の酸化を防ぐ。また、バリア絶縁膜107は、層間絶縁膜114中への第1配線105に係る金属の拡散を防ぐ。また、バリア絶縁膜107は、第1イオン伝導層108a、第2イオン伝導層108b、第2電極110、抵抗変化層111、及び第3電極112の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜107には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜107は、保護絶縁膜113及びハードマスク膜121と同一材料であることが好ましい。
 第1イオン伝導層108a、及び第2イオン伝導層108bは、抵抗が不揮発的に変化する膜である。第1配線105(第1電極)に係る金属の作用(拡散、イオン伝導など)により抵抗が変化する材料を用いることができる。2端子スイッチ109の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられる。
 第2イオン伝導層108bはプラズマCVD(Chemical Vapor Deposition)法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF(Radio Frequency)電力の印加を開始する。原料の供給量は10~200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
 第1イオン伝導層108aは、第1配線105に係る金属が、第2イオン伝導層108bを堆積している間の加熱やプラズマで第2イオン伝導層108b中に拡散することを防止する役割を有する。さらに、第1イオン伝導層108aは、第1配線105が酸化され、拡散が促進されやすくなることを防止する役割がある。第1イオン伝導層108aの金属、例えばチタンやアルミニウム、もしくはその積層は、第2イオン伝導層108bの成膜中に酸化チタンや酸化アルミニウム、もしくはその積層となり、イオン伝導層の一部となる。第1イオン伝導層108aの金属の最適膜厚は合計で1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
 第1イオン伝導層108aと第2イオン伝導層108bは、第1配線105、バリア絶縁膜107の開口部のテーパ面、乃至バリア絶縁膜107の各面上に形成される。第1配線105と第1イオン伝導層108aの接続部の外周部分は、少なくともバリア絶縁膜107の開口部のテーパ面上に沿って配設されている。
 第1イオン伝導層108aは、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
 第2電極110は、2端子スイッチ109の上部電極であり、第2イオン伝導層108bと接している。第2電極110は、第1配線105に係る金属よりもイオン化しにくく、第2イオン伝導層108bにおいて拡散、イオン伝導しにくい金属とする。例えば、ルテニウムと、第1配線105に係る金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などとの合金を使用する。ルテニウムの含有比率は10%以上80%以下が望ましい。ルテニウムに添加する金属は2種類以上としても良い。
 第2電極110においてルテニウムに添加する金属は、標準ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。標準ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、第2電極110としてルテニウムと合金化することで、第1配線105に係る金属で形成された金属架橋との密着性が向上すると考えられる。
 ただし、ルテニウムに添加する金属のみで第2電極110を構成すると、第1配線105に係る金属よりも標準ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。オン状態からオフ状態への遷移は金属架橋の酸化反応(溶解反応)によって進行する。第2電極110の標準ギブズエネルギーが負方向に第1配線105に係る金属よりも大きくなった場合、第1配線105に係る金属で形成された金属架橋の酸化反応よりも第2電極110の酸化反応が進行するためオフに遷移できなくなる。このため、第2電極110は標準ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
 整流素子120は2端子スイッチ109がオンもしくはオフに遷移するよりも絶対値が低い電圧でオンに遷移する。オン状態は揮発的で電圧を下げるとオフに遷移する。2端子スイッチ109は整流素子120がオンに遷移しない電圧ではスイッチングすることはない。
 抵抗変化層111は揮発的に抵抗が変化する絶縁膜で、金属酸化物の単層、もしくは積層で構成される。抵抗変化層111は、例えば酸化タンタル、酸化チタン、酸化ニオブおよび酸化アルミニウムの単層、もしくは積層で構成される。抵抗変化層111は、金属を成膜し、酸素プラズマに暴露することで金属酸化物を形成する。あるいは、酸素を導入したチャンバー内で金属を成膜することで金属酸化物を形成する。抵抗変化層111はタンタル、チタン、ニオブおよびアルミニウムを同チャンバー内で同時にスパッタするコスパッタ法で形成し、その後、酸素プラズマで酸化しても良い。同じく、コスパッタ法で成膜時に酸素を導入し、金属酸化膜を形成しても良い。
 第3電極112は、整流素子120の上部電極であり、抵抗変化層111上に形成される。第3電極112は、抵抗変化層111以下の整流素子120の積層構造および2端子スイッチ109の積層構造を保護する役割を有する。すなわち、抵抗変化層111がプロセス中の抵抗変化層111以下の整流素子120の積層構造および2端子スイッチ109の積層構造へのダメージを抑制し、2端子スイッチ109および整流素子120のスイッチング特性を維持することができる。第3電極112には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
 ハードマスク膜121は、第3電極112、抵抗変化層111、第2電極110、第2イオン伝導層108b、第1イオン伝導層108aをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜121には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜121は、保護絶縁膜113、およびバリア絶縁膜107と同一材料であることが好ましい。すなわち、2端子スイッチ109及び整流素子120の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、2端子スイッチ109及び整流素子120自身からの脱離を防ぐことができるようになる。
 2端子スイッチ109及び整流素子120はハードマスク膜121をエッチングマスクとしてエッチング加工される。ルテニウムを主成分とする合金電極である第2電極110は酸素、窒素、塩素をエッチングガスとしてチャンバーに導入してエッチングを行う。エッチングガスの一つである酸素によって、第3電極112の上部と側面、及び抵抗変化層111の側面に絶縁体である酸化領域122が形成される。ここで側面とは、第3電極112や抵抗変化層111の周辺部である。
 保護絶縁膜113は、2端子スイッチ109及び整流素子120にダメージを与えることなく、さらに第1イオン伝導層108a、第2イオン伝導層108b及び抵抗変化層111からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜113には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜113は、ハードマスク膜121及びバリア絶縁膜107と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜113とバリア絶縁膜107及びハードマスク膜121とが一体化して、界面の密着性が向上し、2端子スイッチ109及び整流素子120をより保護することができるようになる。
 層間絶縁膜114は、保護絶縁膜113上に形成された絶縁膜である。層間絶縁膜114には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜114は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜114は、層間絶縁膜104と同一材料としてもよい。層間絶縁膜114には、プラグ117を埋め込むための下穴が形成されており、当該下穴にバリアメタル118を介してプラグ117が埋め込まれている。
 層間絶縁膜115は、層間絶縁膜114上に形成された絶縁膜である。層間絶縁膜115には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜115は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜115、層間絶縁膜114と同一材料としてもよい。層間絶縁膜115には、第2配線116を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル118を介して第2配線116が埋め込まれている。
 第2配線116は、層間絶縁膜115及び層間絶縁膜114に形成された配線溝にバリアメタル118を介して埋め込まれた配線である。第2配線116は、プラグ117と一体になっている。プラグ117は、層間絶縁膜114、保護絶縁膜113、及びハードマスク膜121に形成された下穴にバリアメタル118を介して埋め込まれている。プラグ117は、バリアメタル118を介して第3電極112と電気的に接続されている。第2配線116及びプラグ117には、例えば、銅を用いることができる。
 バリアメタル118は、第2配線116(プラグ117を含む)に係る金属が層間絶縁膜115、114や下層へ拡散することを防止するために、第2配線116及びプラグ117の側面乃至底面を被覆するバリア性を有する導電性膜である。バリアメタル118には、例えば、第2配線116及びプラグ117が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル118は、第3電極112と同一材料であることが好ましい。例えば、バリアメタル118が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを第3電極112に用いることが好ましい。
 バリア絶縁膜119は、第2配線116を含む層間絶縁膜115上に形成され、第2配線116に係る金属(例えば、銅)の酸化を防いだり、上層への第2配線116に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜119には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(エッチング加工)
 図1に記載された2端子スイッチ及び整流素子のエッチング加工について、図1に従って説明する。
 第2電極110に使用される合金を構成する材料の一つであるルテニウムの一般的なエッチングガスは酸素であるが、添加金属であるタンタルやチタンに対しては酸化タンタルや酸化チタンを形成するためエッチング速度が遅く、エッチングが困難である。一方、チタンやタンタルのエッチングガスである塩素系(Cl、BCl)やフッ素系(CF、CHF)では第2電極110は加工可能であるが、バリア絶縁膜107に対するエッチング速度が速いため、スイッチ素子加工後の配線層の露出が懸念される。
 図2は、本実施形態の比較例として、塩素系であるCl 200sccm及びBCl 100sccmと、窒素160sccmをチャンバーに導入してエッチングを行った場合の上面からの走査型電子顕微鏡像(Scanning Electron Microscope像:以降SEM像)を示す。この時のソースパワー200W、バイアスパワーは800W、チャンバー内圧力は10mTorrであった。図2では、バリア絶縁膜107下に配置されている第1配線105が一部露出している。この状態になると保護絶縁膜113及び層間絶縁膜114中に第1配線105を構成している銅が拡散し、近接するプラグ117同志の間でのリーク電流が増大してしまう。
 ルテニウムを主成分とする合金電極を加工し、かつ、バリア絶縁膜とのエッチング速度選択比を確保するためには、酸素、塩素、窒素をエッチングガスに用いる。塩素系と窒素のエッチングガスでは、バリア絶縁膜107の材料である炭窒化シリコン膜のエッチング速度は、第2電極110の材料であるルテニウム75%とタンタル25%の合金のエッチング速度の12.8倍であった。それに対して、酸素、塩素、窒素のエッチングガスでは最低0.94倍まで減少した。
 図3は、本実施形態として、酸素100sccm、塩素50sccm、窒素50sccmをチャンバーに導入してエッチングを行った場合の上面からのSEM像を示す。この時のソースパワー900W、バイアスパワーは900W、チャンバー内圧力は4mTorrであった。バリア絶縁膜107下に配置されている第1配線105が露出することなく、2端子スイッチ素子109および整流素子120が加工できている。
 さらに、酸素を導入することによって、ハードマスク膜121がエッチング中に縮退することで露出した第3電極112の上面と、第3電極112の側面および抵抗変化層111の側面に付着したエッチング生成物が酸化する。このため、第3電極112と第2電極110間が金属由来のエッチング生成物の再付着によって短絡してしまう故障を防ぐことができる。
 図4に、ソースパワー900W、バイアスパワー160W、チャンバー内圧力4mTorr時のルテニウム75%とタンタル25%の合金のエッチング速度と、炭窒化シリコンと合金のエッチング速度比とを、全体ガス流量に対する酸素流量の割合に対して示す。エッチング速度比は酸素の割合に対して減少した。一方、合金電極のエッチング速度は酸素流量の割合が33%までは減少しているが、酸素流量の割合が50%では増加している。この傾向から、酸素流量は50%程度が良いことがわかる。
 図5に、ソースパワー900W、バイアスパワー900W、チャンバー内圧力4mTorr時のルテニウム75%とタンタル25%の合金のエッチング速度と、炭窒化シリコンと合金のエッチング速度比とを、全体ガス流量に対する酸素流量の割合に対して示す。図3の結果と比べて、バイアスパワーを大きくしたため合金電極のエッチング速度が増加している。これは、バイアスパワーを大きくしたことで、エッチング対象物に対するエッチングガスのイオン入射量が増加したためである。図5から、全体ガス流量に対する酸素流量の割合が50%を超えると、酸素流量の割合に従って合金のエッチング速度が増加し、炭窒化シリコンに対する合金のエッチング速度比が減少する。
 塩素は合金電極のタンタルやチタンなどの卑金属成分の分解に用いられるが、多すぎると炭窒化シリコンのエッチング速度が速くなる。酸素はルテニウムの分解とエッチング生成物の排出を促す。窒素はエッチングガス全体を希釈し、窒化物であるバリア絶縁膜のエッチング速度の抑制を役割とするが、多すぎると合金電極のエッチング速度が落ちる。図4および図5の結果から、エッチングガスの塩素:窒素:酸素の比率は、15から25%:15%から25%:50%から70%であることが望ましい。
 第2イオン伝導層108bと第1イオン伝導層108aも第2電極110のエッチング時に加工される。
(スイッチング動作)
 図1に記載された2端子スイッチの動作について、図6及び図7に従って説明する。図6は、本実施形態に係る2端子スイッチと整流素子のスイッチ特性を模式的に表わしている。
 第1配線601に正の電圧を印加し、第3電極606を接地する。印加した電圧は2端子スイッチと整流素子にそれぞれの抵抗値に従って分配されて印加される。印加電圧を正方向に増加させていくと、図7におけるVdioにて整流素子が揮発的なオン状態に遷移する。Vdioよりも高電圧側では2端子スイッチに電圧の大部分が印加され、第1配線601より電気化学反応によってイオン化した銅が第1イオン伝導層602及び第2イオン伝導層603中をマイグレートし、第2電極604で電子を受け取ることによって銅として析出し始める。析出した銅が金属架橋608となって第1配線601と第2電極604を接続するとVsetにてオン状態に遷移する。Vsetより電圧を0に戻していくと、整流素子の電流-電圧特性に従った電流カーブが観測される。
 一方、第1配線601を接地し、第3電極606に正の電圧を印加する、すなわち、第1配線601に負方向に印加電圧を増加すると、整流素子の電流-電圧特性に従った電流カーブが観測される。負電圧が印加されると金属架橋608の溶解反応が進行し、Vresetで第1配線601と第2電極604を接続していた金属架橋608が消滅しオフに遷移する。この時、金属架橋608を構成していた銅は第1配線601に回収される。
(製造方法)
 次に、本実施形態に係るスイッチング素子を有する半導体装置の製造方法について図面を用いて説明する。図8A~図8Lは、本実施形態に係るスイッチング素子を有する半導体装置の製造方法を模式的に示した工程断面図である。
 [工程1](図8A)
半導体基板801(例えば、半導体素子が形成された基板)上に層間絶縁膜802(例えば、酸化シリコン膜、膜厚300nm)を堆積する。その後、層間絶縁膜802にバリア絶縁膜803(例えば、窒化シリコン膜、膜厚30nm)を堆積する。その後、バリア絶縁膜803上に層間絶縁膜804(例えば、SiCHO膜、膜厚150nmと酸化シリコン膜、膜厚100nmの積層)を堆積する。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜804及びバリア絶縁膜803に配線溝を形成する。その後、当該配線溝にバリアメタル806(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線805(例えば、銅)を埋め込む。
 層間絶縁膜802、804は、プラズマCVD法によって形成することができる。第1配線805は、例えば、PVD(Physical Vapor Deposition)法によってバリアメタル806(例えば、窒化タンタル/タンタルの積層膜)を形成し、PVD法による銅シードの形成後、電解めっき法によって銅を配線溝内に埋設する。その後、200℃以上の温度で熱処理処理し、CMP(Chemical Mechanical Polishing)法によって配線溝内以外の余剰の銅を除去することで形成することができる。
 このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、CMP法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。CMP法では、溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線(ダマシン配線)を形成したり、層間絶縁膜を研磨することで平坦化を行う。
 [工程2](図8B)
第1配線805を含む層間絶縁膜804上にバリア絶縁膜807(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜807は、プラズマCVD法によって形成することができる。バリア絶縁膜807の膜厚は、10nm~50nm程度であることが好ましい。
 [工程3](図8C)
バリア絶縁膜807上にハードマスク膜808(例えば、酸化シリコン膜、膜厚40nm)を形成する。このとき、ハードマスク膜808は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜807とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜808には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
 [工程4](図8D)
ハードマスク膜808上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜808に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜807の上面で停止している必要はなく、バリア絶縁膜807の内部にまで到達していてもよい。
 [工程5](図8E)
ハードマスク膜808をマスクとして、ハードマスク膜808の開口部から露出するバリア絶縁膜807をエッチバック(ドライエッチング)することにより、バリア絶縁膜807に開口部を形成し、バリア絶縁膜807の開口部から第1配線805を露出させる。バリア絶縁膜807のエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜807の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
 ハードマスク膜808は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜807の開口部の形状は円形とし、円の直径は30nmから500nmとすることができる。非反応性ガスを用いたRF(Radio Frequency;高周波)エッチングによって、第1配線805の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
 [工程6](図8F)
第1配線805を含むバリア絶縁膜807上に0.5nm以下のチタンとアルミニウムをこの順に堆積する。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、第2イオン伝導層809bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10~200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
 チタンおよびアルミニウムは第2イオン伝導層809bの形成中に酸素を含むSIOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで第1イオン伝導層809aとなり、第2イオン伝導層809bの一部となる。バリア絶縁膜807の開口部は有機剥離処理によって水分などが付着しているため、第1イオン伝導層809aの堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
 [工程7](図8G)
第2イオン伝導層809b上に第2電極810として、ルテニウムとタンタルの合金を5nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとタンタルターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際のルテニウムターゲットへの印加パワーを150W、タンタルターゲットへの印加パワーを50Wとすることで、ルテニウムの含有率を75%とする。
 また、第2電極810の上に揮発的に抵抗が変化する抵抗変化層811(例えば酸化タンタル、膜厚5nm)を成膜し、さらに第3電極812(例えば、タンタル、膜厚25nm)を形成する。抵抗変化層811は金属酸化物で形成されるが、金属をスパッタリングし、酸素プラズマに暴露して酸化するプラズマ酸化法と、スパッタリング中に酸素を導入するリアクティブスパッタ法のどちらの方法を用いて形成しても良い。
 [工程8](図8H)
第3電極812上にハードマスク膜813(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜814(例えば、酸化シリコン膜、膜厚100nm)をこの順に積層する。ハードマスク膜813及びハードマスク膜814は、プラズマCVD法を用いて成膜することができる。ハードマスク膜813及びハードマスク膜814は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。
 また、ハードマスク膜813及びハードマスク膜814とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜813を炭窒化シリコン膜とし、ハードマスク膜814を酸化シリコン膜とすることができる。このとき、ハードマスク膜813は、後述する保護絶縁膜、およびバリア絶縁膜と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。
 [工程9](図8I)
ハードマスク膜814上に2端子スイッチおよび整流素子をパターニングするためのフォトレジスト(図示せず)を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜813が表れるまでハードマスク膜814をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
 [工程10](図8J)
ハードマスク膜814をマスクとして、ハードマスク膜813、第3電極812、抵抗変化層811、第2電極810、第2イオン伝導層809b、第1イオン伝導層809aを連続的にドライエッチングする。このとき、ハードマスク膜814は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、第3電極812がタンタル、抵抗変化層811が酸化タンタルの場合には塩素系のRIE(Reactive Ion Etching)で加工することができる。第2電極810がルテニウムとタンタルの合金の場合には塩素、窒素、酸素の混合ガスで加工することが望ましく、例えば塩素:窒素:酸素の比率を、25%:25%:50%とする。
 また、第2電極810以下の第2イオン伝導層809bと第1イオン伝導層809aも第2電極と同じガスでエッチング可能となる。この結果、下面のバリア絶縁膜807上でドライエッチングを停止させることができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工することができる。
 また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。また、第2電極810以下のエッチング時の酸素によって、ハードマスク膜813が縮退して露出した第3電極812の上面の一部と側面、抵抗変化層811の側面に付着した金属由来のエッチング生成物が酸化され、酸化領域815となる。
 [工程11](図8K)
ハードマスク膜813、第3電極812、抵抗変化層811、第2電極810、第2イオン伝導層809b、第1イオン伝導層809a、及びバリア絶縁膜807上に保護絶縁膜816(例えば、窒化シリコン膜、又は炭窒化シリコン膜、20nm)を堆積する。保護絶縁膜816は、プラズマCVD法によって成膜することができる。成膜前には反応室内で減圧下に維持する必要があり、このとき第2イオン伝導層809b、及び第1イオン伝導層809aの側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。これを抑制するためには、保護絶縁膜816の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
 [工程12](図8L)
保護絶縁膜816上に、層間絶縁膜817(例えば、酸化シリコン膜)、層間絶縁膜818(例えば、SiCHO膜、膜厚150nmと、酸化シリコン膜、膜厚150nmの積層)をこの順に堆積する。その後、プラグ820用の下穴を形成した後、第2配線819用の配線溝を形成する。その後、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル821(例えば、窒化タンタル/タンタル)を介して第2配線819(例えば、銅)及びプラグ820(例えば、銅)を同時に形成する。その後、第2配線819を含む層間絶縁膜818上にバリア絶縁膜822(例えば、窒化シリコン膜)を堆積する。
 第2配線819の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル821と第3電極812を同一材料とすることでプラグ820と第3電極812の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜817及び層間絶縁膜818はプラズマCVD法で形成することができる。2端子スイッチと整流素子によって形成される段差を解消するため、層間絶縁膜817を厚く堆積し、CMPによって層間絶縁膜817を削り込んで平坦化し、層間絶縁膜817を所望の膜厚(例えば110nm)としてもよい。
 本実施形態によれば、金属架橋を用いたスイッチング素子に積層したMIM構造の整流素子の短絡が防止される。さらに、バリア絶縁膜のエッチングが抑制されることでCu配線の露出が防止される。これらにより、動作安定性に優れ製造歩留りの高いスイッチング素子とその製造方法および半導体装置とその製造方法が実現する。
 すなわち、本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
(第2の実施形態)
 図9は、本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。半導体基板901上の多層配線層の内部に3端子スイッチ914を有する。
 多層配線層は、半導体基板901上にて、層間絶縁膜902、バリア絶縁膜903、層間絶縁膜904、バリア絶縁膜907、保護絶縁膜913、層間絶縁膜916、層間絶縁膜917、及びバリア絶縁膜921の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜904及びバリア絶縁膜903に形成された配線溝にバリアメタルA906a及びバリアメタルB906bを介して第1配線A905a及び第1配線B905bが埋め込まれている。多層配線層は、層間絶縁膜916および層間絶縁膜917に形成された配線溝に第2配線919が埋め込まれている。さらに、層間絶縁膜916、保護絶縁膜913、及びハードマスク膜912に形成された下穴にプラグ918が埋め込まれている。第2配線919とプラグ918は一体となっている。第2配線919及びプラグ918の側面乃至底面はバリアメタル920によって覆われている。
 バリア絶縁膜907に形成された開口部にて、第1電極となる第1配線A905aと第1配線B905b、バリア絶縁膜907の開口部の壁面、乃至バリア絶縁膜907上に、第1イオン伝導層909a、第2イオン伝導層909b、第2電極910が形成されている。第1イオン伝導層909a、第2イオン伝導層909b、第2電極910は3端子スイッチ914を形成する。第2電極910上に抵抗変化層908と第3電極911を積層した整流素子915が形成されている。第3電極911上にハードマスク膜912が形成されている。第1イオン伝導層909a、第2イオン伝導層909b、第2電極910、抵抗変化層908、第3電極911、及びハードマスク膜912の積層体の上面乃至側面は、保護絶縁膜913で覆われている。
 第1配線A905a及び第1配線B905bを3端子スイッチ914の第1電極とすることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2枚のフォトマスクを追加するだけで、3端子スイッチを搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。
 3端子スイッチ914は、バリア絶縁膜907に形成された開口部の領域にて第1イオン伝導層909aと、第1配線A905a及び第1配線B905bが接しており、第2イオン伝導層909bと第2電極910が接している。
 整流素子915は、第2電極910上に抵抗変化層908が接しており、さらに第3電極911が抵抗変化層908上に接している。
 第3電極911上にてプラグ918と第3電極911とがバリアメタル920を介して電気的に接続されている。3端子スイッチ914は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。例えば、第1イオン伝導層909aおよび第2イオン伝導層中909bへの第1配線A905a及び第1配線B905bに係る金属の電界拡散を利用してオン/オフの制御を行い、オン状態及びオフ状態は不揮発に保たれる。整流素子915は電圧印加によってオン/オフの制御を行い、3端子スイッチ914よりも絶対値の低い電圧でオンに遷移する。この場合のオン状態は揮発的な挙動を示す。
 半導体基板901は、半導体素子が形成された基板である。半導体基板101には、例えば、シリコン基板、単結晶基板、SOI基板、TFT基板、液晶製造用基板等の基板を用いることができる。
 層間絶縁膜902は、半導体基板901上に形成された絶縁膜である。層間絶縁膜902には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜902は、複数の絶縁膜を積層したものであってもよい。
 バリア絶縁膜903は、層間絶縁膜902、904間に介在したバリア性を有する絶縁膜である。バリア絶縁膜903は、第1配線A905a及び第1配線B905b用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜903には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜903には、第1配線A905a及び第1配線B905bを埋め込むための配線溝が形成されており、当該配線溝にバリアメタルA906a及びバリアメタルB906bを介して第1配線A905a及び第1配線B905bが埋め込まれている。バリア絶縁膜903は、配線溝のエッチング条件の選択によっては削除することもできる。
 層間絶縁膜904は、バリア絶縁膜903上に形成された絶縁膜である。層間絶縁膜904には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜904は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜904には、第1配線A905a及び第1配線B905bを埋め込むための配線溝が形成されている。当該配線溝には、バリアメタルA906a及びバリアメタルB906bを介して第1配線A905a及び第1配線B905bが埋め込まれている。
 第1配線A905a及び第1配線B905bは、層間絶縁膜904及びバリア絶縁膜903に形成された配線溝にバリアメタルA906a及びバリアメタルB906bを介して埋め込まれた配線である。第1配線A905a及び第1配線B905bは、3端子スイッチ914の第1電極を兼ね、第1イオン伝導層909aと接している。第2イオン伝導層909bの下面は第1イオン伝導層909aに接しており、上面は第2電極910に接している。第1配線A905a及び第1配線B905bには、第1イオン伝導層909aと第2イオン伝導層909bにおいて拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線A905a及び第1配線B905bは、アルミニウムと合金化されていてもよい。
 バリアメタルA906a及びバリアメタルB906bは、第1配線A905a及び第1配線B905bに係る金属が層間絶縁膜904や下層へ拡散することを防止するために、配線の側面乃至底面を被覆するバリア性を有する導電性膜である。バリアメタルA906a及びバリアメタルB906bには、例えば、第1配線A905a及び第1配線B905bが銅を主成分とする金属元素からなる場合には、高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。高融点金属やその窒化物としては、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンなどを用いることができる。
 バリア絶縁膜907は、第1配線A905a及び第1配線B905bを含む層間絶縁膜904上に形成され、第1配線A905a及び第1配線B905bに係る金属(例えば、銅)の酸化を防ぐ。また、バリア絶縁膜907は、層間絶縁膜916中への第1配線A905a及び第1配線B905bに係る金属の拡散を防ぐ。また、バリア絶縁膜907は、第1イオン伝導層909a、第2イオン伝導層909b、第2電極910、抵抗変化層908、及び第3電極911の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜907には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜907は、保護絶縁膜913及びハードマスク膜912と同一材料であることが好ましい。
 第1イオン伝導層909a及び第2イオン伝導層909bは、抵抗が不揮発的に変化する膜である。
第1イオン伝導層909a及び第2イオン伝導層909bには、第1配線A905a及び第1配線B905b(第1電極)に係る金属の作用(拡散、イオン伝導など)により抵抗が変化する材料を用いることができる。3端子スイッチ914の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられる。
 第2イオン伝導層909bはプラズマCVD法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10~200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
 第1イオン伝導層909aは、第1配線A905a及び第1配線B905bに係る金属が、第2イオン伝導層909bを堆積している間の加熱やプラズマで第2イオン伝導層909b中に拡散することを防止する役割がある。さらに、第1配線A905a及び第1配線B905bが酸化され、拡散が促進されやすくなることを防止する役割がある。第1イオン伝導層909aの金属、例えばチタンやアルミニウム、もしくはその積層は、第2イオン伝導層909bの成膜中に酸化チタンや酸化アルミニウム、もしくはその積層となり、イオン伝導層の一部となる。第1イオン伝導層909aの金属の最適膜厚は合計で1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
 第1イオン伝導層909aと第2イオン伝導層909bは、第1配線A905a及び第1配線B905b、バリア絶縁膜907の開口部のテーパ面、乃至バリア絶縁膜907上に形成されている。第1イオン伝導層909aは、第1配線A905a及び第1配線B905bと第1イオン伝導層909aの接続部の外周部分が少なくともバリア絶縁膜907の開口部のテーパ面上に沿って配設されている。
 第1イオン伝導層909aは、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
 第2電極910は、3端子スイッチ914の上部電極であり、第2イオン伝導層909bと接している。第2電極910には、第1配線A905a及び第1配線B905bに係る金属よりもイオン化しにくく、第2イオン伝導層909bにおいて拡散、イオン伝導しにくい金属を使用する。例えば、ルテニウムと、第1配線A905a及び第1配線B905bに係る金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などとの合金を使用する。ルテニウムの含有比率は10%以上80%以下が望ましい。ルテニウムに添加する金属は2種類以上としても良い。
 第2電極910においてルテニウムに添加する金属は、標準ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。標準ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、第2電極910としてルテニウムと合金化することで、第1配線A905a及び第1配線B905bに係る金属で形成された金属架橋との密着性が向上すると考えられる。
 ただし、添加金属のみで第2電極910を構成すると、第1配線A905a及び第1配線B905bに係る金属よりも標準ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。オン状態からオフ状態への遷移は金属架橋の酸化反応(溶解反応)によって進行する。第2電極910の標準ギブズエネルギーが負方向に第1配線A905a及び第1配線B905bに係る金属よりも大きくなった場合、これらに係る金属で形成された金属架橋の酸化反応よりも第2電極910の酸化反応が進行するためオフに遷移できなくなる。このため、第2電極910は標準ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
 整流素子915は3端子スイッチ914がオンもしくはオフに遷移するよりも絶対値が低い電圧でオンに遷移する。オン状態は揮発的で電圧を下げるとオフに遷移する。3端子スイッチ914は整流素子915がオンに遷移しない電圧ではスイッチングすることはない。
 抵抗変化層908は揮発的に抵抗が変化する絶縁膜で、金属酸化物の単層、もしくは積層で構成される。抵抗変化層908は例えば酸化タンタル、酸化チタン、酸化ニオブおよび酸化アルミニウムの単層、もしくは積層で構成される。抵抗変化層908は金属を成膜し、酸素プラズマに暴露することで金属酸化物を形成したり、酸素を導入したチャンバー内で金属を成膜することで金属酸化物を形成する。抵抗変化層908はタンタル、チタン、ニオブおよびアルミニウムを同チャンバー内で同時にスパッタするコスパッタ法で形成して、その後、酸素プラズマで酸化しても良い。同じく、コスパッタ法で成膜時に酸素を導入し金属酸化膜を形成しても良い。
 第3電極911は、整流素子915の上部電極であり、抵抗変化層908上に形成されている。第3電極911は、抵抗変化層908以下の整流素子915の積層構造および3端子スイッチ914の積層構造を保護する役割を有する。すなわち、抵抗変化層908がプロセス中の抵抗変化層908以下の整流素子915の積層構造および3端子スイッチ914の積層構造へのダメージを抑制し、3端子スイッチ914および整流素子911のスイッチング特性を維持することができる。第3電極911には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
 ハードマスク膜912は、第3電極911、抵抗変化層908、第2電極910、第2イオン伝導層909b、第1イオン伝導層909aをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜912には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜912は、保護絶縁膜913、およびバリア絶縁膜907と同一材料であることが好ましい。すなわち、3端子スイッチ914及び整流素子915の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、3端子スイッチ914及び整流素子915自身からの脱離を防ぐことができるようになる。
 3端子スイッチ914及び整流素子915はハードマスク膜912をエッチングマスクとしてエッチング加工される。ルテニウムを主成分とする合金電極である第2電極910は酸素、窒素、塩素をエッチングガスとしてチャンバーに導入してエッチングを行う。エッチングガスの一つである酸素によって、第3電極911の上部と側面、及び抵抗変化層908の側面に絶縁体である酸化領域922が形成されている。ここで側面とは、第3電極911及び抵抗変化層908の周辺部である。
 保護絶縁膜913は、3端子スイッチ914及び整流素子915にダメージを与えることなく、さらに第1イオン伝導層909a、第2イオン伝導層909b及び抵抗変化層908からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜913には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜913は、ハードマスク膜912及びバリア絶縁膜907と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜913とバリア絶縁膜907及びハードマスク膜912とが一体化して、界面の密着性が向上し、3端子スイッチ914及び整流素子915をより保護することができるようになる。
 層間絶縁膜916は、保護絶縁膜913上に形成された絶縁膜である。層間絶縁膜916には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜916は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜916は、層間絶縁膜904と同一材料としてもよい。層間絶縁膜916には、プラグ918を埋め込むための下穴が形成されており、当該下穴にバリアメタル920を介してプラグ918が埋め込まれている。
 層間絶縁膜917は、層間絶縁膜916上に形成された絶縁膜である。層間絶縁膜917には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜917は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜917は、層間絶縁膜916と同一材料としてもよい。層間絶縁膜917には、第2配線919を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル920を介して第2配線919が埋め込まれている。
 第2配線919は、層間絶縁膜917及び層間絶縁膜916に形成された配線溝にバリアメタル920を介して埋め込まれた配線である。第2配線919は、プラグ918と一体になっている。プラグ918は、層間絶縁膜916、保護絶縁膜913、及びハードマスク膜912に形成された下穴にバリアメタル920を介して埋め込まれている。プラグ918は、バリアメタル920を介して第3電極911と電気的に接続されている。第2配線919及びプラグ918には、例えば、銅を用いることができる。
 バリアメタル920は、第2配線919(プラグ918を含む)に係る金属が層間絶縁膜916、917や下層へ拡散することを防止するために、第2配線919及びプラグ918の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル920には、例えば、第2配線919及びプラグ918が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル920は、第3電極911と同一材料であることが好ましい。例えば、バリアメタル920が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを第3電極911に用いることが好ましい。
 バリア絶縁膜921は、第2配線919を含む層間絶縁膜917上に形成され、第2配線919に係る金属(例えば、銅)の酸化を防いだり、上層への第2配線919に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜921には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(エッチング加工)
 本実施形態の図9に記載された3端子スイッチ及び整流素子のエッチング加工について説明する。図9に記載された3端子スイッチ及び整流素子は、第1の実施形態のエッチング加工に記載の方法と同様の方法でエッチング加工される。
(スイッチング動作)
 本実施形態の図9に記載された3端子スイッチの動作について、図6を用いて説明する。本実施形態の図9に記載された3端子スイッチは、第1の実施形態の図6の第2電極604、抵抗変化層605及び第3電極606が共通化された、二つの2端子スイッチで構成される。そのため、2端子スイッチ一つずつの動作は第1の実施形態のスイッチング動作に記載されている動作方法と同様である。一つの2端子スイッチを動作させている間、もう一つの2端子素子の第1配線601はフローティングとなっている。
 整流素子を搭載しない場合は、動作させる2端子スイッチを選択する選択トランジスタが必要だが、整流素子を搭載することによって動作させていない2端子スイッチへ電圧がかかり難くなるため、選択トランジスタが必要なくなる。
(製造方法)
 次に、本実施形態に係るスイッチング素子を有する半導体装置の製造方法について図面を用いて説明する。図10A~図10Lは、本実施形態に係るスイッチング素子を有する半導体装置の製造方法を模式的に示した工程断面図である。
 [工程1](図10A)
半導体基板1001(例えば、半導体素子が形成された基板)上に層間絶縁膜1002(例えば、酸化シリコン膜、膜厚300nm)を堆積する。その後、層間絶縁膜1002にバリア絶縁膜1003(例えば、窒化シリコン膜、膜厚30nm)を堆積する。その後、バリア絶縁膜1003上に層間絶縁膜1004(例えば、SiCHO膜、膜厚150nmと酸化シリコン膜、膜厚100nmの積層)を堆積する。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜1004及びバリア絶縁膜1003に配線溝を形成する。その後、当該配線溝にバリアメタルA1006a及びバリアメタルB1006b(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線A1005a及び第1配線B1005b(例えば、銅)を埋め込む。
 層間絶縁膜1002、1004は、プラズマCVD法によって形成することができる。第1配線A1005a及び第1配線B1005bは、例えば、PVD法によってバリアメタルA1006a及びバリアメタルB1006b(例えば、窒化タンタル/タンタルの積層膜)を形成し、PVD法による銅シードを形成する。その後、電解めっき法によって銅を配線溝内に埋設し、200℃以上の温度で熱処理処理後、CMP法によって配線溝内以外の余剰の銅を除去することで形成することができる。
 [工程2](図10B)
第1配線A1005a及び第1配線B1005bを含む層間絶縁膜1004上にバリア絶縁膜1007(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜1007は、プラズマCVD法によって形成することができる。バリア絶縁膜1007の膜厚は、10nm~50nm程度であることが好ましい。
 [工程3](図10C)
バリア絶縁膜1007上にハードマスク膜1008(例えば、酸化シリコン膜、膜厚40nm)を形成する。このとき、ハードマスク膜1008は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜1007とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜1008には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
 [工程4](図10D)
ハードマスク膜1008上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜1008に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜1007の上面で停止している必要はなく、バリア絶縁膜1007の内部にまで到達していてもよい。
 [工程5](図10E)
ハードマスク膜1008をマスクとして、ハードマスク膜1008の開口部から露出するバリア絶縁膜1007をエッチバック(ドライエッチング)することにより、バリア絶縁膜1007に開口部を形成する。バリア絶縁膜1007の開口部から第1配線A1005a及び第1配線B1005bを露出させる。バリア絶縁膜1007をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜1007の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
 ハードマスク膜1008は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜1007の開口部の形状は円形とし、円の直径は100nmから500nmとすることができる。非反応性ガスを用いたRFエッチングによって、第1配線A1005a及び第1配線B1005bの表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
 [工程6](図10F)
第1配線A1005a及び第1配線B1005bを含むバリア絶縁膜1007上に0.5nm以下のチタンとアルミニウムをこの順に堆積する。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、第2イオン伝導層1009bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10~200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
 チタンおよびアルミニウムは第2イオン伝導層1009bの形成中に酸素を含むSIOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで第1イオン伝導層1009aとなり、第2イオン伝導層1009bの一部となる。バリア絶縁膜1007の開口部は有機剥離処理によって水分などが付着しているため、第1イオン伝導層1009aの堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
 [工程7](図10G)
第2イオン伝導層1009b上に第2電極1010として、ルテニウムとタンタルの合金を5nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとタンタルターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際のルテニウムターゲットへの印加パワーを150W、タンタルターゲットへの印加パワーを50Wとすることで、ルテニウムの含有率を75%とする。
 また、第2電極1010の上に揮発的に抵抗が変化する抵抗変化層1011(例えば酸化タンタル、膜厚5nm)を成膜し、さらに第3電極1012(例えば、タンタル、膜厚25nm)を形成する。抵抗変化層1011は金属酸化物で形成されるが、金属をスパッタリングし、酸素プラズマに暴露して酸化するプラズマ酸化法と、スパッタリング中に酸素を導入するリアクティブスパッタ法のどちらの方法を用いて形成しても良い。
 [工程8](図10H)
第3電極1012上にハードマスク膜1013(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜1014(例えば、酸化シリコン膜、膜厚100nm)をこの順に積層する。ハードマスク膜1013及びハードマスク膜1014は、プラズマCVD法を用いて成膜することができる。ハードマスク膜1013及びハードマスク膜1014は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。
 また、ハードマスク膜1013及びハードマスク膜1014とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜1013を炭窒化シリコン膜とし、ハードマスク膜1014を酸化シリコン膜とすることができる。このとき、ハードマスク膜1013は、後述する保護絶縁膜、およびバリア絶縁膜と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。
 [工程9](図10I)
ハードマスク膜1014上に3端子スイッチおよび整流素子をパターニングするためのフォトレジスト(図示せず)を形成し、当該フォトレジストをマスクとして、ハードマスク膜1013が表れるまでハードマスク膜1014をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
 [工程10](図10J)
ハードマスク膜1014をマスクとして、ハードマスク膜1013、第3電極1012、抵抗変化層1011、第2電極1010、第2イオン伝導層1009b、第1イオン伝導層1009aを連続的にドライエッチングする。このとき、ハードマスク膜1014は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、第3電極1012がタンタル、抵抗変化層1011が酸化タンタルの場合には塩素系のRIEで加工することができる。第2電極1010がルテニウムとタンタルの合金の場合には塩素、窒素、酸素の混合ガスで加工することが望ましく、例えば塩素:窒素:酸素の比率を、25%:25%:50%とする。
 また、第2電極1010以下の第2イオン伝導層1009bと第1イオン伝導層1009aも第2電極と同じガスでエッチング可能となる。この結果、下面のバリア絶縁膜1007上でドライエッチングを停止させることができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工することができる。
 また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。また、第2電極1010以下のエッチング時の酸素によって、ハードマスク膜1013が縮退して露出した第3電極1012の上面の一部と側面、抵抗変化層1011の側面に付着した金属由来のエッチング生成物が酸化され、酸化領域1015となる。
 [工程11](図10K)
ハードマスク膜1013、第3電極1012、バリア絶縁膜1007上に保護絶縁膜1016(例えば、窒化シリコン膜、又は炭窒化シリコン膜、20nm)を堆積する。保護絶縁膜1016は、プラズマCVD法によって形成することができる。成膜前には反応室内で減圧化に維持する必要があり、このとき第2イオン伝導層1009b、及び第1イオン伝導層1009aの側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜1016の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
 [工程12](図10L)
保護絶縁膜1016上に、層間絶縁膜1017(例えば、酸化シリコン膜)、層間絶縁膜1018(例えば、SiCHO膜、膜厚150nmと、酸化シリコン膜、膜厚150nmの積層)をこの順に堆積する。その後、プラグ1020用の下穴を形成した後、第2配線1019用の配線溝を形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル1021(例えば、窒化タンタル/タンタル)を介して第2配線1019(例えば、銅)及びプラグ1020(例えば、銅)を同時に形成する。その後、第2配線1019を含む層間絶縁膜1018上にバリア絶縁膜1022(例えば、窒化シリコン膜)を堆積する。
 第2配線1019の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル1021と第3電極1012を同一材料とすることでプラグ1020と第3電極1012の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜1017及び層間絶縁膜1018はプラズマCVD法で形成することができる。2端子スイッチと整流素子によって形成される段差を解消するため、層間絶縁膜1017を厚く堆積し、CMPによって層間絶縁膜1017を削り込んで平坦化し、層間絶縁膜1017を所望の膜厚(例えば110nm)としてもよい。
 本実施形態によれば、金属架橋を用いたスイッチング素子に積層したMIM構造の整流素子の短絡が防止される。さらに、バリア絶縁膜のエッチングが抑制されることでCu配線の露出が防止される。これらにより、動作安定性に優れ製造歩留りの高いスイッチング素子とその製造方法および半導体装置とその製造方法が実現する。
 すなわち、本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
(第3の実施形態)
 図11は、本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。半導体基板1101上の多層配線層の内部に2端子スイッチ1109を有する。
 多層配線層は半導体基板1101上にて、層間絶縁膜1102、バリア絶縁膜1103、層間絶縁膜1104、バリア絶縁膜1107、保護絶縁膜1113、層間絶縁膜1114、層間絶縁膜1115、及びバリア絶縁膜1119の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜1104及びバリア絶縁膜1103に形成された配線溝にバリアメタル1106を介して第1配線1105が埋め込まれている。多層配線層は、層間絶縁膜1115および層間絶縁膜1114に形成された配線溝に第2配線1116が埋め込まれている。さらに、層間絶縁膜1114、保護絶縁膜1113、及びハードマスク膜1111に形成された下穴にプラグ1117が埋め込まれている。さらに、第2配線1116とプラグ1117が一体となっている。第2配線及びプラグ1117の側面乃至底面がバリアメタル1118によって覆われている。
 バリア絶縁膜1107の開口部にて、第1配線1105、バリア絶縁膜1107の開口部の壁面、乃至バリア絶縁膜1107上に、第1イオン伝導層1108a、第2イオン伝導層1108b、下部第2電極1110、上部第2電極1112が形成されている。第1イオン伝導層1108a、第2イオン伝導層1108b、下部第2電極1110、上部第2電極1112はこの順に積層した2端子スイッチ1109である。上部第2電極1112上にハードマスク膜1111が形成されている。第1イオン伝導層1108a、第2イオン伝導層1108b、下部第2電極1110、上部第2電極1112、及びハードマスク膜1111の積層体の上面乃至側面は保護絶縁膜1113で覆われている。
 第1配線1105を2端子スイッチ1109の第1電極とすることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2枚のフォトマスクを追加するだけで、2端子スイッチを搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。
 2端子スイッチ1109は、バリア絶縁膜1107に形成された開口部の領域にて第1イオン伝導層1108aと第1配線1105が接しており、第2イオン伝導層1108bと下部第2電極1110が接している。
 上部第2電極1112上にてプラグ1117と上部第2電極1112とがバリアメタル1118を介して電気的に接続されている。2端子スイッチ1109は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。例えば、第1イオン伝導層1108aおよび第2イオン伝導層中1108bへの第1配線1105に係る金属の電界拡散を利用してオン/オフの制御を行い、オン状態及びオフ状態は不揮発に保たれる。
 半導体基板1101は、半導体素子が形成された基板である。半導体基板1101には、例えば、シリコン基板、単結晶基板、SOI基板、TFT基板、液晶製造用基板等の基板を用いることができる。
 層間絶縁膜1102は、半導体基板1101上に形成された絶縁膜である。層間絶縁膜1102には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜1102は、複数の絶縁膜を積層したものであってもよい。
 バリア絶縁膜1103は、層間絶縁膜1102、1104間に介在したバリア性を有する絶縁膜である。バリア絶縁膜1103は、第1配線1105用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜1103には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜1103には、第1配線1105を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル1106を介して第1配線1105が埋め込まれている。バリア絶縁膜1103は、配線溝のエッチング条件の選択によっては削除することもできる。
 層間絶縁膜1104は、バリア絶縁膜1103上に形成された絶縁膜である。層間絶縁膜1104には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜1104は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1104には、第1配線1105を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル1106を介して第1配線1105が埋め込まれている。
 第1配線1105は、層間絶縁膜1104及びバリア絶縁膜1103に形成された配線溝にバリアメタル1106を介して埋め込まれた配線である。第1配線1105は、2端子スイッチ1109の第1電極を兼ね、第1イオン伝導層1108aと直接接している。第2イオン伝導層1108bの下面は第1イオン伝導層1108aに直接接しており、上面は下部第2電極1110に直接接している。第1配線1105には、第1イオン伝導層1108aと第2イオン伝導層1108bにおいて拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線1105は、アルミニウムと合金化されていてもよい。
 バリアメタル1106は、第1配線1105に係る金属が層間絶縁膜1104や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル1106には、例えば、第1配線1105が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
 バリア絶縁膜1107は、第1配線1105を含む層間絶縁膜1104上に形成され、第1配線1105に係る金属(例えば、銅)の酸化を防ぐ。また、層間絶縁膜1114中への第1配線1105に係る金属の拡散を防ぐ。また、第1イオン伝導層1108a、第2イオン伝導層1108b、下部第2電極1110、及び上部第2電極1112の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜1107には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜1107は、保護絶縁膜1113及びハードマスク膜1111と同一材料であることが好ましい。
 第1イオン伝導層1108a、及び第2イオン伝導層1108bは、抵抗が不揮発的に変化する膜である。第1配線1105(第1電極)に係る金属の作用(拡散、イオン伝導など)により抵抗が変化する材料を用いることができ、2端子スイッチ1109の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられる。
 第2イオン伝導層1108bはプラズマCVD法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10~200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
 第1イオン伝導層1108aは、第1配線1105に係る金属が、第2イオン伝導層1108bを堆積している間の加熱やプラズマで第2イオン伝導層1108b中に拡散することを防止する役割を有する。さらに、第1配線1105が酸化され、拡散が促進されやすくなることを防止する役割を有する。第1イオン伝導層1108aの金属、例えばチタンやアルミニウム、もしくはその積層は、第2イオン伝導層1108bの成膜中に酸化チタンや酸化アルミニウム、もしくはその積層となり、イオン伝導層の一部となる。第1イオン伝導層1108aの金属の最適膜厚は合計で1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
 第1イオン伝導層1108aと第2イオン伝導層1108bは、第1配線1105、バリア絶縁膜1107の開口部のテーパ面、乃至バリア絶縁膜1107上に形成されている。第1イオン伝導層1108aは、第1配線1105と第1イオン伝導層1108aの接続部の外周部分が少なくともバリア絶縁膜1107の開口部のテーパ面上に沿って配設されている。
 第1イオン伝導層1108aは、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
 下部第2電極1110は、2端子スイッチ1109の上部電極であり、第2イオン伝導層1108bと接している。下部第2電極1110には、第1配線1105に係る金属よりもイオン化しにくく、第2イオン伝導層1108bにおいて拡散、イオン伝導しにくい金属を使用する。例えば、ルテニウムと、第1配線1105に係る金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などとの合金を使用する。ルテニウムの含有比率は10%以上80%以下が望ましい。ルテニウムに添加する金属は2種類以上としても良い。
 下部第2電極1110においてルテニウムに添加する金属は、標準ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。標準ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、下部第2電極1110としてルテニウムと合金化することで、第1配線1105に係る金属で形成された金属架橋との密着性が向上すると考えられる。
 ただし、添加金属のみで下部第2電極1110を構成すると、第1配線1105に係る金属よりも標準ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。オン状態からオフ状態への遷移は金属架橋の酸化反応(溶解反応)によって進行する。下部第2電極1110の標準ギブズエネルギーが負方向に第1配線1105に係る金属よりも大きくなった場合、第1配線1105に係る金属で形成された金属架橋の酸化反応よりも下部第2電極1110の酸化反応が進行するためオフに遷移できなくなる。このため、下部第2電極1110は標準ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
 上部第2電極1112は、下部第2電極1110以下の2端子スイッチ1109の積層構造を保護する役割を有する。すなわち、2端子スイッチ1109の積層構造へのダメージを抑制し、2端子スイッチ1109のスイッチング特性を維持することができる。上部第2電極1112には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
 ハードマスク膜1111は、上部第2電極1112、下部第2電極1110、第2イオン伝導層1108b、第1イオン伝導層1108aをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜1111には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜1111は、保護絶縁膜1113、およびバリア絶縁膜1107と同一材料であることが好ましい。すなわち、2端子スイッチ1109の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、2端子スイッチ1109自身からの脱離を防ぐことができるようになる。
 2端子スイッチ1109はハードマスク膜1111をエッチングマスクとしてエッチング加工される。ルテニウムを主成分とする合金電極である下部第2電極1110は酸素、窒素、塩素をエッチングガスとしてチャンバーに導入してエッチングを行う。エッチングガスの一つである酸素によって、上部第2電極1112の上部と側面に絶縁体である酸化領域1120が形成されている。ここで側面とは、上部第2電極1112の周辺部である。
 保護絶縁膜1113は、2端子スイッチ1109及び整流素子1120にダメージを与えることなく、さらに第1イオン伝導層1108a及び第2イオン伝導層1108bからの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜1113には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜1113は、ハードマスク膜1111及びバリア絶縁膜1107と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜1113とバリア絶縁膜1107及びハードマスク膜1111とが一体化して、界面の密着性が向上し、2端子スイッチ1109をより保護することができるようになる。
 層間絶縁膜1114は、保護絶縁膜1113上に形成された絶縁膜である。層間絶縁膜1114には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜1114は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1114は、層間絶縁膜1104と同一材料としてもよい。層間絶縁膜1114には、プラグ1117を埋め込むための下穴が形成されており、当該下穴にバリアメタル1118を介してプラグ1117が埋め込まれている。
 層間絶縁膜1115は、層間絶縁膜1114上に形成された絶縁膜である。層間絶縁膜1115には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜1115は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1115、層間絶縁膜1114と同一材料としてもよい。層間絶縁膜1115には、第2配線1116を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル1118を介して第2配線1116が埋め込まれている。
 第2配線1116は、層間絶縁膜1115及び層間絶縁膜1114に形成された配線溝にバリアメタル1118を介して埋め込まれた配線である。第2配線1116は、プラグ1117と一体になっている。プラグ1117は、層間絶縁膜1114、保護絶縁膜1113、及びハードマスク膜1111に形成された下穴にバリアメタル1118を介して埋め込まれている。プラグ1117は、バリアメタル1118を介して上部第2電極1112と電気的に接続されている。第2配線1116及びプラグ1117には、例えば、銅を用いることができる。
 バリアメタル1118は、第2配線1116(プラグ1117を含む)に係る金属が層間絶縁膜1115、1114や下層へ拡散することを防止するために、第2配線1116及びプラグ1117の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル1118には例えば、第2配線1116及びプラグ1117が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、又はそれらの積層膜を用いることができる。バリアメタル1118は、上部第2電極1112と同一材料であることが好ましい。例えば、バリアメタル1118が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを上部第2電極1112に用いることが好ましい。
 バリア絶縁膜1119は、第2配線1116を含む層間絶縁膜1115上に形成され、第2配線1116に係る金属(例えば、銅)の酸化を防いだり、上層への第2配線1116に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜1119には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(エッチング加工)
 図11に記載された2端子スイッチのエッチング加工について、図11に従って説明する。
 下部第2電極1110に使用される合金を構成する材料の一つであるルテニウムの一般的なエッチングガスは酸素であるが、添加金属であるタンタルやチタンに対しては酸化タンタルや酸化チタンを形成するためエッチング速度が遅く、エッチングが困難である。一方、チタンやタンタルのエッチングガスである塩素系(Cl、BCl)やフッ素系(CF、CHF)は、下部第2電極1110は加工可能であるが、バリア絶縁膜1107に対するエッチング速度が速く、スイッチ素子加工後の配線層露出が懸念される。この状態になると保護絶縁膜1113及び層間絶縁膜1114中に第1配線1105を構成している銅が拡散し、近接するプラグ1117同志の間でのリーク電流が増大してしまう。
 ルテニウムを主成分とする合金電極を加工し、かつ、バリア絶縁膜とのエッチング速度選択比を確保するためには、酸素、塩素、窒素をエッチングガスに用いる。塩素系と窒素のエッチングガスでは、バリア絶縁膜1107の材料である炭窒化シリコン膜のエッチング速度が、下部第2電極1110の材料であるルテニウム75%とタンタル25%の合金のエッチング速度の12.8倍であった。これに対して、酸素、塩素、窒素のエッチングガスでは最低0.94倍まで減少した。酸素100sccm、塩素50sccm、窒素50sccmをチャンバーに導入してエッチングを行った場合、バリア絶縁膜1107下に配置されている第1配線1105が露出することなく、2端子スイッチ素子1109の加工ができている。この時のソースパワー900W、バイアスパワーは900W、チャンバー内圧力は4mTorrであった。酸素を導入することによって、ハードマスク膜1111がエッチング中に縮退することで露出した上部第2電極1112の上面と側面が酸化している。
 塩素は合金電極のタンタルやチタンなどの卑金属成分の分解に用いられるが、多すぎると炭窒化シリコンのエッチング速度が速くなる。酸素はルテニウムの分解とエッチング生成物の排出を促す。窒素はエッチングガス全体を希釈し、窒化物であるバリア絶縁膜のエッチング速度の抑制を役割とするが、多すぎると合金電極のエッチン速度が落ちる。エッチングガスの塩素:窒素:酸素の比率が、15から25%:15%から25%:50%から70%であることが望ましい。
 第2イオン伝導層1108bと第1イオン伝導層1108aも下部第2電極1110のエッチング時に加工される。
(スイッチング動作)
 図11に記載された2端子スイッチの動作について、図12及び図13に従って説明する。図12は、本実施形態に係る2端子スイッチング素子のスイッチング特性を模式的に表わしている。図13は、本実施形態に係る2端子スイッチング素子と整流素子のスイッチング特性を示すグラフである。
 第1配線1201に正の電圧を印加し、下部第2電極1204を接地する。印加した電圧は2端子スイッチに印加される。印加電圧を正方向に増加させていくと、第1配線1201より電気化学反応によってイオン化した銅(金属イオン1205)が第1イオン伝導層1202及び第2イオン伝導層1203中をマイグレートする。イオン化した銅は、下部第2電極1204で電子を受け取ることによって銅として析出し始める。析出した銅が金属架橋1206となって第1配線1201と下部第2電極1204を接続するとVsetにてオン状態に遷移する。
 一方、第1配線1201を接地し、下部第2電極1204に正の電圧を印加する、すなわち、第1配線1201に負方向に印加電圧を増加すると、金属架橋1206の溶解反応が進行し、Vresetで第1配線1201と下部第2電極1204を接続していた金属架橋1206が消滅しオフに遷移する。この時、金属架橋1206を構成していた銅は第1配線1201に回収される。
(製造方法)
 次に、本実施形態に係るスイッチング素子を有する半導体装置の製造方法について図面を用いて説明する。図14A~図14Lは、本実施形態に係るスイッチング素子を有する半導体装置の製造方法を模式的に示した工程断面図である。
 [工程1](図14A)
半導体基板1401(例えば、半導体素子が形成された基板)上に層間絶縁膜1402(例えば、酸化シリコン膜、膜厚300nm)を堆積する。その後、層間絶縁膜1402にバリア絶縁膜1403(例えば、窒化シリコン膜、膜厚30nm)を堆積する。その後、バリア絶縁膜1403上に層間絶縁膜1404(例えば、SiCHO膜、膜厚150nmと酸化シリコン膜、膜厚100nmの積層)を堆積する。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜1404及びバリア絶縁膜1403に配線溝を形成する。その後、当該配線溝にバリアメタル1406(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線1405(例えば、銅)を埋め込む。
 層間絶縁膜1402、1404は、プラズマCVD法によって形成することができる。第1配線1405は、例えば、PVD法によってバリアメタル1406(例えば、窒化タンタル/タンタルの積層膜)を形成し、PVD法による銅シードの形成後、電解めっき法によって銅を配線溝内に埋設する。200℃以上の温度で熱処理処理後、CMP法によって配線溝内以外の余剰の銅を除去することで形成することができる。
 [工程2](図14B)
第1配線1405を含む層間絶縁膜1404上にバリア絶縁膜1407(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜1407は、プラズマCVD法によって形成することができる。バリア絶縁膜1407の膜厚は、10nm~50nm程度であることが好ましい。
 [工程3](図14C)
バリア絶縁膜1407上にハードマスク膜1408(例えば、酸化シリコン膜、膜厚40nm)を形成する。このとき、ハードマスク膜1408は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜1407とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜1408には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
 [工程4](図14D)
ハードマスク膜1408上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜1408に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜1407の上面で停止している必要はなく、バリア絶縁膜1407の内部にまで到達していてもよい。
 [工程5](図14E)
ハードマスク膜1408をマスクとして、ハードマスク膜1408の開口部から露出するバリア絶縁膜1407をエッチバック(ドライエッチング)することにより、バリア絶縁膜1407に開口部を形成する。これにより、バリア絶縁膜1407の開口部から第1配線1405を露出させる。バリア絶縁膜1407をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜1407の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
 ハードマスク膜1408は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜1407の開口部の形状は円形とし、円の直径は30nmから500nmとすることができる。非反応性ガスを用いたRFエッチングによって、第1配線1405の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
 [工程6](図14F)
第1配線1405を含むバリア絶縁膜1407上に0.5nm以下のチタンとアルミニウムをこの順に堆積する。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、第2イオン伝導層1409bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10~200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
 チタンおよびアルミニウムは第2イオン伝導層1409bの形成中に酸素を含むSIOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで第1イオン伝導層1409aとなり、第2イオン伝導層1409bの一部となる。バリア絶縁膜1407の開口部は有機剥離処理によって水分などが付着しているため、第1イオン伝導層1409aの堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
 [工程7](図14G)
第2イオン伝導層1409b上に下部第2電極1410として、ルテニウムとタンタルの合金を10nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとタンタルターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際のルテニウムターゲットへの印加パワーを150W、タンタルターゲットへの印加パワーを50Wとすることで、ルテニウムの含有率を75%とする。また、下部第2電極1410の上に上部第2電極1411(例えば、タンタル、膜厚25nm)を形成する。
 [工程8](図14H)
上部第2電極1411上にハードマスク膜1412(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜1413(例えば、酸化シリコン膜、膜厚100nm)をこの順に積層する。ハードマスク膜1412及びハードマスク膜1413は、プラズマCVD法を用いて成膜することができる。ハードマスク膜1412及びハードマスク膜1413は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。
 また、ハードマスク膜1412及びハードマスク膜1413とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜1412を炭窒化シリコン膜とし、ハードマスク膜1413を酸化シリコン膜とすることができる。このとき、ハードマスク膜1412は、後述する保護絶縁膜、およびバリア絶縁膜と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離を防ぐことができるようになる。
 [工程9](図14I)
ハードマスク膜1413上に2端子スイッチをパターニングするためのフォトレジスト(図示せず)を形成する。その後、当該フォトレジストをマスクとして、ハードマスク膜1412が表れるまでハードマスク膜1413をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
 [工程10](図14J)
ハードマスク膜1413をマスクとして、ハードマスク膜1412、上部第2電極1411、下部第2電極1410、第2イオン伝導層1409b、第1イオン伝導層1409aを連続的にドライエッチングする。このとき、ハードマスク膜1413は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、上部第2電極1411がタンタルの場合には塩素系のRIEで加工することができる。下部第2電極1410がルテニウムとタンタルの合金の場合には塩素、窒素、酸素の混合ガスで加工することが望ましく、例えば塩素:窒素:酸素の比率を、25%:25%:50%とする。
 また、下部第2電極1410以下の第2イオン伝導層1409bと第1イオン伝導層1409aも第2電極と同じガスでエッチング可能となる。この結果、下面のバリア絶縁膜1407上でドライエッチングを停止させることができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工をすることができる。
 また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。また、下部第2電極1410以下のエッチング時の酸素によって、ハードマスク膜1412が縮退して露出した上部第2電極1411の上面の一部と側面が酸化され、酸化領域1414となる。
 [工程11](図14K)
ハードマスク膜1412、上部第2電極1411、下部第2電極1410、第2イオン伝導層1409b、第1イオン伝導層1409a、バリア絶縁膜1407上に保護絶縁膜1415(例えば、窒化シリコン膜、又は炭窒化シリコン膜、20nm)を堆積する。保護絶縁膜1415は、プラズマCVD法によって形成することができる。成膜前には反応室内で減圧化に維持する必要があり、このとき第2イオン伝導層1409b、及び第1イオン伝導層1409aの側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜1415の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
 [工程12](図14L)
保護絶縁膜1415上に、層間絶縁膜1416(例えば、酸化シリコン膜)、層間絶縁膜1417(例えば、SiCHO膜、膜厚150nmと、酸化シリコン膜、膜厚150nmの積層)をこの順に堆積する。その後、プラグ1419用の下穴を形成した後、第2配線1418用の配線溝を形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル1420(例えば、窒化タンタル/タンタル)を介して第2配線1418(例えば、銅)及びプラグ1419(例えば、銅)を同時に形成する。その後、第2配線1418を含む層間絶縁膜1417上にバリア絶縁膜1421(例えば、窒化シリコン膜)を堆積する。
 第2配線1418の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル1420と上部第2電極1411を同一材料とすることでプラグ1419と上部第2電極1411の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜1416及び層間絶縁膜1417はプラズマCVD法で形成することができる。2端子スイッチによって形成される段差を解消するため、層間絶縁膜1416を厚く堆積し、CMPによって層間絶縁膜1416を削り込んで平坦化し、層間絶縁膜1416を所望の膜厚(例えば110nm)としてもよい。
 本実施形態によれば、金属架橋を用いたスイッチング素子の短絡が防止される。さらに、バリア絶縁膜のエッチングが抑制されることでCu配線の露出が防止される。これらにより、動作安定性に優れ製造歩留りの高いスイッチング素子とその製造方法および半導体装置とその製造方法が実現する。
 すなわち、本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
 (第4の実施形態)
 図15は、本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。半導体基板1501上の多層配線層の内部に3端子スイッチ1514を有する。
 多層配線層は、半導体基板1501上にて、層間絶縁膜1502、バリア絶縁膜1503、層間絶縁膜1504、バリア絶縁膜1507、保護絶縁膜1513、層間絶縁膜1516、層間絶縁膜1517、及びバリア絶縁膜1515の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜1504及びバリア絶縁膜1503に形成された配線溝にバリアメタルA1506a及びバリアメタルB1506bを介して第1配線A1505a及び第1配線B1505bが埋め込まれている。多層配線層は、層間絶縁膜1516および層間絶縁膜1517に形成された配線溝に第2配線1519が埋め込まれている。層間絶縁膜1516、保護絶縁膜1513、及びハードマスク膜1512に形成された下穴にプラグ1518が埋め込まれている。第2配線1519とプラグ1518が一体となっている。第2配線1519及びプラグ1518の側面乃至底面がバリアメタル1520によって覆われている。
 バリア絶縁膜1507の開口部にて、第1配線A1505a及び第1配線B1505b、バリア絶縁膜1507の開口部の壁面、バリア絶縁膜1507上に、第1イオン伝導層1509a、第2イオン伝導層1509b、下部第2電極1510が形成されている。第1イオン伝導層1509a、第2イオン伝導層1509b、下部第2電極1510、上部第2電極1511はこの順に積層し3端子スイッチ1514を形成している。上部第2電極1511上にハードマスク膜1512が形成されている。第1イオン伝導層1509a、第2イオン伝導層1509b、下部第2電極1510、上部第2電極1511、及びハードマスク膜1512の積層体の上面乃至側面が保護絶縁膜1513で覆われている。
 第1配線A1505a及び第1配線B1505bを3端子スイッチ1514の第1電極とすることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2枚のPR(photoresist)のマスクセットを作成するだけで、3端子スイッチを搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。
 3端子スイッチ1514は、バリア絶縁膜1507に形成された開口部の領域にて第1イオン伝導層1509aと、第1配線A1505a及び第1配線B1505bが接しており、第2イオン伝導層1509bと下部第2電極1510が接している。
 上部第2電極1511上にてプラグ1518と上部第2電極1511とがバリアメタル1520を介して電気的に接続されている。3端子スイッチ1514は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。例えば、第1イオン伝導層1509aおよび第2イオン伝導層中1509bへの第1配線A1505a及び第1配線B1505bに係る金属の電界拡散を利用してオン/オフの制御を行う。オン状態及びオフ状態は不揮発に保たれる。
 半導体基板1501は、半導体素子が形成された基板である。半導体基板1501には、例えば、シリコン基板、単結晶基板、SOI基板、TFT基板、液晶製造用基板等の基板を用いることができる。
 層間絶縁膜1502は、半導体基板1501上に形成された絶縁膜である。層間絶縁膜1502には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜1502は、複数の絶縁膜を積層したものであってもよい。
 バリア絶縁膜1503は、層間絶縁膜1502、1504間に介在したバリア性を有する絶縁膜である。バリア絶縁膜1503は、第1配線A1505a及び第1配線B1505b用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜1503には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜1503には、第1配線A1505a及び第1配線B1505bを埋め込むための配線溝が形成されている。当該配線溝にバリアメタルA1506a及びバリアメタルB1506bを介して第1配線A1505a及び第1配線B1505bが埋め込まれている。バリア絶縁膜1503は、配線溝のエッチング条件の選択によっては削除することもできる。
 層間絶縁膜1504は、バリア絶縁膜1503上に形成された絶縁膜である。層間絶縁膜1504には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜1504は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1504には、第1配線A1505a及び第1配線B1505bを埋め込むための配線溝が形成されている。当該配線溝にバリアメタルA1506及びバリアメタルB1506bを介して第1配線A1505a及び第1配線B1505bが埋め込まれている。
 第1配線A1505a及び第1配線B1505bは、層間絶縁膜1504及びバリア絶縁膜1503に形成された配線溝にバリアメタルA1506a及びバリアメタルB1506bを介して埋め込まれた配線である。第1配線A1505a及び第1配線B1505bは、3端子スイッチ1514の第1電極を兼ね、第1イオン伝導層1509aと直接接している。第2イオン伝導層1509bの下面は第1イオン伝導層1509aに直接接しており、上面は下部第2電極1510に直接接している。第1配線A1505a及び第1配線B1505bには、第1イオン伝導層1509aと第2イオン伝導層1509bにおいて拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線A1505a及び第1配線B1505bは、アルミニウムと合金化されていてもよい。
 バリアメタルA1506a及びバリアメタルB1506bは、第1配線A1505a及び第1配線B1505bに係る金属が層間絶縁膜1504や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタルA1506a及びバリアメタルB1506bには、例えば、第1配線A1505a及び第1配線B1505bが銅を主成分とする金属元素からなる場合には、高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。高融点金属やその窒化物等としては、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンを用いることができる。
 バリア絶縁膜1507は、第1配線A1505a及び第1配線B1505bを含む層間絶縁膜1504上に形成され、第1配線A1505a及び第1配線B1505bに係る金属(例えば、銅)の酸化を防ぐ。また、層間絶縁膜1516中への第1配線A1505a及び第1配線B1505bに係る金属の拡散を防ぐ。また、第1イオン伝導層1509a、第2イオン伝導層1509b、下部第2電極1510、及び上部第2電極1511の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜1507には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜1507は、保護絶縁膜1513及びハードマスク膜1512と同一材料であることが好ましい。
 第1イオン伝導層1509a、及び第2イオン伝導層1509bは、抵抗が不揮発的に変化する膜である。第1配線A1505a及び第1配線B1505b(第1電極)に係る金属の作用(拡散、イオン伝導など)により抵抗が変化する材料を用いることができる。3端子スイッチ1514の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられる。
 第2イオン伝導層1509bはプラズマCVD法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10~200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
 第1イオン伝導層1509aは、第1配線A1505a及び第1配線B1505bに係る金属が、第2イオン伝導層1509bを堆積している間の加熱やプラズマで第2イオン伝導層1509b中に拡散することを防止する役割を有する。さらに、第1配線A1505a及び第1配線B1505bが酸化され、拡散が促進されやすくなることを防止する役割を有する。第1イオン伝導層1509aの金属、例えばチタンやアルミニウム、もしくはその積層は、第2イオン伝導層1509bの成膜中に酸化チタンや酸化アルミニウム、もしくはその積層となり、イオン伝導層の一部となる。第1イオン伝導層1509aの金属の最適膜厚は合計で1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
 第1イオン伝導層1509aと第2イオン伝導層1509bは、第1配線A1505a及び第1配線B1505b、バリア絶縁膜1507の開口部のテーパ面、乃至バリア絶縁膜1507上に形成されている。第1イオン伝導層1509aは、第1配線A1505a及び第1配線B1505bと第1イオン伝導層1509aの接続部の外周部分が少なくともバリア絶縁膜1507の開口部のテーパ面上に沿って配設されている。
 第1イオン伝導層1509aは、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
 下部第2電極1510は、3端子スイッチ1514の上部電極であり、第2イオン伝導層1509bと接している。下部第2電極1510には、第1配線A1505a及び第1配線B1505bに係る金属よりもイオン化しにくく、第2イオン伝導層1509bにおいて拡散、イオン伝導しにくい金属を使用する。例えば、ルテニウムと、第1配線A1505a及び第1配線B1505bに係る金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などとの合金を使用する。ルテニウムの含有比率は10%以上80%以下が望ましい。ルテニウムに添加する金属は2種類以上としても良い。
 下部第2電極1510においてルテニウムに添加する金属は、標準ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。標準ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、下部第2電極1510としてルテニウムと合金化することで、第1配線A1505a及び第1配線B1505bに係る金属で形成された金属架橋との密着性が向上すると考えられる。
 ただし、添加金属のみで下部第2電極1510を構成すると、第1配線A1505a及び第1配線B1505bに係る金属よりも標準ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。オン状態からオフ状態への遷移は金属架橋の酸化反応(溶解反応)によって進行する。下部第2電極1510の標準ギブズエネルギーが負方向に第1配線A1505a及び第1配線B1505bに係る金属よりも大きくなった場合、金属架橋の酸化反応よりも下部第2電極1510の酸化反応が進行するためオフに遷移できなくなる。このため、下部第2電極1510は標準ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
 上部第2電極1511は、3端子スイッチ1514の積層構造を保護する役割を有する。すなわち、3端子スイッチ1514の積層構造へのダメージを抑制し、3端子スイッチ1514のスイッチング特性を維持することができる。上部第2電極1511には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
 ハードマスク膜1512は、上部第2電極1511、下部第2電極1510、第2イオン伝導層1509b、第1イオン伝導層1509aをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜1512には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜1512は、保護絶縁膜1513、およびバリア絶縁膜1507と同一材料であることが好ましい。すなわち、3端子スイッチ1514の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、3端子スイッチ1514自身からの脱離を防ぐことができるようになる。
 3端子スイッチ1514はハードマスク膜1512をエッチングマスクとしてエッチング加工される。ルテニウムを主成分とする合金電極である下部第2電極1510は酸素、窒素、塩素をエッチングガスとしてチャンバーに導入してエッチングを行う。エッチングガスの一つである酸素によって、上部第2電極1511の上部と側面に絶縁体である酸化領域1508が形成されている。ここで側面とは上部第2電極1511の周辺部である。
 保護絶縁膜1513は、3端子スイッチ1514にダメージを与えることなく、さらに第1イオン伝導層1509aや第2イオン伝導層1509bからの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜1513には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜1513は、ハードマスク膜1512及びバリア絶縁膜1507と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜1513とバリア絶縁膜1507及びハードマスク膜1512とが一体化して、界面の密着性が向上し、3端子スイッチ1514をより保護することができるようになる。
 層間絶縁膜1516は、保護絶縁膜1513上に形成された絶縁膜である。層間絶縁膜1516には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜1516は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1516は、層間絶縁膜1504と同一材料としてもよい。層間絶縁膜1516には、プラグ1518を埋め込むための下穴が形成されており、当該下穴にバリアメタル1520を介してプラグ1518が埋め込まれている。
 層間絶縁膜1517は、層間絶縁膜1516上に形成された絶縁膜である。層間絶縁膜1517には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜1517は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1517、層間絶縁膜1516と同一材料としてもよい。層間絶縁膜1517には、第2配線1519を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル1520を介して第2配線1519が埋め込まれている。
 第2配線1519は、層間絶縁膜1515及び層間絶縁膜1516に形成された配線溝にバリアメタル1520を介して埋め込まれた配線である。第2配線1519は、プラグ1518と一体になっている。プラグ1518は、層間絶縁膜1516、保護絶縁膜1513、及びハードマスク膜1512に形成された下穴にバリアメタル1520を介して埋め込まれている。プラグ1518は、バリアメタル1520を介して上部第2電極1511と電気的に接続されている。第2配線1519及びプラグ1518には、例えば、銅を用いることができる。
 バリアメタル1520は、第2配線1519(プラグ1518を含む)に係る金属が層間絶縁膜1516、1517や下層へ拡散することを防止するために、第2配線1519及びプラグ1518の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル1520には、第2配線1519及びプラグ1518が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル1520は、上部第2電極1511と同一材料であることが好ましい。例えば、バリアメタル1520が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを上部第2電極1511に用いることが好ましい。
 バリア絶縁膜1515は、第2配線1519を含む層間絶縁膜1517上に形成され、第2配線1519に係る金属(例えば、銅)の酸化を防いだり、上層への第2配線1519に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜1515には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(エッチング加工)
 図15に記載された3端子スイッチのエッチング加工について説明する。図15に記載された3端子スイッチは、第2の実施形態のエッチング加工の方法と同様の方法でエッチング加工される。
(スイッチング動作)
 図15に記載された3端子スイッチの動作について、図12を用いて説明する。図15に記載された3端子スイッチは、第3の実施形態の図12の下部第2電極1204が共通化された、二つの2端子スイッチで構成される。そのため、2端子スイッチ一つずつの動作は第3の実施形態に記載されている動作方法と同様である。一つの2端子スイッチを動作させている間、もう一つの2端子素子の第1配線1201はフローティングとなっている。
(製造方法)
 次に、本実施形態に係るスイッチング素子を有する半導体装置の製造方法について図面を用いて説明する。図16A~図16Lは、本実施形態に係るスイッチング素子を有する半導体装置の製造方法を模式的に示した工程断面図である。
 [工程1](図16A)
半導体基板1601(例えば、半導体素子が形成された基板)上に層間絶縁膜1602(例えば、酸化シリコン膜、膜厚300nm)を堆積する。その後、層間絶縁膜1602にバリア絶縁膜1603(例えば、窒化シリコン膜、膜厚30nm)を堆積する。その後、バリア絶縁膜1603上に層間絶縁膜1604(例えば、SiCHO膜、膜厚150nmと酸化シリコン膜、膜厚100nmの積層)を堆積する。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜1604及びバリア絶縁膜1603に配線溝を形成する。その後、当該配線溝にバリアメタルA1606a及びバリアメタルB1606b(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線A1605a及び第1配線B1605b(例えば、銅)を埋め込む。
 層間絶縁膜1602、1604は、プラズマCVD法によって形成することができる。第1配線A1605a及び第1配線B1605bは、例えば、PVD法によってバリアメタルA1606a及びバリアメタルB1606b(例えば、窒化タンタル/タンタルの積層膜)を形成する。PVD法による銅シードの形成後、電解めっき法によって銅を配線溝内に埋設する。200℃以上の温度で熱処理処理後、CMP法によって配線溝内以外の余剰の銅を除去することで形成することができる。
 [工程2](図16B)
第1配線A1605a及び第1配線B1605bを含む層間絶縁膜1604上にバリア絶縁膜1607(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜1607は、プラズマCVD法によって形成することができる。バリア絶縁膜1607の膜厚は、10nm~50nm程度であることが好ましい。
 [工程3](図16C)
バリア絶縁膜1607上にハードマスク膜1608(例えば、酸化シリコン膜、膜厚40nm)を形成する。このとき、ハードマスク膜1608は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜1607とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜1608には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
 [工程4](図16D)
ハードマスク膜1608上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜1608に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜1607の上面で停止している必要はなく、バリア絶縁膜1607の内部にまで到達していてもよい。
 [工程5](図16E)
ハードマスク膜1608をマスクとして、ハードマスク膜1608の開口部から露出するバリア絶縁膜1607をエッチバック(ドライエッチング)することにより、バリア絶縁膜1607に開口部を形成する。これにより、バリア絶縁膜1607の開口部から第1配線A1605a及び第1配線B1605bを露出させる。バリア絶縁膜1607をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜1607の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
 ハードマスク膜1608は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、バリア絶縁膜1607の開口部の形状は円形とし、円の直径は100nmから500nmとすることができる。非反応性ガスを用いたRF(Radio Frequency;高周波)エッチングによって、第1配線A1605a及び第1配線B1605bの表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
 [工程6](図16F)
第1配線A1605a及び第1配線B1605bを含むバリア絶縁膜1607上に0.5nm以下のチタンとアルミニウムをこの順に堆積する。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、第2イオン伝導層1609bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10~200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
 チタンおよびアルミニウムは第2イオン伝導層1608bの形成中に酸素を含むSIOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで第1イオン伝導層1609aとなり、第2イオン伝導層1609bの一部となる。バリア絶縁膜1607の開口部は有機剥離処理によって水分などが付着しているため、第1イオン伝導層1609aの堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
 [工程7](図16G)
第2イオン伝導層1609b上に下部第2電極1610として、ルテニウムとタンタルの合金を10nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとタンタルターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際のルテニウムターゲットへの印加パワーを150W、タンタルターゲットへの印加パワーを50Wとすることで、ルテニウムの含有率を75%とする。また、下部第2電極1610の上に上部第2電極1611(例えば、タンタル、膜厚25nm)を形成する。
 [工程8](図16H)
上部第2電極1611上にハードマスク膜1612(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜1613(例えば、酸化シリコン膜、膜厚100nm)をこの順に積層する。ハードマスク膜1612及びハードマスク膜1613は、プラズマCVD法を用いて成膜することができる。ハードマスク膜1612及びハードマスク膜1613は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。
 また、ハードマスク膜1612及びハードマスク膜1613とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜1612を炭窒化シリコン膜とし、ハードマスク膜1613を酸化シリコン膜とすることができる。このとき、ハードマスク膜1612は、後述する保護絶縁膜、およびバリア絶縁膜と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。
 [工程9](図16I)
ハードマスク膜1613上に3端子スイッチをパターニングするためのフォトレジスト(図示せず)を形成する。その後、当該フォトレジストをマスクとして、ハードマスク膜1612が表れるまでハードマスク膜1613をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
 [工程10](図16J)
ハードマスク膜1613をマスクとして、ハードマスク膜1612、上部第2電極1611、下部第2電極1610、第2イオン伝導層1609b、第1イオン伝導層1609aを連続的にドライエッチングする。このとき、ハードマスク膜1613は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、上部第2電極1611がタンタル、酸化タンタルの場合には塩素系のRIEで加工することができる。下部第2電極1610がルテニウムとタンタルの合金の場合には塩素、窒素、酸素の混合ガスで加工することが望ましく、例えば塩素:窒素:酸素の比率を、25%:25%:50%とする。
 また、下部第2電極1610以下の第2イオン伝導層1609bと第1イオン伝導層1609aも下部第2電極1610と同じガスでエッチング可能となる。この結果、下面のバリア絶縁膜1607上でドライエッチングを停止させることができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工することができる。
 また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。また、下部第2電極1610以下のエッチング時の酸素によって、ハードマスク膜1612が縮退して露出した上部第2電極1611の上面の一部と側面が酸化され、酸化領域1614となる。
 [工程11](図16K)
ハードマスク膜1612、上部第2電極1611、下部第2電極1610、第2イオン伝導層1609b、第1イオン伝導層1609a、バリア絶縁膜1607上に保護絶縁膜1615(例えば、窒化シリコン膜、又は炭窒化シリコン膜、20nm)を堆積する。保護絶縁膜1615は、プラズマCVD法によって形成することができる。成膜前には反応室内で減圧化に維持する必要があり、このとき第2イオン伝導層1609b、及び第1イオン伝導層1609aの側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜1615の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
 [工程12](図16L)
保護絶縁膜1615上に、層間絶縁膜1616(例えば、酸化シリコン膜)、層間絶縁膜1617(例えば、SiCHO膜、膜厚150nmと、酸化シリコン膜、膜厚150nmの積層)をこの順に堆積する。その後、プラグ1619用の下穴を形成した後、第2配線1618用の配線溝を形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル1620(例えば、窒化タンタル/タンタル)を介して第2配線1618(例えば、銅)及びプラグ1619(例えば、銅)を同時に形成する。その後、第2配線1618を含む層間絶縁膜1617上にバリア絶縁膜1621(例えば、窒化シリコン膜)を堆積する。
 第2配線1618の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル1620と上部第2電極1611を同一材料とすることでプラグ1619と上部第2電極1611の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜1616及び層間絶縁膜1617はプラズマCVD法で形成することができる。2端子スイッチによって形成される段差を解消するため、層間絶縁膜1616を厚く堆積し、CMPによって層間絶縁膜1616を削り込んで平坦化し、層間絶縁膜1616を所望の膜厚(例えば110nm)としてもよい。
 本実施形態によれば、金属架橋を用いたスイッチング素子の短絡が防止される。さらに、バリア絶縁膜のエッチングが抑制されることでCu配線の露出が防止される。これらにより、動作安定性に優れ製造歩留りの高いスイッチング素子とその製造方法および半導体装置とその製造方法が実現する。
 すなわち、本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
(第5の実施形態)
 図17は、本発明の第5の実施形態のスイッチング素子の構成を示す断面模式図である。本実施形態のスイッチング素子1は、第1電極3と、第2電極5と、前記第1電極3と前記第2電極5との間に設けられた不揮発抵抗変化層4とを有する不揮発抵抗変化素子2と、前記第2電極5の上に設けられた第3電極6と、を有し、少なくとも前記第3電極6の側面に絶縁物7を有する。
 本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
 本発明は上記の実施形態に限定されることなく、請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。
 また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
(付記1)
第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に絶縁物を有する、スイッチング素子。
(付記2)
前記第2電極と、前記第3電極と、前記第2電極と前記第3電極との間に設けられた揮発抵抗変化層と、を有する整流素子を有する、付記1記載のスイッチング素子。
(付記3)
前記絶縁物は酸化物である、付記1または2記載のスイッチング素子。
(付記4)
前記不揮発抵抗変化層は、SiC、SiCN、あるいはSiNを有するバリア絶縁膜に形成された開口部を介して前記第1電極に接している、付記1から3の内の1項記載のスイッチング素子。
(付記5)
前記不揮発抵抗変化層は金属イオンを伝導するイオン伝導層を有し、前記第1電極は銅を有し、前記第2電極はルテニウムを有する、付記1から4の内の1項記載のスイッチング素子。
(付記6)
第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に酸化物を有する、スイッチング素子の製造方法において、前記第3電極を酸化作用を有するエッチングガスでドライエッチングする、スイッチング素子の製造方法。
(付記7)
前記第2電極と、前記第3電極と、前記第2電極と前記第3電極との間に設けられた揮発抵抗変化層と、を有する整流素子を有する、付記6記載のスイッチング素子の製造方法。
(付記8)
前記酸化作用を有するエッチングガスは塩素と窒素と酸素とを含む、付記6または7記載のスイッチング素子の製造方法。
(付記9)
前記塩素と窒素と酸素の含有率は、塩素は15から25%、窒素は15%から25%、酸素は50%から70%である、付記8記載のスイッチング素子の製造方法。
(付記10)
半導体基板上の多層銅配線層の内部に2端子不揮発抵抗変化素子と2端子揮発抵抗変化素子とを有する半導体装置であって、
前記多層銅配線層は、銅配線と銅プラグとを有し、
前記2端子不揮発性抵抗変化素子は、第1電極と第2電極と、前記第1電極と前記第2電極との間にイオン伝導層を有し、
前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
前記バリア絶縁膜は炭窒化シリコンを有し、
前記バリア絶縁膜は前記第1電極に到達する開口部を有し、
前記開口部に前記イオン伝導層と前記第2電極とを有し、
前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、
前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
前記第2電極は、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有し、
前記2端子揮発抵抗変化素子は、前記第2電極と第3電極と、前記第2電極と前記第3電極との間に抵抗変化層を有し、
前記開口部に前記抵抗変化層と前記第3電極とを有し、
前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有し、
前記第3電極はバリアメタルを介して前記銅プラグと接続し、
前記第3電極はタンタルを有し、
少なくとも前記第3電極の側面に絶縁物を有する、半導体装置。
(付記11)
半導体基板上の多層銅配線層の内部に3端子不揮発抵抗変化素子と2端子揮発抵抗変化素子を有する半導体装置であって、
前記多層銅配線層は、銅配線と銅プラグとを有し、
前記3端子不揮発抵抗変化素子は、2つの第1電極と、第2電極と、前記2つの第1電極と前記第2電極との間にイオン伝導層を有し、
前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
前記バリア絶縁膜は炭窒化シリコンを有し、
前記バリア絶縁膜は前記2つの第1電極に到達する開口部を有し、
前記開口部に前記イオン伝導層と第2電極とを有し、
前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、
前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
前記第2電極は、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有し、
前記2端子揮発抵抗変化素子は、前記第2電極と第3電極と、前記第2電極と前記第3電極との間に抵抗変化層を有し、
前記開口部に前記抵抗変化層と前記第3電極とを有し、
前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有し、
前記第3電極はバリアメタルを介して前記銅プラグと接続し、
前記第3電極はタンタルを有し、
少なくとも前記第3電極の側面に絶縁物を有する、半導体装置。
(付記12)
半導体基板上の多層銅配線層の内部に2端子抵抗変化素子を有する半導体装置において、
前記多層銅配線層は、銅配線と銅プラグとを有し、
前記2端子抵抗変化素子は、第1電極と第2電極と、前記第1電極と前記第2電極との間にイオン伝導層を有し、
前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
前記バリア絶縁膜は炭窒化シリコンを有し、
前記バリア絶縁膜は前記第1電極に到達する開口部を有し、
前記開口部に前記イオン伝導層と前記第2電極とを有し、
前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムの積層構成を有し、
前記第2イオン伝導層は、シリコンと酸素と炭素を有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
前記第2電極はバリアメタルを介して前記銅プラグと接続し、
前記第2電極はルテニウムとタンタル、もしくはルテニウムとチタンの合金とタンタルとの積層構成を有し、
少なくとも前記第2電極の側面に絶縁物を有する、半導体装置。
(付記13)
半導体基板上の多層銅配線層の内部に3端子抵抗変化素子を有する半導体装置において、
前記多層銅配線層は、銅配線と銅プラグとを有し、
前記3端子抵抗変化素子は、2つの第1電極と、第2電極と、前記2つの第1電極と前記第2電極との間にイオン伝導層を有し、
前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
前記バリア絶縁膜は炭窒化シリコンを有し、
前記バリア絶縁膜は前記2つの第1電極に到達する開口部を有し、
前記開口部に前記イオン伝導層と前記第2電極とを有し、
前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、
前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
前記第2電極はバリアメタルを介して前記銅プラグと接続し、
前記第2電極はルテニウムとタンタル、もしくはルテニウムとチタンの合金とタンタルとの積層構成を有し、
少なくとも前記第2電極の側面に絶縁物を有する、半導体装置。
(付記14)
前記絶縁物は酸化物である、付記10~13の内の1項記載の半導体装置。
(付記15)
半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置の製造方法において、
第1電極を兼ねる銅配線上に、炭窒化シリコンを有するバリア絶縁膜を形成し、
前記バリア絶縁膜に、前記第1電極に到達する開口部を形成し、
前記開口部に、酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有する第1イオン伝導層を形成し、
前記第1イオン伝導層上に、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を第2イオン伝導層として形成し、
前記第2イオン伝導層上に、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有する第2電極を形成し、
前記第2電極上に、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有する抵抗変化層を形成し、
前記抵抗変化層上に、タンタルを有する第3電極を形成し、
前記第3電極上に、窒化シリコンと酸化シリコンとを有するハードマスク膜を形成し、
前記ハードマスク膜上に、フォトレジストパターンを形成し、
前記フォトレジストパターンをマスクとして、四フッ化炭素を有するエッチングガスにより前記ハードマスク膜をドライエッチングしてハードマスクを形成し、
前記ハードマスクをマスクとして、酸化作用を有するエッチングガスにより、前記第3電極、前記抵抗変化層、前記第2電極、前記第2イオン伝導層および前記第1イオン伝導層をドライエッチングする、半導体装置の製造方法。
(付記16)
半導体基板上の多層銅配線層の内部に抵抗変化素子を有する半導体装置の製造方法において、
第1電極を兼ねる銅配線上に、炭窒化シリコンを有するバリア絶縁膜を形成し、
前記バリア絶縁膜に、前記第1電極に到達する開口部を形成し、
前記開口部に、酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有する第1イオン伝導層を形成し、
前記第1イオン伝導層上に、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を第2イオン伝導層として形成し、
前記第2イオン伝導層上に、ルテニウムとタンタル、もしくはルテニウムとチタンの合金とタンタルとの積層構成を有する第2電極を形成し、
前記第2電極上に、窒化シリコンと酸化シリコンとを有するハードマスク膜を形成し、
前記ハードマスク膜上に、フォトレジストパターンを形成し、
前記フォトレジストパターンをマスクとして、四フッ化炭素を有するエッチングガスにより前記ハードマスク膜をドライエッチングしてハードマスクを形成し、
前記ハードマスクをマスクとして、酸化作用を有するエッチングガスにより、前記第2電極、前記第2イオン伝導層および前記第1イオン伝導層をドライエッチングする、半導体装置の製造方法。
(付記17)
前記酸化作用を有するエッチングガスは塩素と窒素と酸素とを含む、付記15または16記載の半導体装置の製造方法。
(付記18)
前記塩素と窒素と酸素の含有率は、塩素は15から25%、窒素は15%から25%、酸素は50%から70%である、付記17記載のスイッチング素子の製造方法。
 この出願は、2013年6月27日に出願された日本出願特願2013-134426を基礎とする優先権を主張し、その開示の全てをここに取り込む。
 本発明は、プログラマブルロジックおよびメモリ等の半導体デバイスに利用可能である。
 110、604、810、910、1010  第2電極
 1110、1204、1410、1510、1610  下部第2電極
 1112、1411、1511、1611  上部第2電極
 112、606、812、911、1012  第3電極
 108a、602、809a、909a、1009a、1108a、1202、1409a、1509a、1609a  第1イオン伝導層
 108b、603、809b、909b、1009b、1108b、1203、1409b、1509b、1609b  第2イオン伝導層
 111、605、811、908、1011  抵抗変化層
 607、1205  金属イオン
 608、1206  金属架橋
 101、801、901、1001、1101、1401、1501、1601  半導体基板
 102、104、114、116、802、804、817、818、902、904、916、917、1002、1004、1017、1018、1102、1104、1114、1115、1402、1404、1416、1418、1502、1504、1516、1517、1602、1604、1616、1617  層間絶縁膜
 103、107、119、803、807、822、903、907、921、1003、1007、1022、1106、1107、1119、1403、1407、1421、1503、1507、1515、1603、1607、1621  バリア絶縁膜
 106、118、806、821、920、1021、1106、1118、1406、1420、1520、1620  バリアメタル
 906a、1006a、1506a、1606a  バリアメタルA
 906b、1006b、1506b、1606b  バリアメタルB
 105、601、805、1105、1201、1405  第1配線
 905a、1005a、1505a、1605a  第1配線A
 905b、1005b、1505b、1605b  第1配線B
 111、605、811、908、1011  抵抗変化層
 116、819、919、1019、1116、1418、1519、1618  第2配線
 121、808、813、814、912、1008、1013、1014、1111、1408、1412、1413、1512、1608、1612、1613  ハードマスク膜
 113、816、913、1016、1117、1415、1513、1615  保護絶縁膜
 117、820、918、1020、1113、1419、1518、1619  プラグ
 109、1109  2端子スイッチ
 914、1514  3端子スイッチ
 122、815、922、1015、1120、1414、1508、1614  酸化領域
 1  スイッチング素子
 2  不揮発抵抗変化素子
 3  第1電極
 4  不揮発抵抗変化層
 5  第2電極
 6  第3電極
 7  絶縁物

Claims (10)

  1. 第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、
    前記第2電極の上に設けられた第3電極と、を有し、
    少なくとも前記第3電極の側面に絶縁物を有する、スイッチング素子。
  2. 前記第2電極と、前記第3電極と、前記第2電極と前記第3電極との間に設けられた揮発抵抗変化層と、を有する整流素子を有する、請求項1記載のスイッチング素子。
  3. 前記絶縁物は酸化物である、請求項1または2記載のスイッチング素子。
  4. 前記不揮発抵抗変化層は、SiC、SiCN、あるいはSiNを有するバリア絶縁膜に形成された開口部を介して前記第1電極に接する、請求項1から3の内の1項記載のスイッチング素子。
  5. 前記不揮発抵抗変化層は金属イオンを伝導するイオン伝導層を有し、前記第1電極は銅を有し、前記第2電極はルテニウムを有する、請求項1から4の内の1項記載のスイッチング素子。
  6. 第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に酸化物を有する、スイッチング素子の製造方法において、前記第3電極を酸化作用を有するエッチングガスでドライエッチングする、スイッチング素子の製造方法。
  7. 前記第2電極と、前記第3電極と、前記第2電極と前記第3電極との間に設けられた揮発抵抗変化層と、を有する整流素子を有する、請求項6記載のスイッチング素子の製造方法。
  8. 前記酸化作用を有するエッチングガスは塩素と窒素と酸素とを含む、請求項6または7記載のスイッチング素子の製造方法。
  9. 半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置において、
    前記多層銅配線層は、銅配線と銅プラグとを有し、
    前記不揮発性抵抗変化素子は、第1電極と第2電極と、前記第1電極と前記第2電極との間にイオン伝導層を有し、
    前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
    前記バリア絶縁膜は炭窒化シリコンを有し、
    前記バリア絶縁膜は前記第1電極に到達する開口部を有し、
    前記開口部に前記イオン伝導層と前記第2電極とを有し、
    前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
    前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、
    前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
    前記第2電極は、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有し、
    前記揮発抵抗変化素子は、前記第2電極と第3電極と、前記第2電極と前記第3電極との間に抵抗変化層を有し、
    前記開口部に前記抵抗変化層と前記第3電極とを有し、
    前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有し、
    前記第3電極はバリアメタルを介して前記銅プラグと接続し、
    前記第3電極はタンタルを有し、
    少なくとも前記第3電極の側面に絶縁物を有する、半導体装置。
  10. 半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置の製造方法において、
    第1電極を兼ねる銅配線上に、炭窒化シリコンを有するバリア絶縁膜を形成し、
    前記バリア絶縁膜に、前記第1電極に到達する開口部を形成し、
    前記開口部に、酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有する第1イオン伝導層を形成し、
    前記第1イオン伝導層上に、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を第2イオン伝導層として形成し、
    前記第2イオン伝導層上に、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有する第2電極を形成し、
    前記第2電極上に、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有する抵抗変化層を形成し、
    前記抵抗変化層上に、タンタルを有する第3電極を形成し、
    前記第3電極上に、窒化シリコンと酸化シリコンとを有するハードマスク膜を形成し、
    前記ハードマスク膜上に、フォトレジストパターンを形成し、
    前記フォトレジストパターンをマスクとして、四フッ化炭素を有するエッチングガスにより前記ハードマスク膜をドライエッチングしてハードマスクを形成し、
    前記ハードマスクをマスクとして、酸化作用を有するエッチングガスにより、前記第3電極、前記抵抗変化層、前記第2電極、前記第2イオン伝導層および前記第1イオン伝導層をドライエッチングする、半導体装置の製造方法。
PCT/JP2014/003247 2013-06-27 2014-06-17 スイッチング素子とその製造方法および半導体装置とその製造方法 WO2014208050A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/895,017 US9893276B2 (en) 2013-06-27 2014-06-17 Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method
JP2015523855A JP6350525B2 (ja) 2013-06-27 2014-06-17 スイッチング素子とその製造方法および半導体装置とその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013134426 2013-06-27
JP2013-134426 2013-06-27

Publications (1)

Publication Number Publication Date
WO2014208050A1 true WO2014208050A1 (ja) 2014-12-31

Family

ID=52141417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003247 WO2014208050A1 (ja) 2013-06-27 2014-06-17 スイッチング素子とその製造方法および半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US9893276B2 (ja)
JP (1) JP6350525B2 (ja)
WO (1) WO2014208050A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842804B2 (en) 2016-01-04 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
JP2022537312A (ja) * 2019-06-17 2022-08-25 ヘフェイ リライアンス メモリー リミティド 不揮発性メモリ・セル、不揮発性メモリ・セル・アレイ、及びこれらの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
TWI569416B (zh) * 2015-11-26 2017-02-01 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
JP6860871B2 (ja) * 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
KR102608086B1 (ko) * 2017-03-29 2023-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법
CN109037445A (zh) * 2018-08-01 2018-12-18 德淮半导体有限公司 Mim电容器及其制造方法
US20220123210A1 (en) * 2019-01-08 2022-04-21 Nanobridge Semiconductor,Inc. Switching Element and Method for Manufacturing Same
US10847720B1 (en) * 2019-06-20 2020-11-24 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements with filament confinement
US11527713B2 (en) 2020-01-31 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode via with low contact resistance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217961A (ja) * 1992-02-07 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> シリコンの精密加工方法
JP2006156675A (ja) * 2004-11-29 2006-06-15 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体
JP2010040728A (ja) * 2008-08-05 2010-02-18 Nec Corp 半導体装置及びその製造方法
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
JP2011238875A (ja) * 2010-05-13 2011-11-24 Nec Corp スイッチング素子、スイッチング素子の製造方法および半導体装置
WO2012042828A1 (ja) * 2010-09-27 2012-04-05 パナソニック株式会社 メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2362283A1 (en) 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
WO2010150720A1 (ja) * 2009-06-25 2010-12-29 日本電気株式会社 半導体装置及びその製造方法
WO2011058947A1 (ja) 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US8816312B2 (en) 2010-09-28 2014-08-26 Nec Corporation Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217961A (ja) * 1992-02-07 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> シリコンの精密加工方法
JP2006156675A (ja) * 2004-11-29 2006-06-15 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体
JP2010040728A (ja) * 2008-08-05 2010-02-18 Nec Corp 半導体装置及びその製造方法
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
JP2011238875A (ja) * 2010-05-13 2011-11-24 Nec Corp スイッチング素子、スイッチング素子の製造方法および半導体装置
WO2012042828A1 (ja) * 2010-09-27 2012-04-05 パナソニック株式会社 メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842804B2 (en) 2016-01-04 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
TWI610399B (zh) * 2016-01-04 2018-01-01 台灣積體電路製造股份有限公司 積體電路結構及其製造方法
US10332836B2 (en) 2016-01-04 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
US10818598B2 (en) 2016-01-04 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
US11482493B2 (en) 2016-01-04 2022-10-25 Taiwan Semiconductor Manufacturing Company Ltd Methods for reducing dual damascene distortion
JP2022537312A (ja) * 2019-06-17 2022-08-25 ヘフェイ リライアンス メモリー リミティド 不揮発性メモリ・セル、不揮発性メモリ・セル・アレイ、及びこれらの製造方法
JP7383735B2 (ja) 2019-06-17 2023-11-20 ヘフェイ リライアンス メモリー リミティド 不揮発性メモリ・セル、不揮発性メモリ・セル・アレイ、及びこれらの製造方法
US11950519B2 (en) 2019-06-17 2024-04-02 Hefei Reliance Memory Limited Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same

Also Published As

Publication number Publication date
US9893276B2 (en) 2018-02-13
JPWO2014208050A1 (ja) 2017-02-23
JP6350525B2 (ja) 2018-07-04
US20160111638A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
JP6350525B2 (ja) スイッチング素子とその製造方法および半導体装置とその製造方法
JP6428860B2 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5382001B2 (ja) 半導体装置及びその製造方法
JP5692297B2 (ja) 半導体装置及びその製造方法
JP6860871B2 (ja) 抵抗変化素子、半導体装置、及び半導体装置の製造方法
JP5565570B2 (ja) スイッチング素子、スイッチング素子の製造方法および半導体装置
JP5799504B2 (ja) 半導体装置及びその製造方法
JP6665776B2 (ja) スイッチング素子及びスイッチング素子の製造方法
US9059402B2 (en) Resistance-variable element and method for manufacturing the same
JP5895932B2 (ja) 抵抗変化素子、それを含む半導体装置およびそれらの製造方法
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
WO2013103122A1 (ja) スイッチング素子及びその製造方法
JP5493703B2 (ja) スイッチング素子およびスイッチング素子を用いた半導体装置
JP5807789B2 (ja) スイッチング素子、半導体装置およびそれぞれの製造方法
US20190181182A1 (en) Rectifying element and switching element having the rectifying element
US20210050517A1 (en) Semiconductor device
WO2016157820A1 (ja) スイッチング素子、半導体装置、及びスイッチング素子の製造方法
JP2019047003A (ja) 抵抗変化素子と半導体装置および製造方法
WO2014050198A1 (ja) スイッチング素子およびスイッチング素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14816845

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015523855

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14895017

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14816845

Country of ref document: EP

Kind code of ref document: A1