JP6350525B2 - スイッチング素子とその製造方法および半導体装置とその製造方法 - Google Patents

スイッチング素子とその製造方法および半導体装置とその製造方法 Download PDF

Info

Publication number
JP6350525B2
JP6350525B2 JP2015523855A JP2015523855A JP6350525B2 JP 6350525 B2 JP6350525 B2 JP 6350525B2 JP 2015523855 A JP2015523855 A JP 2015523855A JP 2015523855 A JP2015523855 A JP 2015523855A JP 6350525 B2 JP6350525 B2 JP 6350525B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
film
wiring
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015523855A
Other languages
English (en)
Other versions
JPWO2014208050A1 (ja
Inventor
直樹 伴野
直樹 伴野
宗弘 多田
宗弘 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2014208050A1 publication Critical patent/JPWO2014208050A1/ja
Application granted granted Critical
Publication of JP6350525B2 publication Critical patent/JP6350525B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • H10N70/028Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • H10N70/063Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Description

本発明は、プログラマブルロジックおよびメモリ等の電子デバイスに用いられる、金属の析出を利用したスイッチング素子およびこれを用いた半導体装置に関する。
プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチのサイズを小さくし、そのオン抵抗を小さくすることが必要となる。金属イオンの伝導するイオン伝導層内における金属の析出を利用したスイッチは、他の半導体スイッチよりもサイズが小さくオン抵抗が小さいことが知られている。
このスイッチには、特許文献1に開示された2端子スイッチと、特許文献2に開示された3端子スイッチとがある。2端子スイッチは、金属イオンを供給する第1電極とイオンを供給しない第2電極とで、イオン伝導層を挟んだ構造をしている。両電極間は、イオン伝導層中の金属架橋の形成と消滅とによってスイッチする。2端子スイッチは、構造が単純であるため、作製プロセスが簡便であり、素子サイズをナノメートルオーダーまで小さく加工可能である。一方、3端子スイッチは、2つの2端子スイッチの第2電極を一体化した構造で、高い信頼性が確保される。
イオン伝導層としては、シリコン、酸素、炭素を主成分としたポーラスポリマーが望ましい。ポーラスポリマーイオン伝導層は、金属架橋が形成しても絶縁破壊電圧を高く保つことができるため、動作信頼性に優れていることが特許文献3に開示されている。
本スイッチング素子をプログラマブルロジックの配線切り替えスイッチとして搭載するためには、スイッチング素子の小型化による高密度化、および作製工程の簡略化が必要である。最先端の半導体装置の配線材料は主に銅で構成されており、銅配線内に抵抗変化素子を効率的に形成する手法が望まれている。
電気化学反応を利用するスイッチング素子の半導体装置への集積化する技術については、非特許文献1に開示されている。これによると、半導体基板上の銅配線とスイッチング素子の第1電極を兼用する技術が記載されている。本構造を用いれば、第1電極を新たに形成するための工程が削減できる。そのため、第1電極を作成するためのフォトマスクは不要となり、抵抗変化素子を作製するために追加すべきフォトマスク数は2枚だけにできる。
この際、銅配線上に直接イオン伝導層を成膜すると、銅配線表面が酸化しリーク電流が大きくなる。そのため、銅配線とイオン伝導層の間に酸化犠牲層として機能する金属薄膜を挟む。金属薄膜はイオン伝導層に含まれる酸素によって酸化され、イオン伝導層の一部となる。イオンを供給しない第2電極としては酸化し難い白金や金、もしくは酸化しても導電性を有するルテニウムが用いられる。非特許文献1では加工に適したルテニウムを第2電極として使用している。
不揮発抵抗変化素子である金属架橋を用いたスイッチング素子をプログラマブルロジックの配線切り換えスイッチとして用いる場合、オンおよびオフ状態は電圧・電流の印加が無い状態で10年程度保つ保持力が必要となる。しかし、金属架橋を用いたスイッチング素子には書換え電流と保持力の間にトレードオフが存在する。書込み電流が大きい場合には太い金属架橋が形成されるため保持力が高いが、低消費電力化のために低電流でオンに遷移させた場合には細い架橋が形成され、架橋の保持力に課題があった。
特願2012−141049では、第2電極を、ルテニウムを主成分とし、チタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛から選択される少なくとも一つとルテニウムとの合金とする。これにより、低電力化と高信頼化の両立が可能となるスイッチング素子が述べられている。
また、特願2013−007349には、金属架橋を用いた3端子スイッチの第2電極の上部に双方向整流素子を積層する構造が述べられている。双方向整流素子の動作電圧以下ではスイッチング素子は作動しないため、プログラマブルロジックを構成するクロスバースイッチ構造において、スイッチング素子の選択が容易になる。通常のクロスバー素子構造では選択トランジスタによって選択素子以外が作動しないようにするが、整流素子を内蔵することによって選択トランジスタを必要としなくなる。このため、選択トランジスタ分の面積が必要なくなり、省面積化が可能となる。
特表2002−536840号公報 国際公開第2012/043502号 国際公開第2011/058947号
IEEE TRANSACTION ON ELECTRON DEVICES(アイ・イー・イー・イー トランズアクション オン エレクトロン デバイス)、57巻、1987ページ〜1995ページ、2010年.
不揮発抵抗変化素子であるスイッチング素子に揮発抵抗変化素子である整流素子を積層する場合、整流素子はスイッチング素子の上部電極と整流素子の上部電極とで揮発抵抗変化層を挟むMIM(Metal−Insulater−Metal)構造となる。MIM構造の素子はエッチング加工時に発生する金属由来のエッチング生成物の再付着により、整流素子を挟んでいる上下電極が短絡してしまうという課題を有している。
また、スイッチング素子の上部電極にルテニウムを主成分とする合金電極を使用する場合、通常のエッチングガスでは、合金のエッチングレートよりも、エッチングされてはならないCu配線上のバリア絶縁膜に対するエッチングレートが早く、スイッチング素子の加工時にバリア絶縁膜もエッチングされ、Cu配線が露出してしまうという課題がある。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置を提供することを目的とする。
本発明のスイッチング素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に絶縁物を有する。
本発明のスイッチング素子の製造方法は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に酸化物を有する、スイッチング素子の製造方法において、前記第3電極を酸化作用を有するエッチングガスでドライエッチングする。
本発明の半導体装置は、半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置において、前記多層銅配線層は、銅配線と銅プラグとを有し、前記不揮発性抵抗変化素子は、第1電極と第2電極と、前記第1電極と前記第2電極との間にイオン伝導層を有し、前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、前記バリア絶縁膜は炭窒化シリコンを有し、前記バリア絶縁膜は前記第1電極に到達する開口部を有し、前記開口部に前記イオン伝導層と前記第2電極とを有し、前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、前記第2電極は、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有し、前記揮発抵抗変化素子は、前記第2電極と第3電極と、前記第2電極と前記第3電極との間に抵抗変化層を有し、前記開口部に前記抵抗変化層と前記第3電極とを有し、前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有し、前記第3電極はバリアメタルを介して前記銅プラグと接続し、前記第3電極はタンタルを有し、少なくとも前記第3電極の側面に絶縁物を有する。
本発明の半導体装置の製造方法は、半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置の製造方法において、第1電極を兼ねる銅配線上に、炭窒化シリコンを有するバリア絶縁膜を形成し、前記バリア絶縁膜に、前記第1電極に到達する開口部を形成し、前記開口部に、酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有する第1イオン伝導層を形成し、前記第1イオン伝導層上に、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を第2イオン伝導層として形成し、前記第2イオン伝導層上に、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有する第2電極を形成し、前記第2電極上に、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有する抵抗変化層を形成し、前記抵抗変化層上に、タンタルを有する第3電極を形成し、前記第3電極上に、窒化シリコンと酸化シリコンとを有するハードマスク膜を形成し、前記ハードマスク膜上に、フォトレジストパターンを形成し、前記フォトレジストパターンをマスクとして、四フッ化炭素を有するエッチングガスにより前記ハードマスク膜をドライエッチングしてハードマスクを形成し、前記ハードマスクをマスクとして、酸化作用を有するエッチングガスにより、前記第3電極、前記抵抗変化層、前記第2電極、前記第2イオン伝導層および前記第1イオン伝導層をドライエッチングする。
本発明によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。 本発明の第1の実施形態の比較例の2端子スイッチング素子の上面からの走査型電子顕微鏡像である。 本発明の第1の実施形態の2端子スイッチング素子の上面からの走査型電子顕微鏡像である。 本発明の第1の実施形態の2端子スイッチング素子のエッチング特性を示すグラフである。 本発明の第1の実施形態の2端子スイッチング素子のエッチング特性を示すグラフである。 本発明の第1の実施形態の2端子スイッチング素子のスイッチング動作を示す模式図である。 本発明の第1の実施形態の2端子スイッチング素子のスイッチング特性を示すグラフである。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程1)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程2)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程3)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程4)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程5)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程6)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程7)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程8)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程9)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程10)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程11)を示す断面模式図である。 本発明の第1の実施形態の2端子スイッチング素子の製造工程(工程12)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程1)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程2)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程3)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程4)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程5)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程6)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程7)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程8)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程9)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程10)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程11)を示す断面模式図である。 本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程12)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子のスイッチング動作を示す模式図である。 本発明の第3の実施形態の2端子スイッチング素子と整流素子のスイッチング特性を示すグラフである。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程1)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程2)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程3)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程4)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程5)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程6)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程7)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程8)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程9)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程10)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程11)を示す断面模式図である。 本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の製造工程(工程12)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程1)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程2)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程3)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程4)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程5)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程6)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程7)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程8)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程9)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程10)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程11)を示す断面模式図である。 本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の製造工程(工程12)を示す断面模式図である。 本発明の第5の実施形態のスイッチング素子の構成を示す図である。
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
(第1の実施形態)
図1は、本発明の第1の実施形態の2端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。半導体基板101上の多層配線層の内部に2端子スイッチ109を有する。
多層配線層は、半導体基板101上に、層間絶縁膜102、バリア絶縁膜103、層間絶縁膜104、バリア絶縁107、保護絶縁膜113、層間絶縁膜114、層間絶縁膜115、及びバリア絶縁膜119の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜104及びバリア絶縁膜103に形成された配線溝にバリアメタル106を介して第1配線105が埋め込まれている。多層配線層は、層間絶縁膜115および層間絶縁膜114に形成された配線溝に第2配線116が埋め込まれている。さらに、層間絶縁膜114、保護絶縁膜113、及びハードマスク膜121に形成された下穴にプラグ117が埋め込まれている。第2配線116とプラグ117とは一体となっており、第2配線及びプラグ117の側面乃至底面がバリアメタル118によって覆われている。
バリア絶縁膜107に形成された開口部にて、第1電極となる第1配線105、開口部の壁面、乃至バリア絶縁膜107上に、第1イオン伝導層108a、第2イオン伝導層108b、第2電極110の順に積層した2端子スイッチ109が形成されている。さらに、第2電極110上に抵抗変化層111と第3電極112を積層した整流素子120が形成されている。さらに、第3電極112上にハードマスク膜121が形成されている。第1イオン伝導層108a、第2イオン伝導層108b、第2電極110、抵抗変化層111、第3電極112、及びハードマスク膜121の積層体の上面乃至側面は保護絶縁膜113で覆われている。
第1配線105を2端子スイッチ109の第1電極とすることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2枚のフォトマスクを追加するだけで、2端子スイッチを搭載することができ、スイッチング素子の低抵抗化と低コスト化とを同時に達成することができるようになる。
2端子スイッチ109は、バリア絶縁膜107に形成された開口部の領域にて第1イオン伝導層108aと第1配線105が接しており、第2イオン伝導層108bと第2電極110が接している。整流素子120は、第2電極110上に抵抗変化層111が接しており、さらに第3電極112が抵抗変化層111上に接している。
第3電極112上にてプラグ117と第3電極112とがバリアメタル118を介して電気的に接続されている。2端子スイッチ109は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。例えば、第1イオン伝導層108aおよび第2イオン伝導層中108bへの第1配線105に係る金属の電界拡散を利用してオン/オフの制御を行い、オン状態及びオフ状態は不揮発に保たれる。整流素子120は電圧印加によってオン/オフの制御を行い、2端子スイッチ109よりも絶対値の低い電圧でオンに遷移する。この場合のオン状態は揮発的な挙動を示す。
半導体基板101は、半導体素子が形成された基板である。半導体基板101には、例えば、シリコン基板、単結晶基板、SOI(Silicon on Insulator)基板、TFT(Thin Film Transistor)基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜102は、半導体基板1上に形成された絶縁膜である。層間絶縁膜102には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜102は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜103は、層間絶縁膜102、104間に介在したバリア性を有する絶縁膜である。バリア絶縁膜103は、第1配線105用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜103には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜103には、第1配線105を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル106を介して第1配線105が埋め込まれている。バリア絶縁膜103は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜104は、バリア絶縁膜103上に形成された絶縁膜である。層間絶縁膜104には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜104は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜104には、第1配線105を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル106を介して第1配線105が埋め込まれている。
第1配線105は、層間絶縁膜104及びバリア絶縁膜103に形成された配線溝にバリアメタル106を介して埋め込まれた配線である。第1配線105は、2端子スイッチ109の第1電極を兼ね、第1イオン伝導層108aと接している。第2イオン伝導層108bの下面は第1イオン伝導層108aに接しており、上面は第2電極110に接している。第1配線105には、第1イオン伝導層108aと第2イオン伝導層108bにおいて拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線105は、アルミニウムと合金化されていてもよい。
バリアメタル106は、第1配線105に係る金属が層間絶縁膜104や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル106には、例えば、第1配線105が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
バリア絶縁膜107は、第1配線105を含む層間絶縁膜104上に形成され、第1配線105に係る金属(例えば、銅)の酸化を防ぐ。また、バリア絶縁膜107は、層間絶縁膜114中への第1配線105に係る金属の拡散を防ぐ。また、バリア絶縁膜107は、第1イオン伝導層108a、第2イオン伝導層108b、第2電極110、抵抗変化層111、及び第3電極112の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜107には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜107は、保護絶縁膜113及びハードマスク膜121と同一材料であることが好ましい。
第1イオン伝導層108a、及び第2イオン伝導層108bは、抵抗が不揮発的に変化する膜である。第1配線105(第1電極)に係る金属の作用(拡散、イオン伝導など)により抵抗が変化する材料を用いることができる。2端子スイッチ109の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられる。
第2イオン伝導層108bはプラズマCVD(Chemical Vapor Deposition)法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF(Radio Frequency)電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
第1イオン伝導層108aは、第1配線105に係る金属が、第2イオン伝導層108bを堆積している間の加熱やプラズマで第2イオン伝導層108b中に拡散することを防止する役割を有する。さらに、第1イオン伝導層108aは、第1配線105が酸化され、拡散が促進されやすくなることを防止する役割がある。第1イオン伝導層108aの金属、例えばチタンやアルミニウム、もしくはその積層は、第2イオン伝導層108bの成膜中に酸化チタンや酸化アルミニウム、もしくはその積層となり、イオン伝導層の一部となる。第1イオン伝導層108aの金属の最適膜厚は合計で1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
第1イオン伝導層108aと第2イオン伝導層108bは、第1配線105、バリア絶縁膜107の開口部のテーパ面、乃至バリア絶縁膜107の各面上に形成される。第1配線105と第1イオン伝導層108aの接続部の外周部分は、少なくともバリア絶縁膜107の開口部のテーパ面上に沿って配設されている。
第1イオン伝導層108aは、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
第2電極110は、2端子スイッチ109の上部電極であり、第2イオン伝導層108bと接している。第2電極110は、第1配線105に係る金属よりもイオン化しにくく、第2イオン伝導層108bにおいて拡散、イオン伝導しにくい金属とする。例えば、ルテニウムと、第1配線105に係る金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などとの合金を使用する。ルテニウムの含有比率は10%以上80%以下が望ましい。ルテニウムに添加する金属は2種類以上としても良い。
第2電極110においてルテニウムに添加する金属は、標準ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。標準ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、第2電極110としてルテニウムと合金化することで、第1配線105に係る金属で形成された金属架橋との密着性が向上すると考えられる。
ただし、ルテニウムに添加する金属のみで第2電極110を構成すると、第1配線105に係る金属よりも標準ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。オン状態からオフ状態への遷移は金属架橋の酸化反応(溶解反応)によって進行する。第2電極110の標準ギブズエネルギーが負方向に第1配線105に係る金属よりも大きくなった場合、第1配線105に係る金属で形成された金属架橋の酸化反応よりも第2電極110の酸化反応が進行するためオフに遷移できなくなる。このため、第2電極110は標準ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
整流素子120は2端子スイッチ109がオンもしくはオフに遷移するよりも絶対値が低い電圧でオンに遷移する。オン状態は揮発的で電圧を下げるとオフに遷移する。2端子スイッチ109は整流素子120がオンに遷移しない電圧ではスイッチングすることはない。
抵抗変化層111は揮発的に抵抗が変化する絶縁膜で、金属酸化物の単層、もしくは積層で構成される。抵抗変化層111は、例えば酸化タンタル、酸化チタン、酸化ニオブおよび酸化アルミニウムの単層、もしくは積層で構成される。抵抗変化層111は、金属を成膜し、酸素プラズマに暴露することで金属酸化物を形成する。あるいは、酸素を導入したチャンバー内で金属を成膜することで金属酸化物を形成する。抵抗変化層111はタンタル、チタン、ニオブおよびアルミニウムを同チャンバー内で同時にスパッタするコスパッタ法で形成し、その後、酸素プラズマで酸化しても良い。同じく、コスパッタ法で成膜時に酸素を導入し、金属酸化膜を形成しても良い。
第3電極112は、整流素子120の上部電極であり、抵抗変化層111上に形成される。第3電極112は、抵抗変化層111以下の整流素子120の積層構造および2端子スイッチ109の積層構造を保護する役割を有する。すなわち、抵抗変化層111がプロセス中の抵抗変化層111以下の整流素子120の積層構造および2端子スイッチ109の積層構造へのダメージを抑制し、2端子スイッチ109および整流素子120のスイッチング特性を維持することができる。第3電極112には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
ハードマスク膜121は、第3電極112、抵抗変化層111、第2電極110、第2イオン伝導層108b、第1イオン伝導層108aをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜121には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜121は、保護絶縁膜113、およびバリア絶縁膜107と同一材料であることが好ましい。すなわち、2端子スイッチ109及び整流素子120の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、2端子スイッチ109及び整流素子120自身からの脱離を防ぐことができるようになる。
2端子スイッチ109及び整流素子120はハードマスク膜121をエッチングマスクとしてエッチング加工される。ルテニウムを主成分とする合金電極である第2電極110は酸素、窒素、塩素をエッチングガスとしてチャンバーに導入してエッチングを行う。エッチングガスの一つである酸素によって、第3電極112の上部と側面、及び抵抗変化層111の側面に絶縁体である酸化領域122が形成される。ここで側面とは、第3電極112や抵抗変化層111の周辺部である。
保護絶縁膜113は、2端子スイッチ109及び整流素子120にダメージを与えることなく、さらに第1イオン伝導層108a、第2イオン伝導層108b及び抵抗変化層111からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜113には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜113は、ハードマスク膜121及びバリア絶縁膜107と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜113とバリア絶縁膜107及びハードマスク膜121とが一体化して、界面の密着性が向上し、2端子スイッチ109及び整流素子120をより保護することができるようになる。
層間絶縁膜114は、保護絶縁膜113上に形成された絶縁膜である。層間絶縁膜114には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜114は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜114は、層間絶縁膜104と同一材料としてもよい。層間絶縁膜114には、プラグ117を埋め込むための下穴が形成されており、当該下穴にバリアメタル118を介してプラグ117が埋め込まれている。
層間絶縁膜115は、層間絶縁膜114上に形成された絶縁膜である。層間絶縁膜115には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜115は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜115、層間絶縁膜114と同一材料としてもよい。層間絶縁膜115には、第2配線116を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル118を介して第2配線116が埋め込まれている。
第2配線116は、層間絶縁膜115及び層間絶縁膜114に形成された配線溝にバリアメタル118を介して埋め込まれた配線である。第2配線116は、プラグ117と一体になっている。プラグ117は、層間絶縁膜114、保護絶縁膜113、及びハードマスク膜121に形成された下穴にバリアメタル118を介して埋め込まれている。プラグ117は、バリアメタル118を介して第3電極112と電気的に接続されている。第2配線116及びプラグ117には、例えば、銅を用いることができる。
バリアメタル118は、第2配線116(プラグ117を含む)に係る金属が層間絶縁膜115、114や下層へ拡散することを防止するために、第2配線116及びプラグ117の側面乃至底面を被覆するバリア性を有する導電性膜である。バリアメタル118には、例えば、第2配線116及びプラグ117が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル118は、第3電極112と同一材料であることが好ましい。例えば、バリアメタル118が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを第3電極112に用いることが好ましい。
バリア絶縁膜119は、第2配線116を含む層間絶縁膜115上に形成され、第2配線116に係る金属(例えば、銅)の酸化を防いだり、上層への第2配線116に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜119には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(エッチング加工)
図1に記載された2端子スイッチ及び整流素子のエッチング加工について、図1に従って説明する。
第2電極110に使用される合金を構成する材料の一つであるルテニウムの一般的なエッチングガスは酸素であるが、添加金属であるタンタルやチタンに対しては酸化タンタルや酸化チタンを形成するためエッチング速度が遅く、エッチングが困難である。一方、チタンやタンタルのエッチングガスである塩素系(Cl、BCl)やフッ素系(CF、CHF)では第2電極110は加工可能であるが、バリア絶縁膜107に対するエッチング速度が速いため、スイッチ素子加工後の配線層の露出が懸念される。
図2は、本実施形態の比較例として、塩素系であるCl 200sccm及びBCl 100sccmと、窒素160sccmをチャンバーに導入してエッチングを行った場合の上面からの走査型電子顕微鏡像(Scanning Electron Microscope像:以降SEM像)を示す。この時のソースパワー200W、バイアスパワーは800W、チャンバー内圧力は10mTorrであった。図2では、バリア絶縁膜107下に配置されている第1配線105が一部露出している。この状態になると保護絶縁膜113及び層間絶縁膜114中に第1配線105を構成している銅が拡散し、近接するプラグ117同志の間でのリーク電流が増大してしまう。
ルテニウムを主成分とする合金電極を加工し、かつ、バリア絶縁膜とのエッチング速度選択比を確保するためには、酸素、塩素、窒素をエッチングガスに用いる。塩素系と窒素のエッチングガスでは、バリア絶縁膜107の材料である炭窒化シリコン膜のエッチング速度は、第2電極110の材料であるルテニウム75%とタンタル25%の合金のエッチング速度の12.8倍であった。それに対して、酸素、塩素、窒素のエッチングガスでは最低0.94倍まで減少した。
図3は、本実施形態として、酸素100sccm、塩素50sccm、窒素50sccmをチャンバーに導入してエッチングを行った場合の上面からのSEM像を示す。この時のソースパワー900W、バイアスパワーは900W、チャンバー内圧力は4mTorrであった。バリア絶縁膜107下に配置されている第1配線105が露出することなく、2端子スイッチ素子109および整流素子120が加工できている。
さらに、酸素を導入することによって、ハードマスク膜121がエッチング中に縮退することで露出した第3電極112の上面と、第3電極112の側面および抵抗変化層111の側面に付着したエッチング生成物が酸化する。このため、第3電極112と第2電極110間が金属由来のエッチング生成物の再付着によって短絡してしまう故障を防ぐことができる。
図4に、ソースパワー900W、バイアスパワー160W、チャンバー内圧力4mTorr時のルテニウム75%とタンタル25%の合金のエッチング速度と、炭窒化シリコンと合金のエッチング速度比とを、全体ガス流量に対する酸素流量の割合に対して示す。エッチング速度比は酸素の割合に対して減少した。一方、合金電極のエッチング速度は酸素流量の割合が33%までは減少しているが、酸素流量の割合が50%では増加している。この傾向から、酸素流量は50%程度が良いことがわかる。
図5に、ソースパワー900W、バイアスパワー900W、チャンバー内圧力4mTorr時のルテニウム75%とタンタル25%の合金のエッチング速度と、炭窒化シリコンと合金のエッチング速度比とを、全体ガス流量に対する酸素流量の割合に対して示す。図3の結果と比べて、バイアスパワーを大きくしたため合金電極のエッチング速度が増加している。これは、バイアスパワーを大きくしたことで、エッチング対象物に対するエッチングガスのイオン入射量が増加したためである。図5から、全体ガス流量に対する酸素流量の割合が50%を超えると、酸素流量の割合に従って合金のエッチング速度が増加し、炭窒化シリコンに対する合金のエッチング速度比が減少する。
塩素は合金電極のタンタルやチタンなどの卑金属成分の分解に用いられるが、多すぎると炭窒化シリコンのエッチング速度が速くなる。酸素はルテニウムの分解とエッチング生成物の排出を促す。窒素はエッチングガス全体を希釈し、窒化物であるバリア絶縁膜のエッチング速度の抑制を役割とするが、多すぎると合金電極のエッチング速度が落ちる。図4および図5の結果から、エッチングガスの塩素:窒素:酸素の比率は、15から25%:15%から25%:50%から70%であることが望ましい。
第2イオン伝導層108bと第1イオン伝導層108aも第2電極110のエッチング時に加工される。
(スイッチング動作)
図1に記載された2端子スイッチの動作について、図6及び図7に従って説明する。図6は、本実施形態に係る2端子スイッチと整流素子のスイッチ特性を模式的に表わしている。
第1配線601に正の電圧を印加し、第3電極606を接地する。印加した電圧は2端子スイッチと整流素子にそれぞれの抵抗値に従って分配されて印加される。印加電圧を正方向に増加させていくと、図7におけるVdioにて整流素子が揮発的なオン状態に遷移する。Vdioよりも高電圧側では2端子スイッチに電圧の大部分が印加され、第1配線601より電気化学反応によってイオン化した銅が第1イオン伝導層602及び第2イオン伝導層603中をマイグレートし、第2電極604で電子を受け取ることによって銅として析出し始める。析出した銅が金属架橋608となって第1配線601と第2電極604を接続するとVsetにてオン状態に遷移する。Vsetより電圧を0に戻していくと、整流素子の電流−電圧特性に従った電流カーブが観測される。
一方、第1配線601を接地し、第3電極606に正の電圧を印加する、すなわち、第1配線601に負方向に印加電圧を増加すると、整流素子の電流−電圧特性に従った電流カーブが観測される。負電圧が印加されると金属架橋608の溶解反応が進行し、Vresetで第1配線601と第2電極604を接続していた金属架橋608が消滅しオフに遷移する。この時、金属架橋608を構成していた銅は第1配線601に回収される。
(製造方法)
次に、本実施形態に係るスイッチング素子を有する半導体装置の製造方法について図面を用いて説明する。図8A〜図8Lは、本実施形態に係るスイッチング素子を有する半導体装置の製造方法を模式的に示した工程断面図である。
[工程1](図8A)
半導体基板801(例えば、半導体素子が形成された基板)上に層間絶縁膜802(例えば、酸化シリコン膜、膜厚300nm)を堆積する。その後、層間絶縁膜802にバリア絶縁膜803(例えば、窒化シリコン膜、膜厚30nm)を堆積する。その後、バリア絶縁膜803上に層間絶縁膜804(例えば、SiCHO膜、膜厚150nmと酸化シリコン膜、膜厚100nmの積層)を堆積する。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜804及びバリア絶縁膜803に配線溝を形成する。その後、当該配線溝にバリアメタル806(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線805(例えば、銅)を埋め込む。
層間絶縁膜802、804は、プラズマCVD法によって形成することができる。第1配線805は、例えば、PVD(Physical Vapor Deposition)法によってバリアメタル806(例えば、窒化タンタル/タンタルの積層膜)を形成し、PVD法による銅シードの形成後、電解めっき法によって銅を配線溝内に埋設する。その後、200℃以上の温度で熱処理処理し、CMP(Chemical Mechanical Polishing)法によって配線溝内以外の余剰の銅を除去することで形成することができる。
このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、CMP法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。CMP法では、溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線(ダマシン配線)を形成したり、層間絶縁膜を研磨することで平坦化を行う。
[工程2](図8B)
第1配線805を含む層間絶縁膜804上にバリア絶縁膜807(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜807は、プラズマCVD法によって形成することができる。バリア絶縁膜807の膜厚は、10nm〜50nm程度であることが好ましい。
[工程3](図8C)
バリア絶縁膜807上にハードマスク膜808(例えば、酸化シリコン膜、膜厚40nm)を形成する。このとき、ハードマスク膜808は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜807とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜808には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
[工程4](図8D)
ハードマスク膜808上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜808に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜807の上面で停止している必要はなく、バリア絶縁膜807の内部にまで到達していてもよい。
[工程5](図8E)
ハードマスク膜808をマスクとして、ハードマスク膜808の開口部から露出するバリア絶縁膜807をエッチバック(ドライエッチング)することにより、バリア絶縁膜807に開口部を形成し、バリア絶縁膜807の開口部から第1配線805を露出させる。バリア絶縁膜807のエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜807の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
ハードマスク膜808は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜807の開口部の形状は円形とし、円の直径は30nmから500nmとすることができる。非反応性ガスを用いたRF(Radio Frequency;高周波)エッチングによって、第1配線805の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
[工程6](図8F)
第1配線805を含むバリア絶縁膜807上に0.5nm以下のチタンとアルミニウムをこの順に堆積する。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、第2イオン伝導層809bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
チタンおよびアルミニウムは第2イオン伝導層809bの形成中に酸素を含むSIOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで第1イオン伝導層809aとなり、第2イオン伝導層809bの一部となる。バリア絶縁膜807の開口部は有機剥離処理によって水分などが付着しているため、第1イオン伝導層809aの堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
[工程7](図8G)
第2イオン伝導層809b上に第2電極810として、ルテニウムとタンタルの合金を5nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとタンタルターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際のルテニウムターゲットへの印加パワーを150W、タンタルターゲットへの印加パワーを50Wとすることで、ルテニウムの含有率を75%とする。
また、第2電極810の上に揮発的に抵抗が変化する抵抗変化層811(例えば酸化タンタル、膜厚5nm)を成膜し、さらに第3電極812(例えば、タンタル、膜厚25nm)を形成する。抵抗変化層811は金属酸化物で形成されるが、金属をスパッタリングし、酸素プラズマに暴露して酸化するプラズマ酸化法と、スパッタリング中に酸素を導入するリアクティブスパッタ法のどちらの方法を用いて形成しても良い。
[工程8](図8H)
第3電極812上にハードマスク膜813(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜814(例えば、酸化シリコン膜、膜厚100nm)をこの順に積層する。ハードマスク膜813及びハードマスク膜814は、プラズマCVD法を用いて成膜することができる。ハードマスク膜813及びハードマスク膜814は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。
また、ハードマスク膜813及びハードマスク膜814とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜813を炭窒化シリコン膜とし、ハードマスク膜814を酸化シリコン膜とすることができる。このとき、ハードマスク膜813は、後述する保護絶縁膜、およびバリア絶縁膜と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。
[工程9](図8I)
ハードマスク膜814上に2端子スイッチおよび整流素子をパターニングするためのフォトレジスト(図示せず)を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜813が表れるまでハードマスク膜814をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
[工程10](図8J)
ハードマスク膜814をマスクとして、ハードマスク膜813、第3電極812、抵抗変化層811、第2電極810、第2イオン伝導層809b、第1イオン伝導層809aを連続的にドライエッチングする。このとき、ハードマスク膜814は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、第3電極812がタンタル、抵抗変化層811が酸化タンタルの場合には塩素系のRIE(Reactive Ion Etching)で加工することができる。第2電極810がルテニウムとタンタルの合金の場合には塩素、窒素、酸素の混合ガスで加工することが望ましく、例えば塩素:窒素:酸素の比率を、25%:25%:50%とする。
また、第2電極810以下の第2イオン伝導層809bと第1イオン伝導層809aも第2電極と同じガスでエッチング可能となる。この結果、下面のバリア絶縁膜807上でドライエッチングを停止させることができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工することができる。
また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。また、第2電極810以下のエッチング時の酸素によって、ハードマスク膜813が縮退して露出した第3電極812の上面の一部と側面、抵抗変化層811の側面に付着した金属由来のエッチング生成物が酸化され、酸化領域815となる。
[工程11](図8K)
ハードマスク膜813、第3電極812、抵抗変化層811、第2電極810、第2イオン伝導層809b、第1イオン伝導層809a、及びバリア絶縁膜807上に保護絶縁膜816(例えば、窒化シリコン膜、又は炭窒化シリコン膜、20nm)を堆積する。保護絶縁膜816は、プラズマCVD法によって成膜することができる。成膜前には反応室内で減圧下に維持する必要があり、このとき第2イオン伝導層809b、及び第1イオン伝導層809aの側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。これを抑制するためには、保護絶縁膜816の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
[工程12](図8L)
保護絶縁膜816上に、層間絶縁膜817(例えば、酸化シリコン膜)、層間絶縁膜818(例えば、SiCHO膜、膜厚150nmと、酸化シリコン膜、膜厚150nmの積層)をこの順に堆積する。その後、プラグ820用の下穴を形成した後、第2配線819用の配線溝を形成する。その後、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル821(例えば、窒化タンタル/タンタル)を介して第2配線819(例えば、銅)及びプラグ820(例えば、銅)を同時に形成する。その後、第2配線819を含む層間絶縁膜818上にバリア絶縁膜822(例えば、窒化シリコン膜)を堆積する。
第2配線819の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル821と第3電極812を同一材料とすることでプラグ820と第3電極812の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜817及び層間絶縁膜818はプラズマCVD法で形成することができる。2端子スイッチと整流素子によって形成される段差を解消するため、層間絶縁膜817を厚く堆積し、CMPによって層間絶縁膜817を削り込んで平坦化し、層間絶縁膜817を所望の膜厚(例えば110nm)としてもよい。
本実施形態によれば、金属架橋を用いたスイッチング素子に積層したMIM構造の整流素子の短絡が防止される。さらに、バリア絶縁膜のエッチングが抑制されることでCu配線の露出が防止される。これらにより、動作安定性に優れ製造歩留りの高いスイッチング素子とその製造方法および半導体装置とその製造方法が実現する。
すなわち、本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
(第2の実施形態)
図9は、本発明の第2の実施形態の3端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。半導体基板901上の多層配線層の内部に3端子スイッチ914を有する。
多層配線層は、半導体基板901上にて、層間絶縁膜902、バリア絶縁膜903、層間絶縁膜904、バリア絶縁膜907、保護絶縁膜913、層間絶縁膜916、層間絶縁膜917、及びバリア絶縁膜921の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜904及びバリア絶縁膜903に形成された配線溝にバリアメタルA906a及びバリアメタルB906bを介して第1配線A905a及び第1配線B905bが埋め込まれている。多層配線層は、層間絶縁膜916および層間絶縁膜917に形成された配線溝に第2配線919が埋め込まれている。さらに、層間絶縁膜916、保護絶縁膜913、及びハードマスク膜912に形成された下穴にプラグ918が埋め込まれている。第2配線919とプラグ918は一体となっている。第2配線919及びプラグ918の側面乃至底面はバリアメタル920によって覆われている。
バリア絶縁膜907に形成された開口部にて、第1電極となる第1配線A905aと第1配線B905b、バリア絶縁膜907の開口部の壁面、乃至バリア絶縁膜907上に、第1イオン伝導層909a、第2イオン伝導層909b、第2電極910が形成されている。第1イオン伝導層909a、第2イオン伝導層909b、第2電極910は3端子スイッチ914を形成する。第2電極910上に抵抗変化層908と第3電極911を積層した整流素子915が形成されている。第3電極911上にハードマスク膜912が形成されている。第1イオン伝導層909a、第2イオン伝導層909b、第2電極910、抵抗変化層908、第3電極911、及びハードマスク膜912の積層体の上面乃至側面は、保護絶縁膜913で覆われている。
第1配線A905a及び第1配線B905bを3端子スイッチ914の第1電極とすることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2枚のフォトマスクを追加するだけで、3端子スイッチを搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。
3端子スイッチ914は、バリア絶縁膜907に形成された開口部の領域にて第1イオン伝導層909aと、第1配線A905a及び第1配線B905bが接しており、第2イオン伝導層909bと第2電極910が接している。
整流素子915は、第2電極910上に抵抗変化層908が接しており、さらに第3電極911が抵抗変化層908上に接している。
第3電極911上にてプラグ918と第3電極911とがバリアメタル920を介して電気的に接続されている。3端子スイッチ914は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。例えば、第1イオン伝導層909aおよび第2イオン伝導層中909bへの第1配線A905a及び第1配線B905bに係る金属の電界拡散を利用してオン/オフの制御を行い、オン状態及びオフ状態は不揮発に保たれる。整流素子915は電圧印加によってオン/オフの制御を行い、3端子スイッチ914よりも絶対値の低い電圧でオンに遷移する。この場合のオン状態は揮発的な挙動を示す。
半導体基板901は、半導体素子が形成された基板である。半導体基板101には、例えば、シリコン基板、単結晶基板、SOI基板、TFT基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜902は、半導体基板901上に形成された絶縁膜である。層間絶縁膜902には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜902は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜903は、層間絶縁膜902、904間に介在したバリア性を有する絶縁膜である。バリア絶縁膜903は、第1配線A905a及び第1配線B905b用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜903には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜903には、第1配線A905a及び第1配線B905bを埋め込むための配線溝が形成されており、当該配線溝にバリアメタルA906a及びバリアメタルB906bを介して第1配線A905a及び第1配線B905bが埋め込まれている。バリア絶縁膜903は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜904は、バリア絶縁膜903上に形成された絶縁膜である。層間絶縁膜904には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜904は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜904には、第1配線A905a及び第1配線B905bを埋め込むための配線溝が形成されている。当該配線溝には、バリアメタルA906a及びバリアメタルB906bを介して第1配線A905a及び第1配線B905bが埋め込まれている。
第1配線A905a及び第1配線B905bは、層間絶縁膜904及びバリア絶縁膜903に形成された配線溝にバリアメタルA906a及びバリアメタルB906bを介して埋め込まれた配線である。第1配線A905a及び第1配線B905bは、3端子スイッチ914の第1電極を兼ね、第1イオン伝導層909aと接している。第2イオン伝導層909bの下面は第1イオン伝導層909aに接しており、上面は第2電極910に接している。第1配線A905a及び第1配線B905bには、第1イオン伝導層909aと第2イオン伝導層909bにおいて拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線A905a及び第1配線B905bは、アルミニウムと合金化されていてもよい。
バリアメタルA906a及びバリアメタルB906bは、第1配線A905a及び第1配線B905bに係る金属が層間絶縁膜904や下層へ拡散することを防止するために、配線の側面乃至底面を被覆するバリア性を有する導電性膜である。バリアメタルA906a及びバリアメタルB906bには、例えば、第1配線A905a及び第1配線B905bが銅を主成分とする金属元素からなる場合には、高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。高融点金属やその窒化物としては、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンなどを用いることができる。
バリア絶縁膜907は、第1配線A905a及び第1配線B905bを含む層間絶縁膜904上に形成され、第1配線A905a及び第1配線B905bに係る金属(例えば、銅)の酸化を防ぐ。また、バリア絶縁膜907は、層間絶縁膜916中への第1配線A905a及び第1配線B905bに係る金属の拡散を防ぐ。また、バリア絶縁膜907は、第1イオン伝導層909a、第2イオン伝導層909b、第2電極910、抵抗変化層908、及び第3電極911の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜907には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜907は、保護絶縁膜913及びハードマスク膜912と同一材料であることが好ましい。
第1イオン伝導層909a及び第2イオン伝導層909bは、抵抗が不揮発的に変化する膜である。
第1イオン伝導層909a及び第2イオン伝導層909bには、第1配線A905a及び第1配線B905b(第1電極)に係る金属の作用(拡散、イオン伝導など)により抵抗が変化する材料を用いることができる。3端子スイッチ914の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられる。
第2イオン伝導層909bはプラズマCVD法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
第1イオン伝導層909aは、第1配線A905a及び第1配線B905bに係る金属が、第2イオン伝導層909bを堆積している間の加熱やプラズマで第2イオン伝導層909b中に拡散することを防止する役割がある。さらに、第1配線A905a及び第1配線B905bが酸化され、拡散が促進されやすくなることを防止する役割がある。第1イオン伝導層909aの金属、例えばチタンやアルミニウム、もしくはその積層は、第2イオン伝導層909bの成膜中に酸化チタンや酸化アルミニウム、もしくはその積層となり、イオン伝導層の一部となる。第1イオン伝導層909aの金属の最適膜厚は合計で1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
第1イオン伝導層909aと第2イオン伝導層909bは、第1配線A905a及び第1配線B905b、バリア絶縁膜907の開口部のテーパ面、乃至バリア絶縁膜907上に形成されている。第1イオン伝導層909aは、第1配線A905a及び第1配線B905bと第1イオン伝導層909aの接続部の外周部分が少なくともバリア絶縁膜907の開口部のテーパ面上に沿って配設されている。
第1イオン伝導層909aは、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
第2電極910は、3端子スイッチ914の上部電極であり、第2イオン伝導層909bと接している。第2電極910には、第1配線A905a及び第1配線B905bに係る金属よりもイオン化しにくく、第2イオン伝導層909bにおいて拡散、イオン伝導しにくい金属を使用する。例えば、ルテニウムと、第1配線A905a及び第1配線B905bに係る金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などとの合金を使用する。ルテニウムの含有比率は10%以上80%以下が望ましい。ルテニウムに添加する金属は2種類以上としても良い。
第2電極910においてルテニウムに添加する金属は、標準ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。標準ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、第2電極910としてルテニウムと合金化することで、第1配線A905a及び第1配線B905bに係る金属で形成された金属架橋との密着性が向上すると考えられる。
ただし、添加金属のみで第2電極910を構成すると、第1配線A905a及び第1配線B905bに係る金属よりも標準ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。オン状態からオフ状態への遷移は金属架橋の酸化反応(溶解反応)によって進行する。第2電極910の標準ギブズエネルギーが負方向に第1配線A905a及び第1配線B905bに係る金属よりも大きくなった場合、これらに係る金属で形成された金属架橋の酸化反応よりも第2電極910の酸化反応が進行するためオフに遷移できなくなる。このため、第2電極910は標準ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
整流素子915は3端子スイッチ914がオンもしくはオフに遷移するよりも絶対値が低い電圧でオンに遷移する。オン状態は揮発的で電圧を下げるとオフに遷移する。3端子スイッチ914は整流素子915がオンに遷移しない電圧ではスイッチングすることはない。
抵抗変化層908は揮発的に抵抗が変化する絶縁膜で、金属酸化物の単層、もしくは積層で構成される。抵抗変化層908は例えば酸化タンタル、酸化チタン、酸化ニオブおよび酸化アルミニウムの単層、もしくは積層で構成される。抵抗変化層908は金属を成膜し、酸素プラズマに暴露することで金属酸化物を形成したり、酸素を導入したチャンバー内で金属を成膜することで金属酸化物を形成する。抵抗変化層908はタンタル、チタン、ニオブおよびアルミニウムを同チャンバー内で同時にスパッタするコスパッタ法で形成して、その後、酸素プラズマで酸化しても良い。同じく、コスパッタ法で成膜時に酸素を導入し金属酸化膜を形成しても良い。
第3電極911は、整流素子915の上部電極であり、抵抗変化層908上に形成されている。第3電極911は、抵抗変化層908以下の整流素子915の積層構造および3端子スイッチ914の積層構造を保護する役割を有する。すなわち、抵抗変化層908がプロセス中の抵抗変化層908以下の整流素子915の積層構造および3端子スイッチ914の積層構造へのダメージを抑制し、3端子スイッチ914および整流素子911のスイッチング特性を維持することができる。第3電極911には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
ハードマスク膜912は、第3電極911、抵抗変化層908、第2電極910、第2イオン伝導層909b、第1イオン伝導層909aをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜912には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜912は、保護絶縁膜913、およびバリア絶縁膜907と同一材料であることが好ましい。すなわち、3端子スイッチ914及び整流素子915の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、3端子スイッチ914及び整流素子915自身からの脱離を防ぐことができるようになる。
3端子スイッチ914及び整流素子915はハードマスク膜912をエッチングマスクとしてエッチング加工される。ルテニウムを主成分とする合金電極である第2電極910は酸素、窒素、塩素をエッチングガスとしてチャンバーに導入してエッチングを行う。エッチングガスの一つである酸素によって、第3電極911の上部と側面、及び抵抗変化層908の側面に絶縁体である酸化領域922が形成されている。ここで側面とは、第3電極911及び抵抗変化層908の周辺部である。
保護絶縁膜913は、3端子スイッチ914及び整流素子915にダメージを与えることなく、さらに第1イオン伝導層909a、第2イオン伝導層909b及び抵抗変化層908からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜913には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜913は、ハードマスク膜912及びバリア絶縁膜907と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜913とバリア絶縁膜907及びハードマスク膜912とが一体化して、界面の密着性が向上し、3端子スイッチ914及び整流素子915をより保護することができるようになる。
層間絶縁膜916は、保護絶縁膜913上に形成された絶縁膜である。層間絶縁膜916には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜916は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜916は、層間絶縁膜904と同一材料としてもよい。層間絶縁膜916には、プラグ918を埋め込むための下穴が形成されており、当該下穴にバリアメタル920を介してプラグ918が埋め込まれている。
層間絶縁膜917は、層間絶縁膜916上に形成された絶縁膜である。層間絶縁膜917には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜917は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜917は、層間絶縁膜916と同一材料としてもよい。層間絶縁膜917には、第2配線919を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル920を介して第2配線919が埋め込まれている。
第2配線919は、層間絶縁膜917及び層間絶縁膜916に形成された配線溝にバリアメタル920を介して埋め込まれた配線である。第2配線919は、プラグ918と一体になっている。プラグ918は、層間絶縁膜916、保護絶縁膜913、及びハードマスク膜912に形成された下穴にバリアメタル920を介して埋め込まれている。プラグ918は、バリアメタル920を介して第3電極911と電気的に接続されている。第2配線919及びプラグ918には、例えば、銅を用いることができる。
バリアメタル920は、第2配線919(プラグ918を含む)に係る金属が層間絶縁膜916、917や下層へ拡散することを防止するために、第2配線919及びプラグ918の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル920には、例えば、第2配線919及びプラグ918が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル920は、第3電極911と同一材料であることが好ましい。例えば、バリアメタル920が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを第3電極911に用いることが好ましい。
バリア絶縁膜921は、第2配線919を含む層間絶縁膜917上に形成され、第2配線919に係る金属(例えば、銅)の酸化を防いだり、上層への第2配線919に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜921には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(エッチング加工)
本実施形態の図9に記載された3端子スイッチ及び整流素子のエッチング加工について説明する。図9に記載された3端子スイッチ及び整流素子は、第1の実施形態のエッチング加工に記載の方法と同様の方法でエッチング加工される。
(スイッチング動作)
本実施形態の図9に記載された3端子スイッチの動作について、図6を用いて説明する。本実施形態の図9に記載された3端子スイッチは、第1の実施形態の図6の第2電極604、抵抗変化層605及び第3電極606が共通化された、二つの2端子スイッチで構成される。そのため、2端子スイッチ一つずつの動作は第1の実施形態のスイッチング動作に記載されている動作方法と同様である。一つの2端子スイッチを動作させている間、もう一つの2端子素子の第1配線601はフローティングとなっている。
整流素子を搭載しない場合は、動作させる2端子スイッチを選択する選択トランジスタが必要だが、整流素子を搭載することによって動作させていない2端子スイッチへ電圧がかかり難くなるため、選択トランジスタが必要なくなる。
(製造方法)
次に、本実施形態に係るスイッチング素子を有する半導体装置の製造方法について図面を用いて説明する。図10A〜図10Lは、本実施形態に係るスイッチング素子を有する半導体装置の製造方法を模式的に示した工程断面図である。
[工程1](図10A)
半導体基板1001(例えば、半導体素子が形成された基板)上に層間絶縁膜1002(例えば、酸化シリコン膜、膜厚300nm)を堆積する。その後、層間絶縁膜1002にバリア絶縁膜1003(例えば、窒化シリコン膜、膜厚30nm)を堆積する。その後、バリア絶縁膜1003上に層間絶縁膜1004(例えば、SiCHO膜、膜厚150nmと酸化シリコン膜、膜厚100nmの積層)を堆積する。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜1004及びバリア絶縁膜1003に配線溝を形成する。その後、当該配線溝にバリアメタルA1006a及びバリアメタルB1006b(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線A1005a及び第1配線B1005b(例えば、銅)を埋め込む。
層間絶縁膜1002、1004は、プラズマCVD法によって形成することができる。第1配線A1005a及び第1配線B1005bは、例えば、PVD法によってバリアメタルA1006a及びバリアメタルB1006b(例えば、窒化タンタル/タンタルの積層膜)を形成し、PVD法による銅シードを形成する。その後、電解めっき法によって銅を配線溝内に埋設し、200℃以上の温度で熱処理処理後、CMP法によって配線溝内以外の余剰の銅を除去することで形成することができる。
[工程2](図10B)
第1配線A1005a及び第1配線B1005bを含む層間絶縁膜1004上にバリア絶縁膜1007(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜1007は、プラズマCVD法によって形成することができる。バリア絶縁膜1007の膜厚は、10nm〜50nm程度であることが好ましい。
[工程3](図10C)
バリア絶縁膜1007上にハードマスク膜1008(例えば、酸化シリコン膜、膜厚40nm)を形成する。このとき、ハードマスク膜1008は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜1007とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜1008には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
[工程4](図10D)
ハードマスク膜1008上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜1008に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜1007の上面で停止している必要はなく、バリア絶縁膜1007の内部にまで到達していてもよい。
[工程5](図10E)
ハードマスク膜1008をマスクとして、ハードマスク膜1008の開口部から露出するバリア絶縁膜1007をエッチバック(ドライエッチング)することにより、バリア絶縁膜1007に開口部を形成する。バリア絶縁膜1007の開口部から第1配線A1005a及び第1配線B1005bを露出させる。バリア絶縁膜1007をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜1007の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
ハードマスク膜1008は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜1007の開口部の形状は円形とし、円の直径は100nmから500nmとすることができる。非反応性ガスを用いたRFエッチングによって、第1配線A1005a及び第1配線B1005bの表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
[工程6](図10F)
第1配線A1005a及び第1配線B1005bを含むバリア絶縁膜1007上に0.5nm以下のチタンとアルミニウムをこの順に堆積する。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、第2イオン伝導層1009bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
チタンおよびアルミニウムは第2イオン伝導層1009bの形成中に酸素を含むSIOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで第1イオン伝導層1009aとなり、第2イオン伝導層1009bの一部となる。バリア絶縁膜1007の開口部は有機剥離処理によって水分などが付着しているため、第1イオン伝導層1009aの堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
[工程7](図10G)
第2イオン伝導層1009b上に第2電極1010として、ルテニウムとタンタルの合金を5nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとタンタルターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際のルテニウムターゲットへの印加パワーを150W、タンタルターゲットへの印加パワーを50Wとすることで、ルテニウムの含有率を75%とする。
また、第2電極1010の上に揮発的に抵抗が変化する抵抗変化層1011(例えば酸化タンタル、膜厚5nm)を成膜し、さらに第3電極1012(例えば、タンタル、膜厚25nm)を形成する。抵抗変化層1011は金属酸化物で形成されるが、金属をスパッタリングし、酸素プラズマに暴露して酸化するプラズマ酸化法と、スパッタリング中に酸素を導入するリアクティブスパッタ法のどちらの方法を用いて形成しても良い。
[工程8](図10H)
第3電極1012上にハードマスク膜1013(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜1014(例えば、酸化シリコン膜、膜厚100nm)をこの順に積層する。ハードマスク膜1013及びハードマスク膜1014は、プラズマCVD法を用いて成膜することができる。ハードマスク膜1013及びハードマスク膜1014は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。
また、ハードマスク膜1013及びハードマスク膜1014とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜1013を炭窒化シリコン膜とし、ハードマスク膜1014を酸化シリコン膜とすることができる。このとき、ハードマスク膜1013は、後述する保護絶縁膜、およびバリア絶縁膜と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。
[工程9](図10I)
ハードマスク膜1014上に3端子スイッチおよび整流素子をパターニングするためのフォトレジスト(図示せず)を形成し、当該フォトレジストをマスクとして、ハードマスク膜1013が表れるまでハードマスク膜1014をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
[工程10](図10J)
ハードマスク膜1014をマスクとして、ハードマスク膜1013、第3電極1012、抵抗変化層1011、第2電極1010、第2イオン伝導層1009b、第1イオン伝導層1009aを連続的にドライエッチングする。このとき、ハードマスク膜1014は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、第3電極1012がタンタル、抵抗変化層1011が酸化タンタルの場合には塩素系のRIEで加工することができる。第2電極1010がルテニウムとタンタルの合金の場合には塩素、窒素、酸素の混合ガスで加工することが望ましく、例えば塩素:窒素:酸素の比率を、25%:25%:50%とする。
また、第2電極1010以下の第2イオン伝導層1009bと第1イオン伝導層1009aも第2電極と同じガスでエッチング可能となる。この結果、下面のバリア絶縁膜1007上でドライエッチングを停止させることができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工することができる。
また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。また、第2電極1010以下のエッチング時の酸素によって、ハードマスク膜1013が縮退して露出した第3電極1012の上面の一部と側面、抵抗変化層1011の側面に付着した金属由来のエッチング生成物が酸化され、酸化領域1015となる。
[工程11](図10K)
ハードマスク膜1013、第3電極1012、バリア絶縁膜1007上に保護絶縁膜1016(例えば、窒化シリコン膜、又は炭窒化シリコン膜、20nm)を堆積する。保護絶縁膜1016は、プラズマCVD法によって形成することができる。成膜前には反応室内で減圧化に維持する必要があり、このとき第2イオン伝導層1009b、及び第1イオン伝導層1009aの側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜1016の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
[工程12](図10L)
保護絶縁膜1016上に、層間絶縁膜1017(例えば、酸化シリコン膜)、層間絶縁膜1018(例えば、SiCHO膜、膜厚150nmと、酸化シリコン膜、膜厚150nmの積層)をこの順に堆積する。その後、プラグ1020用の下穴を形成した後、第2配線1019用の配線溝を形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル1021(例えば、窒化タンタル/タンタル)を介して第2配線1019(例えば、銅)及びプラグ1020(例えば、銅)を同時に形成する。その後、第2配線1019を含む層間絶縁膜1018上にバリア絶縁膜1022(例えば、窒化シリコン膜)を堆積する。
第2配線1019の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル1021と第3電極1012を同一材料とすることでプラグ1020と第3電極1012の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜1017及び層間絶縁膜1018はプラズマCVD法で形成することができる。2端子スイッチと整流素子によって形成される段差を解消するため、層間絶縁膜1017を厚く堆積し、CMPによって層間絶縁膜1017を削り込んで平坦化し、層間絶縁膜1017を所望の膜厚(例えば110nm)としてもよい。
本実施形態によれば、金属架橋を用いたスイッチング素子に積層したMIM構造の整流素子の短絡が防止される。さらに、バリア絶縁膜のエッチングが抑制されることでCu配線の露出が防止される。これらにより、動作安定性に優れ製造歩留りの高いスイッチング素子とその製造方法および半導体装置とその製造方法が実現する。
すなわち、本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
(第3の実施形態)
図11は、本発明の第3の実施形態の2端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。半導体基板1101上の多層配線層の内部に2端子スイッチ1109を有する。
多層配線層は半導体基板1101上にて、層間絶縁膜1102、バリア絶縁膜1103、層間絶縁膜1104、バリア絶縁膜1107、保護絶縁膜1113、層間絶縁膜1114、層間絶縁膜1115、及びバリア絶縁膜1119の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜1104及びバリア絶縁膜1103に形成された配線溝にバリアメタル1106を介して第1配線1105が埋め込まれている。多層配線層は、層間絶縁膜1115および層間絶縁膜1114に形成された配線溝に第2配線1116が埋め込まれている。さらに、層間絶縁膜1114、保護絶縁膜1113、及びハードマスク膜1111に形成された下穴にプラグ1117が埋め込まれている。さらに、第2配線1116とプラグ1117が一体となっている。第2配線及びプラグ1117の側面乃至底面がバリアメタル1118によって覆われている。
バリア絶縁膜1107の開口部にて、第1配線1105、バリア絶縁膜1107の開口部の壁面、乃至バリア絶縁膜1107上に、第1イオン伝導層1108a、第2イオン伝導層1108b、下部第2電極1110、上部第2電極1112が形成されている。第1イオン伝導層1108a、第2イオン伝導層1108b、下部第2電極1110、上部第2電極1112はこの順に積層した2端子スイッチ1109である。上部第2電極1112上にハードマスク膜1111が形成されている。第1イオン伝導層1108a、第2イオン伝導層1108b、下部第2電極1110、上部第2電極1112、及びハードマスク膜1111の積層体の上面乃至側面は保護絶縁膜1113で覆われている。
第1配線1105を2端子スイッチ1109の第1電極とすることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2枚のフォトマスクを追加するだけで、2端子スイッチを搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。
2端子スイッチ1109は、バリア絶縁膜1107に形成された開口部の領域にて第1イオン伝導層1108aと第1配線1105が接しており、第2イオン伝導層1108bと下部第2電極1110が接している。
上部第2電極1112上にてプラグ1117と上部第2電極1112とがバリアメタル1118を介して電気的に接続されている。2端子スイッチ1109は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。例えば、第1イオン伝導層1108aおよび第2イオン伝導層中1108bへの第1配線1105に係る金属の電界拡散を利用してオン/オフの制御を行い、オン状態及びオフ状態は不揮発に保たれる。
半導体基板1101は、半導体素子が形成された基板である。半導体基板1101には、例えば、シリコン基板、単結晶基板、SOI基板、TFT基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜1102は、半導体基板1101上に形成された絶縁膜である。層間絶縁膜1102には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜1102は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜1103は、層間絶縁膜1102、1104間に介在したバリア性を有する絶縁膜である。バリア絶縁膜1103は、第1配線1105用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜1103には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜1103には、第1配線1105を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル1106を介して第1配線1105が埋め込まれている。バリア絶縁膜1103は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜1104は、バリア絶縁膜1103上に形成された絶縁膜である。層間絶縁膜1104には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜1104は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1104には、第1配線1105を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル1106を介して第1配線1105が埋め込まれている。
第1配線1105は、層間絶縁膜1104及びバリア絶縁膜1103に形成された配線溝にバリアメタル1106を介して埋め込まれた配線である。第1配線1105は、2端子スイッチ1109の第1電極を兼ね、第1イオン伝導層1108aと直接接している。第2イオン伝導層1108bの下面は第1イオン伝導層1108aに直接接しており、上面は下部第2電極1110に直接接している。第1配線1105には、第1イオン伝導層1108aと第2イオン伝導層1108bにおいて拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線1105は、アルミニウムと合金化されていてもよい。
バリアメタル1106は、第1配線1105に係る金属が層間絶縁膜1104や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル1106には、例えば、第1配線1105が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
バリア絶縁膜1107は、第1配線1105を含む層間絶縁膜1104上に形成され、第1配線1105に係る金属(例えば、銅)の酸化を防ぐ。また、層間絶縁膜1114中への第1配線1105に係る金属の拡散を防ぐ。また、第1イオン伝導層1108a、第2イオン伝導層1108b、下部第2電極1110、及び上部第2電極1112の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜1107には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜1107は、保護絶縁膜1113及びハードマスク膜1111と同一材料であることが好ましい。
第1イオン伝導層1108a、及び第2イオン伝導層1108bは、抵抗が不揮発的に変化する膜である。第1配線1105(第1電極)に係る金属の作用(拡散、イオン伝導など)により抵抗が変化する材料を用いることができ、2端子スイッチ1109の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられる。
第2イオン伝導層1108bはプラズマCVD法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
第1イオン伝導層1108aは、第1配線1105に係る金属が、第2イオン伝導層1108bを堆積している間の加熱やプラズマで第2イオン伝導層1108b中に拡散することを防止する役割を有する。さらに、第1配線1105が酸化され、拡散が促進されやすくなることを防止する役割を有する。第1イオン伝導層1108aの金属、例えばチタンやアルミニウム、もしくはその積層は、第2イオン伝導層1108bの成膜中に酸化チタンや酸化アルミニウム、もしくはその積層となり、イオン伝導層の一部となる。第1イオン伝導層1108aの金属の最適膜厚は合計で1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
第1イオン伝導層1108aと第2イオン伝導層1108bは、第1配線1105、バリア絶縁膜1107の開口部のテーパ面、乃至バリア絶縁膜1107上に形成されている。第1イオン伝導層1108aは、第1配線1105と第1イオン伝導層1108aの接続部の外周部分が少なくともバリア絶縁膜1107の開口部のテーパ面上に沿って配設されている。
第1イオン伝導層1108aは、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
下部第2電極1110は、2端子スイッチ1109の上部電極であり、第2イオン伝導層1108bと接している。下部第2電極1110には、第1配線1105に係る金属よりもイオン化しにくく、第2イオン伝導層1108bにおいて拡散、イオン伝導しにくい金属を使用する。例えば、ルテニウムと、第1配線1105に係る金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などとの合金を使用する。ルテニウムの含有比率は10%以上80%以下が望ましい。ルテニウムに添加する金属は2種類以上としても良い。
下部第2電極1110においてルテニウムに添加する金属は、標準ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。標準ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、下部第2電極1110としてルテニウムと合金化することで、第1配線1105に係る金属で形成された金属架橋との密着性が向上すると考えられる。
ただし、添加金属のみで下部第2電極1110を構成すると、第1配線1105に係る金属よりも標準ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。オン状態からオフ状態への遷移は金属架橋の酸化反応(溶解反応)によって進行する。下部第2電極1110の標準ギブズエネルギーが負方向に第1配線1105に係る金属よりも大きくなった場合、第1配線1105に係る金属で形成された金属架橋の酸化反応よりも下部第2電極1110の酸化反応が進行するためオフに遷移できなくなる。このため、下部第2電極1110は標準ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
上部第2電極1112は、下部第2電極1110以下の2端子スイッチ1109の積層構造を保護する役割を有する。すなわち、2端子スイッチ1109の積層構造へのダメージを抑制し、2端子スイッチ1109のスイッチング特性を維持することができる。上部第2電極1112には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
ハードマスク膜1111は、上部第2電極1112、下部第2電極1110、第2イオン伝導層1108b、第1イオン伝導層1108aをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜1111には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜1111は、保護絶縁膜1113、およびバリア絶縁膜1107と同一材料であることが好ましい。すなわち、2端子スイッチ1109の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、2端子スイッチ1109自身からの脱離を防ぐことができるようになる。
2端子スイッチ1109はハードマスク膜1111をエッチングマスクとしてエッチング加工される。ルテニウムを主成分とする合金電極である下部第2電極1110は酸素、窒素、塩素をエッチングガスとしてチャンバーに導入してエッチングを行う。エッチングガスの一つである酸素によって、上部第2電極1112の上部と側面に絶縁体である酸化領域1120が形成されている。ここで側面とは、上部第2電極1112の周辺部である。
保護絶縁膜1113は、2端子スイッチ1109及び整流素子1120にダメージを与えることなく、さらに第1イオン伝導層1108a及び第2イオン伝導層1108bからの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜1113には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜1113は、ハードマスク膜1111及びバリア絶縁膜1107と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜1113とバリア絶縁膜1107及びハードマスク膜1111とが一体化して、界面の密着性が向上し、2端子スイッチ1109をより保護することができるようになる。
層間絶縁膜1114は、保護絶縁膜1113上に形成された絶縁膜である。層間絶縁膜1114には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜1114は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1114は、層間絶縁膜1104と同一材料としてもよい。層間絶縁膜1114には、プラグ1117を埋め込むための下穴が形成されており、当該下穴にバリアメタル1118を介してプラグ1117が埋め込まれている。
層間絶縁膜1115は、層間絶縁膜1114上に形成された絶縁膜である。層間絶縁膜1115には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜1115は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1115、層間絶縁膜1114と同一材料としてもよい。層間絶縁膜1115には、第2配線1116を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル1118を介して第2配線1116が埋め込まれている。
第2配線1116は、層間絶縁膜1115及び層間絶縁膜1114に形成された配線溝にバリアメタル1118を介して埋め込まれた配線である。第2配線1116は、プラグ1117と一体になっている。プラグ1117は、層間絶縁膜1114、保護絶縁膜1113、及びハードマスク膜1111に形成された下穴にバリアメタル1118を介して埋め込まれている。プラグ1117は、バリアメタル1118を介して上部第2電極1112と電気的に接続されている。第2配線1116及びプラグ1117には、例えば、銅を用いることができる。
バリアメタル1118は、第2配線1116(プラグ1117を含む)に係る金属が層間絶縁膜1115、1114や下層へ拡散することを防止するために、第2配線1116及びプラグ1117の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル1118には例えば、第2配線1116及びプラグ1117が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、又はそれらの積層膜を用いることができる。バリアメタル1118は、上部第2電極1112と同一材料であることが好ましい。例えば、バリアメタル1118が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを上部第2電極1112に用いることが好ましい。
バリア絶縁膜1119は、第2配線1116を含む層間絶縁膜1115上に形成され、第2配線1116に係る金属(例えば、銅)の酸化を防いだり、上層への第2配線1116に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜1119には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(エッチング加工)
図11に記載された2端子スイッチのエッチング加工について、図11に従って説明する。
下部第2電極1110に使用される合金を構成する材料の一つであるルテニウムの一般的なエッチングガスは酸素であるが、添加金属であるタンタルやチタンに対しては酸化タンタルや酸化チタンを形成するためエッチング速度が遅く、エッチングが困難である。一方、チタンやタンタルのエッチングガスである塩素系(Cl、BCl)やフッ素系(CF、CHF)は、下部第2電極1110は加工可能であるが、バリア絶縁膜1107に対するエッチング速度が速く、スイッチ素子加工後の配線層露出が懸念される。この状態になると保護絶縁膜1113及び層間絶縁膜1114中に第1配線1105を構成している銅が拡散し、近接するプラグ1117同志の間でのリーク電流が増大してしまう。
ルテニウムを主成分とする合金電極を加工し、かつ、バリア絶縁膜とのエッチング速度選択比を確保するためには、酸素、塩素、窒素をエッチングガスに用いる。塩素系と窒素のエッチングガスでは、バリア絶縁膜1107の材料である炭窒化シリコン膜のエッチング速度が、下部第2電極1110の材料であるルテニウム75%とタンタル25%の合金のエッチング速度の12.8倍であった。これに対して、酸素、塩素、窒素のエッチングガスでは最低0.94倍まで減少した。酸素100sccm、塩素50sccm、窒素50sccmをチャンバーに導入してエッチングを行った場合、バリア絶縁膜1107下に配置されている第1配線1105が露出することなく、2端子スイッチ素子1109の加工ができている。この時のソースパワー900W、バイアスパワーは900W、チャンバー内圧力は4mTorrであった。酸素を導入することによって、ハードマスク膜1111がエッチング中に縮退することで露出した上部第2電極1112の上面と側面が酸化している。
塩素は合金電極のタンタルやチタンなどの卑金属成分の分解に用いられるが、多すぎると炭窒化シリコンのエッチング速度が速くなる。酸素はルテニウムの分解とエッチング生成物の排出を促す。窒素はエッチングガス全体を希釈し、窒化物であるバリア絶縁膜のエッチング速度の抑制を役割とするが、多すぎると合金電極のエッチン速度が落ちる。エッチングガスの塩素:窒素:酸素の比率が、15から25%:15%から25%:50%から70%であることが望ましい。
第2イオン伝導層1108bと第1イオン伝導層1108aも下部第2電極1110のエッチング時に加工される。
(スイッチング動作)
図11に記載された2端子スイッチの動作について、図12及び図13に従って説明する。図12は、本実施形態に係る2端子スイッチング素子のスイッチング特性を模式的に表わしている。図13は、本実施形態に係る2端子スイッチング素子と整流素子のスイッチング特性を示すグラフである。
第1配線1201に正の電圧を印加し、下部第2電極1204を接地する。印加した電圧は2端子スイッチに印加される。印加電圧を正方向に増加させていくと、第1配線1201より電気化学反応によってイオン化した銅(金属イオン1205)が第1イオン伝導層1202及び第2イオン伝導層1203中をマイグレートする。イオン化した銅は、下部第2電極1204で電子を受け取ることによって銅として析出し始める。析出した銅が金属架橋1206となって第1配線1201と下部第2電極1204を接続するとVsetにてオン状態に遷移する。
一方、第1配線1201を接地し、下部第2電極1204に正の電圧を印加する、すなわち、第1配線1201に負方向に印加電圧を増加すると、金属架橋1206の溶解反応が進行し、Vresetで第1配線1201と下部第2電極1204を接続していた金属架橋1206が消滅しオフに遷移する。この時、金属架橋1206を構成していた銅は第1配線1201に回収される。
(製造方法)
次に、本実施形態に係るスイッチング素子を有する半導体装置の製造方法について図面を用いて説明する。図14A〜図14Lは、本実施形態に係るスイッチング素子を有する半導体装置の製造方法を模式的に示した工程断面図である。
[工程1](図14A)
半導体基板1401(例えば、半導体素子が形成された基板)上に層間絶縁膜1402(例えば、酸化シリコン膜、膜厚300nm)を堆積する。その後、層間絶縁膜1402にバリア絶縁膜1403(例えば、窒化シリコン膜、膜厚30nm)を堆積する。その後、バリア絶縁膜1403上に層間絶縁膜1404(例えば、SiCHO膜、膜厚150nmと酸化シリコン膜、膜厚100nmの積層)を堆積する。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜1404及びバリア絶縁膜1403に配線溝を形成する。その後、当該配線溝にバリアメタル1406(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線1405(例えば、銅)を埋め込む。
層間絶縁膜1402、1404は、プラズマCVD法によって形成することができる。第1配線1405は、例えば、PVD法によってバリアメタル1406(例えば、窒化タンタル/タンタルの積層膜)を形成し、PVD法による銅シードの形成後、電解めっき法によって銅を配線溝内に埋設する。200℃以上の温度で熱処理処理後、CMP法によって配線溝内以外の余剰の銅を除去することで形成することができる。
[工程2](図14B)
第1配線1405を含む層間絶縁膜1404上にバリア絶縁膜1407(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜1407は、プラズマCVD法によって形成することができる。バリア絶縁膜1407の膜厚は、10nm〜50nm程度であることが好ましい。
[工程3](図14C)
バリア絶縁膜1407上にハードマスク膜1408(例えば、酸化シリコン膜、膜厚40nm)を形成する。このとき、ハードマスク膜1408は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜1407とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜1408には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
[工程4](図14D)
ハードマスク膜1408上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜1408に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜1407の上面で停止している必要はなく、バリア絶縁膜1407の内部にまで到達していてもよい。
[工程5](図14E)
ハードマスク膜1408をマスクとして、ハードマスク膜1408の開口部から露出するバリア絶縁膜1407をエッチバック(ドライエッチング)することにより、バリア絶縁膜1407に開口部を形成する。これにより、バリア絶縁膜1407の開口部から第1配線1405を露出させる。バリア絶縁膜1407をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜1407の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
ハードマスク膜1408は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜1407の開口部の形状は円形とし、円の直径は30nmから500nmとすることができる。非反応性ガスを用いたRFエッチングによって、第1配線1405の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
[工程6](図14F)
第1配線1405を含むバリア絶縁膜1407上に0.5nm以下のチタンとアルミニウムをこの順に堆積する。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、第2イオン伝導層1409bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
チタンおよびアルミニウムは第2イオン伝導層1409bの形成中に酸素を含むSIOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで第1イオン伝導層1409aとなり、第2イオン伝導層1409bの一部となる。バリア絶縁膜1407の開口部は有機剥離処理によって水分などが付着しているため、第1イオン伝導層1409aの堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
[工程7](図14G)
第2イオン伝導層1409b上に下部第2電極1410として、ルテニウムとタンタルの合金を10nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとタンタルターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際のルテニウムターゲットへの印加パワーを150W、タンタルターゲットへの印加パワーを50Wとすることで、ルテニウムの含有率を75%とする。また、下部第2電極1410の上に上部第2電極1411(例えば、タンタル、膜厚25nm)を形成する。
[工程8](図14H)
上部第2電極1411上にハードマスク膜1412(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜1413(例えば、酸化シリコン膜、膜厚100nm)をこの順に積層する。ハードマスク膜1412及びハードマスク膜1413は、プラズマCVD法を用いて成膜することができる。ハードマスク膜1412及びハードマスク膜1413は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。
また、ハードマスク膜1412及びハードマスク膜1413とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜1412を炭窒化シリコン膜とし、ハードマスク膜1413を酸化シリコン膜とすることができる。このとき、ハードマスク膜1412は、後述する保護絶縁膜、およびバリア絶縁膜と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離を防ぐことができるようになる。
[工程9](図14I)
ハードマスク膜1413上に2端子スイッチをパターニングするためのフォトレジスト(図示せず)を形成する。その後、当該フォトレジストをマスクとして、ハードマスク膜1412が表れるまでハードマスク膜1413をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
[工程10](図14J)
ハードマスク膜1413をマスクとして、ハードマスク膜1412、上部第2電極1411、下部第2電極1410、第2イオン伝導層1409b、第1イオン伝導層1409aを連続的にドライエッチングする。このとき、ハードマスク膜1413は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、上部第2電極1411がタンタルの場合には塩素系のRIEで加工することができる。下部第2電極1410がルテニウムとタンタルの合金の場合には塩素、窒素、酸素の混合ガスで加工することが望ましく、例えば塩素:窒素:酸素の比率を、25%:25%:50%とする。
また、下部第2電極1410以下の第2イオン伝導層1409bと第1イオン伝導層1409aも第2電極と同じガスでエッチング可能となる。この結果、下面のバリア絶縁膜1407上でドライエッチングを停止させることができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工をすることができる。
また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。また、下部第2電極1410以下のエッチング時の酸素によって、ハードマスク膜1412が縮退して露出した上部第2電極1411の上面の一部と側面が酸化され、酸化領域1414となる。
[工程11](図14K)
ハードマスク膜1412、上部第2電極1411、下部第2電極1410、第2イオン伝導層1409b、第1イオン伝導層1409a、バリア絶縁膜1407上に保護絶縁膜1415(例えば、窒化シリコン膜、又は炭窒化シリコン膜、20nm)を堆積する。保護絶縁膜1415は、プラズマCVD法によって形成することができる。成膜前には反応室内で減圧化に維持する必要があり、このとき第2イオン伝導層1409b、及び第1イオン伝導層1409aの側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜1415の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
[工程12](図14L)
保護絶縁膜1415上に、層間絶縁膜1416(例えば、酸化シリコン膜)、層間絶縁膜1417(例えば、SiCHO膜、膜厚150nmと、酸化シリコン膜、膜厚150nmの積層)をこの順に堆積する。その後、プラグ1419用の下穴を形成した後、第2配線1418用の配線溝を形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル1420(例えば、窒化タンタル/タンタル)を介して第2配線1418(例えば、銅)及びプラグ1419(例えば、銅)を同時に形成する。その後、第2配線1418を含む層間絶縁膜1417上にバリア絶縁膜1421(例えば、窒化シリコン膜)を堆積する。
第2配線1418の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル1420と上部第2電極1411を同一材料とすることでプラグ1419と上部第2電極1411の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜1416及び層間絶縁膜1417はプラズマCVD法で形成することができる。2端子スイッチによって形成される段差を解消するため、層間絶縁膜1416を厚く堆積し、CMPによって層間絶縁膜1416を削り込んで平坦化し、層間絶縁膜1416を所望の膜厚(例えば110nm)としてもよい。
本実施形態によれば、金属架橋を用いたスイッチング素子の短絡が防止される。さらに、バリア絶縁膜のエッチングが抑制されることでCu配線の露出が防止される。これらにより、動作安定性に優れ製造歩留りの高いスイッチング素子とその製造方法および半導体装置とその製造方法が実現する。
すなわち、本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
(第4の実施形態)
図15は、本発明の第4の実施形態の3端子スイッチング素子を有する半導体装置の構成を示す断面模式図である。半導体基板1501上の多層配線層の内部に3端子スイッチ1514を有する。
多層配線層は、半導体基板1501上にて、層間絶縁膜1502、バリア絶縁膜1503、層間絶縁膜1504、バリア絶縁膜1507、保護絶縁膜1513、層間絶縁膜1516、層間絶縁膜1517、及びバリア絶縁膜1515の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜1504及びバリア絶縁膜1503に形成された配線溝にバリアメタルA1506a及びバリアメタルB1506bを介して第1配線A1505a及び第1配線B1505bが埋め込まれている。多層配線層は、層間絶縁膜1516および層間絶縁膜1517に形成された配線溝に第2配線1519が埋め込まれている。層間絶縁膜1516、保護絶縁膜1513、及びハードマスク膜1512に形成された下穴にプラグ1518が埋め込まれている。第2配線1519とプラグ1518が一体となっている。第2配線1519及びプラグ1518の側面乃至底面がバリアメタル1520によって覆われている。
バリア絶縁膜1507の開口部にて、第1配線A1505a及び第1配線B1505b、バリア絶縁膜1507の開口部の壁面、バリア絶縁膜1507上に、第1イオン伝導層1509a、第2イオン伝導層1509b、下部第2電極1510が形成されている。第1イオン伝導層1509a、第2イオン伝導層1509b、下部第2電極1510、上部第2電極1511はこの順に積層し3端子スイッチ1514を形成している。上部第2電極1511上にハードマスク膜1512が形成されている。第1イオン伝導層1509a、第2イオン伝導層1509b、下部第2電極1510、上部第2電極1511、及びハードマスク膜1512の積層体の上面乃至側面が保護絶縁膜1513で覆われている。
第1配線A1505a及び第1配線B1505bを3端子スイッチ1514の第1電極とすることで、工程数を簡略化しながら、電極抵抗を下げることができる。通常の銅ダマシン配線プロセスに追加工程として、少なくとも2枚のPR(photoresist)のマスクセットを作成するだけで、3端子スイッチを搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。
3端子スイッチ1514は、バリア絶縁膜1507に形成された開口部の領域にて第1イオン伝導層1509aと、第1配線A1505a及び第1配線B1505bが接しており、第2イオン伝導層1509bと下部第2電極1510が接している。
上部第2電極1511上にてプラグ1518と上部第2電極1511とがバリアメタル1520を介して電気的に接続されている。3端子スイッチ1514は、電圧の印加、あるいは電流を流すことでオン/オフの制御を行う。例えば、第1イオン伝導層1509aおよび第2イオン伝導層中1509bへの第1配線A1505a及び第1配線B1505bに係る金属の電界拡散を利用してオン/オフの制御を行う。オン状態及びオフ状態は不揮発に保たれる。
半導体基板1501は、半導体素子が形成された基板である。半導体基板1501には、例えば、シリコン基板、単結晶基板、SOI基板、TFT基板、液晶製造用基板等の基板を用いることができる。
層間絶縁膜1502は、半導体基板1501上に形成された絶縁膜である。層間絶縁膜1502には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜1502は、複数の絶縁膜を積層したものであってもよい。
バリア絶縁膜1503は、層間絶縁膜1502、1504間に介在したバリア性を有する絶縁膜である。バリア絶縁膜1503は、第1配線A1505a及び第1配線B1505b用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜1503には、例えば、窒化シリコン膜、SiC膜、炭窒化シリコン膜等を用いることができる。バリア絶縁膜1503には、第1配線A1505a及び第1配線B1505bを埋め込むための配線溝が形成されている。当該配線溝にバリアメタルA1506a及びバリアメタルB1506bを介して第1配線A1505a及び第1配線B1505bが埋め込まれている。バリア絶縁膜1503は、配線溝のエッチング条件の選択によっては削除することもできる。
層間絶縁膜1504は、バリア絶縁膜1503上に形成された絶縁膜である。層間絶縁膜1504には、例えば、酸化シリコン膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)等を用いることができる。層間絶縁膜1504は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1504には、第1配線A1505a及び第1配線B1505bを埋め込むための配線溝が形成されている。当該配線溝にバリアメタルA1506及びバリアメタルB1506bを介して第1配線A1505a及び第1配線B1505bが埋め込まれている。
第1配線A1505a及び第1配線B1505bは、層間絶縁膜1504及びバリア絶縁膜1503に形成された配線溝にバリアメタルA1506a及びバリアメタルB1506bを介して埋め込まれた配線である。第1配線A1505a及び第1配線B1505bは、3端子スイッチ1514の第1電極を兼ね、第1イオン伝導層1509aと直接接している。第2イオン伝導層1509bの下面は第1イオン伝導層1509aに直接接しており、上面は下部第2電極1510に直接接している。第1配線A1505a及び第1配線B1505bには、第1イオン伝導層1509aと第2イオン伝導層1509bにおいて拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができる。第1配線A1505a及び第1配線B1505bは、アルミニウムと合金化されていてもよい。
バリアメタルA1506a及びバリアメタルB1506bは、第1配線A1505a及び第1配線B1505bに係る金属が層間絶縁膜1504や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタルA1506a及びバリアメタルB1506bには、例えば、第1配線A1505a及び第1配線B1505bが銅を主成分とする金属元素からなる場合には、高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。高融点金属やその窒化物等としては、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンを用いることができる。
バリア絶縁膜1507は、第1配線A1505a及び第1配線B1505bを含む層間絶縁膜1504上に形成され、第1配線A1505a及び第1配線B1505bに係る金属(例えば、銅)の酸化を防ぐ。また、層間絶縁膜1516中への第1配線A1505a及び第1配線B1505bに係る金属の拡散を防ぐ。また、第1イオン伝導層1509a、第2イオン伝導層1509b、下部第2電極1510、及び上部第2電極1511の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜1507には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜1507は、保護絶縁膜1513及びハードマスク膜1512と同一材料であることが好ましい。
第1イオン伝導層1509a、及び第2イオン伝導層1509bは、抵抗が不揮発的に変化する膜である。第1配線A1505a及び第1配線B1505b(第1電極)に係る金属の作用(拡散、イオン伝導など)により抵抗が変化する材料を用いることができる。3端子スイッチ1514の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられる。
第2イオン伝導層1509bはプラズマCVD法を用いて形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
第1イオン伝導層1509aは、第1配線A1505a及び第1配線B1505bに係る金属が、第2イオン伝導層1509bを堆積している間の加熱やプラズマで第2イオン伝導層1509b中に拡散することを防止する役割を有する。さらに、第1配線A1505a及び第1配線B1505bが酸化され、拡散が促進されやすくなることを防止する役割を有する。第1イオン伝導層1509aの金属、例えばチタンやアルミニウム、もしくはその積層は、第2イオン伝導層1509bの成膜中に酸化チタンや酸化アルミニウム、もしくはその積層となり、イオン伝導層の一部となる。第1イオン伝導層1509aの金属の最適膜厚は合計で1nmであり、これより薄いと銅配線表面の酸化がわずかに起こり、これより厚いと酸化しきれずに金属として残ってしまう。
第1イオン伝導層1509aと第2イオン伝導層1509bは、第1配線A1505a及び第1配線B1505b、バリア絶縁膜1507の開口部のテーパ面、乃至バリア絶縁膜1507上に形成されている。第1イオン伝導層1509aは、第1配線A1505a及び第1配線B1505bと第1イオン伝導層1509aの接続部の外周部分が少なくともバリア絶縁膜1507の開口部のテーパ面上に沿って配設されている。
第1イオン伝導層1509aは、チタンとアルミニウムとの積層を形成したり、チタンおよびアルミニウムの単層としたりしても良い。
下部第2電極1510は、3端子スイッチ1514の上部電極であり、第2イオン伝導層1509bと接している。下部第2電極1510には、第1配線A1505a及び第1配線B1505bに係る金属よりもイオン化しにくく、第2イオン伝導層1509bにおいて拡散、イオン伝導しにくい金属を使用する。例えば、ルテニウムと、第1配線A1505a及び第1配線B1505bに係る金属と密着性の良いチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛などとの合金を使用する。ルテニウムの含有比率は10%以上80%以下が望ましい。ルテニウムに添加する金属は2種類以上としても良い。
下部第2電極1510においてルテニウムに添加する金属は、標準ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。標準ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、アルミニウム、マンガン、ジルコニウム、ハフニウム、マグネシウム、コバルト、銅、亜鉛は、ルテニウムに比べて化学反応が自発的に起こりやすいことを示す。このため、下部第2電極1510としてルテニウムと合金化することで、第1配線A1505a及び第1配線B1505bに係る金属で形成された金属架橋との密着性が向上すると考えられる。
ただし、添加金属のみで下部第2電極1510を構成すると、第1配線A1505a及び第1配線B1505bに係る金属よりも標準ギブズエネルギーが負方向に大きい、もしくは同じ電極となる。オン状態からオフ状態への遷移は金属架橋の酸化反応(溶解反応)によって進行する。下部第2電極1510の標準ギブズエネルギーが負方向に第1配線A1505a及び第1配線B1505bに係る金属よりも大きくなった場合、金属架橋の酸化反応よりも下部第2電極1510の酸化反応が進行するためオフに遷移できなくなる。このため、下部第2電極1510は標準ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。
上部第2電極1511は、3端子スイッチ1514の積層構造を保護する役割を有する。すなわち、3端子スイッチ1514の積層構造へのダメージを抑制し、3端子スイッチ1514のスイッチング特性を維持することができる。上部第2電極1511には、例えば、タンタル、チタン、タングステンあるいはそれらの窒化物等を用いることができる。
ハードマスク膜1512は、上部第2電極1511、下部第2電極1510、第2イオン伝導層1509b、第1イオン伝導層1509aをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜1512には、例えば、窒化シリコン膜等を用いることができる。ハードマスク膜1512は、保護絶縁膜1513、およびバリア絶縁膜1507と同一材料であることが好ましい。すなわち、3端子スイッチ1514の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、3端子スイッチ1514自身からの脱離を防ぐことができるようになる。
3端子スイッチ1514はハードマスク膜1512をエッチングマスクとしてエッチング加工される。ルテニウムを主成分とする合金電極である下部第2電極1510は酸素、窒素、塩素をエッチングガスとしてチャンバーに導入してエッチングを行う。エッチングガスの一つである酸素によって、上部第2電極1511の上部と側面に絶縁体である酸化領域1508が形成されている。ここで側面とは上部第2電極1511の周辺部である。
保護絶縁膜1513は、3端子スイッチ1514にダメージを与えることなく、さらに第1イオン伝導層1509aや第2イオン伝導層1509bからの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜1513には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜1513は、ハードマスク膜1512及びバリア絶縁膜1507と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜1513とバリア絶縁膜1507及びハードマスク膜1512とが一体化して、界面の密着性が向上し、3端子スイッチ1514をより保護することができるようになる。
層間絶縁膜1516は、保護絶縁膜1513上に形成された絶縁膜である。層間絶縁膜1516には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜1516は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1516は、層間絶縁膜1504と同一材料としてもよい。層間絶縁膜1516には、プラグ1518を埋め込むための下穴が形成されており、当該下穴にバリアメタル1520を介してプラグ1518が埋め込まれている。
層間絶縁膜1517は、層間絶縁膜1516上に形成された絶縁膜である。層間絶縁膜1517には、例えば、酸化シリコン膜、SiOC膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜(例えば、SiOCH膜)などを用いることができる。層間絶縁膜1517は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜1517、層間絶縁膜1516と同一材料としてもよい。層間絶縁膜1517には、第2配線1519を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル1520を介して第2配線1519が埋め込まれている。
第2配線1519は、層間絶縁膜1515及び層間絶縁膜1516に形成された配線溝にバリアメタル1520を介して埋め込まれた配線である。第2配線1519は、プラグ1518と一体になっている。プラグ1518は、層間絶縁膜1516、保護絶縁膜1513、及びハードマスク膜1512に形成された下穴にバリアメタル1520を介して埋め込まれている。プラグ1518は、バリアメタル1520を介して上部第2電極1511と電気的に接続されている。第2配線1519及びプラグ1518には、例えば、銅を用いることができる。
バリアメタル1520は、第2配線1519(プラグ1518を含む)に係る金属が層間絶縁膜1516、1517や下層へ拡散することを防止するために、第2配線1519及びプラグ1518の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル1520には、第2配線1519及びプラグ1518が銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル1520は、上部第2電極1511と同一材料であることが好ましい。例えば、バリアメタル1520が窒化タンタル(下層)/タンタル(上層)の積層構造である場合には、下層材料である窒化タンタルを上部第2電極1511に用いることが好ましい。
バリア絶縁膜1515は、第2配線1519を含む層間絶縁膜1517上に形成され、第2配線1519に係る金属(例えば、銅)の酸化を防いだり、上層への第2配線1519に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜1515には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
(エッチング加工)
図15に記載された3端子スイッチのエッチング加工について説明する。図15に記載された3端子スイッチは、第2の実施形態のエッチング加工の方法と同様の方法でエッチング加工される。
(スイッチング動作)
図15に記載された3端子スイッチの動作について、図12を用いて説明する。図15に記載された3端子スイッチは、第3の実施形態の図12の下部第2電極1204が共通化された、二つの2端子スイッチで構成される。そのため、2端子スイッチ一つずつの動作は第3の実施形態に記載されている動作方法と同様である。一つの2端子スイッチを動作させている間、もう一つの2端子素子の第1配線1201はフローティングとなっている。
(製造方法)
次に、本実施形態に係るスイッチング素子を有する半導体装置の製造方法について図面を用いて説明する。図16A〜図16Lは、本実施形態に係るスイッチング素子を有する半導体装置の製造方法を模式的に示した工程断面図である。
[工程1](図16A)
半導体基板1601(例えば、半導体素子が形成された基板)上に層間絶縁膜1602(例えば、酸化シリコン膜、膜厚300nm)を堆積する。その後、層間絶縁膜1602にバリア絶縁膜1603(例えば、窒化シリコン膜、膜厚30nm)を堆積する。その後、バリア絶縁膜1603上に層間絶縁膜1604(例えば、SiCHO膜、膜厚150nmと酸化シリコン膜、膜厚100nmの積層)を堆積する。その後、リソグラフィ法(フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む)を用いて、層間絶縁膜1604及びバリア絶縁膜1603に配線溝を形成する。その後、当該配線溝にバリアメタルA1606a及びバリアメタルB1606b(例えば、窒化タンタル/タンタル、膜厚5nm/5nm)を介して第1配線A1605a及び第1配線B1605b(例えば、銅)を埋め込む。
層間絶縁膜1602、1604は、プラズマCVD法によって形成することができる。第1配線A1605a及び第1配線B1605bは、例えば、PVD法によってバリアメタルA1606a及びバリアメタルB1606b(例えば、窒化タンタル/タンタルの積層膜)を形成する。PVD法による銅シードの形成後、電解めっき法によって銅を配線溝内に埋設する。200℃以上の温度で熱処理処理後、CMP法によって配線溝内以外の余剰の銅を除去することで形成することができる。
[工程2](図16B)
第1配線A1605a及び第1配線B1605bを含む層間絶縁膜1604上にバリア絶縁膜1607(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)を形成する。ここで、バリア絶縁膜1607は、プラズマCVD法によって形成することができる。バリア絶縁膜1607の膜厚は、10nm〜50nm程度であることが好ましい。
[工程3](図16C)
バリア絶縁膜1607上にハードマスク膜1608(例えば、酸化シリコン膜、膜厚40nm)を形成する。このとき、ハードマスク膜1608は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜1607とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜1608には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン/酸化シリコン膜の積層体を用いることができる。
[工程4](図16D)
ハードマスク膜1608上にフォトレジスト(図示せず)を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜1608に開口部パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしもバリア絶縁膜1607の上面で停止している必要はなく、バリア絶縁膜1607の内部にまで到達していてもよい。
[工程5](図16E)
ハードマスク膜1608をマスクとして、ハードマスク膜1608の開口部から露出するバリア絶縁膜1607をエッチバック(ドライエッチング)することにより、バリア絶縁膜1607に開口部を形成する。これにより、バリア絶縁膜1607の開口部から第1配線A1605a及び第1配線B1605bを露出させる。バリア絶縁膜1607をエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜1607の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。
ハードマスク膜1608は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、バリア絶縁膜1607の開口部の形状は円形とし、円の直径は100nmから500nmとすることができる。非反応性ガスを用いたRF(Radio Frequency;高周波)エッチングによって、第1配線A1605a及び第1配線B1605bの表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。
[工程6](図16F)
第1配線A1605a及び第1配線B1605bを含むバリア絶縁膜1607上に0.5nm以下のチタンとアルミニウムをこの順に堆積する。チタンおよびアルミニウムはPVD法やCVD法を用いて形成することができる。さらに、第2イオン伝導層1609bとしてシリコン、酸素、炭素、水素を含むSIOCH系ポリマー膜をプラズマCVDによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでRF電力の印加を開始する。原料の供給量は10〜200sccm、ヘリウムの供給は原料気化器経由で500sccm、別ラインで反応室に直接500sccm供給する。
チタンおよびアルミニウムは第2イオン伝導層1608bの形成中に酸素を含むSIOCH系ポリマー膜の原料に曝されることで自動的に酸化し、酸化物となることで第1イオン伝導層1609aとなり、第2イオン伝導層1609bの一部となる。バリア絶縁膜1607の開口部は有機剥離処理によって水分などが付着しているため、第1イオン伝導層1609aの堆積前に250℃から350℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
[工程7](図16G)
第2イオン伝導層1609b上に下部第2電極1610として、ルテニウムとタンタルの合金を10nmの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとタンタルターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際のルテニウムターゲットへの印加パワーを150W、タンタルターゲットへの印加パワーを50Wとすることで、ルテニウムの含有率を75%とする。また、下部第2電極1610の上に上部第2電極1611(例えば、タンタル、膜厚25nm)を形成する。
[工程8](図16H)
上部第2電極1611上にハードマスク膜1612(例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚30nm)、およびハードマスク膜1613(例えば、酸化シリコン膜、膜厚100nm)をこの順に積層する。ハードマスク膜1612及びハードマスク膜1613は、プラズマCVD法を用いて成膜することができる。ハードマスク膜1612及びハードマスク膜1613は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。
また、ハードマスク膜1612及びハードマスク膜1613とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜1612を炭窒化シリコン膜とし、ハードマスク膜1613を酸化シリコン膜とすることができる。このとき、ハードマスク膜1612は、後述する保護絶縁膜、およびバリア絶縁膜と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。
[工程9](図16I)
ハードマスク膜1613上に3端子スイッチをパターニングするためのフォトレジスト(図示せず)を形成する。その後、当該フォトレジストをマスクとして、ハードマスク膜1612が表れるまでハードマスク膜1613をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。
[工程10](図16J)
ハードマスク膜1613をマスクとして、ハードマスク膜1612、上部第2電極1611、下部第2電極1610、第2イオン伝導層1609b、第1イオン伝導層1609aを連続的にドライエッチングする。このとき、ハードマスク膜1613は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、上部第2電極1611がタンタル、酸化タンタルの場合には塩素系のRIEで加工することができる。下部第2電極1610がルテニウムとタンタルの合金の場合には塩素、窒素、酸素の混合ガスで加工することが望ましく、例えば塩素:窒素:酸素の比率を、25%:25%:50%とする。
また、下部第2電極1610以下の第2イオン伝導層1609bと第1イオン伝導層1609aも下部第2電極1610と同じガスでエッチング可能となる。この結果、下面のバリア絶縁膜1607上でドライエッチングを停止させることができる。このようなハードマスクRIE法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工することができる。
また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。また、下部第2電極1610以下のエッチング時の酸素によって、ハードマスク膜1612が縮退して露出した上部第2電極1611の上面の一部と側面が酸化され、酸化領域1614となる。
[工程11](図16K)
ハードマスク膜1612、上部第2電極1611、下部第2電極1610、第2イオン伝導層1609b、第1イオン伝導層1609a、バリア絶縁膜1607上に保護絶縁膜1615(例えば、窒化シリコン膜、又は炭窒化シリコン膜、20nm)を堆積する。保護絶縁膜1615は、プラズマCVD法によって形成することができる。成膜前には反応室内で減圧化に維持する必要があり、このとき第2イオン伝導層1609b、及び第1イオン伝導層1609aの側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜1615の成膜温度を250℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、SiH/Nの混合ガスを高密度プラズマによって、基板温度200℃で形成した窒化シリコン膜などを用いることが好ましい。
[工程12](図16L)
保護絶縁膜1615上に、層間絶縁膜1616(例えば、酸化シリコン膜)、層間絶縁膜1617(例えば、SiCHO膜、膜厚150nmと、酸化シリコン膜、膜厚150nmの積層)をこの順に堆積する。その後、プラグ1619用の下穴を形成した後、第2配線1618用の配線溝を形成する。銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル1620(例えば、窒化タンタル/タンタル)を介して第2配線1618(例えば、銅)及びプラグ1619(例えば、銅)を同時に形成する。その後、第2配線1618を含む層間絶縁膜1617上にバリア絶縁膜1621(例えば、窒化シリコン膜)を堆積する。
第2配線1618の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル1620と上部第2電極1611を同一材料とすることでプラグ1619と上部第2電極1611の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜1616及び層間絶縁膜1617はプラズマCVD法で形成することができる。2端子スイッチによって形成される段差を解消するため、層間絶縁膜1616を厚く堆積し、CMPによって層間絶縁膜1616を削り込んで平坦化し、層間絶縁膜1616を所望の膜厚(例えば110nm)としてもよい。
本実施形態によれば、金属架橋を用いたスイッチング素子の短絡が防止される。さらに、バリア絶縁膜のエッチングが抑制されることでCu配線の露出が防止される。これらにより、動作安定性に優れ製造歩留りの高いスイッチング素子とその製造方法および半導体装置とその製造方法が実現する。
すなわち、本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
(第5の実施形態)
図17は、本発明の第5の実施形態のスイッチング素子の構成を示す断面模式図である。本実施形態のスイッチング素子1は、第1電極3と、第2電極5と、前記第1電極3と前記第2電極5との間に設けられた不揮発抵抗変化層4とを有する不揮発抵抗変化素子2と、前記第2電極5の上に設けられた第3電極6と、を有し、少なくとも前記第3電極6の側面に絶縁物7を有する。
本実施形態によれば、動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置が提供される。
本発明は上記の実施形態に限定されることなく、請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
(付記1)
第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に絶縁物を有する、スイッチング素子。
(付記2)
前記第2電極と、前記第3電極と、前記第2電極と前記第3電極との間に設けられた揮発抵抗変化層と、を有する整流素子を有する、付記1記載のスイッチング素子。
(付記3)
前記絶縁物は酸化物である、付記1または2記載のスイッチング素子。
(付記4)
前記不揮発抵抗変化層は、SiC、SiCN、あるいはSiNを有するバリア絶縁膜に形成された開口部を介して前記第1電極に接している、付記1から3の内の1項記載のスイッチング素子。
(付記5)
前記不揮発抵抗変化層は金属イオンを伝導するイオン伝導層を有し、前記第1電極は銅を有し、前記第2電極はルテニウムを有する、付記1から4の内の1項記載のスイッチング素子。
(付記6)
第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第2電極の上に設けられた第3電極と、を有し、少なくとも前記第3電極の側面に酸化物を有する、スイッチング素子の製造方法において、前記第3電極を酸化作用を有するエッチングガスでドライエッチングする、スイッチング素子の製造方法。
(付記7)
前記第2電極と、前記第3電極と、前記第2電極と前記第3電極との間に設けられた揮発抵抗変化層と、を有する整流素子を有する、付記6記載のスイッチング素子の製造方法。
(付記8)
前記酸化作用を有するエッチングガスは塩素と窒素と酸素とを含む、付記6または7記載のスイッチング素子の製造方法。
(付記9)
前記塩素と窒素と酸素の含有率は、塩素は15から25%、窒素は15%から25%、酸素は50%から70%である、付記8記載のスイッチング素子の製造方法。
(付記10)
半導体基板上の多層銅配線層の内部に2端子不揮発抵抗変化素子と2端子揮発抵抗変化素子とを有する半導体装置であって、
前記多層銅配線層は、銅配線と銅プラグとを有し、
前記2端子不揮発性抵抗変化素子は、第1電極と第2電極と、前記第1電極と前記第2電極との間にイオン伝導層を有し、
前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
前記バリア絶縁膜は炭窒化シリコンを有し、
前記バリア絶縁膜は前記第1電極に到達する開口部を有し、
前記開口部に前記イオン伝導層と前記第2電極とを有し、
前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、
前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
前記第2電極は、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有し、
前記2端子揮発抵抗変化素子は、前記第2電極と第3電極と、前記第2電極と前記第3電極との間に抵抗変化層を有し、
前記開口部に前記抵抗変化層と前記第3電極とを有し、
前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有し、
前記第3電極はバリアメタルを介して前記銅プラグと接続し、
前記第3電極はタンタルを有し、
少なくとも前記第3電極の側面に絶縁物を有する、半導体装置。
(付記11)
半導体基板上の多層銅配線層の内部に3端子不揮発抵抗変化素子と2端子揮発抵抗変化素子を有する半導体装置であって、
前記多層銅配線層は、銅配線と銅プラグとを有し、
前記3端子不揮発抵抗変化素子は、2つの第1電極と、第2電極と、前記2つの第1電極と前記第2電極との間にイオン伝導層を有し、
前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
前記バリア絶縁膜は炭窒化シリコンを有し、
前記バリア絶縁膜は前記2つの第1電極に到達する開口部を有し、
前記開口部に前記イオン伝導層と第2電極とを有し、
前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、
前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
前記第2電極は、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有し、
前記2端子揮発抵抗変化素子は、前記第2電極と第3電極と、前記第2電極と前記第3電極との間に抵抗変化層を有し、
前記開口部に前記抵抗変化層と前記第3電極とを有し、
前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有し、
前記第3電極はバリアメタルを介して前記銅プラグと接続し、
前記第3電極はタンタルを有し、
少なくとも前記第3電極の側面に絶縁物を有する、半導体装置。
(付記12)
半導体基板上の多層銅配線層の内部に2端子抵抗変化素子を有する半導体装置において、
前記多層銅配線層は、銅配線と銅プラグとを有し、
前記2端子抵抗変化素子は、第1電極と第2電極と、前記第1電極と前記第2電極との間にイオン伝導層を有し、
前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
前記バリア絶縁膜は炭窒化シリコンを有し、
前記バリア絶縁膜は前記第1電極に到達する開口部を有し、
前記開口部に前記イオン伝導層と前記第2電極とを有し、
前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムの積層構成を有し、
前記第2イオン伝導層は、シリコンと酸素と炭素を有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
前記第2電極はバリアメタルを介して前記銅プラグと接続し、
前記第2電極はルテニウムとタンタル、もしくはルテニウムとチタンの合金とタンタルとの積層構成を有し、
少なくとも前記第2電極の側面に絶縁物を有する、半導体装置。
(付記13)
半導体基板上の多層銅配線層の内部に3端子抵抗変化素子を有する半導体装置において、
前記多層銅配線層は、銅配線と銅プラグとを有し、
前記3端子抵抗変化素子は、2つの第1電極と、第2電極と、前記2つの第1電極と前記第2電極との間にイオン伝導層を有し、
前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
前記バリア絶縁膜は炭窒化シリコンを有し、
前記バリア絶縁膜は前記2つの第1電極に到達する開口部を有し、
前記開口部に前記イオン伝導層と前記第2電極とを有し、
前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、
前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
前記第2電極はバリアメタルを介して前記銅プラグと接続し、
前記第2電極はルテニウムとタンタル、もしくはルテニウムとチタンの合金とタンタルとの積層構成を有し、
少なくとも前記第2電極の側面に絶縁物を有する、半導体装置。
(付記14)
前記絶縁物は酸化物である、付記10〜13の内の1項記載の半導体装置。
(付記15)
半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置の製造方法において、
第1電極を兼ねる銅配線上に、炭窒化シリコンを有するバリア絶縁膜を形成し、
前記バリア絶縁膜に、前記第1電極に到達する開口部を形成し、
前記開口部に、酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有する第1イオン伝導層を形成し、
前記第1イオン伝導層上に、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を第2イオン伝導層として形成し、
前記第2イオン伝導層上に、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有する第2電極を形成し、
前記第2電極上に、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有する抵抗変化層を形成し、
前記抵抗変化層上に、タンタルを有する第3電極を形成し、
前記第3電極上に、窒化シリコンと酸化シリコンとを有するハードマスク膜を形成し、
前記ハードマスク膜上に、フォトレジストパターンを形成し、
前記フォトレジストパターンをマスクとして、四フッ化炭素を有するエッチングガスにより前記ハードマスク膜をドライエッチングしてハードマスクを形成し、
前記ハードマスクをマスクとして、酸化作用を有するエッチングガスにより、前記第3電極、前記抵抗変化層、前記第2電極、前記第2イオン伝導層および前記第1イオン伝導層をドライエッチングする、半導体装置の製造方法。
(付記16)
半導体基板上の多層銅配線層の内部に抵抗変化素子を有する半導体装置の製造方法において、
第1電極を兼ねる銅配線上に、炭窒化シリコンを有するバリア絶縁膜を形成し、
前記バリア絶縁膜に、前記第1電極に到達する開口部を形成し、
前記開口部に、酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有する第1イオン伝導層を形成し、
前記第1イオン伝導層上に、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を第2イオン伝導層として形成し、
前記第2イオン伝導層上に、ルテニウムとタンタル、もしくはルテニウムとチタンの合金とタンタルとの積層構成を有する第2電極を形成し、
前記第2電極上に、窒化シリコンと酸化シリコンとを有するハードマスク膜を形成し、
前記ハードマスク膜上に、フォトレジストパターンを形成し、
前記フォトレジストパターンをマスクとして、四フッ化炭素を有するエッチングガスにより前記ハードマスク膜をドライエッチングしてハードマスクを形成し、
前記ハードマスクをマスクとして、酸化作用を有するエッチングガスにより、前記第2電極、前記第2イオン伝導層および前記第1イオン伝導層をドライエッチングする、半導体装置の製造方法。
(付記17)
前記酸化作用を有するエッチングガスは塩素と窒素と酸素とを含む、付記15または16記載の半導体装置の製造方法。
(付記18)
前記塩素と窒素と酸素の含有率は、塩素は15から25%、窒素は15%から25%、酸素は50%から70%である、付記17記載のスイッチング素子の製造方法。
この出願は、2013年6月27日に出願された日本出願特願2013−134426を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、プログラマブルロジックおよびメモリ等の半導体デバイスに利用可能である。
110、604、810、910、1010 第2電極
1110、1204、1410、1510、1610 下部第2電極
1112、1411、1511、1611 上部第2電極
112、606、812、911、1012 第3電極
108a、602、809a、909a、1009a、1108a、1202、1409a、1509a、1609a 第1イオン伝導層
108b、603、809b、909b、1009b、1108b、1203、1409b、1509b、1609b 第2イオン伝導層
111、605、811、908、1011 抵抗変化層
607、1205 金属イオン
608、1206 金属架橋
101、801、901、1001、1101、1401、1501、1601 半導体基板
102、104、114、116、802、804、817、818、902、904、916、917、1002、1004、1017、1018、1102、1104、1114、1115、1402、1404、1416、1418、1502、1504、1516、1517、1602、1604、1616、1617 層間絶縁膜
103、107、119、803、807、822、903、907、921、1003、1007、1022、1106、1107、1119、1403、1407、1421、1503、1507、1515、1603、1607、1621 バリア絶縁膜
106、118、806、821、920、1021、1106、1118、1406、1420、1520、1620 バリアメタル
906a、1006a、1506a、1606a バリアメタルA
906b、1006b、1506b、1606b バリアメタルB
105、601、805、1105、1201、1405 第1配線
905a、1005a、1505a、1605a 第1配線A
905b、1005b、1505b、1605b 第1配線B
111、605、811、908、1011 抵抗変化層
116、819、919、1019、1116、1418、1519、1618 第2配線
121、808、813、814、912、1008、1013、1014、1111、1408、1412、1413、1512、1608、1612、1613 ハードマスク膜
113、816、913、1016、1117、1415、1513、1615 保護絶縁膜
117、820、918、1020、1113、1419、1518、1619 プラグ
109、1109 2端子スイッチ
914、1514 3端子スイッチ
122、815、922、1015、1120、1414、1508、1614 酸化領域
1 スイッチング素子
2 不揮発抵抗変化素子
3 第1電極
4 不揮発抵抗変化層
5 第2電極
6 第3電極
7 絶縁物

Claims (2)

  1. 半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置において、
    前記多層銅配線層は、銅配線と銅プラグとを有し、
    前記不揮発抵抗変化素子は、第1電極と第2電極と、前記第1電極と前記第2電極との間にイオン伝導層を有し、
    前記第1電極を前記銅配線が兼ね、前記銅配線上にバリア絶縁膜を有し、
    前記バリア絶縁膜は炭窒化シリコンを有し、
    前記バリア絶縁膜は前記第1電極に到達する開口部を有し、
    前記開口部に前記イオン伝導層と前記第2電極とを有し、
    前記イオン伝導層は、前記第1電極と接する第1イオン伝導層と、前記第2電極と接する第2イオン伝導層とを有し、
    前記第1イオン伝導層は酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有し、
    前記第2イオン伝導層は、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を有し、
    前記第2電極は、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有し、
    前記揮発抵抗変化素子は、前記第2電極と第3電極と、前記第2電極と前記第3電極との間に抵抗変化層を有し、
    前記開口部に前記抵抗変化層と前記第3電極とを有し、
    前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有し、
    前記第3電極はバリアメタルを介して前記銅プラグと接続し、
    前記第3電極はタンタルを有し、
    少なくとも前記第3電極の側面に絶縁物を有する、半導体装置。
  2. 半導体基板上の多層銅配線層の内部に不揮発抵抗変化素子と揮発抵抗変化素子とを有する半導体装置の製造方法において、
    第1電極を兼ねる銅配線上に、炭窒化シリコンを有するバリア絶縁膜を形成し、
    前記バリア絶縁膜に、前記第1電極に到達する開口部を形成し、
    前記開口部に、酸化チタン、酸化アルミニウム、あるいは酸化チタンと酸化アルミニウムとの積層構成を有する第1イオン伝導層を形成し、
    前記第1イオン伝導層上に、シリコンと酸素と炭素とを有する比誘電率が2.1以上3.0以下のポリマー膜を第2イオン伝導層として形成し、
    前記第2イオン伝導層上に、ルテニウムとタンタル、もしくはルテニウムとチタンの合金を有する第2電極を形成し、
    前記第2電極上に、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブ、あるいは酸化チタン、酸化アルミニウム、酸化タンタル、酸化ニオブの積層構成を有する抵抗変化層を形成し、
    前記抵抗変化層上に、タンタルを有する第3電極を形成し、
    前記第3電極上に、窒化シリコンと酸化シリコンとを有するハードマスク膜を形成し、
    前記ハードマスク膜上に、フォトレジストパターンを形成し、
    前記フォトレジストパターンをマスクとして、四フッ化炭素を有するエッチングガスにより前記ハードマスク膜をドライエッチングしてハードマスクを形成し、
    前記ハードマスクをマスクとして、酸化作用を有するエッチングガスにより、前記第3電極、前記抵抗変化層、前記第2電極、前記第2イオン伝導層および前記第1イオン伝導層をドライエッチングする、半導体装置の製造方法。
JP2015523855A 2013-06-27 2014-06-17 スイッチング素子とその製造方法および半導体装置とその製造方法 Expired - Fee Related JP6350525B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013134426 2013-06-27
JP2013134426 2013-06-27
PCT/JP2014/003247 WO2014208050A1 (ja) 2013-06-27 2014-06-17 スイッチング素子とその製造方法および半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014208050A1 JPWO2014208050A1 (ja) 2017-02-23
JP6350525B2 true JP6350525B2 (ja) 2018-07-04

Family

ID=52141417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015523855A Expired - Fee Related JP6350525B2 (ja) 2013-06-27 2014-06-17 スイッチング素子とその製造方法および半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US9893276B2 (ja)
JP (1) JP6350525B2 (ja)
WO (1) WO2014208050A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
TWI569416B (zh) * 2015-11-26 2017-02-01 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
JP6860871B2 (ja) * 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
US9842804B2 (en) 2016-01-04 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reducing dual damascene distortion
CN110402497A (zh) * 2017-03-29 2019-11-01 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法
CN109037445A (zh) * 2018-08-01 2018-12-18 德淮半导体有限公司 Mim电容器及其制造方法
JPWO2020145253A1 (ja) * 2019-01-08 2021-11-18 ナノブリッジ・セミコンダクター株式会社 スイッチング素子およびその製造方法
US11227994B2 (en) 2019-06-17 2022-01-18 Hefei Reliance Memory Limited Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
US10847720B1 (en) 2019-06-20 2020-11-24 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements with filament confinement
US11527713B2 (en) 2020-01-31 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode via with low contact resistance

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217961A (ja) 1992-02-07 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> シリコンの精密加工方法
WO2000048196A1 (en) 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
JP4701691B2 (ja) 2004-11-29 2011-06-15 東京エレクトロン株式会社 エッチング方法
JP2010040728A (ja) 2008-08-05 2010-02-18 Nec Corp 半導体装置及びその製造方法
US9059028B2 (en) * 2009-06-25 2015-06-16 Nec Corporation Semiconductor device and method for manufacturing same
JP2011066313A (ja) 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
WO2011058947A1 (ja) 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP5565570B2 (ja) * 2010-05-13 2014-08-06 日本電気株式会社 スイッチング素子、スイッチング素子の製造方法および半導体装置
CN103119716B (zh) 2010-09-27 2016-03-02 松下电器产业株式会社 存储单元阵列、半导体存储装置、存储单元阵列的制造方法及半导体存储装置的读出方法
WO2012043502A1 (ja) 2010-09-28 2012-04-05 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
US20160111638A1 (en) 2016-04-21
JPWO2014208050A1 (ja) 2017-02-23
WO2014208050A1 (ja) 2014-12-31
US9893276B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
JP6350525B2 (ja) スイッチング素子とその製造方法および半導体装置とその製造方法
JP6428860B2 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5692297B2 (ja) 半導体装置及びその製造方法
WO2010079816A1 (ja) 半導体装置及びその製造方法
JP6860871B2 (ja) 抵抗変化素子、半導体装置、及び半導体装置の製造方法
JP5565570B2 (ja) スイッチング素子、スイッチング素子の製造方法および半導体装置
JP5799504B2 (ja) 半導体装置及びその製造方法
JP6665776B2 (ja) スイッチング素子及びスイッチング素子の製造方法
US9059402B2 (en) Resistance-variable element and method for manufacturing the same
JP5895932B2 (ja) 抵抗変化素子、それを含む半導体装置およびそれらの製造方法
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
WO2013103122A1 (ja) スイッチング素子及びその製造方法
JP5493703B2 (ja) スイッチング素子およびスイッチング素子を用いた半導体装置
JP5807789B2 (ja) スイッチング素子、半導体装置およびそれぞれの製造方法
US20190181182A1 (en) Rectifying element and switching element having the rectifying element
US20210050517A1 (en) Semiconductor device
WO2016157820A1 (ja) スイッチング素子、半導体装置、及びスイッチング素子の製造方法
JP2019047003A (ja) 抵抗変化素子と半導体装置および製造方法
WO2014050198A1 (ja) スイッチング素子およびスイッチング素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180328

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6350525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees