JP2011091317A - スイッチング素子およびスイッチング素子を用いた半導体装置 - Google Patents

Abstract

【課題】酸化物イオン伝導層を用いた電気化学反応を利用したスイッチング素子を再構成可能ＬＳＩの配線切り換えスイッチに適用する場合、オフ時にかかるロジック動作電圧に対する保持耐性（ディスターブ）が十分でない。
【解決手段】酸化ジルコニウムを含む酸化ジルコニウム系イオン伝導層を用いてスイッチを形成する。酸化ジルコニウム系のイオン伝導層を用いたスイッチング素子は従来のスイッチング素子に比べて、印加電圧に対する保持時間の依存性が大きく、ロジック動作印加時には再構成ＬＳＩに必要な保持耐性を維持できる。
【選択図】図１

Description

本発明は、プログラマブルロジックおよびメモリ等の電子デバイスに用いられる金属の析出を利用した（電気化学反応を利用した）スイッチング素子およびスイッチング素子を用いた半導体装置に関する。

プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチ（スイッチング素子）のサイズを小さくし、そのオン抵抗を小さくすることが必要となる。このような、スイッチとして、従来の半導体スイッチよりもサイズが小さく、オン抵抗が小さい、金属の析出を利用したスイッチが知られている。金属の析出を利用したスイッチとしては、特許文献１に開示された２端子スイッチが挙げられる。図１０に２端子スイッチの構造を示す。２端子スイッチは、金属イオンを供給する第１電極１１とイオンを供給しない第２電極１２でイオン伝導層１３を挟んだ構造を有し、両電極間はイオン伝導層中１３での金属架橋の形成・消滅によってスイッチングする。２端子スイッチは、構造が単純であるため、作製プロセスが簡便であり、素子サイズをナノメートルオーダーまで小さく加工可能である。

また、上記の２端子スイッチのほか、金属の析出を利用したスイッチとして、３端子スイッチが知られている。３端子スイッチには、金属架橋の形成・消滅をコントロールするための第３電極が設けられており、該第３電極により金属架橋の太さ（範囲）を制御可能とし、エレクトロマイグレーション耐性に優れたものとなっている。

このようなスイッチをプログラマブルロジックの配線切り替えスイッチとして搭載するためには、ロジック動作電圧（１Ｖ）以上のスイッチング電圧と半導体集積回路の製造工程に耐える熱耐性が必要となる。スイッチング電圧はイオン伝導体中の金属イオンの拡散速度に大きく依存するため、イオン伝導体材料の選択・最適化が重要である。特許文献２では、イオン伝導層に酸化物を用いることで、スイッチング電圧を高められ、高い熱耐性が得られることが開示されている。また、本スイッチをプログラマブルロジックの配線切り替えスイッチとして搭載するためには、本スイッチをＣｕ配線間に形成することが望ましいことや、Ｃｕ配線間のビア底に本スイッチを形成する方法が知られている。

特表２００２−５３６８４０号公報 特開２００６−３１９０２８号公報

プログラマブルロジックの配線切り換えスイッチに本スイッチを応用した場合、オフ状態においてもロジック動作電圧が印加される。そのため、オフ状態における定電圧印加時に対する信頼性、すなわちディスターブが十分に確保されている必要がある。ディスターブでは、例えばロジック動作電圧が1Ｖの場合、１Ｖ印加時にオフ状態を１０年保持する必要があるが、一方で、オフからオンへ遷移させるスイッチングの場合は３から６Ｖ付近の印加電圧で１００μｓｅｃ程度で駆動しなくてはならない。すなわち、保持時の1Ｖとスイッチング時の３から６Ｖ付近で、オフからオンまでの遷移時間が９桁以上変化するような、大きな電圧依存性を有する必要がある。特許文献２に開示されている酸化タンタルもしくは酸化シリコンと酸化タンタルの複合酸化物では、十分な電圧依存性が得られない。

本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、従来と同等のスイッチング性能を有し、従来よりも高い信頼性を有するスイッチング素子と、そのスイッチング素子を用いた書き換え可能な半導体装置を提供することを目的とする。

上記目的を達成するための本発明の２端子スイッチング素子は、第１電極と、第２電極と、該第１電極および第２電極間に配置された酸化物を含むイオン伝導層を有する２端子スイッチング素子であって、前記２端子スイッチング素子は、前記第１電極と前記第２電極との間に電圧を印加する際、前記第１電極は、前記イオン伝導層に金属イオンを供給し、前記第１電極から前記イオン伝導層に供給された金属イオンは、前記第２電極から電子を受け取って金属となり析出し、前記析出した金属の成長によって、前記第１電極と前記第２電極とが金属架橋により接続されて、第１電極と第２電極との抵抗が変化するスイッチング動作方式を採り、前記イオン伝導層は、酸化ジルコニウムを含むことを特徴とする。

また、前記イオン伝導層がジルコニウムと５価以上の価数を有する金属との複合酸化物であってもよい。また、前記５価以上の価数を有する金属が、タンタル、タングステン、ニオブ、バナジウム、モリブデン、クロムの何れかであってもよい。

また、前記５価以上の価数を有する金属原子濃度がジルコニウムよりも少なくてもよい。また、前記イオン伝導層におけるジルコニウムに対する前記５価以上の価数を有する金属原子の比率が、０．３３以下であってもよい。また、前記５価以上の価数を有する金属原子がタンタルであり、ジルコニウムに対するタンタルの比率（Ｔａ／Ｚｒ比率）が０．３３以下であってもよい。

また、前記イオン伝導層の密度が理論密度の９０％以下であってもよい。

また、上記目的を達成するための本発明の２端子スイッチング素子を有する半導体装置は、半導体基板上の多層配線層の内部に２端子スイッチング素子を有する半導体装置であって、前記２端子スイッチング素子は、少なくとも、上部電極と、下部電極と、該上部電極と下部電極との間に介在するイオン伝導層とからなり、前記多層配線層は、少なくとも、前記下部電極と電気的に接続された配線と、前記上部電極と電気的に接続されたプラグとからなり、前記配線は、前記下部電極を兼ねており、前記下部電極と前記イオン伝導層の間には、開口部を有する絶縁性バリア膜が介在し、前記イオン伝導層は、酸化物を含み前記開口部において前記下部電極と接する第１イオン伝導層と、酸化ジルコニウムを含み前記上部電極と接する第２イオン伝導層とからなることを特徴とする。

また、前記第２イオン伝導層が酸化ジルコニウムと５価以上の価数を有する金属との混合物であってもよい。また、前記第２イオン伝導層が酸化ジルコニウムと、タンタル、タングステン、ニオブ、バナジウム、モリブデン、クロムの群のうち任意に選択された一又は二以上との混合物であってもよい。

また、前記第２イオン伝導層が５０モルパーセント以上の酸化ジルコニウムと、５０モルパーセント未満の酸化タンタルで構成された混合物であってもよい。また、前記第２イオン伝導層が７５〜８５モルパーセントの酸化ジルコニウムと２５〜１５モルパーセントの酸化タンタルを含む混合物であってもよい。

また、前記第２イオン伝導層の密度が理論密度の９０％以下であってもよい。

また、前記第１イオン伝導層が酸化タンタルもしくは酸化チタンを含んでいてもよい。

また、前記配線は銅を主成分とする配線からなり、前記上部電極は、前記第２イオン伝導層と接する第１上部電極と、前記プラグと接する第２上部電極とからなり、第１上部電極はルテニウムよりなり、第２上部電極はタンタル又はタンタル窒化物よりなることとしてもよい。

本発明によれば、イオン伝導層に酸化ジルコニウムを含ませることで、オフ状態の電圧耐性（ディスターブ）を向上させることができる。これにより、プログラマブルロジックの配線切り換えスイッチに本スイッチを適用した場合に、オフ状態の素子に印加されるロジック動作電圧に対して、１０年以上オフ状態を保つことができる。

本発明の２端子スイッチング素子の一構成例を示す断面模式図である。 本発明の２端子スイッチング素子の一構成例を示す断面模式図である。 本発明の２端子スイッチング素子のディスターブ特性を示す概念図である。 本発明の２端子スイッチング素子の製造工程の一例を示す断面模式図である。 本発明の２端子スイッチング素子の動作に対する電気特性の変化を示すグラフである。 本発明の２端子スイッチング素子のディスターブ特性を示すグラフである。 本発明の２端子スイッチング素子のディスターブ特性を示すグラフである。 本発明の半導体装置の一構成例を示す断面模式図である。 本発明の半導体装置の製造工程の一例を示す断面模式図である。 本発明の半導体装置の製造工程の一例を示す断面模式図である。 本発明の半導体装置の製造工程の一例を示す断面模式図である。 従来の２端子スイッチング素子の一構成例を示す断面模式図である。

（２端子スイッチング素子）
まず初めに、本発明の２端子スイッチング素子の構成について図１を用いて説明する。なお、図１は、本発明の２端子スイッチ素子の一構成例を示す断面模式図である。

図１に示すように、本発明の２端子スイッチング素子は、第１電極２１と、イオン伝導層２３と、第１電極２１とイオン伝導層２３を介して設けられた第２電極２２とから構成される。また、本発明の２端子スイッチング素子は、第１電極と第２電極との間に電圧を印加する際、第１電極２１がイオン伝導層２３に金属イオンを供給し、第１電極２２からイオン伝導層２３に供給された金属イオンは、第２電極２２から電子を受け取って金属となり析出し、析出した金属の成長によって、第１電極２１と第２電極２２とが金属架橋により接続され第１電極と第２電極との抵抗が変化するスイッチング動作方式を採っている。また、第１電極２１は、イオン伝導層２３に金属イオンを供給可能な材料からなり、第２電極２２は、イオン伝導層２３に電子を供給可能な材料からなっている。なお、第２電極２２は、電圧を印加した際に、酸化ジルコニウム系イオン伝導層２３中に金属イオンを供給しない材料からなることが望ましい。

ここで、本発明の２端子スイッチング素子は、金属イオンが伝導するための媒体としてイオン伝導層２３に酸化ジルコニウムが含まれている（以下、酸化ジルコニウムが含まれたイオン伝導層２３を酸化ジルコニウム系伝導層２３という場合がある。）点に特徴を有する。当該特徴を有する本発明の２端子スイッチング素子によれば、オフからオンへのスイッチ時間の印加電圧依存性が大幅に増加させることができ、素子をスイッチングさせる際のμsecオーダーのパルス駆動を行う電圧と、オフ状態が数年オーダーで保たれる待機状態にかかる電圧との差を小さくすることができる。

また、一般に通常の酸化物セラミック材料では、酸化物内の酸素欠陥の安定化にマトリクスを構成する金属原子よりも価数の少ない金属原子を添加することで酸素欠陥により形成された空孔を安定化させる手法が用いられている。このような状況下、本願発明者は、抵抗変化素子として用いるイオン伝導層２３の最適な複合酸化物材料について鋭意検討した結果、イオン伝導層２３としてマトリクスを構成する金属原子に該金属原子よりも価数の少ない金属原子を添加するのではなく、マトリクスを構成する金属原子（ジルコニウム）に、該金属原子（ジルコニウム）よりも価数の大きい金属原子を添加してなる複合酸化物をイオン伝導層２３として採用することで、良好なスイッチング特性が得られるとの知見を得た。したがって、イオン伝導層２３は、ジルコニウムと５価以上の金属との複合酸化物であることが好ましい。

上記ジルコニウムと５価以上の金属との複合酸化物を含むイオン伝導層２３によれば、まず、酸素空孔を多く発生させる金属酸化物として知られている酸化ジルコニウムをイオン伝導層２３として使用することで、フォーミング電圧を下げることができる。さらに、電圧印加による金属原子析出（低抵抗状態遷移）を行った場合に、電圧依存性を急峻とすることができる。

一方で、イオン伝導層２３に使用される酸化ジルコニウムによれば、酸素空孔を増加させディスターブ特性を向上させることができるものの、酸素空孔を増加に伴い酸素空孔を介したＣｕの熱拡散も増加することとなる。そこで、ジルコニウムに、酸素空孔濃度を低下させるためのジルコニウムよりも価数の大きい金属原子（５価以上の金属）を添加することで（ジルコニウムと５価以上の金属との複合酸化物とすることで）ディスターブ特性を維持しつつ、酸素空孔濃度を低下させてＣｕの熱拡散を防ぐことができる。すなわち、ジルコニウムと５価以上の金属との複合酸化物を含むイオン伝導層２３によれば、酸素空孔の数を最適化し、プロセス耐性とディスターブ耐性を両立させることができる。

５価以上の金属について特に限定はないが、例えば、Ｔa（タンタル）、Ｗ（タングステン）、Ｎｂ（ニオブ）、Ｖ（バナジウム）、Ｍｏ（モリブデン）、Ｃｒ（クロム）等を好適に用いることができる。また、これらの金属の原子濃度はジルコニウムの原子濃度よりも少ないことが好ましい。５価以上の金属の原子濃度がジルコニウムの原子濃度よりも多いと、マトリクスを構成する原子（ジルコニウム）が５価以上の金属原子へ変わってしまい、所望の酸素空孔濃度が得られなくなるためである。

また、ＬＳＩへの製造工程を考えた場合には、特に５価以上の金属が、Ｔａ（タンタル）であることが好ましい。また上記と同様、イオン伝導層２３に含まれるＴａの原子濃度が、Ｚｒ（ジルコニウム）よりも少ないことが好ましい。

特に、イオン伝導層２３が、５０モルパーセント以上の酸化ジルコニウムと、５０モルパーセント未満の酸化タンタルで構成された混合物であることが好ましく、７５〜８５モルパーセントの酸化ジルコニウムと２５〜１５モルパーセントの酸化タンタルで構成された混合物であることがより好ましい。当該割合で、酸化ジルコニウムと酸化タンタルとが混合された混合物をイオン伝導層２３とすることで、ディスターブ特性を維持しつつ、酸素空孔濃度を低下させてＣｕの熱拡散を防ぐことができ、ディスターブ特性の確保と熱信頼性とを両立することができる。

また、イオン伝導層自体のリーク電流を低く抑えることも考慮すると、ジルコニウムに対する５価以上の価数を有する金属原子の比率が、０．３３以下であることが好ましく、５価以上の価数を有する金属原子がＴａである場合には、ジルコニウムに対するＴａの比率が、０．３３以下であることが好ましい。また、ジルコニウムに対する５価以上の価数を有する金属原子（例えば、Ｔａ）の比率は、０．３３であってもよい。

また、イオン伝導層２３の密度は理論密度の９０％以下であることが好ましい。イオン伝導層２３の密度を理論密度の９０％以下とすることで、フォーミング電圧を低減することができる。

酸化ジルコニウムを含む酸化ジルコニウム系イオン伝導層２３の形成方法についても特に限定はないが、例えば、スパッタ法もしくはレーザーアブレーション法を用いて形成することができる。酸化ジルコニウムにタンタルなどの別の元素を添加した酸化ジルコニウム系イオン伝導層２３を形成するには、酸化ジルコニウムと別の元素の酸化物を焼結したターゲットを用いるか、２種類の酸化物のターゲットを同成膜チャンバー内で同時に昇華させることで二元系以上の酸化ジルコニウム系イオン伝導層を得ることができる。酸化ジルコニウムに金属の酸化物を混合させることで、成膜に伴うストイキオメトリーの変化を防ぐことができる。なお、スパッタ法により、１Ｋｗ以上の高パワーで成膜することで、理論値の９０％以下の低密度イオン伝導層２３を得ることができる。

次に、本発明の２端子スイッチング素子の駆動方法を図２を用いて説明する。なお、図２は、本発明の２端子スイッチング素子の一構成例を示す断面模式図である。

第１電極３１を接地して、第２電極３２に正電圧を印加すると、図２に示すように第１電極３１の金属が金属イオン３５になって酸化ジルコニウム系イオン伝導層３３に溶解する。このとき、酸化ジルコニウム系イオン伝導層３３には、第２電極より電子が供給されているので、酸化ジルコニウム系伝導層３３に溶解している金属イオン３５は、同時に供給されている電子により、金属となって析出する。この析出した金属は、酸化ジルコニウム系イオン伝導層３３において、第２電極３２側より金属架橋３４を形成する。このようにして形成された金属架橋３４により第１電極３１と第２電極３２が電気的に接続されることで、本２端子スイッチング素子がオン状態になる。

一方、上記オン状態で第２電極３２を接地して、第１電極３１に負電圧を印加すると、今度は、金属架橋３４が酸化ジルコニウム系イオン伝導層３４に金属イオン３５となって溶解し、金属架橋３４の一部が切れる。この際、金属イオン３５は酸化ジルコニウム系イオン伝導層３３内に分散した金属３４と第１電極３１に回収される。これにより、第１電極３１と第２電極３２との電気的接続が切れ、スイッチがオフ状態になる。上記オフ状態からオン状態にするには、再び第２電極３２に正電圧を印加すればよい。また、第１電極３１を接地し、第２電極３２に負電圧を印加してスイッチをオン状態にしたり、第１電極３１を接地し、第２電極３２に正電圧を印加してスイッチをオフ状態にしたりしてもよい。

なお、スイッチがオフ状態になるとき、電気的接続が完全に切れる前の段階から第１電極３１および第２電極３２間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性の変化があって、最終的に電気的接続が切れる。

次に、本発明の２端子スイッチング素子のディスターブ特性を図３に従って説明する。なお、図３は、本発明の２端子スイッチング素子のディスターブ特性を示す概念図である。

図３から明らかなように本発明の２端子スイッチング素子は、フォーミング時はオフ状態において、４〜７Ｖ程度の電圧を印加した場合は1ｍｓｅｃ以下でただちにオンに遷移する。一方、０．８〜１Ｖ程度の電圧を印加した場合は１０年以上経ってもオンに遷移しない。また、スイッチング時はオフ状態において、１．５〜４Ｖ程度の電圧を印加した場合は1ｍｓｅｃ以下でただちにオンに遷移する。一方、０．８〜１Ｖ程度の電圧を印加した場合は１０年以上経ってもオンに遷移しない。

次に、本発明のスイッチング素子の製造方法の最良の形態について図４を用いて説明する。なお、図４は、本発明の２端子スイッチング素子の製造工程の一例を示す断面模式図であり、本発明は当該形態に限定されるものではない。

（工程１）
シリコン基板２５の表面に膜厚３００ｎｍのシリコン酸化膜２６を形成する。酸化膜上に白金、ルテニウム、もしくはニッケルを真空蒸着法もしくはスパッタ法で膜厚１００ｎｍ成膜し第２電極２２とする。

（工程２）
酸化ジルコニウム系イオン伝導層２３として膜厚１３ｎｍの酸化ジルコニウムと酸化タンタルの混合物の薄膜を形成する。前記混合物は酸化ジルコニウム中に酸化タンタルが２５モルパーセント含まれた焼結体のターゲットを用い、スパッタ法により堆積する。この際、成膜された複合酸化物の組成はターゲットの組成にできるだけ近くなるようにする。具体的にはスパッタを行う際に、供給する酸素量を最適化する。発明者らは、酸素流量１０ｓｃｃｍとアルゴン流量４０ｓｃｃｍの混合ガスを流した成膜条件で複合酸化物層を成膜し、酸化ジルコニウム中に酸化タンタルが２５モルパーセント含まれた混合物を得た。この際、1Ｋｗ以上の高パワーでイオン伝導層２３を成膜することで、理論値の９０％以下の密度を有するイオン伝導層２３を得ることができる。理論値の９０％以下の密度を有するイオン伝導層２３によればフォーミング電圧を低減することができる。

（工程３）
絶縁層２４を酸化シリコンで形成する。酸化ジルコニウム系イオン伝導層２３上にスパッタ法もしくはＣＶＤ法で酸化シリコンを４０ｎｍ形成し、その上にレジストをスピンコートし、リソグラフィ技術、例えばステッパーによりレジストのパターニングを行う。パターニング後、酸化シリコンをＣＦ_４ガスでドライエッチングもしくはＤＨＦでウエットエッチングし、絶縁層２４とする。

（工程４）
パターニングされた絶縁層２４上に、真空蒸着法もしくはスパッタ法により膜厚１００ｎｍの銅を堆積させる。その上にレジストをスピンコートし、リソグラフィ技術、例えばステッパーによりレジストのパターンニングを行う。パターニング後、銅を硝酸と過酸化水素水を１：１に混合した溶液でウエットエッチングし第１電極２１とする。

次に、上記製造工程により形成された２端子スイッチング素子の動作について図５を用いて説明する。なお、図５は、本発明の酸化ジルコニウム系イオン伝導層を用いたスイッチング素子の動作に対する電気特性の変化を示すグラフである。

上記製造工程により形成されたスイッチング素子の第２電極２２をｎ型ＭＯＳＦＥＴのドレイン電極に接続することで電流を制御した。ｎ型ＭＯＳＦＥＴのゲート電圧への最大印加電圧は５Ｖで、ゲート幅は２０μｍである。第２電極２２をｎＭＯＳＦＥＴのソース電極を介して接地して、第１電極２１に正電圧を印加すると、５．２Ｖでスイッチがオフ状態（高抵抗の状態）からオン状態（低抵抗の状態）へ遷移した。素子作製後最初のオンへの遷移はフォーミングと呼ばれ、遷移電圧はフォーミング電圧と呼ばれる。この際、スイッチング素子にかかる電流をｎＭＯＳＦＥＴで６００μＡが上限となるよう制限した。次に、負電圧を印加すると−０．３８Ｖで電流は減少し、オフ状態に遷移した。再度、正電圧を印加すると３．２Ｖでオン状態へ遷移した。この際、スイッチング素子にかかる電流をｎＭＯＳＦＥＴで１．４ｍＡが上限となるよう制限した。

次に、本発明の２端子スイッチング素子のディスターブ特性について図６、図７を用いて説明する。なお、図６、図７は、本発明の酸化ジルコニウム系イオン伝導層を用いた２端子スイッチング素子のディスターブ特性を示すグラフである。

図６は酸化ジルコニウムと酸化タンタルの混合物、酸化タンタル、酸化タンタルと酸化シリコンの混合物をそれぞれイオン伝導層に用いた２端子スイッチにおいて、フォーミング時のオフの保持時間の中央値と、印加した電界の１／２乗の関係を示している。非特許文献１（２００６ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇｓ （２００６ アイ・イー・イー・イー インターナショナル リライアビィリティ フィジックス シンポジウム プロシーディングス）４８４ページ〜４８９ページ）に銅イオンのドリフトとデンドライトの形成を伴うＴＤＤＢ（印加電圧によって素子が故障するまでの時間）は電界の１／２乗に比例することが示されている。酸化ジルコニウムと酸化タンタルの混合物は、酸化タンタルおよび酸化タンタルと酸化シリコンの混合物に比べて、電界の１／２乗に対してオフの保持時間の中央値が急峻に増加している。すなわち電界（電圧）依存性が大きい。酸化ジルコニウムと酸化タンタルの混合物のイオン伝導層の膜厚が１３ｎｍであるとすると、オフの保持時間が１ｍｓｅｃになる電圧、すなわちフォーミング電圧は６．８Ｖとなる。また、印加電圧が１Ｖの場合には６×１０^９ｓｅｃの保持時間となり、１０年以上オフ状態を維持できる素子が５０パーセント存在する。

図７は酸化ジルコニウムと酸化タンタルの混合物、酸化タンタルの混合物をそれぞれイオン伝導層に用いた２端子スイッチにおいて、スイッチング時のオフの保持時間の中央値と、印加した電圧の１／２乗の関係を示している。酸化ジルコニウムと酸化タンタルの混合物は、酸化タンタルに比べて、電圧の１／２乗に対してオフの保持時間の中央値が急峻に増加している。すなわち電圧依存性が大きい。酸化ジルコニウムと酸化タンタルの混合物のイオン伝導層は、オフの保持時間が１ｍｓｅｃになる電圧、すなわちスイッチング電圧は２．０Ｖとなる。また、印加電圧が１Ｖの場合には３×１０^１０ｓｅｃの保持時間となり、１０年以上オフ状態を維持できる素子が５０パーセント存在する。

（半導体装置）
次に、本発明の２端子スイッチを多層配線層内部に形成した半導体装置について図８を用いて説明する。なお、図８は、半導体基板の多層配線層の内部に本発明の２端子スイッチング素子を有する半導体装置の一構成例を示す断面模式図である。

本発明の半導体装置は、半導体基板上の多層配線層の内部に２端子スイッチング素子を有する半導体装置であって、２端子スイッチング素子は、少なくとも、上部電極と、下部電極と、該上部電極と下部電極との間に介在するイオン伝導層とからなり、多層配線層は、少なくとも、下部電極と電気的に接続された配線と、上部電極と電気的に接続されたプラグとからなり、配線は、下部電極を兼ねており、下部電極とイオン伝導層の間には、開口部を有する絶縁性バリア膜が介在し、イオン伝導層は、酸化物を含み開口部において下部電極と接する第１イオン伝導層と、酸化ジルコニウムを含み上部電極と接する第２イオン伝導層とからなることを特徴とする。以下、本発明の半導体装置の各構成について説明する。

多層配線層は、半導体基板９１上にて、層間絶縁膜９２、バリア絶縁膜９３、層間絶縁膜９４、バリア絶縁９７、保護絶縁膜１０４、層間絶縁膜１０５、エッチングストッパ膜１０６、層間絶縁膜１０７、及びバリア絶縁膜１１１の順に積層した絶縁積層体を有する。また、多層配線層は、層間絶縁膜９４及びバリア絶縁膜９３に形成された配線溝にバリアメタル９６を介して第１配線９５が埋め込まれている。また、多層配線層は、層間絶縁膜１０７及びエッチングストッパ膜１０６に形成された配線溝に第２配線１０８が埋め込まれており、層間絶縁膜１０５、保護絶縁膜１０４、及びハードマスク膜１０２に形成された下穴にプラグ１０９が埋め込まれており、第２配線１０８とプラグ１０９が一体となっており、第２配線及びプラグ１０９の側面乃至底面がバリアメタル１１０によって覆われている。また、多層配線層は、バリア絶縁膜９７に形成された開口部にて、下部電極となる第１配線９５、バリア絶縁膜９７の開口部の壁面、乃至絶縁性バリア膜９７上に、イオン伝導層９９、第１上部電極１００、及び第２上部電極１０１の順に積層した２端子スイッチ１１２が形成されており、第２上部電極１０１上にハードマスク膜１０２が形成されており、第１イオン伝導層膜である第１イオン伝導層９９ａ、第２イオン伝導層９９ｂ、第１上部電極１００、第２上部電極１０１、及びハードマスク膜１０２の積層体の上面乃至側面が保護絶縁膜１０４で覆われている。このように、第１配線９５を２端子スイッチ１１２の下部電極とすることで、すなわち、第１配線９５が２端子スイッチ１１２の下部電極を兼ねることで、工程数を簡略化しながら、電極抵抗を下げることができる。これにより、通常の銅ダマシン配線プロセスに追加工程として、少なくとも２ＰＲのマスクセットを作成するだけで、２端子スイッチを搭載することができ、素子の低抵抗化と低コスト化を同時に達成することができるようになる。

２端子スイッチ１１２は、バリア絶縁膜９７に形成された開口部の領域にて第１イオン伝導層９９ａと第１配線９５が直接接しており、第２イオン伝導層９９ｂと第１上部電極１００が直接接しており、第２上部電極１０１上にてプラグ１０９と第２上部電極１０１とがバリアメタル１１０を介して電気的に接続されている。２端子スイッチ１１２は、電圧の印加、あるいは電流を流すことでＯＮ／ＯＦＦの制御を行い、例えば、第１イオン伝導層９９ａおよび第２イオン伝導層中９９ｂへの第１配線５に係る金属の電界拡散を利用してＯＮ／ＯＦＦの制御を行う。

半導体基板９１は、半導体素子が形成された基板である。半導体基板９１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等の基板を用いることができる。層間絶縁膜９２は、半導体基板１上に形成された絶縁膜である。層間絶縁膜９２には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜９２は、複数の絶縁膜を積層したものであってもよい。

バリア絶縁膜９３は、層間絶縁膜９２、９４間に介在したバリア性を有する絶縁膜である。バリア絶縁膜９３は、第１配線９５用の配線溝の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜９３には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜９３には、第１配線９５を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル９６を介して第１配線５が埋め込まれている。バリア絶縁膜９３は、配線溝のエッチング条件の選択によっては削除することもできる。

層間絶縁膜９４は、バリア絶縁膜９３上に形成された絶縁膜である。層間絶縁膜９４には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜９４は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜９４には、第１配線５を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル９６を介して第１配線９５が埋め込まれている。

第１配線９５は、層間絶縁膜９４及びバリア絶縁膜９３に形成された配線溝にバリアメタル９６を介して埋め込まれた配線である。第１配線９５は、２端子スイッチ１１２の下部電極を兼ね、第１イオン伝導層９９ａと直接接している。第２イオン伝導層９９ｂの下面は第１イオン伝導層９９ａに直接接しており、上面は第１上部電極に直接接している。第１配線９５には、イオン伝導層９９ａ、９９ｂにおいて拡散、イオン電導可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。第１配線９５は、Ａｌと合金化されていてもよい。

バリアメタル９６は、第１配線９５に係る金属が層間絶縁膜９４や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル６には、例えば、第１配線９５がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。

絶縁性バリア膜９７は、第１配線５を含む層間絶縁膜９４上に形成され、第１配線９５に係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜１０５中への第１配線９５に係る金属の拡散を防いだり、上部電極１０１、１００、及びイオン伝導層９９の加工時にエッチングストップ層としての役割を有する。絶縁性バリア膜７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。絶縁性バリア膜７は、保護絶縁膜１０４及びハードマスク膜１０２と同一材料であることが好ましい。

第１イオン伝導層９９ａ、および第２イオン伝導層９９ｂは、抵抗が変化する膜である。第１配線９５（下部電極）に係る金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができ、２端子スイッチ１１２の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、第１イオン伝導層９９ａは酸化チタンであることが好ましく、第２イオン伝導層９９ｂはジルコニウムを含む酸化物絶縁膜であって、酸化ジルコニウムと酸化タンタルの混合物を用いることができる。

酸化ジルコニウムにタンタルなどの別の元素を添加した酸化ジルコニウム系イオン伝導層を形成するには、酸化ジルコニウムと別の元素の酸化物を焼結したターゲットを用いるか、２種類の酸化物のターゲットを同成膜チャンバー内で同時に昇華させることで二元系以上の酸化ジルコニウム系イオン伝導層を得る。酸化ジルコニウムに金属の酸化物を混合するのは、成膜に伴うストイキオメトリーの変化を防ぐためである。この際、1ｋｗ以上の高パワーで成膜することで、理論値の９０％以下の密度を有する第２イオン伝導層９９ｂを得ることができる。理論値の９０％以下の密度を有する第２イオン伝導層９９ｂによればフォーミング電圧を低減することができる。

ここで、酸化ジルコニウムと混合物を形成する金属は、価数が酸化ジルコニウムの４価よりも大きい５価以上の金属であることが望ましい。例えば、タンタル、タングステン、ニオブ、バナジウム、モリブデン、クロムである。ここで、第２イオン伝導層９９ｂは、酸化ジルコニウムと酸化タンタルとの混合物であることが好ましい。特には、第２イオン伝導層９９ｂが、５０モル％以上の酸化ジルコニウムと、５０モル％以下の酸化タンタルとの混合物であることがより好ましく、７５〜８５モル％以上の酸化ジルコニウムと、２５〜１５モル％以下の酸化タンタルとの混合物であることが更に好ましい。当該割合で、酸化ジルコニウムと酸化タンタルとが混合された混合物を第２イオン伝導層９９ｂとすることで、ディスターブ特性を維持しつつ、酸素空孔濃度を低下させてＣｕの熱拡散を防ぐことができ、ディスターブ特性の確保と熱信頼性とを両立することができる。

このような積層構造とすることで、第１イオン伝導層９９ａは、第１配線９５に係る金属が第２イオン伝導層を堆積中に酸化することを防止する役割を果たす。第１配線のイオン伝導層９９ａ、９９ｂをイオン伝導層として用いた場合には、低抵抗時（ＯＮ時）にイオン伝導層内部に形成される金属イオン（例えば、銅イオン）よる架橋を、酸化Ｔｉ層で分断することで、オフ時に金属イオンを容易に回収することができるようになり、スイッチング特性を向上させることができるようになる。イオン伝導層９９は、第１配線９５、絶縁性バリア膜９７の開口部のテーパ面、乃至絶縁性バリア膜７上に形成されている。イオン伝導層９９は、第１配線９５とイオン伝導層９の接続部の外周部分が少なくとも絶縁性バリア膜９７の開口部のテーパ面上に沿って配設されている。

第１上部電極１００は、２端子スイッチ１１２の上部電極における下層側の電極であり、第２イオン伝導層９９ｂと直接接している。第１上部電極１００には、第１配線９５に係る金属よりもイオン化しにくく、第９２イオン伝導層９９ｂにおいて拡散、イオン電導しにくい金属が用いられ、例えば、白金、ルテニウム、ニッケル等を用いることができる。

第２上部電極１０１は、２端子スイッチ１１２の上部電極における上層側の電極であり、第１上部電極１００上に形成されている。第２上部電極１０１は、第１上部電極１００を保護する役割を有する。すなわち、第２上部電極１０１が第１上部電極１００を保護することで、プロセス中の第１上部電極１００へのダメージを抑制し、２端子スイッチ１１２のスイッチング特性を維持することができる。第２上部電極１０１には、例えば、Ｔａ、Ｔｉ、Ｗあるいはそれらの窒化物等を用いることができる。

ハードマスク膜１０２は、第２上部電極１０１、第１上部電極１００、及び第１イオン伝導層９９ａ、第２イオン伝導層９９ｂをエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。ハードマスク膜１０２には、例えば、ＳｉＮ膜等を用いることができる。ハードマスク膜１０２は、保護絶縁膜１０４、および絶縁性バリア膜９７と同一材料であることが好ましい。すなわち、２端子スイッチ１１２の周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、２端子スイッチ１１２自身からの脱離を防ぐことができるようになる。

保護絶縁膜１０４は、２端子スイッチ１１２にダメージを与えることなく、さらにイオン伝導層９９ｂからの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜１０４には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜１０４は、ハードマスク膜１０２及び絶縁性バリア膜９７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜１０４と絶縁性バリア膜９７及びハードマスク膜１０２とが一体化して、界面の密着性が向上し、２端子スイッチ１１２をより保護することができるようになる。

層間絶縁膜１０５は、保護絶縁膜１０４上に形成された絶縁膜である。層間絶縁膜１０５には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１０５は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１０５は、層間絶縁膜１０７と同一材料としてもよい。層間絶縁膜１０５には、プラグ１０９を埋め込むための下穴が形成されており、当該下穴にバリアメタル１１０を介してプラグ１９が埋め込まれている。

エッチングストッパ膜１０６は、層間絶縁膜１０５、１０７間に介在した絶縁膜である。エッチングストッパ膜１０６は、第２配線１０８用の配線溝の加工時にエッチングストップ層としての役割を有する。エッチングストッパ膜１０６には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。エッチングストッパ膜１０６には、第２配線１０８を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１１０を介して第２配線１０８が埋め込まれている。エッチングストッパ膜１０６は、配線溝のエッチング条件の選択によっては削除することもできる。

層間絶縁膜１０７は、エッチングストッパ膜１０６上に形成された絶縁膜である。層間絶縁膜１０７には、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１０７は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１０７は、層間絶縁膜１５と同一材料としてもよい。層間絶縁膜１０７には、第２配線１０８を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル１１０を介して第２配線１０８が埋め込まれている。

第２配線１０８は、層間絶縁膜１０７及びエッチングストッパ膜１０６に形成された配線溝にバリアメタル１１０を介して埋め込まれた配線である。第２配線１０８は、プラグ１０９と一体になっている。プラグ１０９は、層間絶縁膜１０５、保護絶縁膜１０４、及びハードマスク膜１０２に形成された下穴にバリアメタル１１０を介して埋め込まれている。プラグ１０９は、バリアメタル１１０を介して第２上部電極１０１と電気的に接続されている。第２配線１０８及びプラグ１０９には、例えば、Ｃｕを用いることができる。

バリアメタル１１０は、第２配線１０８（プラグ１０９を含む）に係る金属が層間絶縁膜１０５、１０７や下層へ拡散することを防止するために、第２配線１０８及びプラグ１０９の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル１１０には、例えば、第２配線１０８及びプラグ１０９がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。バリアメタル１１０は、第２上部電極１０１と同一材料であることが好ましい。例えば、バリアメタル１１０がＴａＮ（下層）／Ｔａ（上層）の積層構造である場合には、下層材料であるＴａＮを第２上部電極１０１に用いることが好ましい。あるいは、バリアメタル１１０がＴｉ（下層）／Ｒｕ（上層）である場合は、下層材料であるＴｉを第２上部電極１０１に用いることが好ましい。

バリア絶縁膜１１１は、第２配線１０を含む層間絶縁膜１０７上に形成され、第２配線１０８に係る金属（例えば、Ｃｕ）の酸化を防いだり、上層への第２配線１０８に係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜１１１には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等を用いることができる。

（半導体装置の製造方法）
次に、本発明の半導体装置の製造方法について図９を用いて説明する。なお、図９は、本発明の半導体装置の製造方法の一例を模式的に示した工程断面図である。

（工程１）
半導体基板９１（例えば、半導体素子が形成された基板）上に層間絶縁膜９２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、層間絶縁膜９２上にバリア絶縁膜９３（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を堆積し、その後、バリア絶縁膜９３上に層間絶縁膜９４（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜９４及びバリア絶縁膜９３に配線溝を形成し、その後、当該配線溝にバリアメタル９６（例えば、ＴａＮ／Ｔａ、膜厚５ｎｍ／５ｎｍ）を介して第１配線９５（例えば、銅）を埋め込む。層間絶縁膜９２、９４は、プラズマＣＶＤ法によって形成することができる。第１配線９５は、例えば、ＰＶＤ法によってバリアメタル９６（例えば、ＴａＮ／Ｔａの積層膜）を形成し、ＰＶＤ法によるＣｕシードの形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。

（工程２）
第１配線９５を含む層間絶縁膜９４上に絶縁性バリア膜９７（例えば、ＳｉＮ膜、膜厚５０ｎｍ）を形成する。ここで、絶縁性バリア膜９７は、プラズマＣＶＤ法によって形成することができる。絶縁性バリア膜９７の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。

（工程３）
絶縁性バリア膜９７上にハードマスク膜９８（例えば、シリコン酸化膜）を形成する。このとき、ハードマスク膜９８は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、絶縁性バリア膜９７とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜９８には、例えば、シリコン酸化膜、シリコン窒化膜、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ等を用いることができ、ＳｉＮ／ＳｉＯ２の積層体を用いることができる。

（工程４）
ハードマスク膜９８上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜９８に開口部パターンを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしも絶縁性バリア膜９７の上面で停止している必要はなく、絶縁性バリア膜９７の内部にまで到達していてもよい。

（工程５）
ハードマスク膜９８をマスクとして、ハードマスク膜９８の開口部から露出する絶縁性バリア膜９７をエッチバック（ドライエッチング）することにより、絶縁性バリア膜７に開口部を形成して、絶縁性バリア膜９７の開口部から第１配線９５を露出させ、その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線９５の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する。絶縁性バリア膜９７をエッチバックでは、反応性ドライエッチングを用いることで、絶縁性バリア膜９７の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフルオロカーボンを含むガスを用いることができる。ハードマスク膜９８は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、絶縁性バリア膜９７の開口部の形状は円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。非反応性ガスを用いたＲＦ（Radio Frequency；高周波）エッチングによって、第１配線９５の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。

（工程６）
第１配線９５を含む絶縁性バリア膜９７上に４ｎｍ以下の金属チタン（例えば、膜厚２ｎｍ）を堆積する。金属ＴｉはＰＶＤ法やＣＶＤ法を用いて形成することができる。さらに、第２イオン伝導層９９ｂとして酸化ジルコニウムと酸化タンタルの混合物を形成する。前記混合物は酸化ジルコニウム中に例えば、酸化タンタルが２５モルパーセント含まれた焼結体のターゲットを用い、スパッタ法により堆積する。この際、成膜された複合酸化物の組成はターゲットの組成にできるだけ近くなるようにする。具体的にはスパッタを行う際に、供給する酸素量を最適化する。発明者らは、酸素流量１０ｓｃｃｍとアルゴン流量４０ｓｃｃｍの混合ガスを流した成膜条件で複合酸化物層を成膜し、酸化ジルコニウム中に酸化タンタルが２５モルパーセント含まれた混合物を得た。金属チタンは第２イオン伝導層９９ｂの形成中に酸素プラズマ雰囲気に曝されることで自動的に酸化し、酸化チタンとなることで第１イオン伝導層９９ａとなる。絶縁性バリア膜９７の開口部は有機剥離処理によって水分などが付着しているため、イオン伝導層９９の堆積前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにするなどの注意が必要である。

（工程７）
イオン伝導層９９上に第１上部電極１００（例えば、Ｒｕ、膜厚１０ｎｍ）及び第２上部電極１０１（例えば、Ｔａ、膜厚５０ｎｍ）をこの順に形成する。

（工程８）
第２上部電極１０１上にハードマスク膜１０２（例えば、ＳｉＮ膜、膜厚３０ｎｍ）、およびハードマスク膜１０３（例えば、ＳｉＯ２膜、膜厚１５０ｎｍ）をこの順に積層する。ハードマスク膜１０２及びハードマスク膜１０３は、プラズマＣＶＤ法を用いて成膜することができる。ハードマスク膜１０２、１０３は当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。また、ハードマスク膜１０２とハードマスク膜１０３とは、異なる種類の膜であることが好ましく、例えば、ハードマスク膜１０２をＳｉＮ膜とし、ハードマスク膜１０３をＳｉＯ２膜とすることができる。このとき、ハードマスク膜１０２は、後述する保護絶縁膜１０４、および絶縁性バリア膜９７と同一材料であることが好ましい。すなわち、抵抗変化素子の周囲を全て同一材料で囲むこと材料界面を一体化し、外部からの水分などの浸入を防ぐとともに、抵抗変化素子自身からの脱離防ぐことができるようになる。また、ハードマスク膜１０２は、プラズマＣＶＤ法によって形成することができるが、例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、高密度なＳｉＮ膜などを用いることが好ましい。

（工程９）
ハードマスク膜１０３上に２端子スイッチ部をパターニングするためのフォトレジスト（図示せず）を形成し、その後、当該フォトレジストをマスクとして、ハードマスク膜１０２が表れるまでハードマスク膜１０３をドライエッチングし、その後、酸素プラズマアッシングと有機剥離を用いてフォトレジストを除去する。

（工程１０）
ハードマスク膜１０３をマスクとして、ハードマスク膜１０２、第２上部電極１０１、第１上部電極１００、イオン伝導層９９を連続的にドライエッチングする。このとき、ハードマスク膜１０３は、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。例えば、第２上部電極１０１がＴａの場合にはＣｌ２系のＲＩＥで加工することができ、第１上部電極１００がＲｕの場合にはＣｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。また、イオン伝導層９９のエッチングでは、下面の絶縁性バリア膜９７上でドライエッチングを停止させる必要がある。イオン伝導層９９がＴａを含む酸化物であり、絶縁性バリア膜９７がＳｉＮ膜やＳｉＣＮ膜である場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ系などの混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。このようなハードマスクＲＩＥ法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工をすることができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。

（工程１１）
ハードマスク膜１０２、第２上部電極１０１、第１上部電極１００、及びイオン伝導層９９を含む絶縁性バリア膜９７上に保護絶縁膜１０４（例えば、ＳｉＮ膜、３０ｎｍ）を堆積する。保護絶縁膜１０４は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧化に維持する必要があり、このときイオン伝導層９９の側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。それらを抑制するためには、保護絶縁膜１０４の成膜温度を２５０℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。

（工程１２）
保護絶縁膜１０４上に、層間絶縁膜１０５（例えば、シリコン酸化膜）、エッチングストッパ膜１０６（例えば、ＳｉＮ膜）、層間絶縁膜１０７（例えば、シリコン酸化膜）をこの順に堆積し、その後、第２配線１０８用の配線溝、およびプラグ１０９用の下穴を形成し、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内にバリアメタル１１０（例えば、ＴａＮ／Ｔａ）を介して第２配線１０８（例えば、銅）及びプラグ１０９（例えば、銅）を同時に形成し、その後、第２配線１０８を含む層間絶縁膜１０７上に絶縁性バリア膜１１１（例えば、ＳｉＮ膜）を堆積する。第２配線１０８の形成は、下層配線形成と同様のプロセスを用いることができる。このとき、バリアメタル１１０と第２上部電極１０１を同一材料とすることでプラグ１０９と第２上部電極１０１の間の接触抵抗を低減し、素子性能を向上させることができるようになる。層間絶縁膜１０５及び層間絶縁膜１０７はプラズマＣＶＤ法で形成することができる。２端子スイッチ１１２によって形成される段差を解消するため、層間絶縁膜１０５を厚く堆積し、ＣＭＰによって層間絶縁膜１０５を削り込んで平坦化し、層間絶縁膜１０５を所望の膜厚としてもよい。

１１、２１、３１、５１・・・第１電極
１２、２２、３２、５２・・・第２電極
１３、９９・・・イオン伝導層
２３、３３、５３・・・酸化ジルコニウム系イオン伝導層
５４・・・絶縁層
３５・・・金属イオン
３４・・・金属架橋
５６・・・シリコン酸化膜
７５・・・シリコン基板
９１・・・半導体基板
９２、９４、１０５、１０７・・・層間絶縁膜
９３、９７、１１１・・・バリア絶縁膜
９６、１１０・・・バリアメタル
９５・・・第１配線
１０８・・・第２配線
１０２、１０３・・・ハードマスク膜
１０６・・・エッチングストッパ膜
９９ａ・・・第１イオン伝導層
９９ｂ・・・第２イオン伝導層
１００・・・第１上部電極
１０１・・・第２上部電極
１０４・・・保護絶縁膜
１１０・・・プラグ
１１２・・・２端子スイッチ

Claims (15)

1. 第１電極と、第２電極と、該第１電極および第２電極間に配置された酸化物を含むイオン伝導層を有する２端子スイッチング素子であって、
   前記２端子スイッチング素子は、
   前記第１電極と前記第２電極との間に電圧を印加する際、
   前記第１電極は、前記イオン伝導層に金属イオンを供給し、
   前記第１電極から前記イオン伝導層に供給された金属イオンは、前記第２電極から電子を受け取って金属となり析出し、
   前記析出した金属の成長によって、前記第１電極と前記第２電極とが金属架橋により接続されて、第１電極と第２電極との抵抗が変化するスイッチング動作方式を採り、
   前記イオン伝導層は、酸化ジルコニウムを含むことを特徴とする２端子スイッチング素子。
2. 前記イオン伝導層がジルコニウムと５価以上の価数を有する金属との複合酸化物であることを特徴とする請求項１に記載の２端子スイッチング素子。
3. 前記５価以上の価数を有する金属が、タンタル、タングステン、ニオブ、バナジウム、モリブデン、クロムの何れかであることを特徴とする請求項２に記載の２端子スイッチング素子。
4. 前記５価以上の価数を有する金属原子濃度がジルコニウムよりも少ないことを特徴とする請求項２に記載の２端子スイッチング素子。
5. 前記イオン伝導層におけるジルコニウムに対する前記５価以上の価数を有する金属原子の比率が、０．３３以下であることを特徴とする請求項２に記載の２端子スイッチング素子。
6. 前記５価以上の価数を有する金属原子がタンタルであり、ジルコニウムに対するタンタルの金属原子の比率（Ｔａ／Ｚｒ比率）が０．３３以下であることを特徴とする請求項２に記載の２端子スイッチング素子。
7. 前記イオン伝導層の密度が理論密度の９０％以下であることを特徴とする請求項１または２に記載の２端子スイッチング素子。
8. 半導体基板上の多層配線層の内部に２端子スイッチング素子を有する半導体装置であって、
   前記２端子スイッチング素子は、少なくとも、上部電極と、下部電極と、該上部電極と下部電極との間に介在するイオン伝導層とからなり、
   前記多層配線層は、少なくとも、前記下部電極と電気的に接続された配線と、前記上部電極と電気的に接続されたプラグとからなり、
   前記配線は、前記下部電極を兼ねており、
   前記下部電極と前記イオン伝導層の間には、開口部を有する絶縁性バリア膜が介在し、
   前記イオン伝導層は、酸化物を含み前記開口部において前記下部電極と接する第１イオン伝導層と、酸化ジルコニウムを含み前記上部電極と接する第２イオン伝導層とからなることを特徴とする半導体装置。
9. 前記第２イオン伝導層が酸化ジルコニウムと５価以上の価数を有する金属との混合物であることを特徴とする請求項８に記載の半導体装置。
10. 前記第２イオン伝導層が酸化ジルコニウムと、タンタル、タングステン、ニオブ、バナジウム、モリブデン、クロムの群のうち任意に選択された一又は二以上との混合物であることを特徴とする請求項８に記載の半導体装置。
11. 前記第２イオン伝導層が５０モルパーセント以上の酸化ジルコニウムと、５０モルパーセント未満の酸化タンタルで構成された混合物であることを特徴とする請求項８に記載の半導体装置。
12. 前記第２イオン伝導層が７５〜８５モルパーセントの酸化ジルコニウムと２５〜１５モルパーセントの酸化タンタルを含む混合物であることを特徴とする請求項８に記載の半導体装置。
13. 前記第２イオン伝導層の密度が理論密度の９０％以下であることを特徴とする請求項８に記載の半導体装置。
14. 前記第１イオン伝導層が酸化タンタルもしくは酸化チタンを含むことを特徴とする請求項８乃至１３のいずれか一に記載の半導体装置。
15. 前記配線は銅を主成分とする配線からなり、
    前記上部電極は、前記第２イオン伝導層と接する第１上部電極と、前記プラグと接する第２上部電極とからなり、
    第１上部電極はルテニウムよりなり、第２上部電極はタンタル又はタンタル窒化物よりなることを特徴とする請求項８乃至１４のいずれか一に記載の半導体装置。