JP2008306157A - 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置 - Google Patents

Abstract

【課題】 高速且つ低消費電力動作が可能な可変抵抗素子を提供する。
【解決手段】 第１電極１１と第２電極１２の間に金属酸化物層１０を有し、第１及び第２電極間への電気的ストレスの印加に応じて、第１及び第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、金属酸化物層１０が第１及び第２電極間を流れる電流の電流密度が局所的に高くなる電流経路であるフィラメント１３を有し、第１電極と第２電極の内の少なくとも何れか一方の特定電極１１と金属酸化物層１０の界面であって、少なくとも特定電極１１とフィラメント１３の界面近傍を含む一部に、特定電極１１に含まれる少なくとも１つの元素の酸化物であって、金属酸化物層１０の酸化物とは異なる界面酸化物１５を備える。
【選択図】 図２

Description

本発明は、電気的ストレスの印加に応じて電気抵抗が変化することで情報を記憶可能な可変抵抗素子とその製造方法及び不揮発性半導体記憶装置に関し、更に詳しくは、金属酸化物の材質と電極の材質の組み合わせにより、金属酸化物の可逆的な可変抵抗特性を損なうことなく、高速且つ低消費電力での動作を可能にした可変抵抗素子とその製造方法及び不揮発性半導体記憶装置に関する。

近年、フラッシュメモリに代表される不揮発性半導体記憶装置の大容量化は著しく、製品レベルでは４Ｇバイト程度の容量の製品が数万円程度の価格で販売されている。特にＵＳＢメモリ等の携帯型或いは可搬型メモリとしてその商品価値は増しており、これまで光磁気ディスク等が占めてきた市場を奪いとる勢いである。また、数Ｇバイトの容量は携帯音楽プレイヤー用ストレージとしても十分であり、急速に普及しつつあるハードディスク搭載型携帯音楽プレイヤー用とは別に固体素子である不揮発性半導体記憶装置を搭載した携帯音楽プレイヤーは耐振動性や高信頼性、また低消費電力といった固体素子メモリならではの原理的な優位性をユーザーにアピールすることに成功しており、上記の音楽及び画像用の携帯型或いは可搬型商品用ストレージとして主流になると見込まれている。

今後更なる大容量化とビットコストの低減が実現された場合、動画の録画再生を行う携帯型或いは可搬型商品用ストレージとしての可能性も期待されることから、次世代不揮発性半導体記憶装置の研究が行なわれている。特に、フラッシュメモリの長所である低コスト、小セル面積（〜４Ｆ^２：Ｆは製造プロセスの最小加工寸法）を引き継ぎつつ、フラッシュメモリの動作原理に起因する以下の制限、（１）高い書き込み／消去電圧（昇圧回路が必要）、（２）遅い書き込み／消去動作（特に消去時間は１００μ秒超）、（３）少ない書き換え回数（１０^６回未満）、を克服できれば、現在情報機器のメインメモリとして使用されているＤＲＡＭを置き換える用途が開拓される。これにより、使用時には瞬時に起動し待機時には消費電力を限りなく零とする所謂「インスタントオンコンピュータ」が実現可能となる。

斯かる次世代不揮発性半導体記憶装置の候補として強誘電体メモリ（ＦｅＲＡＭ）、磁気メモリ（ＭＲＡＭ）等、夫々独自の原理に基づく不揮発性メモリ素子の研究開発が行われているが、何れもフラッシュメモリの特長である低ビットコスト、小セル面積を凌ぐことは難しい。

このような状況下、相変化メモリ（ＰＲＡＭ）や抵抗変化型メモリ（ＲＲＡＭ、ＲＲＡＭはシャープ株式会社の登録商標）等が、フラッシュメモリのビットコストを凌ぐ可能性があるため注目されている。ここで言う抵抗変化型メモリとは、電極で挟んだ可変抵抗体に閾電圧（または閾電流）以上の電圧（または電流）を印加することにより電気抵抗を変化させることができ、一旦電圧（または電流）の印加状態を解除した後にもその抵抗状態が不揮発的に維持され、異なる抵抗状態に対応させて情報を記憶できる不揮発性記憶装置である。

例えば、下記の特許文献１及び非特許文献１には、「一対の電極に挟まれたペロブスカイト物質からなる薄膜に異なる極性の電圧パルスを印加することにより抵抗値を変化させる方法」が開示されている。しかしながら、ペロブスカイト物質は、一般的な半導体プロセスとの親和性の点で問題があるため、下記の特許文献２に開示されているように、半導体プロセスとの親和性が高く且つ単純な組成からなる２元系酸化物からなる抵抗変化型メモリが注目されている。特許文献２には、「データ貯蔵物質層が、異なる電圧で異なる抵抗特性を有し、所定の電圧範囲で抵抗が急激に高くなる遷移金属酸化膜としてＮｉＯ、Ｖ_２Ｏ_５、ＺｎＯ、Ｎｂ_２Ｏ_５、ＴｉＯ_２、ＷＯ_３またはＣｏＯであることを特徴とする不揮発性メモリ装置」が開示されている。実際、下記の非特許文献２には、上部電極と下部電極の間に２元系遷移金属酸化物であるＮｉＯ、ＴｉＯ_２、ＺｒＯ_２、またはＨｆＯ_２を挟んだ不揮発性抵抗変化メモリ素子の例が報告されている。また、下記の非特許文献３では、２つの電極が、絶縁膜中に貫通した穴に埋め込まれた金属を介して電気的に接続される形状の抵抗変化メモリ素子が開示されている。

米国特許第６２０４１３９号明細書 特開２００４−３６３６０４号公報 Ｌｉｕ，Ｓ．Ｑ．他、"Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ Ｒｅｓｉｓｔａｎｃｅ ｃｈａｎｇｅ ｅｆｆｅｃｔ ｉｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ， Ｖｏｌ．７６，ｐｐ．２７４９−２７５１，２０００年 Ｂａｅｋ，Ｉ．Ｇ．他、"Ｈｉｇｈｌｙ Ｓｃａｌａｂｌｅ Ｎｏｎ−ｖｏｌａｔｉｌｅ Ｒｅｓｉｓｔｉｖｅ Ｍｅｍｏｒｙ ｕｓｉｎｇ Ｓｉｍｐｌｅ Ｂｉｎａｒｙ Ｏｘｉｄｅ Ｄｒｉｖｅｎ ｂｙ Ａｓｙｍｍｅｔｒｉｃ Ｕｎｉｐｏｌａｒ Ｖｏｌｔａｇｅ Ｐｕｌｓｅｓ"，ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，ｐｐ．５８７−５９０，２００４年 Ｏｇｉｍｏｔｏ，Ｙ．他、"Ｒｅｓｉｓｔａｎｃｅ ｓｗｉｔｃｈｉｎｇ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ｗｉｔｈ ａ ｎａｎｏｓｃａｌｅ ｃｏｎｆｉｎｅｄ ｐａｔｈ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ， Ｖｏｌ．９０，１４３５１５，２００７年

しかしながら、特許文献２或いは非特許文献２に開示されているような２元系遷移金属酸化物からなる抵抗変化型メモリは、上述のように、半導体プロセスとの親和性が高く、且つ単純な構造・組成からなり、高集積不揮発メモリに適用し易いという利点がある一方、低抵抗状態から高抵抗状態へのスイッチング速度が遅い（μ秒程度以上）、更に、当該スイッチングに要する電流が大きく（ｍＡ程度以上）、結果として高抵抗状態へのスイッチングに必要な電力が大きいといったスイッチング特性に関する問題を有する。

非特許文献３に開示された抵抗変化メモリ素子は、２つの電極が、電極に挟まれた絶縁膜中を貫通するように埋め込まれた金属によって接続されているという構造を持ち、非特許文献２を初めとする多くの文献で報告されている金属酸化物を電極で挟む構造の素子とは異なる構造を持つものである。当該素子は、高速動作が可能な構造を有しているが、特に素子サイズが金属を埋め込む微細穴に近いサイズとなったときに、素子間での微細構造のばらつき制御が高集積メモリを実現する上での課題となることが予想される。

以上の先行技術における技術的課題を踏まえ、本発明者らは、読み取り余裕度を確保した上で、低抵抗状態の抵抗値を制御し、実用の高集積不揮発性メモリへ適用した場合であっても、消費電力を実用に適した範囲内に抑え、且つ、高速動作可能な素子構造について、スイッチングメカニズムの検討、並びに、金属酸化物と電極の材質の組み合わせ等の具体的な検討を鋭意行い、以下に詳述する本発明に至った。

本発明は、上記技術的課題を解決するためになされたものであって、具体的には、以下に示す技術的特徴によって特定される。

即ち、本発明に係る可変抵抗素子は、第１電極と第２電極の間に金属酸化物層を有し、前記第１及び第２電極間への電気的ストレスの印加に応じて、前記第１及び第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、前記金属酸化物層が、前記第１及び第２電極間を流れる電流の電流密度が局所的に高くなる電流経路であるフィラメントを有し、前記第１電極と前記第２電極の内の少なくとも何れか一方の特定電極と前記金属酸化物層の界面であって、少なくとも前記特定電極と前記フィラメントの界面近傍を含む一部に、前記特定電極に含まれる少なくとも１つの元素である特定元素の酸化物であって、前記金属酸化物層の酸化物とは異なる界面酸化物を備えることを第１の特徴とする。

尚、第１及び第２電極間への電気的ストレスの印加とは、第１及び第２電極間に電圧、電流或いはその両方の電気的ストレスを印加することを意味する。

上記第１の特徴の可変抵抗素子によれば、可変抵抗素子の第１及び第２電極間を流れる電流の電流密度が局所的に高くなる電流経路であるフィラメントと特定電極の間に界面酸化物が介在する素子構造となるため、可変抵抗素子の電気抵抗に寄与する電流経路は、フィラメント形成処理によって１次的に形成されたフィラメント本体と特定電極の間に当該界面酸化物を貫通して形成される局所的なフィラメント部分となる。ここで、界面酸化物は、金属酸化物層に比べて膜厚が薄いため、局所的なフィラメント部分が界面酸化物を貫通して形成されるための電圧印加条件は、フィラメント本体形成時に比べて大幅に緩和されるため、その電気抵抗のばらつきも当然に抑制されたものとなる。つまり、可変抵抗素子の抵抗状態の変化、つまり、スイッチング動作が、当該局所的なフィラメント部分の導通及び遮断により行われるため、スイッチング動作を低消費電力且つ高速に実行できるようになり、その電気抵抗のばらつきも抑制される。

また、本発明に係る可変抵抗素子は、上記第１の特徴に加えて、前記フィラメントと前記界面酸化物の接点付近に、前記界面酸化物によって前記フィラメントの電流経路が狭窄される電流狭窄部を備えることを第２の特徴とする。

上記第２の特徴の可変抵抗素子によれば、界面酸化物を貫通する局所的なフィラメント部分が電流狭窄部として形成されることで、第１及び第２電極間が導通する低抵抗状態における電気抵抗のばらつきが抑制されるとともに、電気抵抗が過度に低抵抗となるのを防止でき、低抵抗状態から高抵抗状態へのスイッチング時における消費電流を抑制できる。

金属酸化物で見られる電圧パルスの印加によって抵抗状態が変化するスイッチング現象のメカニズムは今尚不明な部分が多くあるが、金属酸化物中に形成されたフィラメントにおいて、電圧パルス印加によってその全体或いは一部において酸素の移動が原因となりフィラメントが導通または破断し、抵抗状態が変化するとするスイッチングモデルが考えられている。例えば、セット用電圧パルスの印加により酸素が移動することで金属酸化物の金属と酸素の定比組成に対する酸素過剰或いは酸素欠損が発生して低抵抗化し、リセット用電圧パルスの印加によって可変抵抗素子が加熱され酸素過剰或いは酸素欠損が回復して高抵抗化するというスイッチングモデルである。特に、リセット時はジュール熱が大きな役割を担っていると考えられている。

従って、電流狭窄部においては、その周囲より電流密度が高いため、ジュール熱による温度上昇が効率的に加速され、更に、抵抗変化に必要な酸素の移動距離が短くて済むという二重の効果によって、低電力動作と高速動作が可能となると考えられる。

また、本発明に係る可変抵抗素子は、上記何れかの特徴に加えて、前記界面酸化物の熱伝導率が、前記特定電極の熱伝導率よりも小さいことを第３の特徴とする。

上記第３の特徴の可変抵抗素子によれば、界面酸化物中に形成される局所的なフィラメント部分がジュール熱により加熱される場合に、当該ジュール熱が熱伝導率の高い特定電極を介して拡散するのを界面酸化物によって効果的に抑止できるため、フィラメント部分においてジュール熱による温度上昇が効率的に加速され、低電力動作と高速動作が促進される。

また、本発明に係る可変抵抗素子は、上記第１または第２の特徴に加えて、前記特定元素の酸化物生成自由エネルギが、前記金属酸化物層を構成する金属元素の酸化物生成自由エネルギより小さいことを第４の特徴とする。

上記第４の特徴の可変抵抗素子によれば、界面酸化物を、特定電極の材料と金属酸化物との酸素のやり取りによって形成することが可能となり、可変抵抗素子の製造プロセスを簡略化できる。つまり、特定電極を構成する元素の酸化物生成自由エネルギが、金属酸化物を構成する金属元素の酸化物生成自由エネルギよりも小さいので、特定電極と金属酸化物層との界面において、特定電極の特定元素が金属酸化物層から酸素を奪取して酸化して界面酸化物が形成される。また、一般的に金属よりもその酸化物の方が、熱伝導率が小さいため、上述のような特定電極より熱伝導率の小さい熱閉じ込め効果を有する界面酸化物が自動的に形成し得る。

尚、酸化物生成自由エネルギの大小は、符号を含めた値での大小であって、絶対値の大小ではない。つまり、例を挙げて説明すれば、酸化物生成自由エネルギは、（−５００ｋＪ／ｍｏｌ）よりも（−１０００ｋＪ／ｍｏｌ）の方が小さい。また、酸化物生成自由エネルギは温度依存性を有するが、材料選択の指針としては、２５℃から１０００℃程度の温度範囲での大小関係に基づくのが好ましい。

また、本発明に係る可変抵抗素子は、上記何れかの特徴に加えて、前記金属酸化物層が、遷移金属を含む金属酸化物であることを第５の特徴とする。特に、前記金属酸化物層が、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｃｕ、Ｗ、Ｎｂ、Ｍｎから選択される少なくとも１つの遷移金属の酸化物であることが好ましい。

上記第５の特徴の可変抵抗素子によれば、金属酸化物層が遷移金属を含む金属酸化物である場合に、上述の特許文献１や非特許文献１の開示内容から、第１及び第２電極間に形成されるフィラメントの一部または全体における酸素移動に起因する抵抗変化現象が生じ得るものと考えられるので、そのスイッチング動作が、特定電極と金属酸化物層の界面に界面酸化物を備えることで、より安定して高速且つ低消費電力で実現できるという本発明の効果を奏することになる。

また、本発明に係る可変抵抗素子は、上記第５の特徴に加えて、前記特定電極が、Ｗ、Ｃｒ、Ｔａ、Ａｌから選択される少なくとも１つの元素であって、前記金属酸化物層に含まれる遷移金属とは異なる元素を含んでいることを第６の特徴とする。

上記第６の特徴の可変抵抗素子によれば、金属酸化物層が遷移金属を含む金属酸化物である場合に、特定電極との界面に、熱処理或いは電圧印加により容易に界面酸化物を形成することができる。

また、本発明に係る可変抵抗素子は、上記何れかの特徴に加えて、前記界面酸化物と前記金属酸化物の間で酸素が移動することによって、前記第１及び第２電極間の電気抵抗が可逆的に変化することを第７の特徴とする。

上記第７の特徴の可変抵抗素子によれば、当該酸素交換が、界面酸化物を貫通する局所的なフィラメント部分で行われれば十分であり、効率的な抵抗状態のスイッチングが実現できる。つまり、本発明の界面酸化物を備えた素子構造は、金属酸化物中に形成されたフィラメントにおいて、電圧パルス印加によってその全体或いは一部において酸素の移動が原因となりフィラメントが導通または破断し、抵抗状態が変化するとするスイッチングモデルに適合した素子構造と言える。

また、本発明に係る可変抵抗素子は、上記何れかの特徴に加えて、前記第１電極と前記第２電極の何れか一方を基準電極として他方の印加電極に正または負極性の第１電圧パルスを印加することにより前記第１及び第２電極間の電気抵抗が高抵抗化し、前記印加電極に前記第１電圧パルスとは逆極性の第２電圧パルスを印加することにより前記第１及び第２電極間の電気抵抗が低抵抗化することを第８の特徴とする。

上記第８の特徴の可変抵抗素子によれば、界面酸化物が第１電極と第２電極の何れか一方側にのみ形成される場合には、素子構造が第１及び第２電極間で非対称となるため、印加する電圧パルスの極性に依存した電流電圧特性を呈することになり、高抵抗化用の第１電圧パルスと低抵抗化用の第２電圧パルスの極性を異ならせることで、素子構造に適合したスイッチング動作が可能となり、安定したスイッチング動作が確保できることになる。

また、本発明に係る可変抵抗素子は、上記何れかの特徴に加えて、前記第１及び第２電極間の電気抵抗を高抵抗化するために前記第１及び第２電極間に印加する第１電圧パルスと、前記第１及び第２電極間の電気抵抗を低抵抗化するために前記第１及び第２電極間に印加する第２電圧パルスの各印加時間が１００ｎｓ以下であることを第９の特徴とする。

上記第９の特徴の可変抵抗素子によれば、本発明に特有の界面酸化物を備えた素子構造によってスイッチング動作の低消費電力化及び高速動作が可能となるため、高抵抗化用の第１電圧パルスと低抵抗化用の第２電圧パルスの各印加時間が１００ｎｓ以下でもスイッチング動作が可能となる。

また、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴の可変抵抗素子の製造方法であって、前記第１電極と前記第２電極の間に前記金属酸化物層を有する可変抵抗素子の原形構造を形成する原形構造形成工程と、前記原形構造の前記第１及び第２電極間に第１フォーミング電圧を印加して、前記金属酸化物層内の前記第１及び第２電極間を流れる電流の電流密度が局所的に高くなる電流経路であるフィラメントを形成する第１フォーミング工程と、前記第１電極と前記第２電極の内の少なくとも何れか一方の特定電極と前記金属酸化物層の界面であって、少なくとも前記特定電極と前記フィラメントの界面近傍を含む一部に、前記特定電極に含まれる少なくとも１つの元素である特定元素の酸化物であって、前記金属酸化物層の酸化物とは異なる界面酸化物を形成する第２フォーミング工程と、を順次処理することを第１の特徴とする。

上記第１の特徴の可変抵抗素子の製造方法によれば、２段階のフォーミング工程によって、金属酸化物層内にフィラメントが形成され、更に、形成されたフィラメントと特定電極の界面に界面酸化物が形成されるため、界面酸化物の存在によって、界面酸化物とフィラメントの界面の一部においてフィラメントが導通・破断する電流狭窄部が形成されるため、その後のスイッチング動作の高速化及び低消費電力化が促進される。

更に、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴に加えて、前記第２フォーミング工程において、前記特定電極中の前記特定元素が前記界面を介して前記金属酸化物層中の酸素を奪取することにより、前記界面酸化物が生成されることを第２の特徴とする。

上記第２の特徴の可変抵抗素子の製造方法によれば、金属酸化物層及び特定電極の界面に界面酸化物を別途独立して形成する必要が無く、可変抵抗素子の製造プロセスを簡略化できる。

更に、本発明に係る可変抵抗素子の製造方法は、上記第２の特徴に加えて、前記第２フォーミング工程において、前記界面酸化物を形成するとともに、前記フィラメントと前記界面酸化物の界面に、前記フィラメントの電流導通を抑制する高抵抗化したフィラメント破断部を形成することを第３の特徴とする。

更に、本発明に係る可変抵抗素子の製造方法は、上記第３の特徴に加えて、前記第２フォーミング工程の後に、前記第１及び第２電極間に、前記第１及び第２電極間の電気抵抗を低抵抗化するための電圧を印加することで、前記フィラメント破断部と前記界面酸化物を貫通する電流経路を形成して、前記フィラメントと前記界面酸化物の接点付近に前記フィラメントの電流経路が狭窄される電流狭窄部を形成することを第４の特徴とする。

上記第３または第４の特徴の可変抵抗素子の製造方法によれば、第２フォーミング工程直後の第１及び第２電極間の電気抵抗が高抵抗状態に設定される。従って、上記第４の特徴の如く、第２フォーミング工程後に、第１及び第２電極間に所定の電圧を印加することで、フィラメント破断部と界面酸化物を貫通する電流経路を形成して、第１及び第２電極間の電気抵抗を低抵抗状態に設定することができ、第１及び第２電極間の電気抵抗を可逆的に変化させるスイッチング動作が具体的に実現される。

更に、本発明に係る可変抵抗素子の製造方法は、上記第２乃至第４の何れかの特徴に加えて、前記原形構造形成工程において、前記特定電極に含まれる前記特定元素の酸化物生成自由エネルギが前記金属酸化物層を構成する金属元素の酸化物生成自由エネルギより小さくなるように、前記特定電極と前記金属酸化物層を形成することを第５の特徴とする。

上記第５の特徴の可変抵抗素子の製造方法によれば、特定電極を構成する元素の酸化物生成自由エネルギが、金属酸化物を構成する金属元素の酸化物生成自由エネルギよりも小さいので、特定電極と金属酸化物層との界面において、特定電極の特定元素が金属酸化物層から酸素を奪取して酸化して界面酸化物が形成される。また、一般的に金属よりもその酸化物の方が、熱伝導率が小さいため、上述のような特定電極より熱伝導率の小さい熱閉じ込め効果を有する界面酸化物が自動的に形成し得る。

更に、本発明に係る可変抵抗素子の製造方法は、上記第１乃至第５の何れかの特徴に加えて、前記第２フォーミング工程において、前記第１及び第２電極間に第２フォーミング電圧を印加することによって前記界面酸化物を生成することを第６の特徴とする。

更に、本発明に係る可変抵抗素子の製造方法は、上記第１乃至第５の何れかの特徴に加えて、前記第２フォーミング工程において、前記特定電極と前記金属酸化物層の界面を熱処理することによって、前記界面酸化物を形成することを第７の特徴とする。

上記第６または第７の特徴の可変抵抗素子の製造方法によれば、可変抵抗素子の原形構造を形成した後に、電圧印加または熱処理等の簡単な処理で、第２フォーミング工程が実現できるため、可変抵抗素子の製造プロセスの簡略化が図れる。

更に、本発明に係る可変抵抗素子の製造方法は、上記第１の特徴に加えて、前記第１フォーミング工程時に流れる電流を利用して、前記第１フォーミング工程と並行して前記第２フォーミング工程を行うことを第８の特徴とする。

上記第８の特徴の可変抵抗素子の製造方法によれば、第１及び第２フォーミング工程が１度のフォーミング工程として処理できるため、金属酸化物層内へのフィラメントの形成と、形成されたフィラメントと特定電極の界面への界面酸化物形成が同時または略同時になされ、界面酸化物の存在によって、界面酸化物とフィラメントの界面の一部においてフィラメントが導通・破断する電流狭窄部が形成されるため、その後のスイッチング動作の高速化及び低消費電力化が促進される。

更に、本発明に係る可変抵抗素子の製造方法は、上記第８の特徴に加えて、前記第１フォーミング工程において、流れる電流を１ｍＡ以下に制限することを第９の特徴とする。

上記第９の特徴の可変抵抗素子の製造方法によれば、１度のフォーミング工程であっても、効率的に界面酸化物を生成することができ、リセット動作時の低電流化が図れる。

更に、本発明に係る可変抵抗素子の製造方法は、上記第８または第９の特徴に加えて、前記第２フォーミング工程において、前記特定電極中の前記特定元素が前記界面を介して前記金属酸化物層中の酸素を奪取することにより、前記界面酸化物が生成されることを第１０の特徴とする。

上記第１０の特徴の可変抵抗素子の製造方法によれば、金属酸化物層及び特定電極の界面に界面酸化物を別途独立して形成する必要が無く、可変抵抗素子の製造プロセスを簡略化できる。

更に、本発明に係る可変抵抗素子の製造方法は、上記第１０の特徴に加えて、前記第２フォーミング工程において、前記フィラメントと前記界面酸化物の接点付近に、前記界面酸化物によって前記フィラメントの電流経路が狭窄される電流狭窄部が生成されることを第１１の特徴とする。

更に、本発明に係る可変抵抗素子の製造方法は、上記第１０の特徴に加えて、前記第２フォーミング工程の後に、前記第１及び第２電極間に、前記第１及び第２電極間の電気抵抗を高抵抗化するための電圧を印加することで、前記フィラメントと前記界面酸化物の界面に、前記フィラメントの電流導通を抑制する高抵抗化したフィラメント破断部を形成することを第１２の特徴とする。

上記第１１または第１２の特徴の可変抵抗素子の製造方法によれば、第２フォーミング工程直後の第１及び第２電極間の電気抵抗が低抵抗状態に設定される。従って、上記第１２の特徴の如く、第２フォーミング工程後に、第１及び第２電極間に所定の電圧を印加することで、フィラメントと界面酸化物の界面に、フィラメントの電流導通を抑制する高抵抗化したフィラメント破断部を形成して、第１及び第２電極間の電気抵抗を高抵抗状態に設定することができ、第１及び第２電極間の電気抵抗を可逆的に変化させるスイッチング動作が具体的に実現される。

更に、本発明に係る可変抵抗素子の製造方法は、上記第１０乃至第１２の何れかの特徴に加えて、前記原形構造形成工程において、前記特定電極に含まれる前記特定元素の酸化物生成自由エネルギが前記金属酸化物層を構成する金属元素の酸化物生成自由エネルギより小さくなるように、前記特定電極と前記金属酸化物層を形成することを第１３の特徴とする。

上記第１３の特徴の可変抵抗素子の製造方法によれば、特定電極を構成する元素の酸化物生成自由エネルギが、金属酸化物を構成する金属元素の酸化物生成自由エネルギよりも小さいので、特定電極と金属酸化物層との界面において、特定電極の特定元素が金属酸化物層から酸素を奪取して酸化して界面酸化物が形成される。また、一般的に金属よりもその酸化物の方が、熱伝導率が小さいため、上述のような特定電極より熱伝導率の小さい熱閉じ込め効果を有する界面酸化物が自動的に形成し得る。

本発明に係る不揮発性半導体記憶装置は、上記何れかの特徴の可変抵抗素子を有するメモリセルと、前記可変抵抗素子の両端に電力を印加して、電気抵抗を変化させて情報の書き込み及び消去を行う情報書き換え手段と、前記可変抵抗素子の両端に読み出し電圧を印加して前記可変抵抗素子を流れる電流量から電気抵抗状態を検知して記憶された情報を読み出す情報読み出し手段とを備えてなることを特徴とする。

上記特徴の不揮発性半導体記憶装置によれば、メモリセル間の抵抗ばらつきの少ない読み出し動作余裕が大きく、且つ、メモリセルの記憶状態の書き換えを低消費電力且つ高速に実行可能な高性能な不揮発性半導体記憶装置を低コストで提供できる。

本発明に係る可変抵抗素子によれば、金属酸化物層の材質と特定電極の材質との組み合わせを選択することによって、プラチナ電極等の貴金属電極を用いた場合に比べ高価な材料を節約でき、第１及び第２電極間の電気抵抗を高抵抗化或いは低抵抗化するスイッチング動作時の消費電力を低減できるとともに、スイッチング動作速度を向上させることができる。よって、本発明に係る可変抵抗素子を実用の不揮発性半導体記憶装置等へ適用した際に、スイッチング動作の低消費電力化並びに高速化が実現できる。更に、可変抵抗素子間の電気抵抗のばらつきが抑制されるため、読み出し動作余裕も向上する。

以下、本発明に係る可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置（以下、適宜「本発明素子」、「本発明方法」、及び、「本発明装置」と略称する。）の実施形態を図面に基づいて説明する。

〈第１実施形態〉
本発明の第１実施形態では、図１〜図２４に基づいて本発明素子と本発明方法について説明する。尚、本発明の対象となる可変抵抗素子は、図１に示すように、素子構造として第１電極１１と第２電極１２の間に金属酸化物層１０を備えた原形構造を有し、第１及び第２電極１１，１２間への電気的ストレスの印加に応じて、第１及び第２電極１１，１２間の電気抵抗が可逆的に変化する可変抵抗素子である。また、当該可変抵抗素子は、後述する「フォーミング」処理によって、金属酸化物層１０中に第１及び第２電極１１，１２間を流れる電流の電流密度が局所的に高くなる電流経路であるフィラメント１３が形成され、後述するスイッチング動作によって、図２に示されるようなフィラメント１３の一部または全体が導通・破断することで、第１及び第２電極１１，１２間の電気抵抗が変化するものを想定する。従って、本発明素子における上述の原形構造とは、「フォーミング」処理前の素子構造を意味する。

以下の説明において、第１及び第２電極間の電気抵抗を可逆的に変化させる動作、つまり、可変抵抗素子を高抵抗状態から低抵抗状態に遷移させる低抵抗化、及び、可変抵抗素子を低抵抗状態から高抵抗状態に遷移させる高抵抗化の各動作をスイッチング動作と称する。また、説明の便宜上、上記低抵抗化動作を「セット」或いは「セット動作」と呼称し、上記高抵抗化動作を「リセット」或いは「リセット動作」と呼称する。

更に、本発明の対象となる可変抵抗素子に対する「フォーミング」処理は、一般的には、スイッチング動作をさせる前に必要な前処理であって、金属酸化物層１０内にスイッチング動作において必要となるフィラメント１３（図２参照）を形成する処理を意味する。しかし、本発明方法では、電流の流れ易いフィラメント１３を形成する処理を第１フォーミング処理（または工程）と称し、形成されたフィラメント１３の一部の電流経路を狭窄化して電流を流れ難くする逆の処理を第２フォーミング処理（または工程）と称して、当該２つのフォーミング処理を区別する。従って、単に「フォーミング」処理と称する場合には、一般的な意味合いでのフィラメント形成処理を意味する。また、図２中では、可変抵抗素子１つに対して１本の単純な形状のフィラメントを示しているが、これは説明を容易にするためのものである。フィラメントは、電流密度が局所的に高くなる導電パスのことであり、１素子に複数存在したり、１つのフィラメントが複数のフィラメントに分岐して複雑な構造とること等も想定される。

本発明の対象となる可変抵抗素子の金属酸化物層で見られる電圧パルスの印加によって抵抗状態が変化するスイッチング現象のメカニズムは今尚不明な部分が多くある。フォーミング処理で予め形成された金属酸化物中のフィラメントにおいて、電圧パルス印加によってその全体あるいは一部において酸素の移動に起因してフィラメントが導通・破断し、抵抗が変化するというスイッチングモデルが考えられている。セット用電圧パルスの印加により酸素が移動することで金属酸化物の金属と酸素の定比組成に対する酸素過剰或いは酸素欠損が発生して低抵抗化し、リセット用電圧パルスの印加によって可変抵抗素子が加熱され酸素過剰或いは酸素欠損が回復して高抵抗化するというスイッチングモデルである。特に、リセット時はジュール熱が大きな役割を担っていると考えられている。

従って、第１に、リセット時に効率的に可変抵抗素子を加熱すること、第２に、フィラメントの抵抗変化を担う領域をできる限り小さくして抵抗変化に必要な酸素の移動距離を短くするという２つのアプローチによって、低電力で高速なスイッチング動作が可能となると、本発明者らは考えた。

電気的ストレス（例えば、電圧パルス）の印加によってフィラメントに流れる電流により発生したジュール熱は周辺の物質の比熱と熱伝導率に従って蓄熱並びに伝播して可変抵抗素子の温度が決まる。このとき、金属酸化物層で発生したジュール熱の一部は第１及び第２電極へと拡散していく。そこで、本発明者らは第１及び第２電極の少なくとも一方の電極（特定電極に相当）と金属酸化物層の界面に熱伝導率の低い酸化物薄膜（界面酸化物に相当）を自己整合的に形成することで熱拡散防止膜として働き、結果として低電力でのリセット動作が可能となることを見出した。更に、フィラメントと電極が接する近傍に選択的に界面酸化物を備えて抵抗変化部を限定することにより、低電力化、高速化の効果を大きくできることを明らかにした。

先ず、リセット時に効率的に可変抵抗素子を加熱する第１のアプローチに関して説明する。当該第１のアプローチでは、抵抗変化を担う箇所が、電極と金属酸化物の界面付近であるとすれば、界面付近に熱伝導率の低い材料を配置すれば良い。図２に、第１電極１１（本実施形態では、特定電極に相当）と金属酸化物層１０の間に界面酸化物１５を備えた基本構造を模式的に示す。図２では、界面酸化物１５の形成時（第２フォーミング処理時）に、フィラメント１３と界面酸化物１５との界面にフィラメント破断部１４が形成されている状態、つまり、フィラメント１３が破断して高抵抗化している状態を示している。尚、後述するように、セット用電圧パルスの印加によって、界面酸化物１５とフィラメント破断部１４の一部を貫通するフィラメント１３の電流狭窄部１６（図３参照）が形成されると、フィラメント１３が導通して本発明素子は低抵抗化する。

界面酸化物１５は、特定電極１１の材料と金属酸化物層１０との酸素のやり取りによって形成することが可能である。特定電極１１と金属酸化物層１０間の酸素のやり取りによって界面酸化物１５を形成することにより、本発明素子の製造プロセスを簡略化することが可能となる。具体的には、特定電極１１を構成する元素の酸化物生成自由エネルギを、金属酸化物層１０を構成する金属元素の酸化物生成自由エネルギよりも小さくすれば、加熱処理等によって特定電極１１が酸化されて、界面酸化物１５が形成される。一般的には、金属よりもその金属酸化物の方が、熱伝導率が小さいため、上述のような熱閉じ込め効果を持つ熱拡散防止膜となる。更に、後述するように、第１及び第２フォーミング処理後のセット動作によって形成される金属酸化物層１０のフィラメント破断部１４と界面酸化物１５を貫く電流狭窄部１６において、フィラメント１３の抵抗変化を主として担う部分、つまり、フィラメント１３の破断・導通が変化する箇所が、界面酸化物１５側のフィラメント破断部１４に形成されるので、金属酸化物層１０から界面酸化物１５への酸素移動が容易であるということも利用して、リセット動作を高速化できる。

次に、抵抗変化に必要な酸素の移動距離を短くするという第２のアプローチについて説明する。リセット動作は、フィラメント１３の一部または全体を酸素の移動によって破断してその電流経路を分断することにより高抵抗化する動作であると考えると、フィラメント１３を細くすることによって、酸素の必要移動距離を短くすることで高速化ができると考えられる。同時に、低抵抗状態の抵抗値を決めているのはフィラメント１３の抵抗値であると考えられるから、フィラメント１３を細くすることにより、低抵抗状態の抵抗値を高くすることができ、リセット動作時の消費電流を低減できると考えられる。

しかしながら、一般には、フィラメント１３はフォーミング処理によって形成され、ブレークダウン現象を利用しているため、原理的に太さの制御が難しく、低抵抗状態の抵抗値は、数１０Ωといった非常に低抵抗値となる可能性があり、リセット電流（リセット動作時の可変抵抗素子に流れる電流）の増大を引き起こす。そこで、本発明者らは、第１フォーミング処理によって形成されたフィラメント１３を、界面酸化物１５を用いて後から細くしてリセット電流を低減し、同時にスイッチング動作をより低電流化、高速化する方法を考案した。本発明方法では、特定電極１１の材料と金属酸化物層１０との間の酸素のやり取りをうまく利用してフィラメント１３を細くする手法を採用する。

以下、本発明方法の第１及び第２フォーミング処理（夫々、第１及び第２フォーミング工程に相当）について、図３及び図４を参照して詳細に説明する。

図３に、本発明素子の原形構造から第１及び第２フォーミング処理を経て、セット動作及びリセット動作を繰り返し行い、抵抗状態を可逆的にスイッチングする過程について模式的に示す。先ず、金属酸化物層１０が第１電極１１と第２電極１２に挟まれた原形構造（図３（ａ））に対して、第１フォーミング処理のために第１及び第２電極１１，１２間に電圧（第１フォーミング電圧）を印加し、第１及び第２電極１１，１２間の電流経路（第１及び第２電極１１，１２間を流れる電流の電流密度が局所的に高くなる部分）となるフィラメント１３を形成する（図３（ｂ））。このフィラメント１３の太さの制御は上述の如く一般的に困難であり、低抵抗状態の抵抗値は低くなってしまう傾向がある。次に、第２フォーミング処理のための第１及び第２電極１１，１２間に電圧（第２フォーミング電圧）を印加して、第１フォーミング処理で形成された太いフィラメント１３を部分的に狭窄するための界面酸化物１５を形成する（図３（ｃ））。図３（ｃ）に示すように、第２フォーミング処理では、第２フォーミング電圧の印加によりジュール熱が発生するが、仮に、第１電極（特定電極）１１の材料を構成する元素（特定元素）の酸化物生成自由エネルギが、金属酸化物層１０を構成する酸素以外の元素の酸化物生成自由エネルギよりも小さければ、金属酸化物層１０から第１電極１１へと酸素が供給され、第１電極１１を構成する特定元素からなる界面酸化物１５が形成される。また、フィラメント１３と界面酸化物１５の界面付近にも、周辺の金属酸化物１０からの酸素の移動によりフィラメント破断部１４が形成されると考えられる。第１フォーミング処理直後のフィラメント１３は、その抵抗率が金属酸化物層１０に比べて著しく低いことから、周囲の金属酸化物層１０に比べて、酸素の組成が大きく異なっていると考えられる。このため、金属酸化物１０側から酸素を供給されて生成する界面酸化物１５は、フィラメント１３と第１電極１１が接する付近で、膜厚や組成等の不均一を生じながら形成されると考えられる。この不均一により、界面酸化物１５は、極部分的に電気的耐圧が弱い箇所を生じることとなる。従って、次のセット動作時には、図３（ｄ）に示すように、界面酸化物１５の弱い部分に電流経路１６（電流狭窄部に相当）が形成されるため、この電流経路１６をフィラメント１３より細くすることができる。フィラメント１３は依然として存在するが、第１及び第２電極１１，１２間の抵抗値は、界面酸化物１５とフィラメント破断部１４を貫通するフィラメント（電流経路）の電流狭窄部１６の抵抗値に支配される。結果として、セット動作後の低抵抗状態の抵抗値を高くでき、次のリセット動作時のリセット電流を低減できる。また、界面酸化物１５を貫通する電流狭窄部１６が細いため、リセット動作時に必要な酸素の移動距離が短くなり、リセット動作の高速化が可能となる。更に、界面酸化物１５に形成された細い電流狭窄部１６へは、金属酸化物層１０からの酸素移動が容易であると考えられ、界面酸化物１５に電流狭窄部１６が形成されることで、リセット動作の高速化が図られると考えられる。更に、一般的には、酸化物の熱伝導率は、酸化物を構成する元素単体の熱伝導率よりも小さいため、界面酸化物１５の生成により、電流狭窄部１６近傍での熱の閉じ込め効果が高まり、酸素の移動が促進され、リセット動作の更なる高速化が期待できる。

界面酸化物１５を形成する第２フォーミング処理を、図３に示すように第１及び第２電極１１，１２間に第２フォーミング電圧を印加して電気的に行うのに代えて、図４に示すように熱処理によって行っても良い。図４（ａ）及び（ｂ）に示すように、第１フォーミング電圧の印加による第１フォーミング処理は、図３（ａ）及び（ｂ）に示す第１フォーミング処理と同じである。第１フォーミング処理後に、第２フォーミング処理として第１及び第２電極１１，１２間に第２フォーミング電圧を印加する代わりに、熱処理によりこれを行う（図４（ｃ））。この場合は、図３（ｃ）に示す場合とは異なり、フィラメント１３と第１電極１１との界面近傍だけでなく、第１電極１１と金属酸化物層１０の界面全体に界面酸化物１５が形成される。しかし、上述の如く、第１フォーミング処理直後のフィラメント１３は、その抵抗率が金属酸化物層１０に比べて著しく低いことから、周囲の金属酸化物層１０に比べて、酸素の組成が大きく異なっていると考えられるため、界面酸化物１５は、フィラメント１３と第１電極１１が接する付近で、不均一に形成されると考えられる。従って、次のセット動作時には、図４（ｄ）に示すように、界面酸化物１５の弱い部分に電流経路１６（電流狭窄部に相当）が形成されるため、この電流経路１６をフィラメント１３より細くすることができる。以下、図３に示す場合と同様であるので、重複する説明は割愛する。

図３（ａ）または図４（ａ）に示す金属酸化物層１０が第１電極（特定電極）１１と第２電極１２に挟まれた原形構造を形成する際（原形構造形成工程に相当）に、特定電極１１に含まれる元素（特定元素に相当）の酸化物生成自由エネルギが金属酸化物層１０を構成する金属元素の酸化物生成自由エネルギより小さくなるように、第１電極（特定電極）１１と金属酸化物層１０を形成する。仮に、第１電極（特定電極）に、金属酸化物層を構成する金属元素の酸化物生成自由エネルギよりも酸化物生成自由エネルギの大きい元素から構成される材料（例えば、従来の可変抵抗素子において上部電極として一般的に用いられている白金（Ｐｔ）等）を用いた場合には、図３（ｃ）及び図４（ｃ）に示すような電圧印加及び熱処理による界面酸化物１５の形成が困難となる。この結果、図５（ａ）に示す原形構造に対して、第１フォーミング電圧の印加による第１フォーミング処理を行い（図５（ｂ））、その後、電圧印加及び熱処理による第２フォーミング処理を行っても、図５（ｃ）に示すように、第１フォーミング処理後と同様に、太いフィラメント１３が形成された低抵抗状態となっている。従って、第１及び第２電極１１，１２間に電圧印加しても、界面酸化物１５が形成されないまま、つまり、太いフィラメント１３の状態でフィラメント１３の破断・導通によるスイッチング動作が行われるため、低抵抗状態の抵抗値が低くリセット電流が大きく、且つ、リセット速度も遅くなってしまう。

尚、上記において、第１フォーミングと第２フォーミングを明確に分けて行う場合について説明したが、第１フォーミング中に第２フォーミングを並行して行うことも可能である。第１フォーミング時には、当然、ブレークダウンに伴い電流が流れ、結果として発熱が生じる。この発熱によって、第１電極（特定電極）が金属酸化物層１０から酸素を奪うことにより界面酸化物１５を形成し得る。但し、この場合は、第１フォーミングの本来の役割であるブレークダウンによるフィラメント形成過程と第２フォーミングによる界面酸化物による電流狭窄過程が相互に競合するため、流れる電流の制御等も重要であると考えられる。

次に、本発明方法の第１及び第２フォーミング処理前に、図３（ａ）または図４（ａ）に示す金属酸化物層１０が第１電極（特定電極）１１と第２電極１２に挟まれた原形構造を形成する原形構造形成工程について、図６を参照して詳細に説明する。先ず、図６（ａ）に示すように、熱酸化膜１８付きのＳｉ基板１７上に、ＲＦマグネトロンスパッタリング法によって、Ｔｉ層１９、下部電極としてのＰｔ層１２（第２電極に相当）、金属酸化物層１０の順に堆積し、Ｔｉ／Ｐｔ／金属酸化物層の積層構造を形成する。ここで、Ｔｉ層１９は、下部電極としてのＰｔ層１２の基板１７への接着性を向上させるための接着材の役割を果たすものであって、Ｔｉターゲットに対して、ＲＦ出力２００Ｗ、圧力０．５ＰａのＡｒ１００％ガスで、基板温度を室温とした条件下で成膜したものである。次に、下部電極としてのＰｔ層１２は、ＲＦ出力１００Ｗ、圧力０．３ＰａのＡｒ１００％ガスで、基板温度を室温とした条件下で成膜したものである。

一方、金属酸化物層１０の成膜には、ＲＦ出力２００Ｗ、ガス圧０．５ＰａのＡｒ雰囲気中で、基板温度を室温として堆積処理を施す。尚、金属酸化物層１０の組成は適宜Ｏ_２ガスを添加することにより制御することができる。

金属酸化物層１０の膜厚は、例えば５０ｎｍとする。金属酸化物層１０の膜厚は、以下に示す回路動作上の要請から、２〜１００ｎｍ、より好ましくは、５〜５０ｎｍの範囲に設定されるのが良い。つまり、可変抵抗素子の抵抗状態は、通常の半導体装置において構成される駆動回路によってセット用電圧パルス並びにリセット用電圧パルスが印加されてスイッチング動作する必要があるため、フォーミング処理後の金属酸化物層１０を挟んだ第１及び第２電極１１，１２間の電気抵抗には、自ずと適正な範囲が存在し、斯かる適正範囲内の抵抗値を実現可能な金属酸化物層１０の膜厚にも、自ずと適正な範囲が存在する。具体的な金属酸化物層１０の膜厚としては、周辺回路の駆動電圧が、セット用電圧パルス並びにリセット用電圧パルスの電圧振幅より低電圧となることを考慮して、上述の２〜１００ｎｍの範囲となる。更に、電子デバイス設計上の都合に従い５〜５０ｎｍであることがより望ましい。

次に、図６（ｂ）に示すように、ｉ線縮小投影型露光装置を用いたフォトリソグラフィーとＡｒイオンミリングにより素子分離を行う。Ａｒイオンミリングは印加電圧３００Ｖで行う。尚、本発明方法に用いる素子分離法としては、他に、電子線描画、コンタクトマスクアライナー等の方法が利用できる。そして、残ったフォトレジスト２０を除去して、金属酸化物層１０を露出させ、図６（ｃ）に示すように、別のフォトレジスト２１を施して、ＲＦマグネトロンスパッタリング法により、上部電極１１としての金属層とキャッピング層としてのＰｔ層２２を順に堆積する。ここで、上部電極１１としての金属層の成膜には、ＲＦマグネトロンスパッタリング法で、Ａｒ雰囲気中で、基板温度を室温として、堆積処理を施した。上部電極１１としての金属層の厚さは例えば５０ｎｍとする。更に、酸化防止用のキャッピング層としてのＰｔ層２２の成膜は、下部電極１２のＰｔ層の成膜と同様に行えば良い。その後、図６（ｄ）に示すように、残ったフォトレジスト２１を除去し、下部電極１２としてのＰｔ層を露出させた。尚、図６（ｄ）に示す本発明素子の原形構造の断面形状は、素子製作の簡便性、及び、以下に説明する実験の簡便性のためのもので、実用の不揮発性半導体記憶装置に適用する場合の断面形状と必ずしも同一とは限らないことを断っておく。尚、本発明方法に用いる成膜法としては、上記の他に、レーザーアブレーション、化学気相成長（ＣＶＤ）、金属（表面）を酸化させる等の周知の方法が利用できる。また、各膜厚の測定には、ケーエルエー・テンコール社の触針式段差計を用いた。

図６（ｄ）に示す原形構造の本発明素子に対して、実験的に、第１及び第２フォーミング処理を施し、セット及びリセット動作を行うとともに、各処理後の本発明素子の電気的特性を測定するための実験装置の構成を図７に示す。図７に示すように、実験装置は、電圧パルス発生器３０、直流電圧源３１、直流電流計３２、及び、スイッチ３３を備えて構成される。

電圧パルス発生器３０は、第１及び第２フォーミング処理時に夫々第１及び第２フォーミング電圧を発生し、セット及びリセット動作時に夫々セット用電圧パルス及びリセット用電圧パルスを、所定の電圧振幅及びパルス幅（印加時間）で発生する。直流電圧源３１と直流電流計３２は、第１及び第２電極１１，１２間の電流電圧（ＩＶ）特性及び電気抵抗（電圧パルス応答）を測定する際に使用する。スイッチ３３は、電圧パルス発生器３０で発生した電圧パルスを第１及び第２電極１１，１２間に印加する電圧印加回路と、電圧印加動作後の第１及び第２電極１１，１２間の電流電圧特性を測定する測定回路とを切り替えるためのスイッチである。図６に示す原形構造形成工程で形成された第１電極（上部電極）１１と露出した第２電極（下部電極）１２の表面に、夫々プローバ装置のタングステン探針を直接接触させて、上記電圧印加回路及び測定回路を構成し、ＩＶ特性及び電圧パルス応答（スイッチング特性）を測定した。尚、ＩＶ特性の測定装置（直流電圧源３１、直流電流計３２）としては、アジレント・テクノロジー社の半導体パラメータアナライザー４１５６Ｃ、電圧パルス発生器３０としてはアジレント・テクノロジー社の３３２５０Ａを用い、適宜スイッチ３３で切り替えて使用した。

以下、上述の本発明方法により作製した本発明方法の実施例につき、その電気的特性とともに説明する。

〈実施例１〉
上述の態様にて、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｔａ（第１電極）／Ｐｔの順で成膜し、本発明素子の原形構造を試作した。また、第２電極を基準に第１電極に＋９．９Ｖの第１フォーミング電圧を印加して第１フォーミング処理を行い、界面酸化物を生成するための第２フォーミング処理を２００℃の熱処理で行った。第２フォーミング処理後の本発明素子の断面構造を示す断面ＴＥＭ写真を図８に示す。Ｔａ電極（第１電極）とコバルト酸化物（金属酸化物層）の界面に厚さ５ｎｍ程度の界面酸化物（タンタル酸化物）が生成していることが分かる。図９に、この本発明素子の電圧パルス応答（スイッチング特性）を示す。正負１．５Ｖ１００ｎｓのセット用及びリセット用の電圧パルス印加により、抵抗値が可逆的に変化しており、高速スイッチングが可能であることが分かる。

〈実施例２〉
上述の態様にて、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｔａ（第１電極）／Ｐｔの順で成膜し、本発明素子の原形構造を試作した。この本発明素子の第１及び第２電極間に電圧を印加したときのＩＶ特性を図１０に示す。図１０中矢印で示すようにＡ、Ｂ、Ｃ、Ｄの順で電圧を印加している。Ａで示す電圧印加は第１フォーミング処理であり、＋１０Ｖの電圧印加で金属酸化物層がブレークダウンして、フィラメントが形成され、仮の低抵抗状態となる。Ｂで示す電圧印加は第２フォーミング処理であり、低抵抗状態のフィラメントの抵抗値に応じて大電流が流れて、ジュール熱によりフィラメントとＴａ電極（第１電極）が接する界面近傍でＴａ電極及びコバルト酸化物中のフィラメント端が酸化されてフィラメントが破断され、高抵抗状態となる。このとき、界面のＴａ酸化物は図３（ｃ）に示したように不均一に形成されると考えられる。Ｃで示す電圧印加はセット動作に相当するが、電圧振幅を上げていくと破断したフィラメントが再度導通状態となる。この場合には、界面のＴａ酸化物のごく一部の弱い箇所のみ導通状態になるが、Ａで示す第１フォーミング後のような低抵抗状態ほどには抵抗値が低くならない。よって、Ｄで示す電圧印加のリセット動作時の電流は１００μＡ程度に抑制される。図１１に、この本発明素子の電圧パルス応答（スイッチング特性）を示す。正負１．０Ｖ４０ｎｓのセット用及びリセット用の電圧パルス印加により、抵抗値が可逆的に変化しており、高速スイッチングが可能であることが分かる。ここで、フォーミング電圧は１０Ｖとなっているが、金属酸化物層の膜厚を薄くすることにより数Ｖ以下とすることができる。

〈実施例３〉
上述の態様にて、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｔａ（第１電極）／Ｐｔの順で成膜した本発明素子の第１サンプル（第１電極がＴａ電極）、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｗ（第１電極）／Ｐｔの順で成膜した本発明素子の第２サンプル（第１電極がＷ電極）、及び、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｐｔ（第１電極）の順で成膜した比較サンプル（第１電極がＰｔ電極）の２種の本発明素子と１種の比較用の可変抵抗素子を用意し、夫々の可変抵抗素子について実施例１と同様のスイッチング動作実験を行った。尚、第１フォーミング処理は、第１及び第２サンプル、比較サンプルに対して、夫々＋１０Ｖ、＋８．７Ｖ、＋７．９Ｖの第１フォーミング電圧を印加して第１フォーミング処理を行い、界面酸化物を生成するための第２フォーミング処理を夫々−０．７９Ｖ、−０．６０Ｖ、−０．４７Ｖの第２フォーミング電圧を印加して行った。但し、比較サンプルに対する第２フォーミング処理では、界面酸化物は生成されていないと考えられる。

図１２に各サンプルのＩＶ特性を、１つの図に纏めて示す。図１２に示す比較結果より、上向きの三角記号（△）で表示された比較サンプルに比べて、丸印（○）で表示された第１サンプルや四角印（□）で表示された第２サンプルでは、セット及びリセット動作する電圧が共に半分以下まで低減されるとともに、低抵抗時の電流量も夫々３０分の１程度、７５分の１程度に小さく抑えられることが確認できた。金属酸化物層を構成する特定元素のコバルト（Ｃｏ）よりも、酸化物生成自由エネルギが小さい元素を第１電極に用いたときに、消費電力を低減できることが確認できた。

〈実施例４〉
上述の実施例１と同様の作製方法で、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ａｌ（第１電極）／Ｐｔの順で成膜し、本発明素子の原形構造を試作した。また、第２電極を基準に第１電極に＋８．３Ｖの第１フォーミング電圧を印加して第１フォーミング処理を行い、界面酸化物を生成するための第２フォーミング処理を−０．５６Ｖの第２フォーミング電圧を印加して行った。実施例１との相違点は、第１電極がＴａではなくＡｌである点である。図１３及び図１４に、この本発明素子のスイッチング動作時のＩＶ特性と、電圧パルス応答（スイッチング特性）を夫々示す。尚、図１４のスイッチング特性の縦軸は、第１及び第２電極間に＋０．２Ｖを印加した時の電流値（絶対値）で示している。図１３及び図１４に示すように、数１００μＡの低消費電流と、正負１．５Ｖ１００ｎｓのセット用及びリセット用の電圧パルス印加による高速スイッチング動作が確認できた。

〈実施例５〉
上述の実施例１と同様の作製方法で、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｃｒ（第１電極）／Ｐｔの順で成膜し、本発明素子の原形構造を試作した。また、第２電極を基準に第１電極に＋８．０Ｖの第１フォーミング電圧を印加して第１フォーミング処理を行い、界面酸化物を生成するための第２フォーミング処理を−０．９７Ｖの第２フォーミング電圧を印加して行った。実施例１との相違点は、第１電極がＴａではなくＣｒである点である。図１５及び図１６に、この本発明素子のスイッチング動作時のＩＶ特性と、電圧パルス応答（スイッチング特性）を夫々示す。尚、図１６のスイッチング特性の縦軸は、第１及び第２電極間に＋０．２Ｖを印加した時の電流値（絶対値）で示している。図１５及び図１６に示すように、１００μＡの低消費電流と、正負３．０Ｖ５０ｎｓのセット用及びリセット用の電圧パルス印加による高速スイッチング動作が確認できた。

〈実施例６〉
上述の実施例１と同様の作製方法で、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／ニッケル酸化物（金属酸化物層）／Ａｌ（第１電極）／Ｐｔの順で成膜し、本発明素子の原形構造を試作した。また、第２電極を基準に第１電極に＋１３．２Ｖの第１フォーミング電圧を印加して第１フォーミング処理を行い、界面酸化物を生成するための第２フォーミング処理を−０．９１Ｖの第２フォーミング電圧を印加して行った。実施例１との相違点は、金属酸化物層がコバルト酸化物ではなくニッケル酸化物であり、第１電極がＴａではなくＡｌである点である。図１７に、この本発明素子のスイッチング動作時のＩＶ特性を示す。図１７に示すように、１ｍＡ以下の低消費電流でのスイッチング動作が確認できた。

〈実施例７〉
上述の実施例１と同様の作製方法で、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／ニッケル酸化物（金属酸化物層）／Ｃｒ（第１電極）／Ｐｔの順で成膜し、本発明素子の原形構造を試作した。また、第２電極を基準に第１電極に＋１０．９５Ｖの第１フォーミング電圧を印加して第１フォーミング処理を行い、界面酸化物を生成するための第２フォーミング処理を−０．７５Ｖの第２フォーミング電圧を印加して行った。実施例１との相違点は、金属酸化物層がコバルト酸化物ではなくニッケル酸化物であり、第１電極がＴａではなくＣｒである点である。図１８に、この本発明素子のスイッチング動作時のＩＶ特性を示す。図１８に示すように、１ｍＡ以下の低消費電流でのスイッチング動作が確認できた。

〈実施例８〉
上述の実施例１と同様の作製方法で、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／ニッケル酸化物（金属酸化物層）／Ｔａ（第１電極）／Ｐｔの順で成膜し、本発明素子の原形構造を試作した。また、第２電極を基準に第１電極に＋６．２Ｖの第１フォーミング電圧を印加して第１フォーミング処理を行い、界面酸化物を生成するための第２フォーミング処理を−０．８７Ｖの第２フォーミング電圧を印加して行った。実施例１との相違点は、金属酸化物層がコバルト酸化物ではなくニッケル酸化物である点である。図１９に、この本発明素子のスイッチング動作時のＩＶ特性を示す。図１９に示すように、１ｍＡ以下の低消費電流でのスイッチング動作が確認できた。

〈実施例９〉
上述の実施例１と同様の作製方法で、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｔａ（第２電極）／コバルト酸化物（金属酸化物層）／Ｔａ（第１電極）／Ｐｔの順で成膜し、本発明素子の原形構造を試作した。また、第２電極を基準に第１電極に＋３．６Ｖの第１フォーミング電圧を印加して第１フォーミング処理を行い、界面酸化物を生成するための第２フォーミング処理を−０．７７Ｖの第２フォーミング電圧を印加して行った。実施例１との相違点は、第１電極及び第２電極の両方がＴａ電極である点である。図２０に、この本発明素子のスイッチング動作時のＩＶ特性を示す。図２０に示すように、金属酸化物層（コバルト酸化物）の両側に酸化物生成自由エネルギが小さい材料（Ｔａ）を備えた場合でも、１ｍＡ以下の低消費電流でのスイッチング動作が確認できた。

〈実施例１０〉
上述の実施例１と同様の作製方法で、熱酸化膜付きのシリコン基板に、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｔａ（第１電極）／Ｐｔの順で成膜した本発明素子の第１サンプル（第１電極がＴａ電極）、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ａｌ（第１電極）／Ｐｔの順で成膜した本発明素子の第２サンプル（第１電極がＡｌ電極）、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｃｒ（第１電極）／Ｐｔの順で成膜した本発明素子の第３サンプル（第１電極がＣｒ電極）、及び、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｗ（第１電極）の順で成膜した本発明素子の第４サンプル（第１電極がＷ電極）、下からＴｉ／Ｐｔ（第２電極）／コバルト酸化物（金属酸化物層）／Ｔｉ（第１電極）の順で成膜した本発明素子の第５サンプル（第１電極がＴｉ電極）の５種の本発明素子のサンプルを用意し、夫々の可変抵抗素子について、第１フォーミング処理時に第２フォーミング処理も同時に行えるか否かを調べた。

上述したように、第１フォーミング処理時の電流を利用して第２フォーミング処理を行おうとすると、フィラメントの形成過程と界面酸化物形成による電流狭窄過程の競合が予想されるため、フォーミング時の電流を制限し、この制限値とリセット電流の関係を調べた。また、上記５つのサンプルについて、フォーミング時の電流を所定値に制限し、第１フォーミング処理と第２フォーミング処理も同時に行った後、リセット動作及びセット動作を確認し、正常にスイッチング動作することを確認した。

ところで、第１フォーミング処理と第２フォーミング処理を同時に行った場合は、第１フォーミング処理と第２フォーミング処理を順番に行う場合と異なり、フォーミング処理後の抵抗状態は、低抵抗状態となっている。フィラメントの形成過程と界面酸化物形成による電流狭窄過程の競合により、第２フォーミング処理の進行が抑制され、フィラメントと特定電極の界面に界面酸化物が完全には形成されず、従って、フィラメント破断部も完全には形成されない結果、第１フォーミング処理と第２フォーミング処理を順番に行ったっ場合に形成される界面酸化物とフィラメント破断部を貫通する電流狭窄部が形成された状態と等価或いは近似した状態になっているものと考えられる。つまり、第１フォーミング処理と第２フォーミング処理を同時に行った後の状態は、図３（ｄ）に示す状態に近いものと考えられる。従って、フォーミング処理後のリセット動作によって発生するジュール熱によって、第２フォーミング処理と同様の現象が更に進行して、フィラメントと特定電極の界面に界面酸化物が形成され、界面酸化物とフィラメントの界面にはフィラメント破断部が形成され、電流狭窄部が消失した図３（ｃ）に示す状態に近い状態になると考える。これを図示すれば、図２１に示すように素子断面構造が変化するものと考えられる。

図２２（ａ）〜（ｅ）に、上記５つのサンプル夫々の制限値とリセット電流の関係を示す。５つのサンプルの全てにおいて、制限電流値を小さくしていくと、リセット電流が小さくなるが、制限値が１ｍＡ程度以下の領域においては、挙動の異なる２つのグループに分けられる。第１電極がＴａ、Ａｌ，Ｃｒの場合（図２２（ａ）〜（ｃ）：第１〜第３サンプル）には、電流制限値が１ｍＡ以下の領域でも制限値の減少に伴ってリセット電流も減少する。しかし、第１電極がＷ、Ｔｉ（図２２（ｄ）、（ｅ）：第４、第５サンプル）の場合には、電流制限値が１ｍＡ以下の領域では、リセット電流が減少しづらい傾向が見られる。制限電流値が１ｍＡ以上の領域で、制限電流減少に伴ってリセット電流が減少するのは、フィラメントの太さがある程度コントロールされた結果と考えられる。この領域は、フィラメント形成プロセスが支配的であり、界面酸化物の影響が少ない領域であると考えられる。制限電流値が１ｍＡ以下の領域で、リセット電流の低減の程度に差ができるのは、生成される界面酸化物の性質の差によるものと考えられる。フィラメント形成と競合して生成されるような界面酸化物であれば、その組成は制御されたものになり難いことは容易に想像できる。ＷやＴｉの酸化物は、その組成によっては、抵抗率が比較的小さくなることが知られており、第１フォーミング処理中に同時に形成されるような界面酸化物は、電流経路を狭窄できるほどは抵抗率が高くならないと考えられる。一方、Ｔａ、Ａｌ、Ｃｒの酸化物の場合は、組成によらず、比較的高い抵抗率を示すため、電流経路を絞る効果を発揮し易いと考えられる。つまり、第１フォーミング処理中に第２フォーミング処理を同時に行う場合には、界面酸化物が組成によらずに高い抵抗率を示すような金属を電極に用いることが望ましい。第２フォーミング処理を第１フォーミング処理後に行う場合には、Ｗ電極であっても所望の界面酸化物が形成されて、リセット電流が低減されることは、図１２の実施例３に示した通りである。

図２３は、上記５つのサンプルの本発明素子のスイッチング特性を示すデータである。図２３（ａ）〜（ｃ）は、第１〜第３サンプルの夫々に対して、電流制限抵抗（１００ｋΩ）をサンプルに対して直列に挿入しフォーミング時の電流を１５０μＡ程度に制限して第１及び第２フォーミング処理を同時に行った場合の電圧パルス応答（スイッチング特性）を示す。第１サンプル（第１電極がＴａ電極）は、図２３（ａ）に示すように、＋２．７Ｖ２０ｎｓ／−２．５Ｖ２０ｎｓのリセット用及びセット用の電圧パルス印加により、抵抗値が可逆的に変化しており、高速スイッチング動作が確認できた。第２サンプル（第１電極がＡｌ電極）は、図２３（ｂ）に示すように、＋２．５Ｖ５０ｎｓ／−２．５Ｖ５０ｎｓのリセット用及びセット用の電圧パルス印加により、抵抗値が可逆的に変化しており、高速スイッチング動作が確認できた。第３サンプル（第１電極がＣｒ電極）は、図２３（ｃ）に示すように、＋２．８Ｖ２０ｎｓ／−２．４Ｖ１００ｎｓのリセット用及びセット用の電圧パルス印加により、抵抗値が可逆的に変化しており、高速スイッチング動作が確認できた。また、図２３（ｄ）、（ｅ）は、第４及び第５サンプルに対して、電流制限抵抗（１００ｋΩ）をサンプルに対して直列に挿入しフォーミング時の電流を１５０μＡ程度に制限して第１及び第２フォーミング処理を同時に行った後のＩＶ特性を示す。第４サンプル（第１電極がＷ電極）は、図２３（ｄ）に示すように、フォーミング時の電流を１５０μＡ程度に制限しても、リセット電流（図中矢印１の電流）が３ｍＡを超え、第１フォーミング処理と第２フォーミング処理も同時に行った場合には、スイッチング動作はするものの、リセット電流が抑制し難いという課題が残る。第５サンプル（第１電極がＴｉ電極）は、図２３（ｅ）に示すように、フォーミング時の電流を１５０μＡ程度に制限しても、リセット電流（図中矢印１の電流）が１ｍＡ弱と十分には低くなく、Ｗ電極と同様、第１フォーミング処理と第２フォーミング処理も同時に行った場合に、スイッチング動作はするものの、リセット電流が抑制し難いという課題が残る。

上記実施例１〜１０において、金属酸化物層を構成する金属元素よりも、酸化物生成自由エネルギが小さい元素から構成される電極を用いたときに、消費電力を低減できることが確認できた。また、金属酸化物層と特定電極の材料の組み合わせを適切に選択することにより、セット及びリセット動作を夫々実行するに当たり要する電力量が格段に低減できるばかりでなく、スイッチング動作速度も飛躍的に向上できることが分かった。従って、本発明素子をメモリセルに用いて不揮発性半導体記憶装置を構成すれば、高速且つ低消費電力で動作する高性能の不揮発性半導体記憶装置が実現できる。

特定電極を構成する元素（特定元素）の酸化物生成エネルギが金属酸化物の生成エネルギよりも小さくなるような材料の組み合わせは、図２４に示すエリンガム図に基づいて決定することができる。図２４の縦軸のギブスの自由エネルギは、酸化物生成エネルギと等価である。金属酸化物が決まれば、図２４中でその金属酸化物に対応する曲線よりも下方にあるような曲線の酸化物を構成する元素からなる電極を特定電極とすれば良い。金属酸化物にＣｏＯを用いる場合には、図２４から明らかなように、Ａｌ、Ｔｉ、Ｔａ、Ｃｒ、Ｗ等を特定電極として用いることができる。金属酸化物にＮｉＯを用いる場合も同様である。金属酸化物がＣｕ_２Ｏのときは、図２４中であれば、Ｎｉ、Ｃｏ、Ｆｅ、Ｗ、Ｃｒ、Ｔａ、Ｔｉ、Ａｌのように多く元素を特定電極に用いることができる。酸化物生成エネルギが小さい、例えば、Ｔａ、Ｔｉからなる酸化物を金属酸化物として用いる場合には、Ａｌ電極位しか特定電極として用いることができない。図２４に示した金属酸化物は、ほんの一例であり、ここに示した以外の金属酸化物についても同様の判断基準で、特定電極を選択することができる。従って、上記実施例１〜１０では、金属酸化物層として遷移金属酸化物のＣｏＯとＮｉＯを一例として説明したが、特定電極を選択する場合と同じ判断基準によって、ＣｏＯとＮｉＯ以外の金属酸化物を選択することができる。

〈第２実施形態〉
次に、本発明素子をメモリセルとして使用した不揮発性半導体記憶装置（本発明装置）の一構成例について図２５及び図２６を用いて説明する。

図２５に、本発明装置の概略の構成を示す。図２５に示すように、本発明装置は、第１実施形態で説明した本発明素子をメモリセルとして、当該メモリセルを行方向及び列方向に夫々複数マトリクス状に配列してメモリセルアレイ４０を構成し、そのメモリセルアレイ４０の周辺に、ビット線デコーダ４１、ワード線デコーダ４２、電圧スイッチ回路４４、読み出し回路４５、電圧発生回路４６、及び、制御回路４３を備えて構成される。

メモリセルアレイ４０は、図２６に示すように、列方向に延伸するｍ本のビット線（列選択線）ＢＬ１〜ＢＬｍと行方向に延伸するｎ本のワード線（行選択線）ＷＬ１〜ＷＬｎの各交点にメモリセル５０がｍ×ｎ個配置されたクロスポイント型のアレイ構成となっている。具体的には、例えば、同一列のメモリセル５０の下部電極（第２電極）同士を接続して列方向に延伸させ各ビット線ＢＬ１〜ＢＬｍとし、同一行のメモリセル５０の上部電極（第１電極）同士を接続して行方向に延伸させ各ワード線ＷＬ１〜ＷＬｎとする。

ビット線デコーダ４１とワード線デコーダ４２は、メモリセルを行単位、列単位、または、メモリセル単位で選択するメモリセル選択回路として機能し、アドレス線４７から制御回路４３に入力されたアドレス入力に対応したメモリセルアレイ４０の中から読み出し対象或いは書き換え対象のメモリセルを選択する。ワード線デコーダ４２は、アドレス線４７に入力された信号に対応するメモリセルアレイ４０のワード線を選択し、ビット線デコーダ４１は、アドレス線４７に入力されたアドレス信号に対応するメモリセルアレイ４０のビット線を選択する。

制御回路４３は、メモリセルアレイ４０の書き換え動作（書き込み動作と消去動作）と読み出し動作における各制御を行う。尚、書き込み動作は第１実施形態で説明したセット動作（高抵抗状態から低抵抗状態へのスイッチング動作）に相当し、消去動作は第１実施形態で説明したリセット動作（低抵抗状態から高抵抗状態へのスイッチング動作）に相当する。制御回路４３は、アドレス線４７から入力されたアドレス信号、データ線４８から入力されたデータ入力（書き込み時）、制御信号線１９から入力された制御入力信号に基づいて、ワード線デコーダ４２、ビット線デコーダ４１、電圧スイッチ回路４４、メモリセルアレイ４０の読み出し、書き込み、及び、消去動作を制御する。図２５に示す例では、制御回路４３は、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。

電圧スイッチ回路４４は、メモリセルアレイ４０の読み出し、書き込み、消去時に必要なワード線及びビット線の各電圧を動作モードに応じて切り替え、メモリセルアレイ４０に供給する電圧供給回路として機能する。図中、Ｖｃｃは本発明装置の電源電圧、Ｖｓｓは接地電圧、Ｖｐｐは書き込み用電圧、Ｖｅｅは消去用の電圧、Ｖｒｄは読み出しの電圧である。尚、電圧スイッチ回路４４への電源電圧Ｖｃｃ及び接地電圧Ｖｓｓは、本発明装置の外部から供給され、読み出し、書き込み、消去用の各電圧は、本発明装置の内部で、例えば、電源電圧Ｖｃｃまたは他の電源電圧から電圧発生回路４６によって生成されるが、その具体的な構成は、本発明の本旨ではないので説明は省略する。

読み出し回路４５は、選択メモリセルに接続するビット線を流れる読み出し電流の内、ビット線デコーダ４１で選択された選択ビット線を流れる読み出し電流を電圧変換して、１行の選択メモリセルの内の選択ビット線に接続する読み出し対象のメモリセルの記憶データの状態を判定し、その結果を制御回路４３に転送し、データ線４８へ出力する。

次に、書き込み及び消去動作時のメモリセルアレイへの電圧印加の一例について説明する。本実施形態においてメモリセル５０に使用される第１実施形態で説明した本発明素子は、一例として図１１〜図２０に示すようなスイッチング特性を有するため、下部電極を基準に上部電極側に正電圧パルスを印加すると電気抵抗が高抵抗状態から低抵抗状態へとスイッチングし、逆に、下部電極を基準に上部電極側に負電圧パルスを印加すると電気抵抗が低抵抗状態から高抵抗状態へとスイッチングする。尚、以下の説明では、各電圧パルスの半分の電圧振幅の電圧パルス印加では、スイッチング動作は発現しない場合を想定する。

従って、書き込み動作時には、書き込み対象の選択メモリセルに接続する選択ビット線に接地電圧Ｖｓｓ（０Ｖ）を、選択メモリセルに接続する選択ワード線に書き込み用電圧Ｖｐｐを夫々印加することにより、選択メモリセルの下部電極（選択ビット線側）を基準に上部電極（選択ワード線側）に正の書き込み用電圧Ｖｐｐが印加されて書き込み動作が実行される。このとき、選択メモリセルに接続しない非選択ビット線と非選択ワード線の夫々に書き込み用電圧Ｖｐｐの２分の１の電圧（Ｖｐｐ／２）を印加することで、非選択ビット線と非選択ワード線に夫々接続する第１の非選択メモリセルの両端には電圧印加が生じず、選択ビット線と非選択ワード線に夫々接続する第２の非選択メモリセルと非選択ビット線と選択ワード線に夫々接続する第３の非選択メモリセルの両端には、下部電極を基準に上部電極側に正電圧（Ｖｐｐ／２）が印加され、何れの非選択メモリセルにおいても書き込み動作は起こらない。

また、消去動作時には、消去対象の選択メモリセルに接続する選択ビット線に消去用電圧Ｖｅｅを、選択メモリセルに接続する選択ワード線に接地電圧Ｖｓｓ（０Ｖ）を夫々印加することにより、選択メモリセルの下部電極（選択ビット線側）を基準に上部電極（選択ワード線側）に負の消去用電圧（−Ｖｅｅ）が印加されて消去動作が実行される。このとき、選択メモリセルに接続しない非選択ビット線と非選択ワード線の夫々に消去用電圧Ｖｅｅの２分の１の電圧（Ｖｅｅ／２）を印加することで、非選択ビット線と非選択ワード線に夫々接続する第１の非選択メモリセルの両端には電圧印加が生じず、選択ビット線と非選択ワード線に夫々接続する第２の非選択メモリセルと非選択ビット線と選択ワード線に夫々接続する第３の非選択メモリセルの両端には、下部電極を基準に上部電極側に負電圧（−Ｖｅｅ／２）が印加され、何れの非選択メモリセルにおいても消去動作は起こらない。

ここで、書き込み動作時において、選択ビット線及び非選択ビット線への接地電圧Ｖｓｓ及び電圧（Ｖｐｐ／２）の各印加は、ビット線デコーダ４１を介して行われ、選択ワード線及び非選択ワード線への書き込み用電圧Ｖｐｐと電圧（Ｖｐｐ／２）の各印加は、ワード線デコーダ４２を介して行われる。また、消去動作時において、選択ビット線及び非選択ビット線への消去用電圧（Ｖｅｅ）及び電圧（Ｖｅｅ／２）の各印加は、ビット線デコーダ４１を介して行われ、選択ワード線及び非選択ワード線への接地電圧Ｖｓｓと電圧（Ｖｅｅ／２）の各印加は、ワード線デコーダ４２を介して行われる。従って、本実施形態において、ビット線デコーダ４１とワード線デコーダ４２、各デコーダを制御する制御回路４３、及び、各デコーダへ書き込み用電圧Ｖｐｐと消去用電圧Ｖｅｅを供給する電圧スイッチ回路４４は、メモリセルアレイ４０への情報書き換え手段として機能する。

次に、読み出し動作時のメモリセルアレイへの電圧印加の一例について説明する。読み出し対象の選択メモリセルに接続する選択ビット線に読み出し用電圧Ｖｒｄを、選択メモリセルに接続する選択ワード線に接地電圧Ｖｓｓ（０Ｖ）を夫々印加することにより、選択メモリセルの上部電極（選択ワード線側）を基準に下部電極（選択ビット線側）に読み出し用電圧（Ｖｒｄ）が印加され、選択メモリセルに抵抗状態に応じた読み出し電流が、選択ビット線から選択ワード線へと流れる。この読み出し電流を、ビット線デコーダ４１を介して読み出し回路４５で検出することで読み出し動作が行われる。

尚、第２実施形態において、上部電極をワード線、下部電極をビット線としたが、逆に、上部電極をビット線、下部電極をワード線としても構わない。また、読み出し動作において、ビット線側に読み出し回路４５を設けたが、ワード線側に設けても構わない。

更に、第２実施形態では、第１実施形態で説明した本発明素子を用いたメモリセルの構成として本発明素子だけで構成した１Ｒ型のメモリセルを想定したが、本発明素子とダイオード等の整流素子を直列接続した１Ｄ／１Ｒ型のメモリセル構成、或いは、本発明素子と選択トランジスタ（ＭＯＳＦＥＴやバイポーラトランジスタ等）の直列回路で構成した１Ｔ／１Ｒ型のメモリセル構成でメモリセルアレイを構成しても良い。

本発明は、電気的ストレスの印加に応じて電気抵抗が変化することで情報を記憶可能な可変抵抗素子とその製造方法及び不揮発性半導体記憶装置に利用可能である。

本発明に係る可変抵抗素子の第１及び第２フォーミング処理前の原形構造を模式的に示す断面図 本発明に係る可変抵抗素子の第１及び第２フォーミング処理後の素子構造を模式的に示す断面図 本発明に係る可変抵抗素子の製造方法の一実施形態における第１及び第２フォーミング処理工程及びスイッチング動作における素子構造の変化を模式的に示す工程断面図 本発明に係る可変抵抗素子の製造方法の別実施形態における第１及び第２フォーミング処理工程及びスイッチング動作における素子構造の変化を模式的に示す工程断面図 特定電極に金属酸化物層を構成する金属元素の酸化物生成自由エネルギよりも酸化物生成自由エネルギの大きい元素から構成される材料を用いた従来の可変抵抗素子の第１及び第２フォーミング処理工程及びスイッチング動作における素子構造の変化を模式的に示す工程断面図 本発明に係る可変抵抗素子の製造方法の一実施形態における原形構造形成工程の処理手順を素子構造の変化によって模式的に示す工程断面図 本発明に係る可変抵抗素子に対して第１及び第２フォーミング処理及びスイッチング動作、並びに、電気的特性の測定を行う実験装置の構成例を模式的に示す図 本発明に係る可変抵抗素子の一実施形態（実施例１）における断面構造を示す断面ＴＥＭ写真 本発明に係る可変抵抗素子の一実施形態（実施例１）に対して正負両極性のセット用及びリセット用電圧パルスを印加してスイッチング動作させた時の低抵抗状態及び高抵抗状態での電気抵抗を示すスイッチング特性図 本発明に係る可変抵抗素子の一実施形態（実施例２）における電流電圧特性図 本発明に係る可変抵抗素子の一実施形態（実施例２）に対して正負両極性のセット用及びリセット用電圧パルスを印加してスイッチング動作させた時の低抵抗状態及び高抵抗状態での電気抵抗を示すスイッチング特性図 本発明に係る可変抵抗素子の一実施形態における２種のサンプル（実施例３）と１種の比較サンプル（比較例）におけるスイッチング動作時の電流電圧特性図 本発明に係る可変抵抗素子の一実施形態（実施例４）におけるスイッチング動作時の電流電圧特性図 本発明に係る可変抵抗素子の一実施形態（実施例４）に対して正負両極性のセット用及びリセット用電圧パルスを印加してスイッチング動作させた時の低抵抗状態及び高抵抗状態での電気抵抗（電流値換算）を示すスイッチング特性図 本発明に係る可変抵抗素子の一実施形態（実施例５）におけるスイッチング動作時の電流電圧特性図 本発明に係る可変抵抗素子の一実施形態（実施例５）に対して正負両極性のセット用及びリセット用電圧パルスを印加してスイッチング動作させた時の低抵抗状態及び高抵抗状態での電気抵抗（電流値換算）を示すスイッチング特性図 本発明に係る可変抵抗素子の一実施形態（実施例６）におけるスイッチング動作時の電流電圧特性図 本発明に係る可変抵抗素子の一実施形態（実施例７）におけるスイッチング動作時の電流電圧特性図 本発明に係る可変抵抗素子の一実施形態（実施例８）におけるスイッチング動作時の電流電圧特性図 本発明に係る可変抵抗素子の一実施形態（実施例９）におけるスイッチング動作時の電流電圧特性図 本発明に係る可変抵抗素子の製造方法の一実施形態（実施例１０）における第１及び第２フォーミング処理工程及びスイッチング動作における素子構造の変化を模式的に示す工程断面図 本発明に係る可変抵抗素子の一実施形態（実施例１０）における各サンプルのフォーミング時電流制限値とリセット電流の関係を示す図 本発明に係る可変抵抗素子の一実施形態（実施例１０）における各サンプルのスイッチング特性図 種々の金属酸化物のギブス自由エネルギを示すエリンガム図 本発明に係る不揮発性半導体記憶装置の一実施形態における概略の回路構成例を示すブロック図 本発明に係る不揮発性半導体記憶装置の一実施形態におけるクロスポイント型のメモリセルアレイの一構成例を模式的に示す回路図

符号の説明

１０： 金属酸化物層
１１： 第１電極（特定電極）
１２： 第２電極
１３： フィラメント
１４： フィラメント破断部
１５： 界面酸化物
１６： 電流狭窄部
１７： Ｓｉ基板
１８： 熱酸化膜
１９： Ｔｉ層（接着層）
２０： フォトレジスト
２１： フォトレジスト
２２： Ｐｔ層（キャッピング層）
３０： 電圧パルス発生器
３１： 直流電圧源
３２： 直流電流計
３３： スイッチ
４０： メモリセルアレイ
４１： ビット線デコーダ
４２： ワード線デコーダ
４３： 制御回路
４４： 電圧スイッチ回路
４５： 読み出し回路
４６： 電圧発生回路
４７： アドレス線
４８： データ線
４９： 制御信号線
５０： メモリセル
ＢＬ，ＢＬ１〜ＢＬｍ： ビット線
ＷＬ，ＷＬ１〜ＷＬｎ： ワード線
Ｖｃｃ： 電源電圧
Ｖｓｓ： 接地電圧
Ｖｐｐ： 書き込み用電圧
Ｖｅｅ： 消去用電圧
Ｖｒｄ： 読み出し電圧

Claims (24)

1. 第１電極と第２電極の間に金属酸化物層を有し、前記第１及び第２電極間への電気的ストレスの印加に応じて、前記第１及び第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、
   前記金属酸化物層が、前記第１及び第２電極間を流れる電流の電流密度が局所的に高くなる電流経路であるフィラメントを有し、
   前記第１電極と前記第２電極の内の少なくとも何れか一方の特定電極と前記金属酸化物層の界面であって、少なくとも前記特定電極と前記フィラメントの界面近傍を含む一部に、前記特定電極に含まれる少なくとも１つの元素である特定元素の酸化物であって、前記金属酸化物層の酸化物とは異なる界面酸化物を備えることを特徴とする可変抵抗素子。
2. 前記フィラメントと前記界面酸化物の接点付近に、前記界面酸化物によって前記フィラメントの電流経路が狭窄される電流狭窄部を備えることを特徴とする請求項１に記載の可変抵抗素子。
3. 前記界面酸化物の熱伝導率が、前記特定電極の熱伝導率よりも小さいことを特徴とする請求項１または２に記載の可変抵抗素子。
4. 前記特定元素の酸化物生成自由エネルギが、前記金属酸化物層を構成する金属元素の酸化物生成自由エネルギより小さいことを特徴とする請求項１〜３の何れか１項に記載の可変抵抗素子。
5. 前記金属酸化物層が、遷移金属を含む金属酸化物であることを特徴とする請求項１〜４の何れか１項に記載の可変抵抗素子。
6. 前記金属酸化物層が、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｃｕ、Ｗ、Ｎｂ、Ｍｎから選択される少なくとも１つの遷移金属の酸化物であることを特徴とする請求項５に記載の可変抵抗素子。
7. 前記特定電極が、Ｗ、Ｃｒ、Ｔａ、Ａｌから選択される少なくとも１つの元素であって、前記金属酸化物層に含まれる遷移金属とは異なる元素を含んでいることを特徴とする請求項５または６に記載の可変抵抗素子。
8. 前記界面酸化物と前記金属酸化物の間で酸素が移動することによって、前記第１及び第２電極間の電気抵抗が可逆的に変化することを特徴とする請求項１〜７の何れか１項に記載の可変抵抗素子。
9. 前記第１電極と前記第２電極の何れか一方を基準電極として他方の印加電極に正または負極性の第１電圧パルスを印加することにより前記第１及び第２電極間の電気抵抗が高抵抗化し、前記印加電極に前記第１電圧パルスとは逆極性の第２電圧パルスを印加することにより前記第１及び第２電極間の電気抵抗が低抵抗化することを特徴とする請求項１〜８の何れか１項に記載の可変抵抗素子。
10. 前記第１及び第２電極間の電気抵抗を高抵抗化するために前記第１及び第２電極間に印加する第１電圧パルスと、前記第１及び第２電極間の電気抵抗を低抵抗化するために前記第１及び第２電極間に印加する第２電圧パルスの各印加時間が１００ｎｓ以下であることを特徴とする請求項１〜９の何れか１項に記載の可変抵抗素子
11. 請求項１に記載の可変抵抗素子の製造方法であって、
    前記第１電極と前記第２電極の間に前記金属酸化物層を有する可変抵抗素子の原形構造を形成する原形構造形成工程と、
    前記原形構造の前記第１及び第２電極間に第１フォーミング電圧を印加して、前記金属酸化物層内の前記第１及び第２電極間を流れる電流の電流密度が局所的に高くなる電流経路であるフィラメントを形成する第１フォーミング工程と、
    前記第１電極と前記第２電極の内の少なくとも何れか一方の特定電極と前記金属酸化物層の界面であって、少なくとも前記特定電極と前記フィラメントの界面近傍を含む一部に、前記特定電極に含まれる少なくとも１つの元素である特定元素の酸化物であって、前記金属酸化物層の酸化物とは異なる界面酸化物を形成する第２フォーミング工程と、を順次処理することを特徴とする可変抵抗素子の製造方法。
12. 前記第２フォーミング工程において、前記特定電極中の前記特定元素が前記界面を介して前記金属酸化物層中の酸素を奪取することにより、前記界面酸化物が生成されることを特徴とする請求項１１に記載の可変抵抗素子の製造方法。
13. 前記第２フォーミング工程において、前記界面酸化物を形成するとともに、前記フィラメントと前記界面酸化物の界面に、前記フィラメントの電流導通を抑制する高抵抗化したフィラメント破断部を形成することを特徴とする請求項１２に記載の可変抵抗素子の製造方法。
14. 前記第２フォーミング工程の後に、前記第１及び第２電極間に、前記第１及び第２電極間の電気抵抗を低抵抗化するための電圧を印加することで、前記フィラメント破断部と前記界面酸化物を貫通する電流経路を形成して、前記フィラメントと前記界面酸化物の接点付近に前記フィラメントの電流経路が狭窄される電流狭窄部を形成することを特徴とする請求項１３に記載の可変抵抗素子の製造方法。
15. 前記原形構造形成工程において、前記特定電極に含まれる前記特定元素の酸化物生成自由エネルギが前記金属酸化物層を構成する金属元素の酸化物生成自由エネルギより小さくなるように、前記特定電極と前記金属酸化物層を形成することを特徴とする請求項１２〜１４の何れか１項に記載の可変抵抗素子の製造方法。
16. 前記第２フォーミング工程において、前記第１及び第２電極間に第２フォーミング電圧を印加することによって前記界面酸化物を生成することを特徴とする請求項１１〜１５の何れか１項に記載の前記可変抵抗素子の製造方法。
17. 前記第２フォーミング工程において、
    前記特定電極と前記金属酸化物層の界面を熱処理することによって、前記界面酸化物を形成することを特徴とする請求項１１〜１５の何れか１項に記載の可変抵抗素子の製造方法。
18. 前記第１フォーミング工程時に流れる電流を利用して、前記第１フォーミング工程と並行して前記第２フォーミング工程を行うことを特徴とする請求項１１に記載の可変抵抗素子の製造方法。
19. 前記第１フォーミング工程において、流れる電流を１ｍＡ以下に制限することを特徴とする請求項１８に記載の可変抵抗素子の製造方法。
20. 前記第２フォーミング工程において、前記特定電極中の前記特定元素が前記界面を介して前記金属酸化物層中の酸素を奪取することにより、前記界面酸化物が生成されることを特徴とする請求項１８または１９に記載の可変抵抗素子の製造方法。
21. 前記第２フォーミング工程において、前記フィラメントと前記界面酸化物の接点付近に、前記界面酸化物によって前記フィラメントの電流経路が狭窄される電流狭窄部が生成されることを特徴とする請求項２０に記載の可変抵抗素子の製造方法。
22. 前記第２フォーミング工程の後に、前記第１及び第２電極間に、前記第１及び第２電極間の電気抵抗を高抵抗化するための電圧を印加することで、前記フィラメントと前記界面酸化物の界面に、前記フィラメントの電流導通を抑制する高抵抗化したフィラメント破断部を形成することを特徴とする請求項２１に記載の可変抵抗素子の製造方法。
23. 前記原形構造形成工程において、前記特定電極に含まれる前記特定元素の酸化物生成自由エネルギが前記金属酸化物層を構成する金属元素の酸化物生成自由エネルギより小さくなるように、前記特定電極と前記金属酸化物層を形成することを特徴とする請求項２０〜２２の何れか１項に記載の可変抵抗素子の製造方法
24. 請求項１〜１０の何れか１項に記載の前記可変抵抗素子を有するメモリセルと、
    前記可変抵抗素子の両端に電力を印加して、電気抵抗を変化させて情報の書き込み及び消去を行う情報書き換え手段と、
    前記可変抵抗素子の両端に読み出し電圧を印加して前記可変抵抗素子を流れる電流量から電気抵抗状態を検知して記憶された情報を読み出す情報読み出し手段と、
    を備えてなることを特徴とする不揮発性半導体記憶装置。