JP2015508226A - メモリセルおよびメモリセルの形成方法 - Google Patents

メモリセルおよびメモリセルの形成方法 Download PDF

Info

Publication number
JP2015508226A
JP2015508226A JP2014553302A JP2014553302A JP2015508226A JP 2015508226 A JP2015508226 A JP 2015508226A JP 2014553302 A JP2014553302 A JP 2014553302A JP 2014553302 A JP2014553302 A JP 2014553302A JP 2015508226 A JP2015508226 A JP 2015508226A
Authority
JP
Japan
Prior art keywords
metal oxide
oxygen
oxide
region
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014553302A
Other languages
English (en)
Other versions
JP6002783B2 (ja
Inventor
エス. サンデュ,ガーテ
エス. サンデュ,ガーテ
スリニバサン,バスカー
Original Assignee
マイクロン テクノロジー, インク.
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク., マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2015508226A publication Critical patent/JP2015508226A/ja
Application granted granted Critical
Publication of JP6002783B2 publication Critical patent/JP6002783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Abstract

幾つかの実施形態は、第一の電極材料、第一の金属酸化物材料、第二の金属酸化物材料および第二の電極材料を順番に含むメモリセルを含む。第一の金属酸化物材料は互いに酸素濃度が異なる少なくとも二つの領域を有する。領域のうちの一つは第一の領域であって、他方は第二の領域である。第一の領域は、第二の領域よりも第一の電極材料により近く、第二の領域よりも高い酸素濃度を有する。第二の金属酸化物材料は第一の金属酸化物材料とは異なる金属を含む。幾つかの実施形態は、酸素が金属酸化物材料の領域から酸素シンク材料へと実質的に逆行不可能に移動するメモリセルの形成方法を含む。酸素移動は、他方に対する、金属酸化物材料の一領域内の酸素濃度の相違を生成する。【選択図】図2

Description

メモリセルおよびメモリセルの形成方法。
メモリは、あるタイプの集積回路であって、データを格納するためにコンピュータシステムで使用される。集積メモリは個々のメモリセルの一つ以上のアレイで通常製造される。メモリセルは揮発性、半揮発性、もしくは不揮発性であってもよい。不揮発性メモリセルは、長期間データを格納することができ、幾つかの実施例においては、電力がなくてもデータを格納することができる。揮発性メモリはデータを消失させるため、データ格納を維持するためにリフレッシュ/再書き込みされる。
メモリセルは、少なくとも二つの異なる選択可能な状態でメモリを保持するか、または格納するように構成される。バイナリシステムにおいては、状態は、“0”か“1”のいずれかとして考えられる。他のシステムにおいては、少なくとも幾つかの個々のメモリセルが、二つ以上のレベルもしくは状態の情報を格納するように構成されてもよい。
より小型かつ高密度の集積回路を作成するための努力が続けられている。最も小型かつ簡便なメモリセルは、その間を受け取るプログラマブル材料を有する二つの導電性電極で構成される可能性がある。当該メモリセルは、クロスポイントメモリセルと称されることがある。
クロスポイントメモリセルにおける利用に適したプログラマブル材料は、二つ以上の選択可能かつ電気的に弁別可能なメモリ状態を有する。複数の選択可能なメモリ状態は、個々のメモリセルによる情報の格納を可能にすることができる。セルの読み出しは、プログラマブル材料がどのメモリ状態にあるかの判定を含み、セルに対する情報の書き込みは、プログラマブル材料を予め決められたメモリ状態にすることを含む。幾つかのプログラマブル材料は、リフレッシュなしでメモリ状態を保持し、したがって、不揮発性メモリセルに組み込まれてもよい。
現在、モバイル電荷キャリアとしてイオンを利用するプログラマブル材料に対して著しい関心が向けられている。プログラマブル材料は、プログラマブル材料内の電荷密度の分布を変化させるために、その中のモバイル電荷キャリアを移動させることによって、あるメモリ状態から別のメモリ状態へと変換されてもよい。あるメモリ状態から別のメモリ状態へと遷移するために、モバイル電荷キャリアのマイグレーションを利用するメモリデバイスは、時には、抵抗性ランダムアクセスメモリ(RRAM(登録商標))セルと称されることがある。例示的なRRAMセルは、プログラマブル材料として酸化物(例えば、酸化チタン)を利用しうるメモリスタであり、あるメモリ状態から別のメモリ状態へと遷移するためのメカニズムとして、当該プログラマブル材料内の酸素マイグレーションを利用する可能性がある。
メモリスタおよび他のRRAMセルの形成に関連する困難が存在することがある。したがって、メモリスタおよびRRAMセルの新規の形成方法を開発することが望ましい。
メモリセルの形成方法の例示的一実施形態の処理段階を示す。 例示的な一実施形態のメモリセルを示す。 図2のメモリセル内の酸素濃度勾配をグラフで示す。 他のメモリセル実施形態で使用されることがある他の酸素勾配をグラフで示す。 他のメモリセル実施形態で使用されることがある他の酸素勾配をグラフで示す。 他のメモリセル実施形態で使用されることがある他の酸素勾配をグラフで示す。 別の例示的な実施形態のメモリセルを示す。
幾つかの実施形態は、メモリスタもしくは他のRRAMセルの新規形成方法を含み、幾つかの実施形態は、新規メモリセル構造を含む。例示的実施形態は、図1−図7を参照して記述される。
図1を参照して、構造10は、断面側面図で示され、構造10をメモリセル30へと変換する処理(矢印15によって表される)に晒されるように示される。
構造10は、電極材料12、電極材料上の金属酸化物材料14、金属酸化物材料上の酸素シンク材料16、および酸素シンク材料上の別の電極材料18を含む。
電極材料12および18は、其々、互いから当該電極材料を区別するために、第一および第二の電極材料と称されることがある。電極材料12および18は、互いに同一の組成を含んでもよいし、異なる組成を含んでもよい。電極材料12および18は、任意の適切な導電性組成もしくは組成の組み合わせを含んでもよい。幾つかの実施形態においては、電極材料のうちの一方もしくは双方は、貴金属(例えば、プラチナもしくはパラジウム)を含むか、実質的にそれらで構成されるか、それらで構成されてもよい。幾つかの実施形態においては、電極材料のうちの一方もしくは双方は、銅を含んでもよい。当該実施形態においては、銅は、銅マイグレーションを軽減するもしくは防止するために、適切な銅バリア材料(例えば、ルテニウム含有材料、Ta、TaN、TiNなど)によって包囲されてもよい。
電極材料12および18は、アクセス/センス線(例えば、ワード線およびビット線)と電気的に結合されてもよい。例えば、電極材料12は、図1の構造10のビューに対してページの内部および外部へと伸長する第一のアクセス/センス線の一部であってもよく、電極材料18は、第一のアクセス/センス線と実質的に直行して伸長する第二のアクセス/センス線の一部であってもよい。したがって、金属酸化物14は、第一および第二のアクセス/センス線が重複する領域において存在し、したがって、幾つかの実施形態においては、クロスポイントメモリセルへと組み込まれてもよい。
示された実施形態においては、金属酸化物材料14は、電極材料12に直接相対し、酸素シンク材料16は金属酸化物材料14と直接相対し、電極材料18は酸素シンク材料16に直接相対する。他の実施形態においては、一つ以上の示された直接接触関係が改められるように、一つ以上の他の材料がメモリセルに組み込まれてもよい。例えば、幾つかの実施形態においては、電極材料12は、貴金属であってもよいし、別の材料(例えば、金属シリサイドもしくは金属窒化物)は、金属酸化物と貴金属の間の付着を改善するために、金属酸化物14および電極材料12の間に提供されてもよい。
金属酸化物材料14は、任意の適切な組成物もしくは組成物の組み合わせを含んでもよい。幾つかの実施形態においては、酸化アルミニウム、酸化タンタル、酸化チタン、酸化ニッケル、酸化ハフニウムおよび酸化ジルコニウムから成る群から選択された組成物を含むか、実質的にそれらから構成されるか、それらで構成されてもよい。
酸素シンク材料は、任意の適切な組成物もしくは組成物の組み合わせを含んでもよい。幾つかの実施形態においては、ルテニウム、ニッケル、イリジウム、チタンおよびタンタルから成る群から選択された金属を含むか、金属で実質的に構成されるか、金属で構成されてもよい。
材料12、14、16および18は、例えば、原子層堆積(ALD)、化学蒸着(CVD)および物理蒸着(PVD)のうちの一つ以上を含む任意の適切な処理で形成されてもよい。
構造10からメモリセル30への変換は、金属酸化物14から酸素シンク材料16へ酸素を移動させることを含む。移動は、酸素シンク材料16を酸素20へと変化させ、金属酸化物14内の酸素空乏領域22を形成する。
幾つかの実施形態においては、酸素シンク材料16は、金属を含むか、金属で実質的に構成されるか、金属で構成される。したがって、酸化物20は、金属酸化物を含むか、金属酸化物で実質的に構成されるか、金属酸化物で構成されてもよい。当該実施形態においては、メモリセル30の金属酸化物14および20は、互いから当該金属酸化物を区別するために、其々、第一および第二の金属酸化物と称されてもよい。幾つかの実施形態においては、金属酸化物20は、酸化ルテニウム、酸化イリジウム、酸化ニッケル、酸化タンタルもしくは酸化チタンを含むか、それらで実質的に構成されるか、それらで構成されてもよい。示された実施形態においては、構造10の酸素シンク材料16の全体は、メモリセル30の形成中に酸化物20に変換される。他の実施形態は、全体よりも少ない量の酸化物に変換される酸素シンク材料を有してもよい。
酸素空乏領域22の形成は、金属酸化物14を二つの領域22および24へと細分する。破線23は、当該領域間のおおよその境界もしくは界面を図示するために提供される。領域24は、金属酸化物の初期のストイキオメトリを保持し、領域22は、酸化物20を形成するために、領域22から酸素シンク材料16へと移動する酸素によって、より低い酸素濃度を有する。示された実施形態においては、金属酸化物は二領域に細分されているが、他の実施形態においては、金属酸化物は、二領域以上に細分されてもよいし、ならびに/または、示された急な界面ではなく、酸素濃度における段階的(徐々の)変化が存在してもよい。
図2は、例示的実施形態のメモリセル30の別の図を示す。金属酸化物材料14は、約2ナノメートル(nm)から約10nmの範囲内の全体厚さ(32として示される)を有してもよい。金属酸化物材料20は、(34として示される)約4nm以下の厚さ(例えば、約1nmから約4nmの範囲内の厚さ)を有してもよい。金属酸化物14の酸素空乏領域22は、約0.5nmから約3nmの範囲内の厚さなどの、約3nm以下の厚さ(36として示される)を有してもよい。
幾つかの実施形態においては、酸素空乏領域22の厚さは、図1の構造10の酸素シンク材料16の初期厚さによって決定されてもよい。つまり、酸素シンク材料の全体は、金属酸化物20に変換されてもよい。したがって、酸素シンク材料16によって消費される酸素量は、酸素シンク材料の初期厚さによって規定される。換言すると、空乏領域22は、自己制限(self−limiting)プロセスで形成される(当該プロセスは、材料16の初期厚さによって制限される)。メモリスタセルの従来技術の形成プロセスにおける困難は、メモリアレイの複数のメモリセルにわたって、金属酸化物の非酸素空乏領域に対して、金属酸化物の酸素空乏領域の相対的厚さを均一に適合させる試みにおいて生じる。空乏領域22を形成するための酸素シンク材料16の利用は、酸素シンク材料の初期厚さに、空乏領域の厚さを関連付けることによって当該従来技術の困難を克服する可能性がある。したがって、幾つかの実施形態は、酸化物の酸素空乏領域を直接配置しようとするのと対照的に、アレイの多数の構造にわたって均一である所望の厚さへと酸素シンク材料を配置する相対的単純性を利用する。
酸素シンク材料16は、非常に薄くなるように形成されてもよい。例えば、幾つかの実施形態においては、材料16は、約0.5nmから約4nmの厚さを有してもよいし、幾つかの実施形態においては、約1原子層の厚さを有してもよい。
少なくともメモリセル30がメモリセルの意図された利用中に晒されるその後の条件に対して、図1の処理15が実質的に逆行不可能である(もしくは、完全に逆行不可能でさえある)ように、図1の構造10からメモリセル30への変換は、熱力学的に好ましいプロセスであってもよい。
図1の処理15は、任意の適切な処理を含んでもよい。幾つかの実施形態においては、処理は、例えば、金属酸化物材料14および酸素シンク材料16が少なくとも約200℃の温度(例えば、約200℃から約500℃までの温度)に晒される処理などの熱処理を含んでもよい。幾つかの実施形態においては、処理は、熱処理の代わりに、もしくは熱処理に加えて電気的処理を含んでもよい。電気的処理は、金属酸化物材料14および酸素シンク材料16にわたる電流の流れを含み、金属酸化物材料14から酸素シンク材料16へと酸素を最終的に移動させて、それによってメモリセル30を形成する。幾つかの実施形態においては、電気的処理は、酸素空乏領域22の形成に加えてフィラメント(図7を参照して以下に議論される)を形成してもよい。
酸素空乏領域22を形成するために使用される処理15は、電極材料18(図1に示されたような)の形成後、もしくは当該電極材料の形成前に実施されてもよい。
メモリセル30の金属酸化物20は、幾つかの実施形態(例えば、酸化ルテニウムを含む可能性がある)においては、導電性である可能性があり、他の実施形態(例えば、酸化チタンを含む可能性がある)においては、電気的に絶縁性である可能性がある。幾つかの実施形態においては、金属酸化物20が導電性であることが有利である可能性がある。当該実施形態においては、初期金属16(即ち、図1の構造10の酸素シンク材料)の厚さに関連する最初の考察は、空乏領域22の所望の厚さに関係することがある。対照的に、金属酸化物20が電気的に絶縁性である場合、金属酸化物20の最終厚さに関連する考察は、当該金属酸化物は、メモリセル30の性能と干渉しないように非常に薄く維持されるべきであるということである。したがって、酸化物20が電気的に絶縁性である場合、初期金属16の厚さは二つの考察によって決定されてもよい。そのうちの一つは、空乏領域22の所望の厚さであって、別の一つは電気的に絶縁性の金属酸化物20を非常に薄く維持するという要望である。対照的に、酸化物20が導電性である場合、初期金属16の厚さは、空乏領域22の所望の厚さの考察だけによって決定されてもよい。
図2のメモリセル30は、材料12、14および20の間の界面においてラベル50および52を有する。当該ラベルは、種々の例示的な実施形態において、金属酸化物材料14において形成されることがある例示的な酸素濃度勾配を記述するために、図3−図6において使用される。
図3は、図2の材料14内の酸素濃度勾配を示す(酸素濃度は、[O]としてy軸に沿って示される)。つまり、酸素濃度は、金属酸化物材料14の領域24において比較的高く、金属酸化物材料14の領域22内で比較的低い。ステップは、領域22が領域24と直面する界面23にわたる酸素濃度勾配において生じる。示された実施形態においては、ステップは急である。他の実施形態においては、急なステップではなく、界面23に沿って酸素濃度勾配において漸減が存在するように、ステップは、より段階的であってもよい。
図4は、界面50に隣接する金属酸化物材料14のドメインにおいて比較的高い酸素濃度が存在し、界面52に隣接する金属酸化物材料14のドメインにおいて比較的低い酸素濃度が存在し、かつ、界面50から界面52へと金属酸化物材料14の全体にわたって伸長する、実質的に線形、減少性、連続的酸素濃度勾配が存在する一実施形態を示す。
図5は、界面50に隣接する金属酸化物材料14のドメインにおいて比較的高い酸素濃度が存在し、界面52に隣接する金属酸化物材料14のドメインにおいて比較的低い酸素濃度が存在し、金属酸化物材料14の領域22にわたって平坦な酸素濃度勾配が存在し、かつ、界面50から界面23へと金属酸化物材料14の領域24にわたって伸長する、実質的に線形、減少性、連続的酸素濃度勾配が存在する一実施形態を示す。
図6は、界面50に隣接する金属酸化物材料14のドメインにおいて比較的高い酸素濃度が存在し、界面52に隣接する金属酸化物材料14のドメインにおいて比較的低い酸素濃度が存在し、金属酸化物材料14の領域24にわたって平坦な酸素濃度勾配が存在し、かつ、界面23から界面52へと金属酸化物材料14の領域22にわたって伸長する、実質的に線形、減少性、連続的酸素濃度勾配が存在する一実施形態を示す。
上記図1を参照してメモリセル30の形成を議論するうえで、幾つかの実施形態は、メモリセルの形成中に金属酸化物材料14内の導電性フィラメントの形成を含むことがあることが示された。図7は、金属酸化物材料14を部分的に通って伸長する導電性フィラメント60を含む例示的な実施形態のメモリセル30aを示す。当該導電性フィラメントは、電極12および18の間に電流を提供することによって形成されてもよい。導電性フィラメントは、例えば、電流の流れによって運ばれる電極材料12を含む任意の適切な導電性材料を含んでもよい。フィラメント60に類似するフィラメントは、メモリスタセルの利用のために本技術分野で知られており、メモリスタセルの作製中に当該フィラメントを電気的に形成することも、本技術分野では既知である。
フィラメント60は、金属酸化物材料14の大部分にわたって伸長するが、金属酸化物材料の全体にわたっては伸長しない。したがって、間隙62は、フィラメントおよび金属酸化物材料20の間に残る。金属酸化物材料20が導電性材料である場合、間隙62は、メモリセル内の金属酸化物材料14のプログラマブル領域を画定すると考えられてもよい。金属酸化物材料20が電気的に絶縁性である場合、フィラメントおよび導電性構造の間の間隙は、フィラメント上の金属酸化物14の示された部分にわたって伸長するのと同様に、金属酸化物20にわたって伸長する。
上記で議論されたメモリセルは、電子システムに組み込まれてもよい。当該電子システムは、例えば、メモリモジュール、デバイスドライバ、電源モジュール、通信モデム、プロセッサモジュールおよびアプリケーション特化モジュールで使用されてもよいし、マルチレイヤ、マルチチップモジュールを含んでもよい。電子システムは、例えば、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、産業制御システム、航空機などの広範囲のシステムのうちの任意のシステムであってもよい。
図面における種々の実施形態の特定の方向は、例示的な目的のためだけのものであって、実施形態は、幾つかの用途においては、示された方向に対して回転されてもよい。本明細書で提供された記述およびそれに続く請求項は、構造が図面の特定の方向にあるか否か、または当該方向に対して回転されているか否かに関わらず、種々の特徴の間の記述された関係を有する任意の構造に関する。
添付の図面の断面図は、断面平面内のフィーチャのみを示し、図面を簡略化するために、断面平面の背後にある材料は示していない。
ある構造が、別の構造の“上(on)”もしくは別の構造に“相対して(against)”いるものとして上記で言及されているとき、当該構造は他の構造上に直接存在しているか、または中間構造が存在してもよい。対照的に、ある構造が別の構造の“直接上(directly on)”もしくは別の構造に“直接相対して(directly against)”いるものとして上記で言及されているとき、中間構造は存在しない。ある構造が別の構造に“接続される(connected)”か“結合される(coupled)”ものとして言及されるとき、当該構造は、他の構造に直接接続もしくは結合されてもよいし、または中間構造が存在してもよい。対照的に、ある構造が別の構造に“直接接続される(directly connected)”もしくは“直接結合される(directly coupled)”ものとして上記で言及されているとき、中間構造は存在しない。
幾つかの実施形態はメモリセルを含む。メモリセルは第一の電極材料を有し、第一の電極材料上の第一の金属酸化物材料を有する。第一の金属酸化物材料は、互いに酸素濃度が異なる少なくとも二つの領域を有する。領域のうちの一つは第一の領域であり、他方は第二の領域である。第一の領域は第二の領域よりも第一の電極材料により近く、第二の領域よりも高い酸素濃度を有する。第二の金属酸化物材料は、第一の金属酸化物材料の上に直接相対している。第二の金属酸化物材料は第一の金属酸化物材料とは異なる金属を含む。第二の電極材料は、第二の金属酸化物材料上にある。
幾つかの実施形態はメモリセルを含む。メモリセルは第一の電極材料を有し、第一の電極材料上に第一の金属酸化物材料を有する。第一の金属酸化物材料は、酸化アルミニウム、酸化タンタル、酸化チタン、酸化ニッケル、酸化ハフニウムおよび酸化ジルコニウムから成る群から選択される。第一の金属酸化物材料は互いに酸素濃度が異なる少なくとも二つの領域を有する。領域のうちの一つは第一の領域であり、他方は第二の領域である。第一の領域は、第二の領域よりも第一の電極材料により近く、第二の領域よりも高い酸素濃度を有する。導電性の第二の金属酸化物材料は、第一の金属酸化物材料の上に直接相対している。第二の電極材料は、第二の金属酸化物材料上に直接相対している。
幾つかの実施形態はメモリセルの形成方法を含む。金属酸化物材料は第一の電極材料上に形成される。酸素シンク材料は金属酸化物材料の上に直接相対して形成される。第二の電極材料は、酸素シンク材料上に形成される。金属酸化物材料は、金属酸化物材料の領域から酸素シンク材料へと酸素を実質的に逆行不可能に移動させるために処理され、それによって、金属酸化物材料を少なくとも二つの領域へと細分する。酸素シンク材料に最も近い領域のうちの一つは、領域のうちの他方に対して比較的酸素空乏である。

Claims (32)

  1. 第一の電極材料と、
    前記第一の電極材料上の第一の金属酸化物材料であって、前記第一の金属酸化物材料は、互いに酸素濃度が異なる少なくとも二つの領域を有し、前記複数の領域のうちの一つは第一の領域であって、他方が第二の領域であり、前記第一の領域は前記第二の領域よりも前記第一の電極材料に対してより近く、前記第二の領域よりも高い酸素濃度を有する、第一の金属酸化物材料と、
    前記第一の金属酸化物材料の上に直接相対する第二の金属酸化物材料であって、前記第一の金属酸化物材料と異なる金属を含む、第二の金属酸化物材料と、
    前記第二の金属酸化物材料上の第二の電極材料と、
    を含む、
    ことを特徴とするメモリセル。
  2. 前記第一の領域は前記第一の電極材料に直接相対する、
    ことを特徴とする請求項1に記載のメモリセル。
  3. 前記第二の電極材料は前記第二の金属酸化物材料に直接相対する、
    ことを特徴とする請求項1に記載のメモリセル。
  4. 前記第一の金属酸化物材料の全体にわたって伸長する実質的に線形の連続的酸素濃度勾配を含む、
    ことを特徴とする請求項1に記載のメモリセル。
  5. 前記第二の領域は、界面において前記第一の領域に直接接触し、前記界面にわたって、酸素濃度勾配におけるステップを含む、
    ことを特徴とする請求項1に記載のメモリセル。
  6. 前記第一の領域は前記第一の電極材料に直接相対し、前記第一の電極材料から前記界面へと前記第一の領域にわたって伸長する実質的に線形の連続的酸素濃度勾配を含む、
    ことを特徴とする請求項5に記載のメモリセル。
  7. 前記第一の金属酸化物材料は、酸化アルミニウム、酸化タンタル、酸化チタン、酸化ニッケル、酸化ハフニウムおよび酸化ジルコニウムのうちの一つ以上を含む、
    ことを特徴とする請求項1に記載のメモリセル。
  8. 前記第一の金属酸化物材料は、酸化アルミニウム、酸化タンタル、酸化チタン、酸化ニッケル、酸化ハフニウムもしくは酸化ジルコニウムで実質的に構成される、
    ことを特徴とする請求項1に記載のメモリセル。
  9. 前記第二の金属酸化物材料は、酸化ルテニウム、酸化イリジウム、酸化ニッケル、酸化タンタルもしくは酸化チタンで実質的に構成される、
    ことを特徴とする請求項1に記載のメモリセル。
  10. 前記第一の金属酸化物材料の厚さは、約2nmから約10nmの範囲内であって、前記第二の金属酸化物材料の厚さは、約4nm以下である、
    ことを特徴とする請求項1に記載のメモリセル。
  11. 前記第二の領域は、界面において前記第一の領域に直接接触し、前記界面にわたって酸素濃度勾配におけるステップを含み、前記第二の領域の厚さは、約3nm以下である、
    ことを特徴とする請求項10に記載のメモリセル。
  12. 前記第二の金属酸化物材料は電気的に絶縁性である、
    ことを特徴とする請求項1に記載のメモリセル。
  13. 前記第二の金属酸化物材料は導電性である、
    ことを特徴とする請求項1に記載のメモリセル。
  14. 第一の電極材料と、
    前記第一の電極材料上の第一の金属酸化物材料であって、前記第一の金属酸化物材料は、酸化アルミニウム、酸化タンタル、酸化チタン、酸化ニッケル、酸化ハフニウムおよび酸化ジルコニウムから成る群から選択され、前記第一の金属酸化物材料は互いに酸素濃度が異なる少なくとも二つの領域を有し、前記複数の領域のうちの一つは第一の領域であって、他方は第二の領域であり、前記第一の領域は前記第二の領域よりも前記第一の電極材料により近く、前記第二の領域よりも高い酸素濃度を有する、第一の金属酸化物材料と、
    前記第一の金属酸化物材料上に直接相対する導電性の第二の金属酸化物材料と、
    前記第二の金属酸化物材料上に直接相対する第二の電極材料と、
    を含む、
    ことを特徴とするメモリセル。
  15. 前記第二の金属酸化物材料は酸化ルテニウムを含む、
    ことを特徴とする請求項14に記載のメモリセル。
  16. 前記第二の金属酸化物材料は酸化ルテニウムで構成される、
    ことを特徴とする請求項14に記載のメモリセル。
  17. 前記第一および第二の電極材料はプラチナもしくはパラジウムを含む、
    ことを特徴とする請求項14に記載のメモリセル。
  18. メモリセルを形成する方法であって、
    第一の電極材料上に金属酸化物材料を形成することと、
    前記金属酸化物材料上に直接相対して酸素シンク材料を形成することと、
    前記酸素シンク材料上に第二の電極材料を形成することと、
    前記金属酸化物材料のある領域から前記酸素シンク材料へと酸素を実質的に逆行不可能に移動させて、それによって前記金属酸化物材料を少なくとも二つの領域へと細分するために、前記金属酸化物材料を処理することであって、前記酸素シンク材料に最も近い前記複数の領域のうちの一つは前記複数の領域のうちの他方と比較すると、比較的酸素空乏である、処理することと、
    を含む、
    ことを特徴とする方法。
  19. 前記金属酸化物材料は、酸化アルミニウム、酸化タンタル、酸化チタン、酸化ニッケル、酸化ハフニウムおよび酸化ジルコニウムから成る群から選択される、
    ことを特徴とする請求項18に記載の方法。
  20. 前記酸素シンク材料は一つ以上の金属を含む、
    ことを特徴とする請求項18に記載の方法。
  21. 前記酸素シンク材料は一つ以上の金属で構成される、
    ことを特徴とする請求項18に記載の方法。
  22. 前記酸素シンク材料への前記酸素の前記移動は、前記酸素シンク材料のうちの少なくともいくらかを導電性金属酸化物へと変換する、
    ことを特徴とする請求項21に記載の方法。
  23. 前記酸素シンク材料への前記酸素の前記移動は、前記酸素シンク材料のうちの全てを導電性金属酸化物へと変換する、
    ことを特徴とする請求項21に記載の方法。
  24. 前記酸素シンク材料への前記酸素の前記移動は、前記酸素シンク材料のうちの少なくともいくらかを電気的に絶縁性の金属酸化物へと変換する、
    ことを特徴とする請求項21に記載の方法。
  25. 前記酸素シンク材料への前記酸素の前記移動は、前記酸素シンク材料のうちの全てを電気的に絶縁性の金属酸化物へと変換する、
    ことを特徴とする請求項21に記載の方法。
  26. 前記酸素シンク材料は、ルテニウム、ニッケル、イリジウム、チタンおよびタンタルから成る群から選択される金属を含む、
    ことを特徴とする請求項18に記載の方法。
  27. 前記処理することは前記第二の電極材料を形成する前に実施される、
    ことを特徴とする請求項18に記載の方法。
  28. 前記処理することは前記第二の電極材料を形成した後に実施される、
    ことを特徴とする請求項18に記載の方法。
  29. 前記処理することは、前記金属酸化物材料および前記酸素シンク材料が少なくとも約200℃の温度へと加熱される熱処理を含む、
    ことを特徴とする請求項18に記載の方法。
  30. 前記温度は、約200℃から約500℃の範囲内である、
    ことを特徴とする請求項29に記載の方法。
  31. 前記処理することは、前記金属酸化物材料および前記酸素シンク材料に対して電流を通すことを含む、
    ことを特徴とする請求項18に記載の方法。
  32. 前記処理することは、前記金属酸化物材料の大部分にわたって伸長するが、前記金属酸化物材料の全体にわたっては伸長しない導電性フィラメントをも形成する、
    ことを特徴とする請求項31に記載の方法。
JP2014553302A 2012-01-20 2012-12-20 メモリセルおよびメモリセルの形成方法 Active JP6002783B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/355,382 2012-01-20
US13/355,382 US8581224B2 (en) 2012-01-20 2012-01-20 Memory cells
PCT/US2012/071026 WO2013109386A1 (en) 2012-01-20 2012-12-20 Memory cells and methods of forming memory cells

Publications (2)

Publication Number Publication Date
JP2015508226A true JP2015508226A (ja) 2015-03-16
JP6002783B2 JP6002783B2 (ja) 2016-10-05

Family

ID=48796494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014553302A Active JP6002783B2 (ja) 2012-01-20 2012-12-20 メモリセルおよびメモリセルの形成方法

Country Status (6)

Country Link
US (3) US8581224B2 (ja)
EP (1) EP2805350B1 (ja)
JP (1) JP6002783B2 (ja)
KR (1) KR101533942B1 (ja)
CN (1) CN104067391B (ja)
WO (1) WO2013109386A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180948B (zh) * 2011-10-18 2016-02-17 松下电器产业株式会社 非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
US9680091B2 (en) * 2012-06-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a complimentary resistive switching random access memory for high density application
US9053781B2 (en) 2012-06-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a forming free resistive random access memory with multi-level cell
US9019743B2 (en) 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
US9001554B2 (en) * 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
WO2015167468A1 (en) 2014-04-29 2015-11-05 Hewlett-Packard Development Company, L.P. Resistive memory devices with an oxygen-supplying layer
US9847378B2 (en) 2014-04-30 2017-12-19 Hewlett Packard Enterprise Development Lp Resistive memory devices with a multi-component electrode
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
RU170361U1 (ru) * 2015-06-18 2017-04-24 Открытое акционерное общество "НПО Энергомаш имени академика В.П. Глушко" Пуско-отсечной пневмоклапан
US20170141306A1 (en) * 2015-11-17 2017-05-18 Chang Gung University Memory structure
US10128265B2 (en) * 2017-01-18 2018-11-13 Micron Technology, Inc. Memory cells, integrated structures and memory arrays
CN108807668B (zh) * 2018-06-25 2020-07-10 华中科技大学 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备
CN113611722A (zh) * 2020-05-12 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式存储装置以及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306157A (ja) * 2007-05-10 2008-12-18 Sharp Corp 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US20100038791A1 (en) * 2008-08-12 2010-02-18 Industrial Technology Research Institute Resistive random access memory and method for fabricating the same
WO2010118380A2 (en) * 2009-04-10 2010-10-14 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
WO2011043448A1 (ja) * 2009-10-09 2011-04-14 日本電気株式会社 半導体装置及びその製造方法
JP4805865B2 (ja) * 2007-03-19 2011-11-02 シャープ株式会社 可変抵抗素子
JP2012015211A (ja) * 2010-06-29 2012-01-19 Sharp Corp 不揮発性半導体記憶装置
JP4937413B2 (ja) * 2008-12-10 2012-05-23 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
JP2012186253A (ja) * 2011-03-04 2012-09-27 Sharp Corp 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US7471556B2 (en) 2007-05-15 2008-12-30 Super Talent Electronics, Inc. Local bank write buffers for accelerating a phase-change memory
US6451646B1 (en) 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US6534357B1 (en) 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
US6524867B2 (en) 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US20070010082A1 (en) 2005-07-05 2007-01-11 Cay-Uwe Pinnow Structure and method for manufacturing phase change memories with particular switching characteristics
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7646627B2 (en) 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
US7236389B2 (en) 2005-11-17 2007-06-26 Sharp Laboratories Of America, Inc. Cross-point RRAM memory array having low bit line crosstalk
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
KR100833903B1 (ko) 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
US7727908B2 (en) 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
JP4250644B2 (ja) 2006-08-21 2009-04-08 株式会社東芝 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
JP5007724B2 (ja) 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
JP5010891B2 (ja) 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
KR100855965B1 (ko) 2007-01-04 2008-09-02 삼성전자주식회사 서브 셀 어레이를 구비하는 양방향성 rram 및 이를이용하는 데이터 기입 방법
KR100852206B1 (ko) 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US7646658B2 (en) 2007-05-31 2010-01-12 Qualcomm Incorporated Memory device with delay tracking for improved timing margin
EP2003651A1 (en) 2007-06-14 2008-12-17 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
JP5423941B2 (ja) 2007-11-28 2014-02-19 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
US7768016B2 (en) 2008-02-11 2010-08-03 Qimonda Ag Carbon diode array for resistivity changing memories
DE102008019860B4 (de) 2008-04-15 2010-10-07 Technische Universität Dresden Vorrichtung, Verfahren und Verwendung des Verfahrens zur Erzeugung von schaltbarem temporärem Magnetismus in oxidischen Materialien mittels elektrischer Felder
KR20100062570A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
US8547727B2 (en) 2008-12-12 2013-10-01 Hewlett-Packard Development Company, L.P. Memristive device
US8787064B2 (en) 2009-01-13 2014-07-22 Hewlett-Packard Development Company, L.P. Programmable bipolar electronic device
WO2010082928A1 (en) 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
US8471234B2 (en) 2009-01-20 2013-06-25 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
US8507968B2 (en) 2009-01-30 2013-08-13 Hewlett-Packard Development Company, L.P. Memristive transistor memory
US8410559B2 (en) 2009-03-19 2013-04-02 International Business Machines Corporation Selectively self-assembling oxygen diffusion barrier
US8188833B2 (en) 2009-04-14 2012-05-29 Panasonic Corporation Variable resistance element and manufacturing method of the same
US8310807B2 (en) 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
JP4688979B2 (ja) * 2009-07-13 2011-05-25 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8737113B2 (en) 2010-02-08 2014-05-27 Hewlett-Packard Development Company, L.P. Memory resistor having multi-layer electrodes
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4805865B2 (ja) * 2007-03-19 2011-11-02 シャープ株式会社 可変抵抗素子
JP2008306157A (ja) * 2007-05-10 2008-12-18 Sharp Corp 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
US20100038791A1 (en) * 2008-08-12 2010-02-18 Industrial Technology Research Institute Resistive random access memory and method for fabricating the same
JP4937413B2 (ja) * 2008-12-10 2012-05-23 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
WO2010118380A2 (en) * 2009-04-10 2010-10-14 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
WO2011043448A1 (ja) * 2009-10-09 2011-04-14 日本電気株式会社 半導体装置及びその製造方法
JP2012015211A (ja) * 2010-06-29 2012-01-19 Sharp Corp 不揮発性半導体記憶装置
JP2012186253A (ja) * 2011-03-04 2012-09-27 Sharp Corp 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP6002783B2 (ja) 2016-10-05
US8962387B2 (en) 2015-02-24
CN104067391B (zh) 2017-02-22
EP2805350B1 (en) 2017-02-01
KR101533942B1 (ko) 2015-07-03
US20150137065A1 (en) 2015-05-21
US20130187117A1 (en) 2013-07-25
US9142766B2 (en) 2015-09-22
EP2805350A1 (en) 2014-11-26
US20140051208A1 (en) 2014-02-20
CN104067391A (zh) 2014-09-24
EP2805350A4 (en) 2015-08-12
WO2013109386A1 (en) 2013-07-25
KR20140119076A (ko) 2014-10-08
US8581224B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
JP6002783B2 (ja) メモリセルおよびメモリセルの形成方法
US20200227423A1 (en) Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US8134138B2 (en) Programmable metallization memory cell with planarized silver electrode
US8890109B2 (en) Resistive random access memory access cells having thermally isolating structures
WO2011097008A2 (en) Resistive memory and methods of processing resistive memory
US20170330916A1 (en) Complementary resistive switching memory device having three-dimensional crossbar-point vertical multi-layer structure
CN107124905B (zh) 含金属硫属化合物的装置
US9257646B2 (en) Methods of forming memory cells having regions containing one or both of carbon and boron
US20130248806A1 (en) Variable resistance memory device and method for fabricating the same
US10553645B2 (en) Resistive memory device by substrate reduction
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
US9444042B2 (en) Memory cells and methods of forming memory cells
US8742386B2 (en) Oxide based memory with a controlled oxygen vacancy conduction path
US9515261B2 (en) Memory cells and methods of making memory cells
Minanda et al. ReRAM for Embedded Application: A Review

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6002783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250