CN103180948B - 非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法 - Google Patents

非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法 Download PDF

Info

Publication number
CN103180948B
CN103180948B CN201280003077.3A CN201280003077A CN103180948B CN 103180948 B CN103180948 B CN 103180948B CN 201280003077 A CN201280003077 A CN 201280003077A CN 103180948 B CN103180948 B CN 103180948B
Authority
CN
China
Prior art keywords
electrode
change layer
resistance change
resistance
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280003077.3A
Other languages
English (en)
Other versions
CN103180948A (zh
Inventor
村冈俊作
魏志强
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103180948A publication Critical patent/CN103180948A/zh
Application granted granted Critical
Publication of CN103180948B publication Critical patent/CN103180948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Abstract

本发明提供一种非易失性存储元件，其中，在电脉冲的电压值具有V2＞V1＞0V＞V3＞V4的关系、电阻变化层的电阻值具有R3＞R2＞R4＞R1的关系的情况下，在对电极间外加电压值为V2以上的电脉冲时，电阻变化层为R2，在对电极间外加电压值为V4以下的电脉冲时，电阻变化层为R4，当电阻变化层的电阻值为R2时，在对电极间外加电压值为V3的电脉冲时，电阻变化层为R3，当电阻变化层的电阻值为R4时，在对电极间外加电压值为V1的电脉冲时，电阻变化层为R1。

Description

非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法
技术领域
本发明涉及采用了根据外加的脉冲电压其电阻值发生变化的状态变化材料的非易失性存储元件。
背景技术
近年来，随着数码技术的发展，便携式信息设备或信息家电等电子设备在进一步地高功能化。随着这些电子设备的高功能化，使用的半导体元件的微细化及高速化也在急速发展。其中，以闪存器为代表的大容量的非易失性存储装置的用途在急速扩大。另外，作为置换该闪存器的下一代的非易失性存储装置，具备电阻变化型的非易失性存储元件的非易失性存储装置的研究开发正在进行，该电阻变化型的非易失性存储元件具有根据电信号而电阻值可逆地变化的电阻变化层。
作为电阻变化层所采用的材料，可分为两大种类。一种是专利文献1及非专利文献1～3中公开的过渡金属(Ni、Nb、Ti、Zr、Hf、Co、Fe、Cu、Cr等)的氧化物，特别是从化学计算的组成的观点看含氧率不足的氧化物(以下称为缺氧型的氧化物)。另一种是钙钛矿材料(Pr(1－x)CaxMnO3(PCMO)、LaSrMnO3(LSMO)、GdBaCoxOy(GBCO)等)。
此外，专利文献2及专利文献3中公开了一种非易失性存储元件，其中，在采用后者的钙钛矿材料作为电阻变化层时，不仅能够存储2值(低阻状态和高阻状态这两个状态)，而且能够存储3值以上的多值。
现有技术文献
专利文献
专利文献1：日本特开2006-140464号公报
专利文献2：美国专利第6473332号说明书
专利文献3：日本特开2004-185756号公报
非专利文献
非专利文献1：I.G.Baek等,Tech.DigestIEDM2004,587页
非专利文献2：JapaneseJournalofAppliedPhysicsVol45,2006,L310页
非专利文献3：A.Chen等,Tech.DigestIEDM2005,746页
非专利文献4：J.McPherson等,IEDM2002,633页～636页
发明内容
发明要解决的问题
在上述的存储多值的非易失性存储元件中，希望构成各多值的各电阻值的状态稳定。
因此，本发明提供一种能够稳定地呈现各电阻值的状态的非易失性存储元件。
用于解决课题的手段
本发明的一个方式的非易失性存储元件的特征在于，具备：第1电极、第2电极和介于所述第1电极与所述第2电极之间的电阻变化层，该电阻变化层由金属氧化物构成，基于外加给所述第1电极及所述第2电极间的电脉冲的电压值，其电阻值可逆地变化；所述电阻变化层具有与所述第1电极连接的第1金属氧化物区域和与所述第2电极连接的、含氧率比所述第1金属氧化物区域高的第2金属氧化物区域；在所述电脉冲的以所述第1电极为基准时的电压值即V1、V2、V3、V4、V5及V6具有V2＞V1＞V6＞0V＞V5＞V3＞V4的关系、所述电阻变化层的电阻值即R1、R2、R3及R4具有R3＞R2＞R4＞R1的关系的情况下，所述电阻变化层的电阻值是：在对所述第1电极及所述第2电极间外加电压值为V2以上的所述电脉冲时，为R2；在对所述第1电极及所述第2电极间外加电压值为V4以下的所述电脉冲时，为R4；当所述电阻变化层的电阻值为R2时，在对所述第1电极及所述第2电极间外加电压值为V5以上的所述电脉冲时，仍为R2，在对所述第1电极及所述第2电极间外加电压值小于V5且大于V3的所述电脉冲时，比R2上升，在对所述第1电极及所述第2电极间外加电压值为V3的所述电脉冲时，为R3；当所述电阻变化层的电阻值为R3时，在对所述第1电极及所述第2电极间外加电压值小于V3且大于V4的所述电脉冲时，比R3下降，在对所述第1电极及所述第2电极间外加电压值为V4的所述电脉冲时，为R4；当所述电阻变化层的电阻值为R4时，在对所述第1电极及所述第2电极间外加电压值为V6以下的所述电脉冲时，仍为R4，在对所述第1电极及所述第2电极间外加电压值大于V6且小于V1的所述电脉冲时，比R4下降，在对所述第1电极及所述第2电极间外加电压值为V1的所述电脉冲时，为R1；当所述电阻变化层的电阻值为R1时，在对所述第1电极及所述第2电极间外加电压值大于V1且小于V2的所述电脉冲时，比R1上升，在对所述第1电极及所述第2电极间外加电压值为V2的所述电脉冲时，为R2。
发明效果
根据本发明的非易失性存储元件，可实现稳定的多值存储。
附图说明
图1是表示实施方式1的非易失性存储元件的构成的剖视图。
图2是表示在实施方式1的非易失性存储元件中形成的局部区域的构成的图示。
图3是表示没有形成第2高氧浓度区的非易失性存储元件中的电阻变化层的电阻值与外加的电压脉冲的电压值的关系的曲线图。
图4是表示实施方式1的非易失性存储元件中的电阻变化层的电阻值与外加的电压脉冲的电压值的关系的曲线图。
图5是示意性地表示实施方式1的非易失性存储元件和参考例的非易失性存储元件的电阻-电压特性的图示。
图6是示意性地表示实施方式1的非易失性存储元件的电阻-电压特性的图示。
图7A是概念地表示电阻值为R1时的非易失性存储元件的电阻变化层的内部状态的图示。
图7B是概念地表示电阻值为R2时的非易失性存储元件的电阻变化层的内部状态的图示。
图7C是概念地表示电阻值为R3时的非易失性存储元件的电阻变化层的内部状态的图示。
图7D是概念地表示电阻值为R4时的非易失性存储元件的电阻变化层的内部状态的图示。
图8是实施方式1的非易失性存储元件中的电阻变化层的电阻状态的状态转变图。
图9是使非易失性存储元件从电阻值为R1或R4的状态转变到R3的状态的写入方法的流程图。
图10是使非易失性存储元件从电阻值为R2或R3的状态转变到R1的状态的写入方法的流程图。
图11是表示实施方式2的非易失性存储装置的构成的一个例子的框图。
图12是表示实施方式3的非易失性存储装置的构成的一个例子的框图。
具体实施方式
本发明的一个方式的非易失性存储元件的特征在于，具备：第1电极、第2电极和电阻变化层，该电阻变化层介于所述第1电极与所述第2电极之间，基于外加给所述第1电极及所述第2电极间的电脉冲的电压值，其电阻值可逆地变化，该电阻变化层由金属氧化物构成；所述电阻变化层具有与所述第1电极连接的第1金属氧化物区域和与所述第2电极连接的、含氧率比所述第1金属氧化物区域高的第2金属氧化物区域；在所述电脉冲的以所述第1电极为基准时的电压值即V1、V2、V3、V4、V5及V6具有V2＞V1＞V6＞0V＞V5＞V3＞V4的关系、所述电阻变化层的电阻值即R1、R2、R3及R4具有R3＞R2＞R4＞R1的关系的情况下，所述电阻变化层的电阻值是：在对所述第1电极及所述第2电极间外加电压值为V2以上的所述电脉冲时，为R2；在对所述第1电极及所述第2电极间外加电压值为V4以下的所述电脉冲时，为R4；当所述电阻变化层的电阻值为R2时，在对所述第1电极及所述第2电极间外加电压值为V5以上的所述电脉冲时，仍为R2，在对所述第1电极及所述第2电极间外加电压值小于V5且大于V3的所述电脉冲时，比R2上升，在对所述第1电极及所述第2电极间外加电压值为V3的所述电脉冲时，为R3；当所述电阻变化层的电阻值为R3时，在对所述第1电极及所述第2电极间外加电压值小于V3且大于V4的所述电脉冲时，比R3下降，在对所述第1电极及所述第2电极间外加电压值为V4的所述电脉冲时，为R4；当所述电阻变化层的电阻值为R4时，在对所述第1电极及所述第2电极间外加电压值为V6以下的所述电脉冲时，仍为R4，在对所述第1电极及所述第2电极间外加电压值大于V6且小于V1的所述电脉冲时，比R4下降，在对所述第1电极及所述第2电极间外加电压值为V1的所述电脉冲时，为R1；当所述电阻变化层的电阻值为R1时，在对所述第1电极及所述第2电极间外加电压值大于V1且小于V2的所述电脉冲时，比R1上升，在对所述第1电极及所述第2电极间外加电压值为V2的所述电脉冲时，为R2。
如此，非易失性存储元件的电阻变化层能够取得R1、R2、R3及R4这四个稳定的电阻状态。
此外，在本发明的一个方式中，在所述电阻变化层内形成与所述第2电极相接、且不与所述第1电极相接的局部区域；所述局部区域也可以包含：位于所述局部区域内的所述第1电极侧的第1高氧浓度区；位于所述局部区域内的所述第2电极侧的第2高氧浓度区；位于所述局部区域内的所述第1高氧浓度区与所述第2高氧浓度区之间且含氧率比所述第1高氧浓度区及所述第2高氧浓度区低的低氧浓度区。
此外，在本发明的一个方式中，所述局部区域跨越所述第1金属氧化物区域及所述第2金属氧化物区域地形成，所述第1高氧浓度区也可以形成在所述第1金属氧化物区域内，所述第2高氧浓度区也可以形成在所述第2金属氧化物区域内。
此外，在本发明的一个方式中，所述电阻变化层也可以由过渡金属氧化物或铝氧化物构成。
此外，在本发明的一个方式中，所述第1金属氧化物区域也可以由具有用TaOx表示的组成的氧化物构成，所述第2金属氧化物区域也可以由具有用TaOy(其中，x＜y)表示的组成的氧化物构成。
本发明的一个方式的非易失性存储装置的特征如下：是具备多个上述任一方式的非易失性存储元件的非易失性存储装置，其具备：形成于半导体基板上、且相互交叉地排列的多个字线及多个位线；存储阵列，其分别与所述多个字线及多个位线的交点对应地设置有多个所述非易失性存储元件。
此外，在本发明的一个方式中，也可以进一步具备分别与多个所述非易失性存储元件串联连接的多个晶体管。
此外，在本发明的一个方式中，也可以进一步具备分别与多个所述非易失性存储元件串联连接的多个二极管。
本发明的一个方式的非易失性存储元件的写入方法的特征在于：是非易失性存储元件的写入方法，所述非易失性存储元件具备：第1电极、第2电极和电阻变化层，该电阻变化层介于所述第1电极与所述第2电极之间，基于外加给所述第1电极及所述第2电极间的电脉冲的电压值，其电阻值可逆地变化，该电阻变化层由金属氧化物构成；所述电阻变化层具有与所述第1电极连接的第1金属氧化物区域和与所述第2电极连接的、含氧率比所述第1金属氧化物区域高的第2金属氧化物区域；在所述电脉冲的以所述第1电极为基准时的电压值即V1、V2、V3、V4、V5及V6具有V2＞V1＞V6＞0V＞V5＞V3＞V4的关系、所述电阻变化层的电阻值即R1、R2、R3及R4具有R3＞R2＞R4＞R1的关系的情况下，所述电阻变化层的电阻值是：在对所述第1电极及所述第2电极间外加电压值为V2以上的所述电脉冲时，为R2；在对所述第1电极及所述第2电极间外加电压值为V4以下的所述电脉冲时，为R4；当所述电阻变化层的电阻值为R2时，在对所述第1电极及所述第2电极间外加电压值为V5以上的所述电脉冲时，仍为R2，在对所述第1电极及所述第2电极间外加电压值小于V5且大于V3的所述电脉冲时，比R2上升，在对所述第1电极及所述第2电极间外加电压值为V3的所述电脉冲时，为R3；当所述电阻变化层的电阻值为R3时，在对所述第1电极及所述第2电极间外加电压值小于V3且大于V4的所述电脉冲时，比R3下降，在对所述第1电极及所述第2电极间外加电压值为V4的所述电脉冲时，为R4；当所述电阻变化层的电阻值为R4时，在对所述第1电极及所述第2电极间外加电压值为V6以下的所述电脉冲时，仍为R4，在对所述第1电极及所述第2电极间外加电压值大于V6且小于V1的所述电脉冲时，比R4下降，在对所述第1电极及所述第2电极间外加电压值为V1的所述电脉冲时，为R1；当所述电阻变化层的电阻值为R1时，在对所述第1电极及所述第2电极间外加电压值大于V1且小于V2的所述电脉冲时，比R1上升，在对所述第1电极及所述第2电极间外加电压值为V2的所述电脉冲时，为R2；在使所述电阻变化层的电阻值从电阻值R1或电阻值R4向电阻值R3变化时，在通过对所述第1电极及所述第2电极间外加电压值为V2的所述电脉冲而使所述电阻变化层的电阻值变化为电阻值R2后，通过对所述第1电极及所述第2电极间外加电压值为V3的所述电脉冲，使所述电阻变化层的电阻值向电阻值R3变化；在使所述电阻变化层的电阻值从电阻值R2或电阻值R3向电阻值R1变化时，在通过对所述第1电极及所述第2电极间外加电压值为V4的所述电脉冲而使所述电阻变化层的电阻值变化为电阻值R4后，通过对所述第1电极及所述第2电极间外加电压值为V1的所述电脉冲，使所述电阻变化层的电阻值向电阻值R1变化。
以下，参照附图对本发明的实施方式进行说明。
再有，以下说明的实施方式都是表示总结的或具体的例子的。以下的实施方式中所示的数值、形状、材料、构成要素、构成要素的配置位置及连接方式、步骤、步骤的顺序等为一个例子，并不限定本发明的宗旨。此外，对于在以下的实施方式中的构成要素中的、表示最上位概念的独立权利要求中没有记载的构成要素，可以作为任选的构成要素进行说明。
(实施方式1)
[非易失性存储元件的构成]
图1是表示实施方式1的非易失性存储元件的构成的剖视图。
如图1所示，实施方式1的非易失性存储元件10具备：基板1、形成于基板1上的第1电极2、形成于第1电极2上的电阻变化层3、形成于电阻变化层3上的第2电极4。第1电极2及第2电极4与电阻变化层3电连接。
基板1例如由硅基板构成。此外，第1电极2及第2电极4采用导电材料构成，例如采用Au(金)、Pt(铂)、Ir(铱)、Cu(铜)、TiN(氮化钛)及TaN(氮化钽)中的1种或多种材料构成。
电阻变化层3含有过渡金属氧化物，具有含氧率低的第1氧化物区域3a(第1金属氧化物区域)和含氧率高的第2氧化物区域3b(第2金属氧化物区域)。这样，电阻变化层3通过由过渡金属氧化物构成，与PCMO等材料相比，可采用低温工艺形成。也就是说，电阻变化层3可采用现有的CMOS工艺容易地形成。
过渡金属氧化物例如为钽氧化物。以下，对电阻变化层3由钽氧化物构成的例子进行说明，将第1氧化物区域3a记述为第1钽氧化物层3a，将第2氧化物区域记述为第2钽氧化物层3b。也就是说，电阻变化层3通过层叠第1钽氧化物层3a和第2钽氧化物层3b而构成。这里，第2钽氧化物层3b的含氧率高于第1钽氧化物层3a的含氧率。
再有，所谓“含氧率”，是氧原子在总原子数中所占的比率。例如，Ta2O5的含氧率是氧原子在总原子数中所占的比率(O/(Ta+O))，为71.4atm％。所以，作为缺氧型的钽氧化物，含氧率可大于0且小于71.4atm％。
另外如图2所示，在电阻变化层3内，形成与第2电极相接、且不与第1电极侧相接的局部区域5。而且，局部区域5在低氧浓度区7的上下具有高氧浓度区6(第1高氧浓度区6a及第2高氧浓度区6b)。在高氧浓度区6内形成有导电性丝。
此外，在实施方式1中，在将第1钽氧化物层3a的组成规定为TaOx时，将x规定为0.8以上且1.9以下的范围，且在将第2钽氧化物层3b的组成规定为TaOy时，将y规定为2.1以上且2.5以下的范围。通过在第1钽氧化物层3a及第2钽氧化物层3b中分别采用具有上述范围的组成的钽氧化物，能够使电阻变化层3的电阻值稳定且高速地变化。
只要电阻变化层3的厚度在1μm以下就可发现电阻值的变化。但是，从工艺上的观点出发，在实施方式1中，电阻变化层3的厚度为200nm以下。这是因为，在图形加工时的腐蚀工艺中容易进行加工。此外，是因为通过将电阻变化层3规定为如此的厚度，能够降低使电阻变化层3的电阻值变化所需的电压脉冲的电压值。此外，从更确实地避免电压脉冲外加时的击穿(绝缘破坏)的观点出发，也可以使电阻变化层3的厚度构成在至少5nm以上。
此外，关于第2钽氧化物层3b的厚度，从以初期电阻值不过大的方式设计的观点出发，也可以构成在8nm以下。另一方面，关于第2钽氧化物层3b的厚度，从体现稳定的电阻变化现象的观点出发，也可以构成在1nm以上。
此外，从容易在第2电极4附近产生氧化还原反应(电阻变化)的观点出发，也可以以构成与含氧率高的第2氧化物区域3b连接的第2电极4的材料的标准电极电位高于构成电阻变化层3的金属的标准电极电位的方式选定上述材料及上述金属。此外，从同样的观点出发，也可以以构成与含氧率低的第1氧化物区域3a连接的第1电极2的材料的标准电极电位比构成第2电极4的材料的标准电极电位低的方式选定上述材料。例如，在构成电阻变化层3的金属为钽时，构成第2电极4的材料也可以是Au(金)、Pt(铂)、Ir(铱)、Cu(铜)等，构成第1电极2的材料也可以是TiN(氮化钛)或TaN(氮化钽)。
在使按上述构成的非易失性存储元件10工作时，对第1电极2与第2电极4之间(电极间)外加具有规定的极性、电压及时间幅度的电压脉冲(电脉冲)。在非易失性存储元件10中，如后述通过外加电压脉冲导致的电阻变化层3内的导电性丝的状态变化，能够高再现性地使电阻变化层3的电阻值变化为4个不同的值的状态。由于可使变化后的各电阻值的状态保持充分长的时间，因此非易失性存储元件10通过使上述各电阻值的状态与4个值对应可进行多值存储。
再有，在以下的实施方式中，外加在电极间的电压脉冲的电压值作为表示以第1电极2的电位为基准时的第2电极4的电位的电压值进行说明。
[非易失性存储元件的制造方法]
接着，对实施方式1的非易失性存储元件10的制造方法的一个例子进行说明。再有，非易失性存储元件10的结构、材料、制造方法、制造条件等并不限定于以下的说明。
首先，在基板1上，利用溅射法形成厚度例如50nm的第1电极2(TaN)。然后，通过在氩气及氧气中溅射Ta靶的所谓反应性溅射法，在第1电极2上形成钽氧化物层。这里，通过变化氧气相对于氩气的流量比，能够容易调整钽氧化物层中的含氧率。再有，这里也可以不对基板进行特别的加热，基板的温度例如可以为室温。形成的钽氧化物层为不定形的。
接着，通过对按上述形成的钽氧化物层的最表面进行氧化来改性其表面。由此，在钽氧化物层的表面形成含氧率比该钽氧化物层的未氧化的区域(第1区域)高的区域(第2区域)。这些第1区域及第2区域分别相当于上述第1钽氧化物层3a及第2钽氧化物层3b。如此，形成由第1钽氧化物层3a及第2钽氧化物层3b构成的电阻变化层3。
再有，在将第1钽氧化物层3a的组成规定为TaOx、将第2钽氧化物层3b的组成规定为TaOy时，第1钽氧化物层3a及第2钽氧化物层3b例如以x＝1.57、y＝2.47的方式形成。此外，各层的膜厚例如以电阻变化层3的厚度为50nm、第1钽氧化物层3a的厚度为44nm、第2钽氧化物层3b的厚度为6nm的方式形成。
接着，通过在按上述形成的电阻变化层3上，用溅射法形成厚度例如为50nm的第2电极4(Ir)，可得到非易失性存储元件10。
再有，第1电极2及第2电极4以及电阻变化层3的尺寸及形状能够通过掩模及光刻进行调整。例如，第2电极4及电阻变化层3的尺寸为0.5μm×0.5μm(面积0.25μm2)，第1电极2和电阻变化层3相接的部分的尺寸为0.5μm×0.5μm(面积0.25μm2)。
[导电性丝的形成]
通过对上述构成的非易失性存储元件10的第1电极2与第2电极4之间(电极间)外加用于进行初期切断的规定的电压脉冲，在电阻变化层3内形成至少1根导电性丝。所谓初期切断，是使非易失性存储元件10的状态从刚制造后的无电阻变化的非常高的电阻状态转变到可进行电阻变化的电阻状态的处理。所谓用于进行初期切断的规定的电压脉冲，是具有比通常的电阻变化所需的电压更高的绝对值的电压脉冲。此外，所谓导电性丝，是指起到单元(cell)电流的电流路径的作用的导电路。
在进行了初期切断的非易失性存储元件10中，形成包含导电性丝的局部区域。
图2是表示在实施方式1的非易失性存储元件10中形成的包含导电性丝的局部区域的构成的图示。
如图2所示，局部区域5在电阻变化层3内从第2电极4侧朝向第1电极2侧地形成。在图2中，局部区域5包含高氧浓度区6和低氧浓度区7。
高氧浓度区6是与低氧浓度区7相比含氧率高的区域，由第1高氧浓度区6a和第2高氧浓度区6b构成。此外，在实施方式1中，以第1高氧浓度区6a与第1钽氧化物层3a相比含氧率高、第2高氧浓度区6b与第2钽氧化物层3b相比含氧率低的方式构成。再有，高氧浓度区6及低氧浓度区7通过上述的初期切断和后述的在初期切断后进行的用于形成高氧浓度区的外加电压脉冲，形成在电阻变化层3内。
在图2所示的例子中，局部区域5由配置在局部区域5的下端部分的第1高氧浓度区6a、配置在局部区域5的上端部分的第2高氧浓度区6b和配置在它们之间的低氧浓度区7构成。局部区域5跨越第1钽氧化物层3a及第2钽氧化物层3b地形成。局部区域5与第2电极4相接，但不与第1电极2相接。
第1高氧浓度区6a形成在第1钽氧化物层3a内，第2高氧浓度区6b形成在第2钽氧化物层3b内。此外，由低氧浓度区7构成的区域跨越第1钽氧化物层3a及第2钽氧化物层3b地形成。
高氧浓度区6(第1高氧浓度区6a及第2高氧浓度区6b)包含多个导电通路(导电性丝)的集合。典型地，推测是通过外加给非易失性存储元件10的电压，高氧浓度区6中的氧移动，氧缺陷的连接构成了导电通路。
再有，在上述说明中，对局部区域5跨越第1钽氧化物层3a及第2钽氧化物层3b而形成的构成进行了说明，但也可以是局部区域5只形成在第2钽氧化物层3b内的构成。
上述局部区域5能够通过利用透射式电子显微镜(TEM：TransmissionElectronMicroscope)观察元件的断面来确认其存在。此外，通过利用上述TEM观察元件的断面，还能够确认局部区域的下端部分及上端部分分别由第1高氧浓度区6a及第2高氧浓度区6b构成、它们之间的区域由低氧浓度区7构成。
[非易失性存储元件的特性]
接着，采用实施例及参考例对按上述构成的实施方式1的非易失性存储元件10的特性进行说明。
图3是与图1所示的非易失性存储元件10相同的构成，是表示在图2所示的局部区域5中没有形成第2高氧浓度区6b的非易失性存储元件的例子(以下称为“参考例”)中的电阻变化层的电阻值与外加的电压脉冲的电压值的关系的曲线图。
在参考例中，通过对利用上述制造方法制造的非易失性存储元件的第1电极2及第2电极4间外加规定的电压脉冲，进行初期切断。
其结果是，在参考例的电阻变化层3内的局部区域5中，与图2所示的局部区域5不同，在局部区域5内没有形成第2高氧浓度区6b。
然后，在按上述进行了初期切断的非易失性存储元件中，以第1电极2为基准，通过对第2电极4外加负的电压脉冲Vlr使电阻变化层3低电阻化，通过外加正的电压脉冲Vhr使电阻变化层3高电阻化。
另一方面，图4是与图1所示的非易失性存储元件10相同的构成，是表示形成有图2所示的局部区域5的非易失性存储元件10的例子(以下称为“实施例”)中的电阻变化层的电阻值与外加的电压脉冲的电压的关系的曲线图。也就是说，与参考例不同，实施例的非易失性存储元件10在低氧浓度区7的上方具有第2高氧浓度区6b。
在实施例中，在利用上述制造方法制造了非易失性存储元件10后，对该非易失性存储元件10的第1电极2及第2电极4间外加规定的电压脉冲，进行初期切断。
然后，在实施例中，与参考例不同，对进行了初期切断的非易失性存储元件10进一步多次外加由第1极性的电压脉冲和与第1极性不同的第2极性的电压脉冲构成的高氧浓度区形成用电压脉冲。由此，形成在电阻变化层3内的低氧浓度区7的上方具有第2高氧浓度区6b的局部区域5。
再有，高氧浓度区形成用电压脉冲的电压值的绝对值比通常用于电阻变化工作的电压脉冲的电压值的绝对值大，比初期切断的电压值(初期切断电压)的绝对值小。此外，对非易失性存储元件10多次外加高氧浓度区形成用电压脉冲，直到体现后述的电阻值R4。
如果对比图3和图4，则在参考例(图3)中，电阻变化层3的电阻值在低的低阻状态(RL)时大致固定(相同)，而在实施例(图4)中，电阻变化层3的电阻值在低阻状态时能够取得两个值(RL及R4)。
通过实施例确认的电阻值R4的体现，起因于通过高氧浓度区形成用电压脉冲而形成的局部区域5的下端的第2高氧浓度区6b。此外，在电阻值高的高阻状态时，参考例及实施例双方的电阻变化层3的电阻值都能获取两个值(RH及R3)。
在实施方式1中，利用如此地分别在低阻状态及高阻状态时取得两个不同的电阻值的特性，实现多值存储。具体地讲，在具有图4所示的特性的非易失性存储元件10中，通过低阻状态时的电阻值RL及R4和高阻状态时的电阻值RH及R3，可实现4值的多值存储。
图5是示意性地表示实施方式1的非易失性存储元件10和参考例的非易失性存储元件的电阻-电压特性(R-V特性)的图示。
在图5中，实线表示实施方式1的非易失性存储元件10的电阻-电压特性，虚线表示参考例的非易失性存储元件的电阻-电压特性。如果对实线和虚线进行比较，则如上述，在非易失性存储元件10中，在低阻状态时的电阻值取得R1(RL)及R4两个值这点上不同。
再有，在图5中，V1、V2、V3、V4、V5及V6表示外加在非易失性存储元件10的第1电极2及第2电极4间的电压脉冲的电压值。这里，电压值V1、V2及V6为正的电压，具有V2＞V1＞V6的关系，电压值V3、V4及V5为负的电压，具有V5＞V3＞V4的关系。也就是说，V1、V2、V3、V4、V5及V6具有V2＞V1＞V6＞0V＞V5＞V3＞V4的关系。
再有，在图5及其以后的记载中，为了明确正负的区别，采用符号和电压的绝对值，将电压值表示为+│V1│、+│V2│、－│V3│、－│V4│、－│V5│、+│V6│。也就是说，为V1＝+│V1│、V2＝+│V2│、V3＝－│V3│、V4＝－│V4│、V5＝－│V5│、V6＝+│V6│。
以下，对非易失性存储元件10的电阻-电压特性进行详细说明。
图6是示意性地表示实施方式1的非易失性存储元件10的电阻-电压特性(R-V特性)的图示。
无论电阻变化层3是怎样的电阻值的状态，如果对两电极间外加电压值为+│V2│以上的电压脉冲，则电阻变化层3的电阻值成为R2。此外，无论电阻变化层3是怎样的电阻值的状态，如果对两电极间外加电压值为－│V4│以下的电压脉冲，则电阻变化层3的电阻值成为R4。
接着，对电阻变化层3的电阻值为R2时进行说明。在此种情况下，即使对两电极间外加电压值为－│V5│以上的电压脉冲，电阻变化层3的电阻值也仍为R2不变化。也就是说，电阻值为R2的状态为稳定的状态。
但是，如果对两电极间外加电压值小于－│V5│的电压脉冲，则电阻变化层3的电阻值从R2开始上升。而且，如果对两电极间外加电压值为－│V3│的电压脉冲，则电阻变化层3的电阻值成为R3。
接着，对电阻变化层3的电阻值为R3时进行说明。在此种情况下，如果对两电极间外加电压值小于－│V3│的电压脉冲，则电阻变化层3的电阻值从R3开始下降。而且，如果对两电极间外加电压值为－│V4│以下的电压脉冲，则电阻变化层3的电阻值成为R4。
此外，如图6的虚线所示，在电阻变化层3的电阻值为R3时，即使对两电极间外加电压值为－│V3│以上的电压脉冲，直到规定的正的电压值(|V3|附近的值)为止，电阻变化层3的电阻值也仍为R3，没有变化。也就是说，电阻值为R3的状态是稳定的状态。
如果对两电极间外加电压值比上述规定的正的电压值大的电压脉冲，则电阻变化层3的电阻值从R3开始下降。而且，如果对两电极间外加电压值为+│V2│以上的电压脉冲，则电阻值成为R2。
接着，对电阻变化层3的电阻值为R4时进行说明。在此种情况下，即使对两电极间外加电压值为+│V6│以下的电压脉冲，电阻变化层3的电阻值也仍为R4，没有变化。也就是说，电阻值为R4的状态为稳定的状态。
但是，如果对两电极间外加电压值大于+│V6│的电压脉冲，则电阻变化层3的电阻值从R4开始下降。而且，如果对两电极间外加电压值为+│V1│的电压脉冲，则电阻变化层3的电阻值成为R1。
接着，对电阻变化层3的电阻值为R1时进行说明。在此种情况下，如果对两电极间外加电压值大于+│V1│的电压脉冲，则电阻变化层3的电阻值从R1开始上升。而且，如果对两电极间外加电压值为+│V2│以上的电压脉冲，则电阻变化层3的电阻值成为R2。
此外，如图6的虚线所示，在电阻变化层3的电阻值为R1时，即使对两电极间外加电压值为+│V1│以下的电压脉冲，直到规定的负的电压值(－|V1|附近的值)为止，电阻变化层3的电阻值也仍为R1，没有变化。也就是说，电阻值为R1的状态是稳定的状态。
如果对两电极间外加电压值比上述规定的负的电压值小的电压脉冲，则电阻变化层3的电阻值从R1开始上升。而且，如果对两电极间外加电压值为－│V4│以下的电压脉冲，则电阻值成为R4。
以上，非易失性存储元件10的特征在于：电阻变化层3的电阻状态进行图6所示的变化。
接着，对非易失性存储元件10的电阻变化层3的内部状态进行说明。
图7A～图7D是概念地表示电阻变化层3的电阻值为R1～R4时的电阻变化层3的内部状态的图示。图7A表示电阻值为R1时的构成，图7B表示电阻值为R2时的构成，图7C表示电阻值为R3时的构成，图7D表示电阻值为R4的构成。
在图7A～图7D中，形成于电阻变化层3中的局部区域5中的第1高氧浓度区6a及第2高氧浓度区6b中的空白部分为示意性地表示导电性丝的部分。也就是说，该空白部分为外加电压脉冲的结果，是通过氧化还原反应而授受氧、结果氧减少的部分。再有，如图7A～图7D所示，第2电极4由Ir构成。
如图7A～图7D所示，电阻变化层3内的局部区域5的内部状态分别不同。根据这些内部状态，电阻变化层3的电阻值为R1～R4中的任一值。
再有，如图5或图6所示，电阻值R1～R4具有R3＞R2＞R4＞R1的关系，各电阻值为以可相互区别的程度分离的值。所以，通过使不同的数值分别与电阻值R1～R4对应，可进行4值的多值存储。
[非易失性存储元件的写入方法]
如上所述，实施方式1的非易失性存储元件10能够存储4值。这里，非易失性存储元件10基于上述的电阻-电压特性，通过一次写入(即外加一次写入用的电压脉冲)，能够从为其它电阻值的状态转变到电阻变化层3的电阻值为R2或R4的状态。
但是，非易失性存储元件10为了转变到电阻变化层3的电阻值为R3的状态，必须经由电阻值为R2的状态。同样，非易失性存储元件10为了转变到电阻值为R1的状态，必须经由电阻值为R4的状态。
图8是实施方式1的非易失性存储元件10的电阻变化层3的电阻状态的状态转变图。
如图8及上述所示，非易失性存储元件10能够通过一次写入从位于其它电阻值的状态向电阻变化层3的电阻值为R2或R4的状态推移。也就是说，即使是电阻变化层3的电阻值为R1、R3及R4中的任一种的状态，通过对电极间外加电压值为+│V2│的电压脉冲，也能够使非易失性存储元件10向电阻值为R2的状态推移。此外，无论是电阻变化层3的电阻值为R1、R2及R3中的哪一种的状态，通过对电极间外加电压值－│V4│的电压脉冲，也能够使非易失性存储元件10转变到电阻值为R4的状态。
此外，图8中示出，如上所述，非易失性存储元件10如果不经由电阻变化层3的电阻值为R2的状态，则不能转变到电阻变化层3的电阻值为R3的状态。也就是说，非易失性存储元件10从电阻变化层3的电阻值为R1的状态通过图9的流程图所示的写入方法，转变到电阻变化层3的电阻值为R3的状态。
首先，通过依次对电极间外加电压值为－│V4│的电压脉冲及电压值为+│V2│的电压脉冲、或通过对电极间外加电压值为+│V2│的电压脉冲，使非易失性存储元件10转变到电阻变化层3的电阻值为R2的状态(S101)。
然后，通过对电极间外加电压值为－│V3│的电压脉冲，使非易失性存储元件10转变到电阻变化层3的电阻值为R3的状态(S102)。
再有，使非易失性存储元件10从电阻变化层3的电阻值为R4的状态转变到电阻变化层3的电阻值为R3的状态时也同样。首先，通过对电极间外加电压值为+│V2│的电压脉冲，使非易失性存储元件10转变到电阻变化层3的电阻值为R2的状态。然后，通过对电极间外加电压值为－│V3│的电压脉冲，使非易失性存储元件10转变到电阻变化层3的电阻值为R3的状态。
另外，图8中示出，如上所述，非易失性存储元件10如果不经由电阻变化层3的电阻值为R4的状态，则不能转变到电阻变化层3的电阻值为R1的状态。也就是说，非易失性存储元件10从电阻变化层3的电阻值为R3的状态通过图10的流程图所示的写入方法，转变到电阻变化层3的电阻值为R1的状态。
首先，通过依次对电极间外加电压值为+│V2│的电压脉冲及电压值为－│V4│的电压脉冲、或通过对电极间外加电压值为－│V4│的电压脉冲，使非易失性存储元件10转变到电阻变化层3的电阻值为R4的状态(S201)。
然后，通过对电极间外加电压值为+│V1│的电压脉冲，使非易失性存储元件10转变到电阻变化层3的电阻值为R1的状态(S202)。
再有，使非易失性存储元件10从电阻变化层3的电阻值为R2的状态转变到电阻变化层3的电阻值为R1的状态时也同样。首先，通过对电极间外加电压值为－│V4│的电压脉冲，使非易失性存储元件10转变到电阻变化层3的电阻值为R4的状态。然后，通过对电极间外加电压值为+│V1│的电压脉冲，使非易失性存储元件10转变到电阻变化层3的电阻值为R1的状态。
通过以上说明的写入方法，能够使非易失性存储元件10转变到电阻变化层3的电阻值为R1～R4中的任一种的状态，能够实现4值的多值存储。
(实施方式2)
在实施方式2中，对采用在实施方式1中说明的非易失性存储元件构成的1晶体管及1非易失性存储部型(1T1R型)的非易失性存储装置的构成及工作进行说明。
[非易失性存储装置的构成及工作]
图11是表示实施方式2的非易失性存储装置的构成的一个例子的框图。
如图11所示，1T1R型的非易失性存储装置100在半导体基板上具备存储主体部101。
存储主体部101具备存储阵列102和电压外加机构103。
电压外加机构103具备行选择电路及驱动器104R、列选择电路104C、用于进行信息的写入的写入电路105、用于检测在选择位线中流动的电流量并判断存储了4值的数据中的哪一个数据的读出放大器106、经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路107。
此外，非易失性存储装置100还具备单元板极电源(VCP电源)108、接收从外部输入的地址信号的地址输入电路109、基于从外部输入的控制信号控制存储主体部101的工作的控制电路110。
再有，电压外加机构103也可以通过组合上述以外的公知的电路来构成。此外，电压外加机构103也可以包含单元板极电源108、地址输入电路109和控制电路110。总之，电压外加机构103只要是在写入步骤中从至少包含V1～V4的4值以上的电压脉冲中选择1个外加给非易失性存储元件、且在读出步骤中判定各非易失性存储元件的电阻值为R1～R4中的哪一个的机构就可以。
存储阵列102具备：形成于半导体基板上且以相互交叉的方式排列的多个字线WL0、WL1、WL2、…及多个位线BL0、BL1、BL2、…；分别与这些字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…的各交点对应地设置的多个晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33、…(以下表示为“晶体管T11、T12、…”)；与晶体管T11、T12、…1对1地设置的多个电阻变化元件M111、M112、M113、M121、M122、M123、M131、M132、M133(以下表示为“存储单元M111、M112、…”)。这里，存储单元M111、M112、…相当于实施方式1的非易失性存储元件10。
此外，存储阵列102具备与字线WL0、WL1、WL2、…平行地排列的多个板极线PL0、PL1、PL2、…。
晶体管T11、T12、T13、…的漏极与位线BL0连接，晶体管T21、T22、T23、…的漏极与位线BL1连接，晶体管T31、T32、T33、…的漏极与位线BL2连接。
此外，晶体管T11、T21、T31、…的栅极与字线WL0连接，晶体管T12、T22、T32、…的栅极与字线WL1连接，晶体管T13、T23、T33、…的栅极与字线WL2连接。
另外，晶体管T11、T12、…的源极分别与存储单元M111、M112、…的一端(非易失性存储元件10的第1电极2及第2电极4中的一方)连接。
此外，存储单元M111、M121、M131、…的另一端(非易失性存储元件10的第1电极2及第2电极4中的另一方)与板极线PL0连接，存储单元M112、M122、M132、…的另一端与板极线PL1连接，存储单元M113、M123、M133、…的另一端与板极线PL2连接。
地址输入电路109从外部电路(未图示)接收地址信号，基于该地址信号向行选择电路及驱动器104R输出行地址信号，同时向列选择电路104C输出列地址信号。这里，地址信号为表示多个存储单元M111、M112、…中的被选择的特定的存储单元的地址的信号。此外，行地址信号是表示地址信号中所示的地址中的行的地址的信号，列地址信号是表示地址信号中所示的地址中的列的地址的信号。
控制电路110在信息的写入步骤中，根据输入给数据输入输出电路107的输入数据Din，向写入电路105输出指示外加写入用电压的写入信号。另一方面，在信息的读出步骤中，控制电路110向列选择电路104C输出指示外加读出用电压的读出信号。
行选择电路及驱动器104R接收从地址输入电路109输出的行地址信号，根据该行地址信号，选择多个字线WL0、WL1、WL2、…中的任一个，对选择的字线外加规定的电压。
此外，列选择电路104C接收从地址输入电路109输出的列地址信号，根据该列地址信号，选择多个位线BL0、BL1、BL2、…中的任一个，对选择的位线外加写入用电压或读出用电压。
写入电路105在接收了从控制电路110输出的写入信号时，对列选择电路104C输出指示向所选择的位线外加写入用电压的信号。这里，在写入与电阻值R2对应的值时，输出指示外加电压为+│V2│的写入用电压的信号，在写入与电阻值R4对应的值时，输出指示外加电压为－│V4│的写入用电压的信号。此外，在写入与电阻值R3对应的值时，依次输出指示外加电压为+│V2│的写入用电压的信号及指示外加电压为－│V3│的写入用电压的信号。另外，在写入与电阻值R1对应的值时，依次输出指示外加电压为－│V4│的写入用电压的信号及指示外加电压为+│V1│的写入用电压的信号。
读出放大器106在信息的读出步骤中对在成为读出对象的选择位线中流动的电流量进行检测，判别存储的数据。在实施方式2中，各存储单元M111、M112、…的电阻状态为分别与电阻值R1～R4对应的4个状态，使这些4个状态和4值的数据对应。读出放大器106对所选择的存储单元的电阻变化层的电阻状态处于4个状态中的哪一个状态进行判别，根据电阻状态来判定存储了4值的数据中的哪一个数据。将根据其结果而得到的输出数据DO通过数据输入输出电路107输出给外部电路。
通过按上述工作，非易失性存储装置100可实现4值的多值存储。
(实施方式3)
实施方式3为采用实施方式1中说明的非易失性存储元件构成的交叉型(cross-point)的非易失性存储装置。以下，对该非易失性存储装置的构成及工作进行说明。
[非易失性存储装置的构成及工作]
图12是表示实施方式3的非易失性存储装置的构成的一个例子的框图。
如图12所示，非易失性存储装置200在半导体基板上具备存储主体部201。
存储主体部201具备存储阵列202和电压外加机构203。
电压外加机构203具备行选择电路及驱动器204R、列选择电路及驱动器204C、用于进行信息的写入的写入电路205、用于检测在选择位线中流动的电流量并判断存储了4值的数据中的哪一个数据的读出放大器206、经由端子DQ进行输入输出数据的输入输出处理的数据输入输出电路207。
此外，非易失性存储装置200还具备接收从外部输入的地址信号的地址输入电路208、基于从外部输入的控制信号控制存储主体部201的工作的控制电路209。
再有，电压外加机构203只要是在写入步骤中从至少包含V1～V4的4值以上的电压脉冲中选择1个并外加给非易失性存储元件、且在读出步骤中判定各非易失性存储元件的电阻值为R1～R4中的哪一个的装置，也可以是其它的任何构成。
如图12所示，存储阵列202具备：相互平行地形成于半导体基板上的多个字线WL0、WL1、WL2、…；在与这些字线WL0、WL1、WL2、…的上方的半导体基板的主面平行的面内相互平行地形成、而且以与多个字线WL0、WL1、WL2、…立体交叉的方式形成的多个位线BL0、BL1、BL2、…。
此外，设有与这些字线WL0、WL1、WL2、…及位线BL0、BL1、BL2、…的交点对应地设置为矩阵状的多个存储单元M211、M212、M213、M221、M222、M223、M231、M232、M233、…(以下表述为“存储单元M211、M212、…”)。这里，存储单元M211、M212、…，与相当于实施方式1的非易失性存储元件10的元件、和由MIM(Metal-Insulator-Metal)二极管或MSM(Metal-Semiconductor-Metal)二极管等构成的电流抑制元件串联连接地构成。
地址输入电路208从外部电路(未图示)接收地址信号，基于该地址信号向行选择电路及驱动器204R输出行地址信号，同时向列选择电路及驱动器204C输出列地址信号。这里，地址信号是表示从多个存储单元M211、M212、…中选择的特定的存储单元的地址的信号。此外，行地址信号是表示地址信号中所示的地址中的行的地址的信号，列地址信号同样是表示列的地址的信号。
在信息的写入步骤中，控制电路209根据输入给数据输入输出电路207的输入数据Din，向写入电路205输出指示外加写入用电压的写入信号。另一方面，在信息的读出步骤中，控制电路209向列选择电路及驱动器204C输出指示读出工作的读出信号。
行选择电路及驱动器204R接收从地址输入电路208输出的行地址信号，根据该行地址信号，选择多个字线WL0、WL1、WL2、…中的任一个，对选择的字线外加规定的电压。
此外，列选择电路及驱动器204C接收从地址输入电路208输出的列地址信号，根据该列地址信号，选择多个位线BL0、BL1、BL2、…中的任一个，对选择的位线外加写入用电压或读出用电压。
写入电路205在接收到从控制电路209输出的写入信号时，向行选择电路及驱动器204R输出指示向选择的字线外加电压的信号，同时向列选择电路及驱动器204C输出指示向选择的位线外加写入用电压的信号。这里，写入电路205在写入与电阻值R2对应的值时，输出指示外加电压为+│V2│的写入用电压的信号，在写入与电阻值R4对应的值时，输出指示外加电压为－│V4│的写入用电压的信号。此外，在写入与电阻值R3对应的值时，依次输出指示外加电压为+│V2│的写入用电压的信号及指示外加电压为－│V3│的写入用电压的信号。另外，在写入与电阻值R1对应的值时，依次输出指示外加电压为－│V4│的写入用电压的信号及指示外加电压为+│V1│的写入用电压的信号。
读出放大器206在信息的读出步骤中对在成为读出对象的选择位线中流动的电流量进行检测，判别存储的数据。在实施方式3中，各存储单元M211、M212、…的电阻状态为分别与电阻值R1～R4对应的4个状态，使这些4个状态和4值的数据对应。读出放大器206对所选择的存储单元的电阻变化层的电阻状态处于4个状态中的哪一个状态进行判别，根据电阻状态来判定存储了4值的数据中的哪一个数据。将根据其结果得到的输出数据DO经由数据输入输出电路207输出给外部电路。
通过按上述工作，非易失性存储装置200可实现4值的多值存储。
再有，通过将图12所示的实施方式3的非易失性存储装置中的存储阵列三维叠置，还可实现多层化结构的非易失性存储装置。根据如此构成的多层化存储阵列，可实现超大容量的非易失性存储装置。
(其它实施方式)
在上述各实施方式中，电阻变化层由钽氧化物的层叠结构构成，但构成电阻变化层3的金属也可以采用钽以外的金属。作为构成电阻变化层3的金属，能够采用过渡金属或铝(Al)。作为过渡金属，能够采用钽(Ta)、钛(Ti)、铪(Hf)、锆(Zr)、铌(Nb)、钨(W)、镍(Ni)等。由于过渡金属能够获取多个氧化状态，所以可通过氧化还原反应实现不同的电阻状态。
例如，在采用铪氧化物时，在将第1氧化物区域3a的组成规定为HfOx时，x为0.9以上且1.6以下，而且，在将第2氧化物区域3b的组成规定为HfOy时，在y比x的值大的情况下，能够使电阻变化层3的电阻值稳定且高速地变化。在此种情况下，也可以将第2氧化物区域3b的膜厚规定为3～4nm。
此外，在采用锆氧化物时，在将第1氧化物区域3a的组成规定为ZrOx时，x为0.9以上且1.4以下，而且，在将第2氧化物区域3b的组成规定为ZrOy时，在y比x的值大的情况下，能够稳定地使电阻变化层3的电阻值稳定且高速地变化。在此种情况下，也可以将第2氧化物区域3b的膜厚规定为1～5nm。
在上述各实施方式中，构成第1氧化物区域3a的第1金属和构成第2氧化物区域3b的第2金属也可以采用不同的金属。在此种情况下，第2氧化物区域3b与第1氧化物区域3a相比也可以缺氧度小，即电阻高。通过形成如此的构成，电阻变化时外加在第1电极2与第2电极4之间的电压，将更多的电压分配在第2氧化物区域3b，能够更容易引起发生于第2氧化物区域3b中的氧化还原反应。
此外，在采用相互不同的材料作为构成成为第1电阻变化层的第1氧化物区域3a的第1金属和构成成为第2电阻变化层的第2氧化物区域3b的第2金属时，第2金属的标准电极电位也可以比第1金属的标准电极电位低。标准电极电位显示出其值越高越难氧化的特性。由此，在标准电极电位相对低的第2氧化物区域3b中，容易产生氧化还原反应。再有，认为电阻变化现象是，通过在形成于电阻高的第2氧化物区域3b中的微小的局部区域中产生氧化还原反应使丝(导电通路)发生变化，由此来使其电阻值(缺氧度)发生变化。
例如，通过在第1氧化物区域3a采用缺氧型的钽氧化物(TaOx)，在第2氧化物区域3b采用钛氧化物(TiO2)，可得到稳定的电阻变化工作。钛(标准电极电位＝－1.63eV)与钽(标准电极电位＝－0.6eV)相比，是标准电极电位低的材料。这样，通过在第2氧化物区域3b采用标准电极电位比第1氧化物区域3a低的金属的氧化物，从而在第2氧化物区域3b中更容易发生氧化还原反应。作为其它组合，能够在成为高电阻层的第2氧化物区域3b中采用铝氧化物(Al2O3)。例如，也可以在第1氧化物区域3a采用缺氧型的钽氧化物(TaOx)，在第2氧化物区域3b采用铝氧化物(Al2O3)。
此外，第2氧化物区域3b的介电常数也可以大于第1氧化物区域3a的介电常数。或者，第2氧化物区域3b的禁带宽度也可以小于第1氧化物区域3a的禁带宽度。例如，TiO2(相对介电常数＝95)与Ta2O5(相对介电常数＝26)相比，为相对介电常数大的材料。另外，TiO2(禁带宽度＝3.1eV)与Ta2O5(禁带宽度＝4.4eV)相比，是禁带宽度小的材料。一般，相对介电常数大的材料比相对介电常数小的材料容易击穿，此外，禁带宽度小的材料比禁带宽度大的材料容易击穿。因此，通过采用TiO2作为第2氧化物区域3b，能够降低初期切断电压。
通过在第2氧化物区域3b采用满足上述条件的任一方或双方的过渡金属氧化物，使得第2氧化物区域3b的绝缘破坏电场强度与第1氧化物区域3a的绝缘破坏电场强度相比比较小，能够减低初期切断电压。这是因为如非专利文献4(J.McPherson等,IEDM2002,p.633～636)中的图1所示，在氧化物层的绝缘破坏电场强度(BreakdownStrength)与介电常数之间，发现介电常数越大则绝缘破坏电场强度越小的相关关系。此外，是因为如非专利文献4(J.McPherson等,IEDM2002,p.633～636)中的图2所示，在氧化物层的绝缘破坏电场与禁带宽度之间，发现禁带宽度越大则绝缘破坏电场强度越高的相关关系。
再有，在上述各实施方式中，即使在将第2氧化物区域3b设定为钽氧化物层时，第1氧化物区域3a由于是相对于局部区域5中的导电性丝进行氧的授受的辅助性的层，所以能够采用多种过渡金属氧化物。
此外，电阻变化层3在成膜时也可以不由金属氧化物的层叠结构构成，而由单层的金属氧化物(第1氧化物区域3a)构成。在如此由单层的金属氧化物层构成电阻变化层3时，在制造了非易失性存储元件10后，对该非易失性存储元件10的第1电极2及第2电极4间，向使非易失性存储元件10高电阻化的方向外加至少1次的用于形成高电阻层的规定的电压脉冲，进行高电阻层(第2氧化物区域3b)的形成。然后，通过进行与实施方式1中说明的同样的处理，实现4值的多值存储。
再有，通过适宜组合上述各实施方式，还可实现新的实施方式。也就是说，本发明并不限定于上述实施方式或其变形例。在不脱离本发明的宗旨的范围内，该行业的技术人员想出的对本实施方式或其变形例施加各种变形的方式、或通过组合不同的实施方式或其变形例中的构成要素而构筑的方式也都包含在本发明的范围内。
产业上的利用可能性
本发明的非易失性存储元件作为个人计算机或便携式电话机等多种电子设备中所用的非易失性存储元件是有用的。
符号说明
1－基板
2－第1电极
3－电阻变化层
3a－第1氧化物区域(第1钽氧化物层)
3b－第2氧化物区域(第2钽氧化物层)
4－第2电极
5－局部区域
6－高氧浓度区
6a－第1高氧浓度区
6b－第2高氧浓度区
7－低氧浓度区
10－非易失性存储元件
100－非易失性存储装置
101－存储主体部
102－存储阵列
103－电压外加机构
104R－行选择电路及驱动器
104C－列选择电路
105－写入电路
106－读出放大器
107－数据输入输出电路
108－单元板极电源
109－地址输入电路
110－控制电路
200－非易失性存储装置
201－存储主体部
202－存储阵列
203－电压外加机构
204R－行选择电路及驱动器
204C－列选择电路及驱动器
205－写入电路
206－读出放大器
207－数据输入输出电路
208－地址输入电路
209－控制电路
BL0～BL2－位线
M111～M233－存储单元
PL0～PL2－板极线
T11～T33－晶体管
WL0～WL2－字线

Claims (9)

1.一种非易失性存储元件，其具备：
第1电极、
第2电极、
电阻变化层，其介于所述第1电极与所述第2电极之间，由金属氧化物构成，基于外加给所述第1电极及所述第2电极间的电脉冲的电压值，其电阻值可逆地变化；
所述电阻变化层具有与所述第1电极连接的第1金属氧化物区域和与所述第2电极连接的、含氧率比所述第1金属氧化物区域高的第2金属氧化物区域；
在所述电阻变化层内形成与所述第2电极相接、且不与所述第1电极相接的局部区域；
所述局部区域包含：
第1高氧浓度区域，位于所述局部区域内的所述第1电极侧、
第2高氧浓度区域，位于所述局部区域内的所述第2电极侧、
低氧浓度区域，位于所述局部区域内的所述第1高氧浓度区域与所述第2高氧浓度区域之间，与所述第1高氧浓度区域及所述第2高氧浓度区域相比含氧率低。
2.根据权利要求1所述的非易失性存储元件，其中，
在所述电脉冲的以所述第1电极为基准时的电压值即V1、V2、V3、V4、V5及V6具有V2＞V1＞V6＞0V＞V5＞V3＞V4的关系、所述电阻变化层的电阻值即R1、R2、R3及R4具有R3＞R2＞R4＞R1的关系的情况下，
在对所述第1电极及所述第2电极间外加电压值为V2以上的所述电脉冲时，所述电阻变化层的电阻值为R2；
在对所述第1电极及所述第2电极间外加电压值为V4以下的所述电脉冲时，所述电阻变化层的电阻值为R4；
当所述电阻变化层的电阻值为R2时，
在对所述第1电极及所述第2电极间外加电压值为V5以上的所述电脉冲时，所述电阻变化层的电阻值仍为R2，
在对所述第1电极及所述第2电极间外加电压值小于V5且大于V3的所述电脉冲时，所述电阻变化层的电阻值比R2上升，
在对所述第1电极及所述第2电极间外加电压值为V3的所述电脉冲时，所述电阻变化层的电阻值为R3；
当所述电阻变化层的电阻值为R3时，
在对所述第1电极及所述第2电极间外加电压值小于V3且大于V4的所述电脉冲时，所述电阻变化层的电阻值比R3下降，
在对所述第1电极及所述第2电极间外加电压值为V4的所述电脉冲时，所述电阻变化层的电阻值为R4；
当所述电阻变化层的电阻值为R4时，
在对所述第1电极及所述第2电极间外加电压值为V6以下的所述电脉冲时，所述电阻变化层的电阻值仍为R4，
在对所述第1电极及所述第2电极间外加电压值大于V6且小于V1的所述电脉冲时，所述电阻变化层的电阻值比R4下降，
在对所述第1电极及所述第2电极间外加电压值为V1的所述电脉冲时，所述电阻变化层的电阻值为R1；
当所述电阻变化层的电阻值为R1时，
在对所述第1电极及所述第2电极间外加电压值大于V1且小于V2的所述电脉冲时，所述电阻变化层的电阻值比R1上升，
在对所述第1电极及所述第2电极间外加电压值为V2的所述电脉冲时，所述电阻变化层的电阻值为R2。
3.根据权利要求2所述的非易失性存储元件，其中，
所述局部区域跨越所述第1金属氧化物区域及所述第2金属氧化物区域地形成；
所述第1高氧浓度区域形成在所述第1金属氧化物区域内；
所述第2高氧浓度区域形成在所述第2金属氧化物区域内。
4.根据权利要求1所述的非易失性存储元件，其中，
所述电阻变化层由过渡金属氧化物或铝氧化物构成。
5.根据权利要求1所述的非易失性存储元件，其中，
所述第1金属氧化物区域由具有用TaOx表示的组成的氧化物构成；
所述第2金属氧化物区域由具有用TaOy表示的组成的氧化物构成，其中，x＜y。
6.一种非易失性存储装置，是具备多个权利要求1～5中任1项所述的非易失性存储元件的非易失性存储装置，其具备：
形成于半导体基板上、且相互交叉地排列的多个字线及多个位线；
存储阵列，其分别与所述多个字线及多个位线的交点对应地设置有多个所述非易失性存储元件。
7.根据权利要求6所述的非易失性存储装置，其中，
进一步具备分别与多个所述非易失性存储元件串联连接的多个晶体管。
8.根据权利要求6所述的非易失性存储装置，其中，
进一步具备分别与多个所述非易失性存储元件串联连接的多个二极管。
9.一种非易失性存储元件的写入方法，其中，
所述非易失性存储元件具备：
第1电极、
第2电极、
电阻变化层，其介于所述第1电极与所述第2电极之间，由金属氧化物构成，基于外加给所述第1电极及所述第2电极间的电脉冲的电压值，其电阻值可逆地变化；
所述电阻变化层具有与所述第1电极连接的第1金属氧化物区域和与所述第2电极连接的、含氧率比所述第1金属氧化物区域高的第2金属氧化物区域；
在所述电脉冲的以所述第1电极为基准时的电压值即V1、V2、V3、V4、V5及V6具有V2＞V1＞V6＞0V＞V5＞V3＞V4的关系、所述电阻变化层的电阻值即R1、R2、R3及R4具有R3＞R2＞R4＞R1的关系的情况下，
在对所述第1电极及所述第2电极间外加电压值为V2以上的所述电脉冲时，所述电阻变化层的电阻值为R2；
在对所述第1电极及所述第2电极间外加电压值为V4以下的所述电脉冲时，所述电阻变化层的电阻值为R4；
当所述电阻变化层的电阻值为R2时，
在对所述第1电极及所述第2电极间外加电压值为V5以上的所述电脉冲时，所述电阻变化层的电阻值仍为R2，
在对所述第1电极及所述第2电极间外加电压值小于V5且大于V3的所述电脉冲时，所述电阻变化层的电阻值比R2上升，
在对所述第1电极及所述第2电极间外加电压值为V3的所述电脉冲时，所述电阻变化层的电阻值为R3；
当所述电阻变化层的电阻值为R3时，
在对所述第1电极及所述第2电极间外加电压值小于V3且大于V4的所述电脉冲时，所述电阻变化层的电阻值比R3下降，
在对所述第1电极及所述第2电极间外加电压值为V4的所述电脉冲时，所述电阻变化层的电阻值为R4；
当所述电阻变化层的电阻值为R4时，
在对所述第1电极及所述第2电极间外加电压值为V6以下的所述电脉冲时，所述电阻变化层的电阻值仍为R4，
在对所述第1电极及所述第2电极间外加电压值大于V6且小于V1的所述电脉冲时，所述电阻变化层的电阻值比R4下降，
在对所述第1电极及所述第2电极间外加电压值为V1的所述电脉冲时，所述电阻变化层的电阻值为R1；
当所述电阻变化层的电阻值为R1时，
在对所述第1电极及所述第2电极间外加电压值大于V1且小于V2的所述电脉冲时，所述电阻变化层的电阻值比R1上升，
在对所述第1电极及所述第2电极间外加电压值为V2的所述电脉冲时，所述电阻变化层的电阻值为R2；
在使所述电阻变化层的电阻值从电阻值R1或电阻值R4向电阻值R3变化时，在通过对所述第1电极及所述第2电极间外加电压值为V2的所述电脉冲而使所述电阻变化层的电阻值变化为电阻值R2后，通过对所述第1电极及所述第2电极间外加电压值为V3的所述电脉冲，使所述电阻变化层的电阻值向电阻值R3变化；
在使所述电阻变化层的电阻值从电阻值R2或电阻值R3向电阻值R1变化时，在通过对所述第1电极及所述第2电极间外加电压值为V4的所述电脉冲而使所述电阻变化层的电阻值变化为电阻值R4后，通过对所述第1电极及所述第2电极间外加电压值为V1的所述电脉冲，使所述电阻变化层的电阻值向电阻值R1变化。
CN201280003077.3A 2011-10-18 2012-10-15 非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法 Active CN103180948B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011228566 2011-10-18
JP2011-228566 2011-10-18
PCT/JP2012/006578 WO2013057912A1 (ja) 2011-10-18 2012-10-15 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法

Publications (2)

Publication Number Publication Date
CN103180948A CN103180948A (zh) 2013-06-26
CN103180948B true CN103180948B (zh) 2016-02-17

Family

ID=48140580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280003077.3A Active CN103180948B (zh) 2011-10-18 2012-10-15 非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法

Country Status (4)

Country Link
US (1) US9111640B2 (zh)
JP (1) JP5291270B1 (zh)
CN (1) CN103180948B (zh)
WO (1) WO2013057912A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957399B2 (en) * 2011-10-24 2015-02-17 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and nonvolatile memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101568971A (zh) * 2007-09-28 2009-10-28 松下电器产业株式会社 非易失性存储元件和非易失性半导体存储装置以及它们的读出方法和写入方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP4205938B2 (ja) 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR101291222B1 (ko) 2007-11-29 2013-07-31 삼성전자주식회사 상변화 메모리 소자의 동작 방법
JP4460646B2 (ja) * 2008-06-03 2010-05-12 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
WO2010029634A1 (ja) * 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
US8345465B2 (en) * 2008-09-30 2013-01-01 Panasonic Corporation Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device
CN102077296B (zh) * 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
CN102449763B (zh) 2010-03-08 2014-07-09 松下电器产业株式会社 非易失性存储元件以及其制造方法
JP2011198909A (ja) * 2010-03-18 2011-10-06 Panasonic Corp 抵抗変化型不揮発性記憶素子
WO2012160821A1 (ja) * 2011-05-24 2012-11-29 パナソニック株式会社 抵抗変化型不揮発性記憶装置および抵抗変化型不揮発性記憶装置の駆動方法
US8957399B2 (en) * 2011-10-24 2015-02-17 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and nonvolatile memory device
JP5395314B2 (ja) * 2011-12-02 2014-01-22 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
US8581224B2 (en) * 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
KR101999342B1 (ko) * 2012-09-28 2019-07-12 삼성전자주식회사 저항 변화 소자 및 이를 포함하는 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101568971A (zh) * 2007-09-28 2009-10-28 松下电器产业株式会社 非易失性存储元件和非易失性半导体存储装置以及它们的读出方法和写入方法

Also Published As

Publication number Publication date
US9111640B2 (en) 2015-08-18
JP5291270B1 (ja) 2013-09-18
JPWO2013057912A1 (ja) 2015-04-02
WO2013057912A1 (ja) 2013-04-25
CN103180948A (zh) 2013-06-26
US20140063909A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP4252110B2 (ja) 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
JP5352032B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP4643767B2 (ja) 抵抗変化型不揮発性記憶装置
CN103270592B (zh) 非易失性存储元件以及非易失性存储装置
JP4703789B2 (ja) 抵抗変化型不揮発性記憶装置及びその書き込み方法
CN102782846B (zh) 非易失性存储元件和具有其的非易失性存储装置
CN103348472B (zh) 非易失性存储元件和非易失性存储装置
JP2009033188A (ja) 不揮発性記憶素子の製造方法
CN102648522A (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
JP2009135370A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010287582A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2015195339A (ja) 抵抗変化型不揮発性記憶素子およびその製造方法、ならびに抵抗変化型不揮発性記憶装置
CN102292814A (zh) 非易失性存储元件、非易失性存储装置、非易失性半导体装置和非易失性存储元件的制造方法
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
JP2011044443A (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN103180948B (zh) 非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法
WO2020136974A1 (ja) 抵抗変化型不揮発性記憶素子およびそれを用いた抵抗変化型不揮発性記憶装置
WO2012102025A1 (ja) 不揮発性記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160229

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200601

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.