TWI676170B - 選擇器之製造方法及其結構 - Google Patents

Abstract

一種選擇器之製造方法及其結構，用以解決習知選擇器之結構需經高溫退火處理的問題。係包含：一疊層階段，在一電極層之表面形成一絕緣層，再於該絕緣層之表面形成另一電極層，該二電極層之材質為釩、鈮、鉭、鈦或鎳；一初始化階段，施加電壓於該二電極層之間，一工作電流通過該絕緣層，其中，接受負偏壓之該電極層產生氧化反應，而形成一金屬氧化層，該金屬氧化層位於接受負偏壓之該電極層與該絕緣層的交界處；及一臨界階段，該工作電流超過一臨界電流，即停止施加電壓於該二電極層之間。

Description

選擇器之製造方法及其結構

本發明係關於一種電子元件的製程，尤其是一種製作方便快速且特性良好的選擇器之製造方法及其結構。

非揮發性記憶體，如：電阻式記憶體(Resistive Random-Access Memory,RRAM)具有非破壞性讀取、操作電壓低、讀寫速度快及結構簡單等優點，尤其尺寸容易縮小的特性係可以將記憶體應用於密集陣列中，又，電阻式記憶體在陣列中容易產生串擾(Crosstalk)現象，使鄰近的記憶體信號互相干擾，而導致資料被錯誤的讀取，因此，陣列中的記憶體可以各自串接一選擇器元件，用以進行記憶體內部的阻值切換並抑制讀取干擾。

上述習知的選擇器元件係由直接沉積的金屬氧化物所堆疊構成，並且需要進行退火(Annealing)步驟，將材料加熱到特定溫度並維持一段時間，再以適當的降溫速度冷卻，以恢復晶體的單晶結構並活化摻雜物質，惟，退火製程的溫度高且作業時間長，係不適用於精密細小之元件。

有鑑於此，習知的選擇器之製造方法及其結構確實仍有加以改善之必要。

為解決上述問題，本發明的目的是提供一種選擇器之製造方 法，藉由初始化過程轉化特定金屬，產生具有良好選擇器特性之結構，係可以降低製程難度及減少生產成本。

本發明的次一目的是提供一種選擇器之製造方法，無須額外進行退火製程，適用於生產精密細小之元件。

本發明的又一目的是提供一種選擇器之結構，係可以在電阻式記憶體的結構內切換阻值並抑制讀取干擾。

本發明的選擇器之製造方法，包含：一疊層階段，在一電極層之表面形成一絕緣層，再於該絕緣層之表面形成另一電極層，該二電極層之材質為釩、鈮、鉭、鈦或鎳；一初始化階段，施加電壓於該二電極層之間，一工作電流通過該絕緣層，其中，接受負偏壓之該電極層產生氧化反應，而形成一金屬氧化層，該金屬氧化層位於接受負偏壓之該電極層與該絕緣層的交界處；及一臨界階段，該工作電流超過一臨界電流，即停止施加電壓於該二電極層之間。

據此，本發明的選擇器之製造方法，藉由一般電阻式記憶體製程中必經的初始化過程，以負偏壓及過程產生的高溫使電極層之金屬材質(釩、鈮、鉭、鈦或鎳)轉變為金屬氧化層於該絕緣層之界面，且無須額外進行退火製程，係可以產生具有良好選擇器特性之結構，適用於生產精密細小之元件，具有簡化製程及降低製程成本之功效。

其中，該絕緣層之材質為二氧化鉿或二氧化矽。如此，該絕緣層係可以作為介電材料在電場作用下切換高低阻態，還可以作為氧化劑，係具有提升阻態特性切換效果的功效。

其中，在該初始化階段，該絕緣層由高阻態轉變為低阻態，該工作電流呈指數增長。如此，該工作電流導致的電子移動係可以輔助該電極層的氧化反應，具有形成金屬氧化層的功效。

其中，在該臨界階段，該絕緣層發生介電崩潰，該工作電流係急遽升高並超過該臨界電流，該臨界電流之數值為100μA。如此，係可以在該絕緣層轉變為低阻態後，即時停止施加偏壓，具有避免元件結構及供電線路受損的功效。

本發明的選擇器之結構，包含：二電極層，係間隔分離，該二電極層之材質為釩、鈮、鉭、鈦或鎳；一絕緣層，係位於該二電極層之間；及一金屬氧化層，係該電極層之材質的氧化物，該金屬氧化層位於其中一電極層與該絕緣層之間。

其中，各該電極之厚度為5nm~300nm。如此，係具有導電及轉化為氧化層的功效。

其中，該絕緣層之厚度為1nm~50nm。如此，係具有集中電場及切換阻值高低的功效。

1‧‧‧電極層

2‧‧‧絕緣層

3‧‧‧金屬氧化層

S1‧‧‧疊層階段

S2‧‧‧初始化階段

S3‧‧‧臨界階段

I‧‧‧工作電流

C‧‧‧臨界電流

〔第1圖〕本發明一較佳實施例的流程方塊圖。

〔第2a圖〕本發明之疊層階段的結構剖面示意圖。

〔第2b圖〕本發明之初始化階段的結構剖面示意圖。

〔第3圖〕本發明之初始化階段及臨界階段的電流-電壓特性曲線圖。

〔第4圖〕本發明一較佳實施例使用情形的電流-電壓特性曲線圖。

為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式，作詳細說明如下： 請參照第1圖所示，其係本發明選擇器之製造方法的較佳實施例，係包含以下程序：一疊層階段S1、一初始化階段S2及一臨界階段S3。

請再參照第2a圖所示，該疊層階段S1，係在一電極層1之表面形成一絕緣層2，再於該絕緣層2之表面形成另一電極層1，使該絕緣層2位於該二電極層1之間，該電極層1之材質可以是釩(V)、鈮(Nb)、鉭(Ta)、鈦(Ti)或鎳(Ni)等金屬，該絕緣層2之材質可以是二氧化鉿(HfO₂)或二氧化矽(SiO₂)等含氧絕緣材料。本實施例係可選擇以物理氣相沈積或化學氣相沈積之方式，逐層堆疊該二電極層1及該絕緣層2。

請再參照第2b圖所示，該初始化階段S2，係施加電壓於上述疊層結構，使該二電極層1之間產生電位差並形成電場作用於該絕緣層2，以進行初始化過程(Forming)，將該絕緣層2由高阻態(High Resistance State,HRS)轉變為低阻態(Low Resistance State,LRS)，其中，電子流係由接受負偏壓之該電極層1往該絕緣層2移動，使該電極層1進行氧化反應並利用初始化過程產生的高溫，係可以在接受負偏壓之該電極層1與該絕緣層2的交界處形成一金屬氧化層3。

請再參照第3圖所示，該絕緣層2受逐步提升之電壓影響而由高阻態轉變為低阻態，係對應產生以指數增長之一工作電流I，當該絕緣層2發生介電崩潰(Electrical Breakdown)時，該工作電流I係急遽升高並超過一臨界電流C，此時，進入該臨界階段S3，係截止對該二電極層1的電壓源供應，以停止該電極層1的氧化反應及該金屬氧化層3的成長，係完成具有良好選擇特性之元件，而不需要經由退火程序。其中，該臨界電流C之數值可以是100μA。

請參照第2b圖所示，據由前述方法程序，係形成本發明選擇器之結構，依序為該電極層1、該金屬氧化層3、該絕緣層2及該電極層1。 其中，各該電極1之厚度較佳為5nm~300nm；該絕緣層2之厚度較佳為1nm~50nm，舉例而言：該二電極層1之材質為釩(V)，該電極1之厚度最佳為50nm，該絕緣層2之材質為二氧化鉿(HfO₂)，該絕緣層2之厚度最佳為10nm。

請參照第4圖所示，其係本發明選擇器之結構的較佳實施例在實際操作時的電流-電壓特性曲線圖，藉由控制作用於該二電極層1之間的電壓值大小及正負，係可以切換該絕緣層2的高、低阻態電性曲線，而具有選擇器之特性。其中，該電壓較佳操作於正負5V以內；阻態切換所需的工作時間可以小於500ns，該工作時間最佳為140ns以內切換完成。

綜上所述，本發明選擇器之製造方法及其結構，藉由一般電阻式記憶體製程中必經的初始化過程，以負偏壓及過程產生的高溫使電極層之金屬材質(釩、鈮、鉭、鈦或鎳)轉變為金屬氧化層於該絕緣層之界面，且無須額外進行退火製程，係可以產生具有良好選擇器特性之結構，適用於生產精密細小之元件，具有簡化製程及降低製程成本之功效。

雖然本發明已利用上述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (8)

1. 一種選擇器之製造方法，包含：一疊層階段，在一電極層之表面形成一絕緣層，再於該絕緣層之表面形成另一電極層，該二電極層之材質為釩、鈮、鉭、鈦或鎳；一初始化階段，施加電壓於該二電極層之間，一工作電流通過該絕緣層，其中，接受負偏壓之該電極層產生氧化反應，而形成一金屬氧化層，該金屬氧化層位於接受負偏壓之該電極層與該絕緣層的交界處；及一臨界階段，該工作電流超過一臨界電流，即停止施加電壓於該二電極層之間。
2. 如申請專利範圍第1項所述之選擇器之製造方法，其中，該絕緣層之材質為二氧化鉿或二氧化矽。
3. 如申請專利範圍第1項所述之選擇器之製造方法，其中，在該初始化階段，該絕緣層由高阻態轉變為低阻態，該工作電流呈指數增長。
4. 如申請專利範圍第1項所述之選擇器之製造方法，其中，在該臨界階段，該絕緣層發生介電崩潰，該工作電流係急遽升高並超過該臨界電流，該臨界電流之數值為100μA。
5. 一種選擇器之結構，包含：二電極層，係間隔分離，該二電極層之材質為釩、鈮、鉭、鈦或鎳；一絕緣層，係位於該二電極層之間；及一金屬氧化層，係該電極層之材質的氧化物，該金屬氧化層位於其中一電極層與該絕緣層之間。
6. 如申請專利範圍第5項所述之選擇器之結構，其中，該絕緣層之材質為二氧化鉿或二氧化矽。
7. 如申請專利範圍第5項所述之選擇器之結構，其中，各該電極之厚度為5nm~300nm。
8. 如申請專利範圍第5項所述之選擇器之結構，其中，該絕緣層之厚度為1nm~50nm。