CN111009462A - 一种钽掩模的制备方法 - Google Patents
一种钽掩模的制备方法 Download PDFInfo
- Publication number
- CN111009462A CN111009462A CN201911302722.1A CN201911302722A CN111009462A CN 111009462 A CN111009462 A CN 111009462A CN 201911302722 A CN201911302722 A CN 201911302722A CN 111009462 A CN111009462 A CN 111009462A
- Authority
- CN
- China
- Prior art keywords
- etching
- mask
- soc
- sog
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052715 tantalum Inorganic materials 0.000 title claims abstract description 61
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 163
- 238000000034 method Methods 0.000 claims abstract description 97
- 230000008569 process Effects 0.000 claims abstract description 65
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000005641 tunneling Effects 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000004528 spin coating Methods 0.000 claims description 16
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 14
- 238000010884 ion-beam technique Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000001035 drying Methods 0.000 claims description 10
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 145
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 16
- 230000005291 magnetic effect Effects 0.000 description 15
- 229910019236 CoFeB Inorganic materials 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种钽掩模的制备方法，属于微电子制造技术领域，解决了现有技术中制备65nm或更小尺寸的MTJ单元需要配合较薄的钽硬掩模层，但钽膜层需要有足够的厚度来完成MTJ的完全刻蚀的矛盾，以及实际MTJ尺寸大于光刻尺寸的问题。一种钽掩模的制备方法，包括以下步骤：步骤1.在基体上依次形成钽掩模、SOC和SOG；步骤2.将图案通过光刻工艺转移到SOG的顶部；步骤3.刻蚀SOG；步骤4.刻蚀SOC；步骤5.去除SOG；步骤6.利用SOC做掩模刻蚀钽掩模。本发明满足小尺寸MTJ单元的制备。
Description
技术领域
本发明属于微电子制造技术领域，特别涉及一种钽掩模的制备方法。
背景技术
近年来，采用磁性隧道结(MTJ)的磁电阻效应的磁性随机存储器(MRAM，MagneticRadom Access Memory)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
现在的MRAM制造工艺中，重金属(比如Ta)会沉积在MTJ的顶部，既作为MTJ刻蚀用的掩模，也作为顶电极的导电通道。制备65nm或更小尺寸的MTJ单元需要193nm或更精细的光刻技术，这样就使得光刻胶层的厚度被限制不能太厚。但是较薄的光刻胶层就需要配合较薄的钽(Ta)硬掩模层，以保证在进行刻蚀图案转移过程中，光刻掩膜消耗完之前已完全形成硬掩模图案，但钽(Ta)膜层需要有足够的厚度来完成MTJ的完全刻蚀，为了克服这一矛盾，在制备65nm或更小尺寸的MTJ单元时，必须使用不同于简单钽(Ta)硬掩模的其它方案。此外，在刻蚀MTJ的过程中由于采用的是离子束(IBE)刻蚀，最终会造成实际MTJ尺寸大于光刻尺寸，所以也变相提高了对光刻的要求。
发明内容
鉴于以上分析，本发明旨在提供一种钽掩模的制备方法，用以解决制备65nm或更小尺寸的MTJ单元需要配合较薄的钽(Ta)硬掩模层，但钽(Ta)膜层需要有足够的厚度来完成MTJ的完全刻蚀的矛盾，以及实际MTJ尺寸大于光刻尺寸等问题。
本发明的目的主要是通过以下技术方案实现的：
一种钽掩模的制备方法，包括以下步骤：
步骤1.在基体上依次形成钽掩模、SOC和SOG；
步骤2.将图案通过光刻工艺转移到SOG的顶部；
步骤3.刻蚀SOG；
步骤4.刻蚀SOC；
步骤5.去除SOG；
步骤6.利用SOC做掩模刻蚀钽掩模。
步骤1中，沉积钽掩模后，依次旋涂SOC和SOG；
旋涂SOC后100-200度热板软烘0.5-2分钟；250-350度热板硬烘2-10分钟；
旋涂SOG后100-200度热板软烘0.5-2分钟；250-350度热板硬烘2-10分钟。
步骤1中，基体包括从下至上依次设置的晶圆衬底、底电极层、种子层、反铁磁层、钉扎层、隧穿层和自由层。
步骤3中，利用光刻胶做掩模采用反应离子束刻蚀SOG。
步骤3的刻蚀工艺为：温度为室温，压力为30-90mTorr，刻蚀气体为Ar、CHF3和CF4，Ar的流量为100-300sccm，CHF3流量为2-10sccm，CF4流量为10-60sccm，27MHz射频电源为100-500W，2MHz射频电源为50-150W。
步骤4中，利用光刻胶和SOG做掩模ICP刻蚀SOC。
步骤4中，刻蚀工艺为：温度为室温，压力为5-20mTorr，刻蚀气体为Ar、O2和CH4，Ar流量为100-300sccm，O2流量为20-80sccm，CH4流量为10-30sccm，射频电源为150-350W，偏压电源为100-200W。
步骤6中，利用SOC做掩模刻蚀钽掩模分两步刻蚀：
步骤601.刻蚀SOC与钽的反应界面；
步骤602.刻蚀钽掩模。
步骤601刻蚀工艺为：温度为20-60℃，压力为5-15mTorr，刻蚀气体为O2和CF4，O2流量为2-10sccm，CF4流量为50-150sccm，射频电源为200-400W；偏压电源为20-50W；刻蚀时间10-30秒。
步骤602刻蚀工艺为：温度为20-60℃，压力为5-15mTorr，刻蚀气体为Ar、Cl2和CH2F2，Ar流量为100-300sccm，Cl2流量为30-50sccm，CH2F2流量为50-150sccm，射频电源为100-300W，偏压电源为20-50W。
与现有技术相比，本发明至少能实现以下技术效果之一：
1)本发明钽掩模的制备方法通过使用SOC和SOG进行选择性刻蚀，解决了钽掩模在图形化转移过程中，提前被过度消耗等问题。利用SOC的刻蚀工艺可以控制钽掩模的CD大小，使CD尺寸可控，且采用SOC、SOG进行选择性刻蚀得到的SOC刻蚀边缘垂直，从而得到形貌垂直的钽掩模，保证了后续刻蚀的尺寸精确，不会产生SOC层以下膜层刻蚀变形的情况，特别适合于制作65nm及其以下的MRAM电路。
2)本发明制备方法不仅适用于MRAM的制备，还适用于RRAM，FeRAM，及其它金属栅条等的制备。SOC，SOG工艺也可用于其它工艺作为刻蚀掩模。
3)SOC，SOG采用涂胶设备的热板进行软烘和硬烘，提高了工作效率，且可以保证后续刻蚀工艺可以进行侧向同步回刻，保证最终SOC掩模形貌笔直。SOC，SOG工艺温度为低温，不会对MRAM磁性能产生影响。
4)利用SOC做掩模刻蚀Ta时分两步刻蚀，SOC在烘烤过程中，与界面处的Ta形成合金或者其它不明物质，用SOC或者Ta的刻蚀条件都不能很好的去除，如果采用Ta的刻蚀菜单直接进行刻蚀，明显降低SOC与Ta的选择比。采用刻蚀，先采用一种刻蚀条件刻蚀掉SOC与Ta的反应界面，再采用另外一种刻蚀条件刻蚀Ta，避免了降低SOC与Ta的选择比。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及权利要求书中所特别指出的结构来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的附图标记表示相同的部件。
图1为钽掩模的制备方法的步骤1示意图；
图2为钽掩模的制备方法的步骤2示意图；
图3为钽掩模的制备方法的步骤3示意图；
图4为钽掩模的制备方法的步骤4示意图A；
图5为钽掩模的制备方法的步骤4示意图B；
图6为钽掩模的制备方法的步骤5示意图；
图7为钽掩模的制备方法的步骤6示意图；
图8为实施例1的步骤4刻蚀20s的微观结构测试图；
图9为实施例1的步骤5的微观结构测试图；
图10为实施例1的步骤6的微观结构测试图；
图11为实施例1的步骤4刻蚀24s的微观结构测试图；
图12为实施例1的步骤4刻蚀18s的微观结构测试图。
附图标记：
1-基体；2-Ta掩模；3-SOC；4-SOG；5-光刻胶。
具体实施方式
以下结合具体实施例对一种磁性隧道结钽掩模的制备方法作进一步的详细描述，这些实施例只用于比较和解释的目的，本发明不限定于这些实施例中。
一种钽掩模的制备方法，如图1至图7所示，包括以下步骤：
步骤1.在基体1上依次形成钽掩模2、SOC3(silicon on carbon)和SOG4(siliconon glass)；
钽掩模2作为后续MTJ刻蚀的金属掩模和顶电极；SOC3作为钽掩模2的刻蚀硬掩模层，通过刻蚀工艺可以精确控制CD尺寸；SOG4作为SOC3的刻蚀硬掩模层；
步骤2.将图案通过光刻工艺转移到SOG4的顶部；
步骤3.刻蚀SOG4；
步骤4.刻蚀SOC3，根据刻蚀时间调整SOC3的CD(Critical Dimension，即关键尺寸)；
步骤5.去除SOG4；
步骤6.利用SOC3做掩模刻蚀钽掩模2。
本发明钽掩模2的制备方法通过使用SOC3和SOG4进行选择性刻蚀，解决了钽掩模2在图形化转移过程中，提前被过度消耗的问题；利用SOC3的刻蚀工艺可以控制钽掩模2的CD大小，使CD尺寸可控，且采用SOC3、SOG4进行选择性刻蚀得到的SOC3刻蚀边缘垂直，从而得到形貌垂直的钽掩模2，保证了后续刻蚀的尺寸精确，不会产生SOC3以下膜层刻蚀变形的情况，特别适合于制作65nm及其以下的MRAM电路，采用其余材料无法达到本申请的技术效果。本发明钽掩模2的制备方法不仅适用于MRAM的制备，还适用于RRAM，FeRAM，及其它金属栅条等的制备。
步骤1中，沉积钽掩模2后，依次旋涂SOC3和SOG4；
旋涂SOC3工艺为：旋涂SOC3后100-200℃热板软烘，0.5-2分钟；250-350℃热板硬烘，2-10分钟；
旋涂SOG4工艺为：旋涂SOG4后100-200℃热板软烘，0.5-2分钟；250-350℃热板硬烘，2-10分钟。
SOC3和SOG4的旋涂转速及时间根据厚度调整。
SOC3，SOG4采用涂胶设备的热板进行软烘和硬烘，分两步烘烤主要是利于涂层中的有机挥发物质可控释放,避免涂层起泡，此外，采用热板硬烘取代常规炉管或烘箱硬烘提高了固化效率，提高了工作效率，且可以保证后续刻蚀工艺可以进行侧向同步回刻，保证最终SOC3掩模形貌笔直。SOC3，SOG4旋涂工艺温度为低温，不会对MRAM磁性能产生影响。
步骤3中，利用光刻胶5做掩模采用反应离子束刻蚀SOG4。步骤3的刻蚀工艺为：温度为室温，压力为30-90mTorr，刻蚀气体为Ar、CHF3和CF4，Ar的流量为100-300sccm，CHF3流量为2-10sccm，CF4流量为10-60sccm，27MHz射频电源为100-500W，2MHz射频电源为50-150W。本发明采用的SOG4刻蚀菜单主要是用来保证光刻图形的完整转移，不产生大的偏移，且对SOC3有大的选择比。
步骤4中，利用光刻胶5和SOG4做掩模ICP刻蚀SOC3。步骤4中，刻蚀工艺为：温度为室温，压力为5-20mTorr，刻蚀气体为Ar、O2和CH4，Ar流量为100-300sccm，O2流量为20-80sccm，CH4流量为10-30sccm，射频电源为150-350W，偏压电源为100-200W，根据刻蚀时间调整SOC3的关键尺寸CD。本发明采用的SOC3刻蚀菜单主要是用来形成形貌笔直的SOC3图形，且可通过刻蚀时间精确控制SOC3的CD，刻蚀时间越长则CD越小。
步骤6中，利用SOC3做掩模刻蚀Ta分两步刻蚀，这主要因为SOC3在烘烤过程中，与界面处的Ta形成合金或者其它不明物质，用SOC3或者Ta的刻蚀条件都不能很好的去除，如果采用Ta的刻蚀菜单直接进行刻蚀，明显降低SOC3与Ta的选择比。
步骤601.刻蚀SOC3与Ta的反应界面；
步骤602.刻蚀钽掩模2。
步骤601刻蚀工艺为：温度为20-60℃，压力为5-15mTorr，刻蚀气体为O2和CF4，O2流量为2-10sccm，CF4流量为50-150sccm，射频电源为200-400W；偏压电源为20-50W；刻蚀时间10-30秒；
步骤602刻蚀工艺为：温度为20-60℃，压力为5-15mTorr，刻蚀气体为Ar、Cl2和CH2F2，Ar流量为100-300sccm，Cl2流量为30-50sccm，CH2F2流量为50-150sccm，射频电源为100-300W，偏压电源为20-50W。刻蚀时间根据Ta掩模2厚度可以调整。CH2F2可以有助于形成一定比例的聚合物，有助于消除Cl2对金属Ta的各向同性刻蚀，通过调整两者的比例，形成笔直的形貌。
利用SOC3做掩模刻蚀Ta时分两步刻蚀，SOC3在烘烤过程中，与界面处的Ta形成合金或者其它不明物质，用SOC3或者Ta的刻蚀条件都不能很好的去除，如果采用Ta的刻蚀菜单直接进行刻蚀，明显降低SOC3与Ta的选择比。采用刻蚀，先采用一种刻蚀条件刻蚀掉SOC3与Ta的反应界面，再采用另外一种刻蚀条件刻蚀Ta，避免了降低SOC3与Ta的选择比。
当钽掩模的制备方法应用于STT-MRAM存储器单元的制备时，基体包括晶圆衬底、底电极层、种子层、反铁磁层、钉扎层、隧穿层和自由层；从下至上依次设置。
底电极层包括Ta金属层和Ru金属层；种子层包括Ta金属层和Pt金属层；反铁磁层包括Co金属层、Pt金属层、Ru金属层和W金属层；钉扎层包括CoFeB合金层；隧穿层包括MgO层；自由层包括CoFeB合金层、W金属层、MgO层、Ta金属层和Ru金属层。
优选的，底电极层为Ta/Ru，从下至上叠加；种子层为Ta/Pt；反铁磁层为[Co/Pt]n/Co/Ru/Co/[Pt/Co]mPt/Co/W；钉扎层为CoFeB；隧穿层为MgO；自由层为CoFeB/W/CoFeB/MgO/Ta/Ru；顶电极层为Ta；[Co/Pt]n的含义为Co/Pt层重复n次，n为4-7，m为Pt/Co层重复的次数，m为2-4。
实施例1
本实施例的钽掩模的制备方法，如图8-图12所示，包括以下步骤：
第一步在基体上沉积Ta掩模层后，依次旋涂SOC、SOG材料，本实施例中，基体包括晶圆衬底、底电极层、种子层、反铁磁层、钉扎层、隧穿层和自由层；从下至上依次设置。
旋涂SOC/SOG的具体工艺如下：
SOC(Pibond SG 200)：滴液量3ml，1500转/分钟旋涂30秒，热板软烘150℃，1分钟；热板硬烘300℃，5分钟；
SOG(Pibond OTL 400)：滴液量3ml，1500转/分钟旋涂30秒，热板软烘150℃，1分钟；热板硬烘300℃，5分钟。
第二步将磁性隧道结图案通过光刻工艺转移到SOG的顶部。
第三步利用光刻胶做掩模采用反应离子束刻蚀SOG。
刻蚀工艺：温度为室温，压力为65mTorr；Ar流量为200sccm；CHF3流量为5sccm；CF4流量为35sccm；27MHz射频电源为300W；2MHz射频电源为100W。
第四步利用光刻胶和SOG薄膜做掩模ICP刻蚀SOC；
刻蚀工艺：温度为室温，压力：10mTorr；Ar流量为200sccm；O2流量为50sccm；CH4流量为20sccm；射频电源250W；偏压电源150W。
第五步去除SOG，利用BOE溶液去除SOG。
第六步利用SOC做掩模刻蚀Ta，分两步刻蚀；
第一阶段刻蚀工艺：温度为40℃，压力为10mTorr；O2流量为5sccm；CF4流量为100sccm；射频电源300W；偏压电源35W；根据刻蚀时间20秒；这步主要去掉SOC与Ta的反应界面；
第二阶段刻蚀工艺：温度为40℃，压力为10mTorr；Ar流量为200sccm；Cl2流量为38sccm；CH2F2流量为100sccm；射频电源200W；偏压电源35W；刻蚀时间38秒。
第四步刻蚀时间为20秒时的微观结构如图8所示；第四步刻蚀时间为20秒时的微观结构如图11所示；第四步刻蚀时间为18秒时的微观结构如图12所示。
实施例2
本实施例的钽掩模的制备方法，包括以下步骤：
第一步在基体上沉积Ta掩模层后，依次旋涂SOC/SOG材料，本实施例中，基体包括晶圆衬底、底电极层、种子层、反铁磁层、钉扎层、隧穿层和自由层；从下至上依次设置。
旋涂SOC/SOG的具体工艺如下：
SOC(Pibond SG 200)：滴液量3ml，1500转/分钟旋涂30秒，热板软烘200℃，0.5分钟；热板硬烘250℃，10分钟；
SOG(Pibond OTL 400)：滴液量3ml，1500转/分钟旋涂30秒，热板软烘100℃，2分钟；热板硬烘350℃，2分钟。
第二步将磁性隧道结图案通过光刻工艺转移到SOG的顶部；
第三步利用光刻胶做掩模采用反应离子束刻蚀SOG。
刻蚀工艺：温度为室温，压力为80mTorr；Ar流量为150sccm；CHF3流量为7sccm；CF4流量为50sccm；27MHz射频电源为200W；2MHz射频电源为60W。
第四步利用光刻胶和SOG薄膜做掩模ICP刻蚀SOC；
刻蚀工艺：温度为室温，压力：5mTorr；Ar流量为150sccm；O2流量为30sccm；CH4流量为10sccm；射频电源200W；偏压电源100W；
第五步去除SOG，利用BOE溶液去除SOG。
第六步利用SOC做掩模刻蚀Ta，分两步刻蚀；
第一阶段刻蚀工艺：温度为30℃，压力为15mTorr；O2流量为10sccm；CF4流量为130sccm；射频电源250W；偏压电源25W；这步主要去掉SOC与Ta的反应界面；
第二阶段刻蚀工艺：温度为30℃，压力为5mTorr；Ar流量为150sccm；Cl2流量为30sccm；CH2F2流量为80sccm；射频电源200W；偏压电源35W。
实施例3
本实施例的钽掩模的制备方法，包括以下步骤：
第一步在基体上沉积Ta掩模层后，依次旋涂SOC/SOG材料，本实施例中，基体包括晶圆衬底、底电极层、种子层、反铁磁层、钉扎层、隧穿层和自由层；从下至上依次设置。
旋涂SOC/SOG的具体工艺如下：
SOC(Pibond SG 200)：滴液量3ml，1500转/分钟旋涂30秒，热板软烘100℃，10分钟；热板硬烘350℃，2分钟；
SOG(Pibond OTL 400)：滴液量3ml，1500转/分钟旋涂30秒，热板软烘200℃，2分钟；热板硬烘250℃，10分钟。
第二步将磁性隧道结图案通过光刻工艺转移到SOG的顶部；
第三步利用光刻胶做掩模采用反应离子束刻蚀SOG。
刻蚀工艺：温度为室温，压力为40mTorr；Ar流量为250sccm；CHF3流量为4sccm；CF4流量为20sccm；27MHz射频电源为400W；2MHz射频电源为130W。
第四步利用光刻胶和SOG薄膜做掩模ICP刻蚀SOC；
刻蚀工艺：温度为室温，压力：20mTorr；Ar流量为250sccm；O2流量为70sccm；CH4流量为25sccm；射频电源300W；偏压电源200W；
第五步去除SOG，利用BOE溶液去除SOG。
第六步利用SOC做掩模刻蚀Ta，分两步刻蚀；
第一阶段刻蚀工艺：温度为50℃，压力为5mTorr；O2流量为4sccm；CF4流量为80sccm；射频电源350W；偏压电源45W；这步主要去掉SOC与Ta的反应界面；
第二阶段刻蚀工艺：温度为50℃，压力为10mTorr；Ar流量为250sccm；Cl2流量为45sccm；CH2F2流量为130sccm；射频电源200W；偏压电源35W。
实施例4
一种STT-MRAM存储器单元的制备方法，包括以下步骤：
步骤1.在晶圆衬底上沉积底电极层，种子层，合成反铁磁层，钉扎层，隧穿层，自由层，顶电极层及硬掩模层；
步骤2.进行光刻和刻蚀把图形转移到硬掩模层上；
步骤3.用硬掩模层做掩模刻蚀顶电极层；
步骤4.用顶电极层作为掩模刻蚀自由层；
步骤5.采用PVD溅射的方法沉积MgO薄膜；
步骤6.刻蚀步骤5中的MgO薄膜及隧穿层；
步骤7.刻蚀钉扎层、反铁磁层和种子层；
步骤8.沉积保护层：低温沉积SiN保护；
步骤9.刻蚀底电极层：光刻图形化刻蚀底电极层；
步骤10.将顶电极和底电极进行互连，例如利用传统工艺完成顶电极和底电极互连工艺。
步骤1中，硬掩模层为SOC/SOG，本发明采用SOG的厚度主要是用来保证SOC的刻蚀形貌，太薄不足以用来形成掩模，太厚一方面会影响SOC的形貌，另一方面会对光刻的图形转移带来更多的偏差，对刻蚀条件比较苛刻。SOC的厚度主要是用来做Ta刻蚀的掩模，其厚度要求在MTJ刻蚀完后全部消耗掉，太薄容易造成Ta掩模的损失，太厚后续需要专门的去除工艺，会增加工艺的对器件性能的不确定性影响。优选的SOC厚度X为50-150nm，SOG厚度为20-120nm。
完成步骤1后的具体结构为：
Ta(3-7)/Ru(10-40)/Ta(2-5)/Pt(0.5-6)/[Co(0.4)/Pt(0.25)]4-7/Co(0.6)/Ru(0.7-0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]2-4Pt(0.25)/Co(0.6)/W(0.4)/CoFeB(1.0)/MgO(0.7-2.0)/CoFeB(1.2)/W(0.4)/CoFeB(0.6-1.2)/MgO(0.5-2.0)/Ta(1-6)Ru(4-8)/Ta(80-120)/SOC(X)/SOG(20-120)；
其中Ta(3-7)/Ru(10-40)为底电极层；Ta(2-5)/Pt(0.5-6)为种子层；[Co(0.4)/Pt(0.25)]4-7/Co(0.6)/Ru(0.7-0.8)/Co(0.6)/[Pt(0.25)/Co(0.4)]2-4Pt(0.25)/Co(0.6)/W(0.4)为反铁磁层；CoFeB(1.0)为钉扎层；MgO(0.7-2.0)为隧穿层；CoFeB(1.2)/W(0.4)/CoFeB(0.6-1.2)/MgO(0.5-2.0)/Ta(1-6)/Ru(4-8)为自由层；Ta(80-120)为顶电极层兼金属硬掩模层；SOC(X)/SOG(20-120)为硬掩模层；SOC厚度根据整体刻蚀结果而定，保证在后续刻蚀过程中消耗掉。括号内为每层膜的厚度，单位为nm。
步骤2的具体工艺为：采用光刻胶做掩模刻蚀SOG，刻蚀温度为室温，压力为30-90mTorr，刻蚀气体包括Ar、CHF3和CF4，Ar的流量为100-300sccm，CHF3的流量为2-10sccm，CF4的流量为10-60sccm；27MHz射频电源为100-500W；2MHz射频电源为50-150W；本发明采用的SOG刻蚀菜单主要是用来保证光刻图形的完整转移，不产生大的偏移，且对SOC有大的选择比。
用SOG做掩模刻蚀SOC，刻蚀温度为室温，压力为5-20mTorr，刻蚀气体包括Ar、O2和CH4，Ar的流量为100-300sccm，O2的流量为20-80sccm，CH4的流量为10-30sccm；射频电源为150-350W；偏压电源为100-200W。本发明采用的SOC刻蚀菜单主要是用来形成形貌笔直的SOC图形，且可以通过时间来精确控制图形的关键尺寸。
用湿法BOE去除SOG。
步骤3中，用SOC做掩模刻蚀顶电极层Ta，停在自由层结构Ru(4)表面；
具体分为两阶段刻蚀：
第一阶段，温度为20-60℃，压力为5-15mTorr，刻蚀气体包括O2和CF4，O2的流量为2-10sccm，CF4的流量为50-150sccm，射频电源为200-400W；偏压电源为20-50W，刻蚀时间10-30秒；第一阶段主要刻蚀SOC与Ta的反应界面；去掉SOC与Ta的反应界面物质，增加对SOC掩模的选择比。
第二阶段，温度为20-60℃，压力为5-15mTorr；刻蚀气体包括Ar、Cl2和CH2F2，Ar的流量为100-300sccm，Cl2的流量为30-50sccm；CH2F2的流量为50-150sccm，射频电源为100-300W，偏压电源为20-50W。刻蚀时间根据顶电极层Ta的厚度进行调整。第二阶段主要是用来刻蚀形成形貌笔直的Ta掩模图形，且对SOC有较高的选择比。CH2F2可以有助于形成一定比例的聚合物，有助于消除Cl2对金属Ta的各向同性刻蚀，通过调整两者的比例，形成笔直的形貌。
步骤4中，用顶电极层Ta作为掩模，IBE刻蚀自由层，停在隧穿层MgO表面；
具体工艺为：采用IBE蚀直接刻蚀掉自由层的Ru层，刻蚀形成形貌笔直的Ru，把Ta掩模的图形转移到Ru薄膜，刻蚀气体为NH3和Ar，NH3流量为5-15sccm，Ar流量为20-40ccm；然后采用纯Ar作为刻蚀气体，IBE刻蚀MTJ结的自由层CoFeB/W/CoFeB/MgO/Ta膜层，停在隧穿层MgO表面。
步骤5中，利用PVD溅射的方法沉积MgO薄膜，MgO薄膜将SOC层、顶电极层Ta、自由层包裹，并在隧穿层MgO表面再沉积了一层MgO薄膜，将自由层、隧穿层保护起来，消除了刻蚀钉扎层、反铁磁层、种子层时对隧穿层和自由层的影响，提高了STT-MRAM隧道结的TMR。
PVD溅射沉积为低温工艺，不会对自由层性能造成影响；PVD沉积MgO的具体工艺：射频为300-400W，Ar流量为20-50ccm，靶材到衬底晶圆的距离120-200mm，压力为1-5mTorr。
步骤6中，利用IBE自对准刻蚀步骤5中形成的MgO薄膜及隧穿层MgO，停留在钉扎层表面，将SOC层以上的MgO全部刻蚀掉。
步骤7中，利用IBE自对准刻蚀钉扎层、反铁磁层、种子层，停在底电极层，在此过程SOC被刻蚀掉。
本发明结合不同材料的刻蚀选择性特点，设计了高TMR磁性隧道结(MTJ)和硬掩模层结构；磁性隧道结(MTJ)薄膜TMR大于180％；
增加了PVD溅射沉积MgO薄膜步骤，降低了刻蚀钉扎层，反铁磁层时对隧穿层和自由层的影响，消除了刻蚀过程对STT-MRAM磁性隧道结(MTJ)TMR的影响；磁性隧道结(MTJ)TMR大于150％。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种钽掩模的制备方法，其特征在于，包括以下步骤：
步骤1.在基体上依次形成钽掩模、SOC和SOG；
步骤2.将图案通过光刻工艺转移到SOG的顶部；
步骤3.刻蚀SOG；
步骤4.刻蚀SOC；
步骤5.去除SOG；
步骤6.利用SOC做掩模刻蚀钽掩模。
2.根据权利要求1所述的钽掩模的制备方法，其特征在于，所述步骤1中，沉积钽掩模后，依次旋涂SOC和SOG；
旋涂SOC后100-200度热板软烘0.5-2分钟；250-350度热板硬烘2-10分钟；
旋涂SOG后100-200度热板软烘0.5-2分钟；250-350度热板硬烘2-10分钟。
3.根据权利要求1所述的钽掩模的制备方法，其特征在于，所述步骤1中，所述基体包括从下至上依次设置的晶圆衬底、底电极层、种子层、反铁磁层、钉扎层、隧穿层和自由层。
4.根据权利要求1所述的钽掩模的制备方法，其特征在于，所述步骤3中，利用光刻胶做掩模采用反应离子束刻蚀SOG。
5.根据权利要求4所述的钽掩模的制备方法，其特征在于，所述步骤3的刻蚀工艺为：温度为室温，压力为30-90mTorr，刻蚀气体为Ar、CHF3和CF4，Ar的流量为100-300sccm，CHF3流量为2-10sccm，CF4流量为10-60sccm，27MHz射频电源为100-500W，2MHz射频电源为50-150W。
6.根据权利要求5所述的钽掩模的制备方法，其特征在于，所述步骤4中，利用光刻胶和SOG做掩模ICP刻蚀SOC。
7.根据权利要求6所述的钽掩模的制备方法，其特征在于，所述步骤4中，刻蚀工艺为：温度为室温，压力为5-20mTorr，刻蚀气体为Ar、O2和CH4，Ar流量为100-300sccm，O2流量为20-80sccm，CH4流量为10-30sccm，射频电源为150-350W，偏压电源为100-200W。
8.根据权利要求7所述的钽掩模的制备方法，其特征在于，所述步骤6中，利用SOC做掩模刻蚀钽掩模分两步刻蚀：
步骤601.刻蚀SOC与钽的反应界面；
步骤602.刻蚀钽掩模。
9.根据权利要求8所述的钽掩模的制备方法，其特征在于，所述步骤601刻蚀工艺为：温度为20-60℃，压力为5-15mTorr，刻蚀气体为O2和CF4，O2流量为2-10sccm，CF4流量为50-150sccm，射频电源为200-400W；偏压电源为20-50W；刻蚀时间10-30秒。
10.根据权利要求8所述的钽掩模的制备方法，其特征在于，所述步骤602刻蚀工艺为：温度为20-60℃，压力为5-15mTorr，刻蚀气体为Ar、Cl2和CH2F2，Ar流量为100-300sccm，Cl2流量为30-50sccm，CH2F2流量为50-150sccm，射频电源为100-300W，偏压电源为20-50W。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911302722.1A CN111009462B (zh) | 2019-12-17 | 2019-12-17 | 一种钽掩模的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911302722.1A CN111009462B (zh) | 2019-12-17 | 2019-12-17 | 一种钽掩模的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111009462A true CN111009462A (zh) | 2020-04-14 |
| CN111009462B CN111009462B (zh) | 2022-11-15 |
Family
ID=70115832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911302722.1A Active CN111009462B (zh) | 2019-12-17 | 2019-12-17 | 一种钽掩模的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111009462B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035695A (zh) * | 2021-02-25 | 2021-06-25 | 泉芯集成电路制造(济南)有限公司 | 一种掩膜结构的制备方法、半导体器件及其制备方法 |
| CN113460954A (zh) * | 2021-05-24 | 2021-10-01 | 北京量子信息科学研究院 | 含钽膜的微纳米结构元件及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080025818A (ko) * | 2006-09-19 | 2008-03-24 | 삼성전자주식회사 | 하드 마스크 형성 방법 |
| US20130052752A1 (en) * | 2011-08-30 | 2013-02-28 | Kimihiro Satoh | Mram etching processes |
| JP2013125801A (ja) * | 2011-12-13 | 2013-06-24 | Toshiba Corp | エッチング方法及び半導体装置の製造方法 |
| CN104170056A (zh) * | 2012-03-12 | 2014-11-26 | 旭化成电子材料株式会社 | 模具、抗蚀剂积层体及其制造方法以及凹凸结构体 |
| CN105609629A (zh) * | 2015-04-01 | 2016-05-25 | 上海磁宇信息科技有限公司 | 一种制备集成电路的复合硬掩模图案化方法 |
| JPWO2014057734A1 (ja) * | 2012-10-09 | 2016-09-05 | 日本電気株式会社 | 配線形成方法 |
| CN108269915A (zh) * | 2017-01-02 | 2018-07-10 | Imec 非营利协会 | 一种形成磁阻器件的方法以及磁阻器件 |
| CN109491192A (zh) * | 2017-09-09 | 2019-03-19 | Imec 非营利协会 | 用于euv光刻的掩模版 |
| US20190214554A1 (en) * | 2018-01-11 | 2019-07-11 | Qualcomm Incorporated | Double-patterned magneto-resistive random access memory (mram) for reducing magnetic tunnel junction (mtj) pitch for increased mram bit cell density |
-
2019
- 2019-12-17 CN CN201911302722.1A patent/CN111009462B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080025818A (ko) * | 2006-09-19 | 2008-03-24 | 삼성전자주식회사 | 하드 마스크 형성 방법 |
| US20130052752A1 (en) * | 2011-08-30 | 2013-02-28 | Kimihiro Satoh | Mram etching processes |
| JP2013125801A (ja) * | 2011-12-13 | 2013-06-24 | Toshiba Corp | エッチング方法及び半導体装置の製造方法 |
| CN104170056A (zh) * | 2012-03-12 | 2014-11-26 | 旭化成电子材料株式会社 | 模具、抗蚀剂积层体及其制造方法以及凹凸结构体 |
| JPWO2014057734A1 (ja) * | 2012-10-09 | 2016-09-05 | 日本電気株式会社 | 配線形成方法 |
| CN105609629A (zh) * | 2015-04-01 | 2016-05-25 | 上海磁宇信息科技有限公司 | 一种制备集成电路的复合硬掩模图案化方法 |
| CN108269915A (zh) * | 2017-01-02 | 2018-07-10 | Imec 非营利协会 | 一种形成磁阻器件的方法以及磁阻器件 |
| CN109491192A (zh) * | 2017-09-09 | 2019-03-19 | Imec 非营利协会 | 用于euv光刻的掩模版 |
| US20190214554A1 (en) * | 2018-01-11 | 2019-07-11 | Qualcomm Incorporated | Double-patterned magneto-resistive random access memory (mram) for reducing magnetic tunnel junction (mtj) pitch for increased mram bit cell density |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035695A (zh) * | 2021-02-25 | 2021-06-25 | 泉芯集成电路制造(济南)有限公司 | 一种掩膜结构的制备方法、半导体器件及其制备方法 |
| CN113460954A (zh) * | 2021-05-24 | 2021-10-01 | 北京量子信息科学研究院 | 含钽膜的微纳米结构元件及其制备方法 |
| CN113460954B (zh) * | 2021-05-24 | 2024-03-12 | 北京量子信息科学研究院 | 含钽膜的微纳米结构元件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111009462B (zh) | 2022-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10043851B1 (en) | Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching | |
| US7863060B2 (en) | Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices | |
| US11088320B2 (en) | Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices | |
| US8722543B2 (en) | Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices | |
| CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
| TW202205706A (zh) | 圖案化磁性通道接面的硬遮罩 | |
| US8183061B2 (en) | High density spin-transfer torque MRAM process | |
| CN107623014A (zh) | 一种磁性随机存储器的制备方法 | |
| US10921707B2 (en) | Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity | |
| US10134981B1 (en) | Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices | |
| WO2009051729A1 (en) | Method of magnetic tunneling layer processes for spin-transfer torque mram | |
| CN107623069B (zh) | 一种刻蚀磁性隧道结及其底电极的方法 | |
| US11563167B2 (en) | Structure and method for an MRAM device with a multi-layer top electrode | |
| CN111009462B (zh) | 一种钽掩模的制备方法 | |
| CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| JP2005203772A (ja) | コンタクトホールのないナノサイズの磁気トンネル接合セルの形成方法 | |
| CN107331769B (zh) | 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法 | |
| CN107331770B (zh) | 一种四层掩模图案化磁性隧道结的方法 | |
| CN111081867B (zh) | 一种stt-mram存储器单元及其制备方法 | |
| CN109935681B (zh) | 一种制备磁性隧道结阵列的方法 | |
| CN108615808B (zh) | 一种通过两次图案化制做磁性隧道结阵列的方法 | |
| CN108242503B (zh) | 一种优化磁性隧道结的方法 | |
| CN107546323B (zh) | 一种磁性隧道结钽掩模的制备方法 | |
| TW202349755A (zh) | 半導體結構 | |
| CN118401011A (zh) | 一种sot-mram存储器单元及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |