JP2013125801A - エッチング方法及び半導体装置の製造方法 - Google Patents

エッチング方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013125801A
JP2013125801A JP2011272844A JP2011272844A JP2013125801A JP 2013125801 A JP2013125801 A JP 2013125801A JP 2011272844 A JP2011272844 A JP 2011272844A JP 2011272844 A JP2011272844 A JP 2011272844A JP 2013125801 A JP2013125801 A JP 2013125801A
Authority
JP
Japan
Prior art keywords
film
etching
etched
layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011272844A
Other languages
English (en)
Inventor
Kazuhiro Tomioka
和広 冨岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011272844A priority Critical patent/JP2013125801A/ja
Priority to US13/713,388 priority patent/US20130149795A1/en
Publication of JP2013125801A publication Critical patent/JP2013125801A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 被エッチング膜を精度良くエッチングするエッチング方法及び半導体装置の製造方法を提供する。
【解決手段】 実施形態に係るエッチング方法によれば、半導体基板１上に、第１の金属元素を含む被エッチング膜３が形成される。前記被エッチング膜３上に、第２の金属元素を含有するカーバイド層４が形成される。前記カーバイド層４がエッチングされる。前記カーバイド層４をマスクとして、前記被エッチング膜３がエッチングされる。
【選択図】図１

Description

本発明の実施形態は、エッチング方法及び半導体装置の製造方法に関する。
近年、ＤＲＡＭ（Dynamic Random Access Memory）、ＦｅＲＡＭ(Ferroelectric Random Access Memory)、ＭＲＡＭ(Magnetoresistive Random Access Memory)等のように様々な半導体記憶メモリが開発されている。これらの半導体記憶メモリにおいては、Pt, Ir, Ru等の貴金属元素からなる膜を電極として用いることがある。
従来、貴金属元素等を含む被エッチング膜は高融点であり、ＲＩＥ（Reactive Ion Etching）エッチングによる反応生成物の蒸気圧が低いため、例えばウェーハを高温に加熱した状態において、ＲＩＥ法によりエッチングされていた。しかし、この方法では被エッチング膜のエッチング時には、マスクがテーパー形状になることがあり、被エッチング膜を垂直に加工することは困難であった。
特開２００６−４１４８６号公報
本発明が解決しようとする課題は、被エッチング膜を精度良くエッチングするエッチング方法及び半導体装置の製造方法を提供することである。
実施形態に係るエッチング方法によれば、半導体基板上に第１の金属元素を含む被エッチング膜が形成される。前記被エッチング膜上に第２の金属元素を含有するカーバイド層が形成される。前記カーバイド層がエッチングされる。前記カーバイド層をマスクとして前記被エッチング膜がエッチングされる。
第１の実施形態に係るエッチング工程を示す断面図。 第２の実施形態における半導体装置の製造工程を示す断面図。
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
第１の実施形態に係るエッチング方法について以下説明する。
図１は第１の実施形態におけるエッチング方法を示す断面図である。
図１に示すように、半導体基板１上に層間絶縁膜２を形成する。層間絶縁膜２には、例えばシリコン酸化膜が用いられる。
次に、層間絶縁膜２上には、被エッチング膜３を形成する。被エッチング膜３は、例えば第２の金属元素として例えばPt、Au、Ag、Ir、Pd、Rh、Ru又はOsを含むものである。被エッチング膜３には、貴金属元素以外の元素が含まれていてもよい。例えば、Fe、Co、Ni、Cu、Zn、Pd、Ag、Ir、Pt、Zr、Hf、La又はSrから選ばれる元素が含まれてもよい。
その後、被エッチング膜３上には、カーバイド層４を形成する。カーバイド層４は、第１の金属元素であるTi、Ta、W、Mo、Nb又はHf元素と、C元素を含む膜である。カーバイド層４には、例えば、TiC膜やTaC膜が用いられる。TiC膜やTaC膜は、例えばTiC又はTaCをターゲットにしたスパッタ法、TaをターゲットとしてCOを導入した化成スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法、Ta膜の成膜後にCイオン照射による形成方法等により形成される。
次いで、カーバイド層４上には、ハードマスク層５としてシリコン酸化膜を形成する。その後、ハードマスク層５上にフォトレジスト膜を形成し、フォトリソグラフィ法によりフォトレジスト膜（図示なし）を所望の加工パターンに加工する。
その後、所望のパターンにフォトレジスト膜をマスクとして、ハードマスク層５を例えばプラズマエッチング法により、エッチングし、カーバイド層４をエッチングするためのハードマスクを形成する。このとき、エッチングガスとして、例えばCF4, CHF3, C4F8, C4F6等のフルオロカーボン系のガスを用いる。
次に、ハードマスクをマスクとして、カーバイド層４を例えばプラズマエッチング法によりエッチングし、被エッチング膜３をエッチングするためのエッチングマスクを形成する。このとき、例えばプラズマ処理容器にBCl3ガスを50sccm、Cl2ガスを50sccm、Arガスを100sccm混合させ、プラズマ容器内の圧力を0.7Paとし、プラズマ励起に関わるＲＦ電力を1000W、バイアス電力を200Wとした。
その後、エッチングマスクをマスクとして、例えばウェーハを250〜450℃に加熱した状態において、ＲＩＥのようなプラズマエッチング法により被エッチング膜３をエッチングする。このとき、例えばプラズマ処理容器にCl2ガスを170sccm、O2ガスを30sccm混合させ、プラズマ容器内の圧力を1Paとし、プラズマ励起に関わるＲＦ電力を1000W、バイアス電力を400Wとした。プラズマ容器内の圧力は0.5〜3Paが望ましく、さらに望ましくは1〜2Paの範囲である。また、プラズマ励起に関わるＲＦ電力は200〜4000Wが望ましく、500〜1500Wがより望ましい。バイアス電力は300〜600Wが望ましく、より好ましくは300〜400Wの範囲である。
表１に、Ta膜、Ti膜、TaC膜、TiC膜をエッチングマスクに用いて、被エッチング膜３としてPt膜をエッチングする場合において、エッチングマスクとPt膜との選択比を示す。
表１のように、エッチングガスにCl2/O2ガス及びArガスを用いた場合には、Ta膜又はTi膜のように第１の金属元素からなる膜の場合と比較して、TaC膜又はTiC膜のようにC元素が含まれている膜の方が、選択比が大きい。
TaC膜又はTiC膜等のカーバイド層４はそれぞれTa膜又はTi膜と比較して硬度が増すことが知られている。例えばArガスを用いたエッチングにおいては、被エッチング膜３のスパッタリングイールドはほぼ硬度に比例する。そのため、マスクをTaC膜又はTiC膜等のカーバイド層４とした場合には、Ta膜又はTi膜をマスクとした場合と比べて、マスクのエッチングレートが低下し、被エッチング膜３との選択比が向上する。
また、Cl2ガスを用いてエッチングする場合、被エッチング膜３に含まれる原子と反応し、揮発性があるPtClxが生成されつつエッチングが進行する。
さらに、マスクをTaC膜やTiC膜などのカーバイド層４とし、エッチングガスをCl2ガス及びO2ガスの混合ガスとした場合には、マスクにTaOx又はTiOxが形成される。Cl2ガスに対し、TaOx又はTiOxは、TaまたはTiに比較して結合エネルギーが高く、マスクのエッチングレートは低くなるため選択比を大きく向上することが可能となる。
これにより、上記エッチング方法によりエッチングされた被エッチング膜３としてのPt膜のテーパー角は、Ta膜をエッチングマスクとした場合には82°であったのに対し、TaC膜をエッチングマスクとした場合には86°であった。
以上のように、第１の実施形態によれば、エッチングマスクに、第１の金属元素とC元素を含ませることにより、被エッチング膜３に対するエッチングマスクの選択比が大きくなり、被エッチング膜３を略垂直にエッチングすることができる。
Figure 2013125801
（第２の実施形態）
第２の実施形態においては、半導体装置の製造方法について以下説明する。本実施形態は、第１の実施形態に係るエッチング方法を半導体装置としての磁気ランダムアクセスメモリの製造方法に適用したものである。
図２は第２の実施形態における半導体装置の製造工程を示す断面図である。
図２（ａ）のように、半導体基板１５に素子分離溝が形成され、素子分離絶縁膜１６、例えばシリコン酸化膜がこの素子分離溝部に埋め込まれ、ＳＴＩ（Shallow Trench Isolation）構造が形成される。その後、半導体基板１５上にゲート絶縁膜１７としてシリコン酸化膜及びゲート絶縁膜１７上にゲート電極１８としてn型ポリシリコン膜が形成される。その後、ゲート電極１８上にワード線ＷＬとして例えばWSix膜を形成し、ワード線ＷＬ上に窒化膜１９として例えばSiN膜を形成する。その後、窒化膜１９、ワード線ＷＬ、ゲート電極１８、及びゲート絶縁膜１７をエッチングし、選択トランジスタ積層膜を形成する。その後、半導体基板１５上に選択トランジスタ積層膜を覆うように、窒化膜として例えばシリコン窒化膜を覆い、この窒化膜をエッチバックすることにより、スペーサ膜２０を形成する。その後、窒化膜１９及びスペーサ膜２０をマスクとしたイオン注入により、半導体基板１５にソース領域Ｓ及びドレイン領域Ｄを形成し、選択トランジスタを形成する。
次に、図２（ｂ）のように、半導体基板１５上に、第１の保護膜を覆うように第１の絶縁膜２１として例えばシリコン酸化膜をプラズマＣＶＤ（Chemical Vapor Deposition）法により形成する。その後、ソース領域Ｓが露出するようにリソグラフィ法及びＲＩＥ法（Reactive Ion Etching）にてコンタクトホールを形成する。
次に、スパッタ法又はＣＶＤ法により、このコンタクトホール内にフォーミングガスの雰囲気下においてメタルバリア膜（図示なし）としてTi膜及びTiN膜を形成する。その後、メタルバリア膜上にコンタクトプラグ材を形成する。コンタクトプラグ材は、例えばＣＶＤにより成膜したW膜である。さらに、コンタクトプラグ材及びメタルバリア膜をＣＭＰ（Chemical Mechanical Polishing）により平坦化する。これにより第１の絶縁膜２１内にソース領域Ｓに連通する第１のコンタクトプラグ２２を形成する。
次に、第１の絶縁膜２１及び第１のコンタクトプラグ２２上に、ＣＶＤ法により窒化膜２３を形成する。その後、ドレイン領域Ｄに連通するコンタクトホールを形成する。その後、コンタクトホール内にメタルバリア膜（図示なし）を形成し、メタルバリア膜上に第２のコンタクトプラグ２４材としてW膜を形成する。その後、ＣＭＰ処理により研磨することにより、第２のコンタクトプラグ２４を形成する。これにより、第１の絶縁膜２１内にドレイン領域Ｄに連通する第２のコンタクトプラグ２４を形成する。
次に、図２（ｃ）のように、第１のコンタクトプラグ２２、第２のコンタクトプラグ２４、及び第１の絶縁膜２１上に磁気抵抗効果素子６を形成する。第１のコンタクトプラグ２２、第２のコンタクトプラグ２４、及び第１の絶縁膜２１上に下部電極７として、膜厚が50ÅのTa層を形成する。他にもPt層、Ru層、Ir層等の被エッチング膜３を用いてもよい。
次に、下部電極７上に配向制御膜８として、例えば膜厚が50ÅのPt膜を形成する。その後、配向制御膜８上に第１の磁性層９として磁化参照層を形成する。磁化参照層は、例えば膜厚が10ÅのCoPt層である。その後、第１の磁性層９上に第１の界面磁性層１０として例えば膜厚が10Åのアモルファス状のCo40Fe40B20を形成する。
次に、第１の界面磁性層１０上に非磁性層１１として膜厚が10Åのアモルファス状のMgOからなるトンネル絶縁膜を形成する。その後、非磁性層１１上に第２の界面磁性層１２として例えば膜厚が10Åのアモルファス状のCo40Fe40B20層を形成する。
次に、第２の界面磁性層１２上には第２の磁性層１３として磁化記憶層を形成する。磁化記憶層は、例えばCo膜とPt膜を交互に積層したCo/Pt人工格子を形成する。
次に、第２の磁性層１３上には上部電極１４として膜厚が100ÅのTa層を形成する。上部電極１４には、Ru層等の被エッチング膜３を用いてもよい。
以上により磁気抵抗効果素子６が形成する。なお、磁気抵抗効果素子６において、第１の磁性層９を磁化参照層、第２の磁性層１３を磁化記憶層としたが、第１の磁性層９を磁化記憶層、第２の磁性層１３を磁化参照層としてもよい。
以上において、下部電極７、配向制御膜８、第１の磁性層９、第１の界面磁性層１０、非磁性層１１、第２の界面磁性層１２、第２の磁性層１３、上部電極１４は、例えばスパッタ法を用いて形成される。
次に、真空中において300〜350℃で１時間程度の熱処理を行う。これにより、非磁性層１１として用いられるMgOが結晶化し、熱処理によって第１の界面磁性層１０及び第２の界面磁性層１２として用いられるアモルファス状のCo40Fe40B20が結晶であるCo50Fe50となる。
次に、図２（ｄ）のように、上部電極１４上に例えばTaCをターゲットにしたスパッタ法により、カーバイド層４としてTaC膜を形成する。カーバイド層４は、他にもTiC膜であってもよい。
その後、カーバイド層４上に、ＣＶＤ法によりハードマスク層（図示なし）として、例えばシリコン酸化膜を形成する。
次いで、ハードマスク層上にフォトレジスト膜（図示なし）を形成し、フォトリソグラフィ法によりフォトレジスト膜を所望の加工パターンに加工する。
その後、所望のパターンにフォトレジスト膜をマスクとして、ハードマスク層を例えばプラズマエッチング法により、エッチングし、カーバイド層４をエッチングするためのハードマスクを形成する。
その後、ハードマスクをマスクとして、ＲＩＥにより、カーバイド層４をエッチングし、貴金属をエッチングするためのエッチングマスクを形成する。
次に、図２（ｅ）のように、ＲＩＥ法により、被エッチング膜３を有する磁気抵抗効果素子、下部電極、又は上部電極をエッチングする。
すなわち、上部電極１４、第２の磁性層１３、第２の界面磁性層１２、非磁性層１１、第１の界面磁性層１０、第１の磁性層９、配向制御膜８、下部電極７をエッチングする。
このとき、本実施形態においては、エッチングマスクにTaC膜等の第１の金属元素及びC元素を含む膜を用いている。これにより、貴金属を有する磁気抵抗効果素子、下部電極、又は上部電極を略垂直にエッチングすることができる。
次に、磁気抵抗効果素子６の保護膜として、ＣＶＤ法により、磁気抵抗効果素子６を覆うように保護膜（図示なし）としてシリコン窒化膜を形成する。
次に、図２（ｆ）のように、窒化膜２３上に、保護膜（図示なし）を覆うように第２の絶縁膜２５として、例えばシリコン酸化膜を形成する。
次に、磁気抵抗効果素子６の上部電極１４に接続する第３のコンタクトプラグ２６及び第２のコンタクトプラグ２４に接続する第４のコンタクトプラグ２７を形成する。これは、第２の絶縁膜２５をリソグラフィ法及びＲＩＥ法により加工し、コンタクトホールを形成した後に、Alを埋め込み、ＣＭＰ処理することにより形成する。
次に、第２の絶縁膜２５、第３のコンタクトプラグ２６及び第４のコンタクトプラグ２７上に酸化膜２８を形成する。その後、リソグラフィ法及びＲＩＥ法を用いて、酸化膜２８を、第３のコンタクトプラグ２６及び第４のコンタクトプラグ２７が露出するように加工し、第１の配線２９を形成するための溝を形成する。その後、この溝にAlを埋め込み、ＣＭＰ処理をすることにより、第１の配線２９を形成する。
次に、酸化膜２８及び第１の配線２９上に第３の絶縁膜３０を形成する。さらに、リソグラフィ法及びＲＩＥ法により第３の絶縁膜３０を第１の配線２９が露出するように加工し、ビアホールを形成する。その後、このビアホールにAlを埋め込み、ＣＭＰ処理することによってビアプラグ３１を形成する。
次に、第３の絶縁膜３０及びビアプラグ３１上に酸化膜３２を形成する。その後、リソグラフィ法及びＲＩＥ法によって酸化膜３２をビアプラグ３１が露出するように加工し、第２の配線３３を形成するための配線溝を形成する。さらに、この配線溝にAlを埋め込みＣＭＰ処理をすることによって第２の配線３３を形成する。
なお、ダマシンプロセスを用いてCu配線を形成してもよい。この場合はTa、TaNのバリア膜、Cuシード層を形成し、Cuめっきによる埋め込みプロセスにより配線する。
以上の製造工程により、第２の実施形態に係る半導体装置として磁気ランダムアクセスメモリを形成する。
以上のように、本発明の第２の実施形態によれば、本実施形態においては、エッチングマスクにTaC膜等の第１の金属元素及びC元素を含む膜を用いている。これにより、エッチングマスクと貴金属を有する磁気抵抗効果素子、下部電極、又は上部電極との選択比を大きくすることができ、磁気抵抗効果素子等を略垂直にエッチングすることができる。
なお、第１の実施形態に係るエッチング方法は、上述の磁気ランダムアクセスメモリの製造方法に適用する場合に限らず、強誘電体メモリにおける被エッチング膜を有する電極等をエッチングする場合やその他の場合にも適用できる。
なお、上述した第２の実施形態において、第１の磁性層９に磁化記憶層が用いられ、第２の磁性層１３に磁化参照層が用いられるものとして説明したが、第１の磁性層９に磁化参照層が用いられ、第２の磁性層１３に磁化記憶層が用いられてもよい。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１、１５…半導体基板
２…層間絶縁膜
３…被エッチング膜
４…カーバイド層
５…ハードマスク層
６…磁気抵抗効果素子
７…下部電極
８…配向制御膜
９…第１の磁性層
１０…第１の界面磁性層
１１…非磁性層
１２…第２の界面磁性層
１３…第２の磁性層
１４…上部電極
１６…素子分離絶縁膜
１７…ゲート絶縁膜
１８…ゲート電極
１９…窒化膜
２０…スペーサ膜
２１…第１の絶縁膜
２２…第１のコンタクトプラグ
２３…窒化膜
２４…第２のコンタクトプラグ
２５…第２の絶縁膜
２６…第３のコンタクトプラグ
２７…第４のコンタクトプラグ
２８…酸化膜
２９…第１の配線
３０…第３の絶縁膜
３１…ビアプラグ
３２…酸化膜
３３…第２の配線
Ｓ…ソース領域
Ｄ…ドレイン領域
ＷＬ…ワード線

Claims (5)

  1. 半導体基板上に第１の金属元素を含む被エッチング膜を形成する工程と、
    前記被エッチング膜上に第２の金属元素を含有するカーバイド層を形成する工程と、
    前記カーバイド層をエッチングする工程と、
    前記カーバイド層をマスクとして前記被エッチング膜をエッチングする工程と、
    を有するエッチング方法。
  2. 前記第１の金属元素は、Pt、Au、Ag、Ir、Pd、Rh、Ru又はOsから選ばれる元素であり、前記第２の金属元素は、Ti、Ta、W、Mo、Nb又はHfから選ばれる元素であることを特徴とする請求項１に記載のエッチング方法。
  3. 前記被エッチング膜のエッチングは、Cl2ガス及びO2ガスを供給した状態でプラズマエッチングであることを特徴とする請求項１又は請求項２に記載のエッチング方法。
  4. 基板上方に下部電極、磁気抵抗効果素子、及び上部電極から構成され、第１の金属元素を含む積層構造を形成する工程と、
    前記積層構造上に前記第１の金属元素を含有するカーバイド層を形成する工程と、
    前記カーバイド層をエッチングする工程と、
    前記カーバイド層をマスクとして、前記上部電極、前記磁気抵抗効果素子、及び前記下部電極をエッチングする工程と、
    を有する半導体装置の製造方法。
  5. 前記第１の金属元素は、Pt、Au、Ag、Ir、Pd、Rh、Ru又はOsから選ばれる元素であり、前記第２の金属元素は、Ti、Ta、W、Mo、Nb又はHfから選ばれる元素であることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2011272844A 2011-12-13 2011-12-13 エッチング方法及び半導体装置の製造方法 Pending JP2013125801A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011272844A JP2013125801A (ja) 2011-12-13 2011-12-13 エッチング方法及び半導体装置の製造方法
US13/713,388 US20130149795A1 (en) 2011-12-13 2012-12-13 Etching method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011272844A JP2013125801A (ja) 2011-12-13 2011-12-13 エッチング方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013125801A true JP2013125801A (ja) 2013-06-24

Family

ID=48572333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011272844A Pending JP2013125801A (ja) 2011-12-13 2011-12-13 エッチング方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20130149795A1 (ja)
JP (1) JP2013125801A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009462A (zh) * 2019-12-17 2020-04-14 中国科学院微电子研究所 一种钽掩模的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303928A (ja) * 1991-03-30 1992-10-27 Toshiba Corp 薄膜パターン形成方法
JP2002510452A (ja) * 1997-06-30 2002-04-02 サン・マイクロシステムズ・インコーポレーテッド 高性能多層スイッチ要素用探索エンジン・アーキテクチャ
JP2006278456A (ja) * 2005-03-28 2006-10-12 Ulvac Japan Ltd トンネル接合素子のエッチング加工方法
WO2010050337A1 (ja) * 2008-10-31 2010-05-06 日本電気株式会社 エッチング方法及び薄膜デバイス
WO2010090127A1 (ja) * 2009-02-06 2010-08-12 キヤノンアネルバ株式会社 プラズマ処理装置、プラズマ処理方法、および被処理基板を備える素子の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
KR20100090493A (ko) * 2009-02-06 2010-08-16 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8835324B2 (en) * 2011-07-01 2014-09-16 United Microelectronics Corp. Method for forming contact holes
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
US8652969B2 (en) * 2011-10-26 2014-02-18 International Business Machines Corporation High aspect ratio and reduced undercut trench etch process for a semiconductor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303928A (ja) * 1991-03-30 1992-10-27 Toshiba Corp 薄膜パターン形成方法
JP2002510452A (ja) * 1997-06-30 2002-04-02 サン・マイクロシステムズ・インコーポレーテッド 高性能多層スイッチ要素用探索エンジン・アーキテクチャ
JP2006278456A (ja) * 2005-03-28 2006-10-12 Ulvac Japan Ltd トンネル接合素子のエッチング加工方法
WO2010050337A1 (ja) * 2008-10-31 2010-05-06 日本電気株式会社 エッチング方法及び薄膜デバイス
WO2010090127A1 (ja) * 2009-02-06 2010-08-12 キヤノンアネルバ株式会社 プラズマ処理装置、プラズマ処理方法、および被処理基板を備える素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009462A (zh) * 2019-12-17 2020-04-14 中国科学院微电子研究所 一种钽掩模的制备方法
CN111009462B (zh) * 2019-12-17 2022-11-15 中国科学院微电子研究所 一种钽掩模的制备方法

Also Published As

Publication number Publication date
US20130149795A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
JP7133613B2 (ja) 高温熱処理に適した磁気トンネル接合
US9954164B2 (en) Methods for manufacturing magnetic memory devices
JP6763867B2 (ja) パターニングのためのマスクエッチング
US9985075B2 (en) Dummy bottom electrode in interconnect to reduce CMP dishing
US11800822B2 (en) Memory device with composite spacer
CN106159086B (zh) Rram器件
US10020444B2 (en) Magnetic memory device and method of manufacturing the same
US9306156B2 (en) Methods of manufacturing a magnetoresistive random access memory device
US8410529B2 (en) Magnetic random access memory and method of fabricating the same
US7531367B2 (en) Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
JP5567087B2 (ja) 半導体装置の製造方法
US20160072047A1 (en) Semiconductor memory device and manufacturing method thereof
WO2019018069A1 (en) MAGNETIC TUNNEL JUNCTION DEVICE (MTJ) SELF-ALIGNED WITH LAST ENGRAVINGS
US11329216B2 (en) Magnetic tunnel junction devices
US20120217476A1 (en) Semiconductor memory device and method for manufacturing the same
US10003017B2 (en) Etching apparatus and etching method
JP2012160671A (ja) 磁気ランダムアクセスメモリ及びその製造方法
US10516100B2 (en) Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
US9006808B2 (en) Eliminating shorting between ferroelectric capacitors and metal contacts during ferroelectric random access memory fabrication
US20230363285A1 (en) Method for forming a hard mask with a tapered profile
JP2012204431A (ja) 磁気ランダムアクセスメモリ及びその製造方法
US8741161B2 (en) Method of manufacturing semiconductor device
US9257553B2 (en) Vertical transistor and method to form vertical transistor contact node
JP2013125801A (ja) エッチング方法及び半導体装置の製造方法
US10804461B1 (en) Manufacturing method of memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150306