KR100206923B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100206923B1
KR100206923B1 KR1019960029699A KR19960029699A KR100206923B1 KR 100206923 B1 KR100206923 B1 KR 100206923B1 KR 1019960029699 A KR1019960029699 A KR 1019960029699A KR 19960029699 A KR19960029699 A KR 19960029699A KR 100206923 B1 KR100206923 B1 KR 100206923B1
Authority
KR
South Korea
Prior art keywords
film
photoresist film
photoresist
region
buffer
Prior art date
Application number
KR1019960029699A
Other languages
English (en)
Other versions
KR980011828A (ko
Inventor
황이연
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960029699A priority Critical patent/KR100206923B1/ko
Publication of KR980011828A publication Critical patent/KR980011828A/ko
Application granted granted Critical
Publication of KR100206923B1 publication Critical patent/KR100206923B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 이온주입공정에서 필요로 하는 버퍼막을 기존의 산화막 대신에 포토레지스트막으로 형성함으로써, 제조공정을 단순화시킬 뿐만 아니라 열산화에 의한 소자의 동작 특성이 열화되는 문제점을 개선한 반도체소자 제조방법에 관한 것으로, 액티브영역과 필드영역이 정의된 기판 위에 게이트산화막과 게이트전극을 형성한 후, 포토레지스트를 도포하는 제1공정과; 상기 포토레지스트막 위에 이온주입영역이 정의된 포토마스크를 정렬시킨 후, 노광영역의 하단부가 광분해를 일으키지 않도록 그 총 에너지를 적절하게 조절하면서 상기 결과물 위에 빛을 조사하는 제2공정과; 상기 포토레지스트막을 현상한 후, 그 아래에 남아있는 포토레지스트막을 버퍼막으로 하여 이온을 주입하는 제3공정과; 상기 포토레지스트막을 제거한 후 어닐링하는 제4공정으로 이루어지는 진다. 다른 실시예로는 상기 제3공정이 포토레지스트막을 형상한 후, 그 포토레지스트막을 중심으로 하여 상기 결과물의 전면에 반사방지막(ARC)과 같은 유기물막을 형성하는 공정과 그 반사방지막과 그 아래의 잔류 포토레지스트막을 버퍼막으로 하여 이온을 주입하는 공정으로 이루어진다.

Description

반도체소자 제조방법
제1도는 종래 기술에 따른 반도체소자의 제조공정 수순도.
제2도는 본 발명의 제1실시예에 따른 반도체소자의 제조공정 수순도.
제3도는 본 발명의 2실시예에 따른 반도체소자의 제조공정 수순도.
제4도는 조사광의 총 에너지와 그 조사광을 조사(현상 포함)한 후 남게 되는 포토레지스트막의 두께의 관계를 나타낸 그래프.
제5도는 버퍼포토레지스트막의 두께와 그 버퍼포토레지스트막을 이용한 이온주입공정을 포함하여 제조된 트랜지스터의 한계전압의 오차량을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
101, 201 : 기판 102, 202 : 필드산화막
103, 203 : 게이트산화막 104, 204 : 게이트전극
105, 205 : 포토레지스트막 105a, 205a : 버퍼포토레지스트막
106a, 206a : 이온주입 마스크 포토레지스트막
107, 207 : 포토마스크 108, 109, 208, 209 : 소오스/드레인
211 : 반사방지막
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 이온주입공정에서 필요로 하는 버퍼막(Buffer Layer)을 기존의 산화막 대신에 포토레지스트막으로 대체함으로써 제조공정을 단순화한 반도체소자 제조방법에 관한 것이다.
일반적인 반도체소자 제조공정에 있어서, 실리콘기판 등에 도판트(Dopant)를 확산시키는 공정은, 대부분 이온주입(Ion Implantation)공정으로 이루어지는데, 그 이온주입공정은 이온이 주입될 층에 버퍼산화막을 형성한 후 그 버퍼산화막을 통해 이온을 주입하는 방법을 포함하여 이루어져 있다. 이러한 버퍼산화막은 1)주입 이온의 채널링(Channeling)을 완화시키기 위한 목적과 함께 2)실리콘기판 표면의 금속입자의 오염을 예방하기 위한 목적으로 형성된다.
제1도의 (a) 내지 (h)는 종래 기술에 따른 모스형 전계효과 트랜지스터(MOS FET)의 제조공정을 단면도로 도시한 공정수순도로서, 이를 참조하여 종래 기술을 상세히 설명하면 다음과 같다.
먼저 제1(a)도에 도시된 바와 같은 실리콘기판(11) 위에 필드산화막(12)을 형성하여 필드영역과 액티브영역을 정의한 후, 제1(b)도에 도시된 바와 같이 기판(11)의 액티브영역 위에 게이트산화막(13)과 게이트전극(14)를 형성하고, 제1(c)도에 도시된 바와 같이 액티브영역 위에 버퍼산화막(Buffer Oxide)(15)을 100-300[Å] 정도 형성한다. 이때 상기 버퍼산화막(15)은 열산화막 또는 HLD산화막으로 형성한다.
이후 제1(d)도에 도시된 바와 같이 상기 결과를 위에 포토레지스트(16)를 도포한 후, 제1(e)도에 도시된 바와 같이 포토마스트(17)를 상기 포토레지스트막(16) 위에 정렬(Alignment)시킨 후, 그 위로 빛을 조사하여 상기 포토레지스트막(16)에 포토마스크패턴(17)을 전사하고, 제1(f)도에 도시된 바와 같이 상기 포토레지스트막(17)을 현상하여 빛에 노출된 영역을 제거함으로써 이온주입영역의 버퍼산화막(15)을 노출시킨다.
이어서 제1(g)도에 도시된 바와 같이 상기 공정을 통해 남아 있는 포토레지스트막(16a)은 이온주입 마스크하고, 그 포토레지스트패턴(16a)에 의하여 노출된 산화막(15)은 버퍼막으로 하는 이온주입공정을 통해 기판(11)에 도판트를 주입한 후, 제1(h)도에 도시된 바와 같이 상기 포토레지스트패턴(16a)을 제거한다. 이후 어닐(Anneal)을 위한 열처리를 실시하여, 상기 이온주입공정에 의하여 형성된 소오스/드레인영역(18,19)을 활성화시킨다.
그러나 상기와 같은 종래 기술은 제조공정이 복잡할 뿐만 아니라, 버퍼산화막을 열산화막으로 형성하게 되면 소자의 동작 특성에 나쁜 영향을 미치게 되는 단점이 있었다.
이에 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 이온주입공정에서 필요로 하는 버퍼막을 기존의 산화막 대신에 포토레지스트막으로 형성함으로써, 제조공정을 단순화시킬 뿐만 아니라 열산화에 의한 소자의 동작 특성이 열화되는 문제점을 개선한 반도체소자 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조 방법의 1실시예는 액티브영역과 필드영역이 정의된 기판 위에 게이트산화막과 게이트전극을 형성한 후, 포토레지스트를 도포하는 제1공정과; 상기 포토레지스트막 위에 이온 주입영역이 정의된 포토마스크를 정렬시킨 후, 노광영역의 하단부가 광분해를 일으키지 않도록 그 총 에너지를 적절하게 조절하면서 상기 결과물 위에 빛을 조사하는 제2공정과; 상기 포토레지스트막을 현상한 후, 그 아래에 남아있는 포토레지스트막을 버퍼막으로 하여 이온을 주입하는 제3공정과; 상기 포토레지스트막을 제거한 후 어닐링하는 제4공정으로 이루어지는 것을 특징으로 한다.
그리고 상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조방법의 2실시예는 액티브영역과 필드영역이 정의된 기판 위에 게이트산화막과 게이트전극을 형성한 후, 포토레지스트를 도포하는 제1공정과; 상기 포토레지스트막 위에 이온주입영역이 정의된 포토마스크를 정렬시킨 후, 노광영역의 하단부가 광분해를 일으키지 않도록 그 총 에너지를 적절하게 조절하면서 상기 결과물 위에 빛을 조사하는 제2공정과; 상기 포토레지스트막를 현상한 후, 그 결과물의 전면에 유기물막을 형성하는 제3공정과; 그 유기물막과 그 아래의 포토레지스트막을 버퍼막으로 하여 이온을 주입하는 제4공정과; 상기 포토레지스트막을 제거한 후 어닐링하는 제4공정으로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 1실시예와 2실시예를 상세히 설명하면 다음과 같다.
제2도의 (a) 내지 (g)는 본 발명에 따른 반도체소자 제조방법의 1실시예를 도시한 공정수순도로서, 제2(a)도에 도시된 바와 같이 기판(101) 위에 필드산화막(102)을 형성하여 액티브영역과 필드영역을 정의한 후, 제2(b)도에 도시된 바와 같이 액티브영역의 기판(101) 위에 게이트산화막(103)과 게이트전극(104)을 형성하고, 제2(c)도에 도시된 바와 같이 상기 결과물 위에 포토레지스트(105)를 도포한다. 이때 상기 포토레지스트(105)는 노광영역의 고분자가 광분해되는 포지티브(Positive)형 포토레지스트가 사용된다.
이후 제2(d)도에 도시된 바와 같이 이온주입영역이 정의된 포토마스크(107)를 상기 포토레지스트막(105) 위에 정렬(Alignment)시킨 후, 그 위로 빛을 조사하여 상기 포토레지스트막(105)에 포토마스크패턴(107)을 전사하는데, 이때 상기 조사광의 총 에너지(조사광의 세기와 조사시간의 곱)는 적절한 크기로 조절되어, 그 조사광이 포토레지스트막(105)의 하단부를 광분해하지 않도록 한다.
이어서 제2(e)도에 도시된 바와 같이 상기 포토레지스트막(105)을 현상하여 상기 노광공정에 의하여 광분해된 영역을 제거한다. 따라서 상기 노광공정에 의하여 광분해되지 않은 비노광영역(106a)과 노광영역 하단부(105a)는 제거되지 않고 남아있게 된다. 이때 이온주입영역에 남게되는 상기 노광영역의 포토레지스트막(105a)의 두께는 노광공정에서 그 크기가 조절되는 조사광의 총 에너지에 따라 결정된다.
그리고 제2(f)도에 도시된 바와 같이 노광 및 현상공정을 거친 후에도 남게 되는 상기 이온주입영역의 포토레지스트막(105a)을 버퍼막으로 하는 이온주입공정을 실시한 후, 제2(g)도에 도시된 바와 같이 상기 포토레지스트막(105a,106a) 제거한 후, 어닐공정을 실시하여 소오스/드레인영역(108,109)을 활성화시킨다. 이때 상기 이온주입공정은 상기 포토마스크(107)에 의하여 비노출된 영역의 포토레지스트막(106a)을 이온주입마스크로 하여 수행된다.
한편, 제4도는 상기 제2도의 노광 및 현상공정에 대한 실험 데이타로서, 조사광의 총 에너지(조사광의 세기와 조사시간의 곱)에 따라 그 조사광을 조사(현상 포함)한 후에 남게 되는 포토레지스트막의 두께가 서로 다름을 보여주기 위한 그래프이다. 이때 상기 그래프의 X-축은 소정의 일정한 시간 동안 조사되는 조사광의 세기(Exposure Energy; E/E)(J/M2: Joule/Meter2)를 나타낸 것으로, 그 조사광의 세기와 그 세기를 일정하게 유지하면서 조사한 일정한 시간을 곱하면 조사광의 총 에너지가 된다. 그리고 그래프의 Y-축은 10,700[Å]으로 도포된 포토레지스트막에 상기 조사광을 조사(현상포함)한 후 남게 되는 잔류 포토레지스트막의 두께(Tpr)(Å)를 나타낸 것으로, 조사광의 세기를 각각 500[J/M2], 600[J/M2], 720[J/M2]으로 하여 소정의 일정한 시간 동안 조사하면, 현상한 후에 남게 되는 잔류 포토레지스트막이 각각 5,800[Å], 3,300[Å], 3,300[Å]이 됨을 보여주고 있다. 이상에서 설명한 바와 같이, 조사광의 총 에너지와 잔류 포토레지스트막의 두께가 대략적인 반비례 관계에 있음을 알 수 있다.
그리고 제5도는 정상적인 트랜지스터의 한계전압(Threshold Voltage; VTh)에 대한 상기 제2도의 본 발명에 따라 제조된 트랜지스터의 한계전압의 오차량을 나타낸 그래프로서, 특히 버퍼포토레지스트막의 두께(Å)에 따른 트랜지스터의 한계전압 오차량(△VTh)을 실험값(사각형 점선)과 그 실험값을 바탕으로 추론한 추론값(실선)으로 도시한 그래프이다. 이에 도시된 바와 같이 버퍼포토레지스트막을 200[Å]으로 하여 제조한 트랜지스터의 한계전압은 정상적인 트랜지스터의 한계전압과 같고(△VTh=0), 버퍼포토레지스트막을 각각 700[Å], 1,200[Å]으로 하여 제조한 트랜지스터의 한계전압은 정상적인 트랜지스터의 한계전압과 각각 0.06[V], 0.07[V]의 오차를 발생하여 대략적인 비례관계를 나타내지만, 그와 같은 오차량을 무시할 수 있는 수치가 되므로 본 발명에 따라 제조된 트랜지스터의 동작특성에는 아무런 영향도 미치지 않음을 알 수 있다.
그리고 제3도의 (a) 내지 (h)는 본 발명에 따른 반도체소자 제조방법의 2실시예를 도시한 공정수순도로서, 제3(a)도에 도시된 바와 같이 기판(201) 위에 필드산화막(202)을 형성하여 액티브영역과 필드영역을 정의한 후, 제3(b)도에 도시된 바와 같이 액티브영역의 기판(201) 위에 게이트산화막(203)과 게이트전극(204)을 형성하고, 제3(c)도에 도시된 바와 같이 상기 결과물 위에 포토레지스트(205)를 도포한다. 이때 상기 포토레지스트막(205)은 노광된 영역의 고분자가 광분해되는 포지티브(Positive)형 포토레지스트가 사용된다.
이후 제3(d)도에 도시된 바와 같이 이온주입영역이 정의된 포토마스크(207)를 상기 포토레지스트막(205) 위에 정렬(Alignment)시킨 후, 그 위로 빛을 조사하여 상기 포토레지스트막(205)에 포토마스크패턴(207)을 전사하는데, 이때 상기 조사광의 총 에너지(조사광의 강도와 노출시간의 곱)는 적절한 크기로 조절되어, 그 조사광이 포토레지스트막(205)의 하단부를 광분해하지 않도록 한다.
이어서 제3(e)도에 도시된 바와 같이 상기 포토레지스트막(205)을 현상하여 상기 노광공정에 의하여 광분해된 영역을 제거한다. 따라서 상기 노광공정에 의하여 광분해되지 않은 비노광영역(206a)과 노광영역의 하단부(205a)는 제거되지 않고 남아있게 된다. 이때 이온주입영역에 남게되는 상기 노광영역의 포토레지스트막(205a)의 두께는 노광공정에서 그 크기가 조절된 조사광의 총 에너지에 따라 결정된다.
그리고 제3(f)도에 도시된 바와 같이 노광 및 현상공정을 거친 후에도 남게 되는 상기 포토레지스트막(205a)을 중심으로, 상기 결과물의 전면에 반사방지막(ARC; Anti Reflective Coating)(211)과 같은 유기물막을 형성하고, 제3(g)도에 도시된 바와 같이 상기 반사방지막(211)과 그 아래의 잔류 포토레지스트막(205a)을 버퍼막으로 하는 이온주입공정을 실시하며, 제3(h)도에 도시된 바와 같이 상기 반사방지막(211)과 포토레지스트막(205a,206a)을 한꺼번에 제거한 후, 열을 가하여 어닐링함으로써 소오스/드레인영역(208,209)을 활성화시킨다. 이때 상기 반사방지막(211)과 같은 유기물막은 균일한 두께의 버퍼막을 형성하기 위한 목적으로 형성된 제2버퍼막이다. 그리고 상기 이온주입공정은 상기 포토마스크(207)에 의하여 비노출된 영역의 포토레지스트막(206a)을 이온주입 마스크로 하여 수행된다.
이상에서 설명한 바와 같이 노광량을 조절하여 포토레지스트막의 두께를 조절할 수 있다는 사실을 바탕으로, 그 잔류 포토레지스트막을 버퍼막으로 하여 이온을 주입하는 본 발명에 따른 반도체소자 제조방법은 그 제조공정이 기존의 방법보다 단순하게 되는 효과가 있다. 그 뿐만 아니라 2실시예에서 상술한 바와 같이 반사방지막과 같은 유기물막을 상기 잔류 포토레지스트막 위에 형성함으로써, 버퍼막이 균일하게 되어 정확한 이온주입영역의 프로파일을 얻을 수 있는 효과가 있다.

Claims (8)

  1. 액티브영역과 필드영역이 정의된 기판 위에 게이트산화막과 게이트전극을 형성한 후, 포토레지스트를 도포하는 제1공정과; 상기 포토레지스트막 위에 이온주입영역이 정의된 포토마스크를 정렬시킨 후, 노광영역의 하단부가 광분해를 일으키지 않도록 그 총 에너지를 적절하게 조절하면서 상기 결과물 위에 빛을 조사하는 제2공정과; 상기 포토레지스트막을 현상한 후, 그 아래에 남아있는 포토레지스트막을 버퍼막으로 하여 이온을 주입하는 제3공정과; 상기 포토레지스트막을 제거한 후 어닐링하는 제4공정으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제1항에 있어서, 조사광이 조사되지 않은 영역의 포토레지스트막은 이온주입 마스크로 작용하고, 노광 및 현상공정에 의하여 상층부가 제거된 포토레지스트막은 버퍼막으로 작용하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항에 있어서, 상기 포토레지스트는 노광된 영역의 고분자가 광분해되는 포지티브(Positive)형 포토레지스트로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제1항에 있어서, 상기 노광공정은 조사광의 세기와 노출시간이 적절하게 조절됨으로써, 그 조사광이 포토레지스트막의 하단부를 광분해하지 않도록 하는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제1항 또는 제4항에 있어서, 상기 조사광의 세기는 500[J/M2] 내지 720[J/M2]으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제1항에 있어서, 상기 버퍼포토레지스트막의 두께는 100[Å] 내지 5,000[Å]으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  7. 액티브영역과 필드영역이 정의된 기판 위에 게이트산화막과 게이트전극을 형성한 후, 포토레지스트를 도포하는 제1공정과; 상기 포토레지스트막 위에 이온주입영역이 정의된 포토마스크를 정렬시킨 후, 노광영역의 하단부가 광분해를 일으키지 않도록 그 총 에너지를 적절하게 조절하면서 상기 결과물 위에 빛을 조사하는 제2공정과; 상기 포토레지스트막를 현상한 후, 그 결과물의 전면에 유기물막을 형성하는 제3공정과; 그 유기물막과 그 아래의 포토레지스트막을 버퍼막으로 하여 이온을 주입하는 제4공정과; 상기 포토레지스트막을 제거한 후 어닐링하는 제4공정으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  8. 제7항에 있어서, 상기 유기물막은 반사방지막(ARC)으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
KR1019960029699A 1996-07-23 1996-07-23 반도체소자 제조방법 KR100206923B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029699A KR100206923B1 (ko) 1996-07-23 1996-07-23 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029699A KR100206923B1 (ko) 1996-07-23 1996-07-23 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR980011828A KR980011828A (ko) 1998-04-30
KR100206923B1 true KR100206923B1 (ko) 1999-07-01

Family

ID=19467097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029699A KR100206923B1 (ko) 1996-07-23 1996-07-23 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100206923B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720404B1 (ko) * 2001-12-26 2007-05-22 매그나칩 반도체 유한회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR980011828A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US5943550A (en) Method of processing a semiconductor wafer for controlling drive current
US6225174B1 (en) Method for forming a spacer using photosensitive material
JPH09283621A (ja) 半導体装置のｔ型ゲート電極形成方法およびその構造
KR100647884B1 (ko) 할로 이온주입법을 이용한 반도체 디바이스 제조 방법
KR970018223A (ko) 반도체 집적 회로의 제조 방법
KR100206923B1 (ko) 반도체소자 제조방법
US20090123878A1 (en) Patterning method
US20040033670A1 (en) Methods of code programming a mask ROM
JP3694504B2 (ja) ゲート電極の形成方法およびそれを用いた半導体装置の製造方法
JP2867975B2 (ja) レジストパターンの形成方法
JP2001265011A (ja) 半導体装置の製造方法
US20040166448A1 (en) Method for shrinking the image of photoresist
JPH0832071A (ja) 半導体装置の製造方法
KR960000228B1 (ko) 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정
KR950014944B1 (ko) 감광막패턴 형성방법
KR0129124B1 (ko) 감광막 표면처리방법
JPH07201722A (ja) レジストパターン形成方法
JPH0231857B2 (ko)
KR19990004619A (ko) 반도체 소자의 트랜지스터 제조방법
JPH04237119A (ja) 半導体装置の製造方法
KR100422958B1 (ko) 아르곤이온주입처리를통한미세패턴형성방법
JP2000269160A (ja) 半導体装置の製造方法
JPS62194676A (ja) Ｍｏｓ型半導体装置の製造方法
JPS6213026A (ja) 半導体装置の製造方法
JP2000182940A (ja) レジストパターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee