KR20120046311A - 기판의 패터닝 방법 및 시스템 - Google Patents
기판의 패터닝 방법 및 시스템 Download PDFInfo
- Publication number
- KR20120046311A KR20120046311A KR1020127007102A KR20127007102A KR20120046311A KR 20120046311 A KR20120046311 A KR 20120046311A KR 1020127007102 A KR1020127007102 A KR 1020127007102A KR 20127007102 A KR20127007102 A KR 20127007102A KR 20120046311 A KR20120046311 A KR 20120046311A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- resist
- particles
- array
- resist properties
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000000059 patterning Methods 0.000 title claims abstract description 47
- 239000002245 particle Substances 0.000 claims abstract description 148
- 230000008569 process Effects 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 230000004907 flux Effects 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052743 krypton Inorganic materials 0.000 claims description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 3
- 230000007935 neutral effect Effects 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052704 radon Inorganic materials 0.000 claims description 3
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 238000007654 immersion Methods 0.000 claims description 2
- 229910052744 lithium Inorganic materials 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000009467 reduction Effects 0.000 claims description 2
- 239000003575 carbonaceous material Substances 0.000 claims 2
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 62
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 229910003481 amorphous carbon Inorganic materials 0.000 description 19
- 238000000151 deposition Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 230000008021 deposition Effects 0.000 description 9
- 238000009966 trimming Methods 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 230000008570 general process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000002144 chemical decomposition reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
- G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
기판을 패터닝하는 방법은 인접하는 레지스트 특성물들 사이에 제1 피치 및 제1 갭 폭으로 한정된 레지스트 특성물들의 어레이를 제공하는 단계를 포함한다. 상기 레지스트 특성물들의 어레이에 입자를 도입하여 상기 레지스트 특성물들의 어레이가 경화된다. 입자들의 도입은 레지스트 특성물들의 임계 치수를 감소시킬 수 있다. 상기 레지스트 특성물들의 상기 측부들상에 측벽들을 제공한다. 측벽들을 형성한 후, 경화된 레지스트 특성물들이 제거되고, 기판 상에 위치하는 분리된 측벽들의 어레이가 남는다. 측벽 어레이는 측벽 아래에 위치하는 기판층들에서 특성물들을 이중 패터닝하는 마스크를 제공하고, 기판 중에 형성되는 특정물들의 어레이는 제1 피치의 절반에 해당하는 제2 피치를 가진다.
Description
본 발명의 실시예는 장치 제조 분야에 관한 것이다. 보다 구체적으로는, 본 발명은 장치를 제조하기 위해 기판을 패터닝하는 방법, 시스템 및 구조에 관한 것이다.
전자 장치를 형성할 때에 패터닝 공정들이 널리 사용되고 있다. 알려진 바와 같이, 여러 가지 종류의 패터닝 공정들이 존재하고 있다. 공정의 한 가지 예는 사진 식각(photolithography) 공정이고, 이는 광학 마스크로부터 소기의 해상도의 패턴이 기판 상에 증착된 감광층에 광학적으로 전사되고, 결국은 기판에 전사되는 기술이다. 한 가지 예에서는, 패터닝은 기판 상에 전계 효과 트랜지스터의 게이트를 형성하는 데 사용되어 왔다.
전자 장치들이 계속적으로 소형화되면서, 보다 미세한 해상도를 얻을 수 있는 패터닝 공정에 필요성이 증가되었다. 그렇지만, 마스크를 소기 해상도로 형성하는 데의 한계성과 패터닝 공정에 사용되는 광선의 특성(예를 들면, 파장)과의 상용성의 한계성 때문에 소기의 해상도를 갖는 패턴을 성취하는 것은 곤란하였다. 이러한 어려움을 극복하기 위하여, 여러 가지 기술들이 제안되었다. 이와 같이 제안된 기술 중의 하나는 마스크를 사용하지 않고 포토레지스트 상에 직접 패턴을 전자 빔을 사용하여 전사하는 것이다. 이러한 방법은 미세한 해상도로 패턴을 형성할 수 있지만, 매우 시간이 걸리고 비싸다는 것이다. 다른 기술로서는 소정의 패턴 해상도를 갖는 마스크를 형성하고 또는 마스크로부터 패턴을 포토레지스트 층으로 전사하기 위하여 소프트 X-레이나 극(extreme) 자외선을 사용하는 방법으로, 이들은 현재 사용되는 자외선 파장보다는 짧은 파장을 갖는 광선의 예이다. 그렇지만, 소프트 x-레이 또는 극 자외선은 거울 및/또는 광학 렌즈를 사용하여 조절하기가 곤란하다. 또한, 기판을 패터닝하기 위하여 소프트 x-레이 또는 극 자외선을 사용하는 것은 바람직하지 않은 광학적 효과(예를 들면, 자체 간섭)가 있을 수 있고, 포토레지스트 층의 패턴의 선명도에 영향을 줄 수 있어서 패터닝된 기판의 해상도에 역효과를 줄 수 있다.
향상된 패터닝 공정의 요구에 맞게 제안된 다른 기술로서는 자기 정렬된 이중 패터닝 식각(self-aligned double patterning lithographic; SADPL) 기술을 들 수 있다. 도 1a 내지 도 1k를 참조하면, 기판(101) 상에 트랜지스터의 게이트를 형성하기 위한 종래의 자기 정렬된 이중 패터닝 식각(SADPL) 공정이 도시되어 있다. 도 1a 내지 도 1k는 각기 자기 정렬된 이중 패터닝을 위하여 설계된 패터닝층의 공지된 적층을 갖는 도식적인 단면도이다. 도 1a에 나타낸 바와 같이, 기판(101)은 웨이퍼(102), 산화막(104) 및 폴리실리콘 또는 금속막(106)을 포함할 수 있다.
기판(101) 상에 하드 마스크 필름(108)의 층이 증착될 수 있다. 하드 마스크 필름(101)의 상에, 제1 비정질 탄소막(amorphous carbon layer; ACL)(110)이 증착될 수 있다. 다음에, 제1 실리콘 산질화물(SiON)막(112)이 증착될 수 있다. 제1 실리콘 산질화물막(112) 상에 제2 비정질 탄소막(ACL)(114)이 증착될 수 있다. 제2 비정질 탄소막(114) 상에 제2 실리콘 산질화물(SiON)막(116)이 증착될 수 있다. 다음에, 포토레지스트 막(118)의 층이 증착될 수 있다. 포토레지스트 막(118)을 증착한 후, 1차 식각 공정을 수행하여 포토레지스트 막(118)을 패터닝할 수 있다. 도 1a에 도시한 바와 같이, 1차 식각 공정을 수행함으로써 제1 폭(120a)을 갖는 갭(gap)에 의해 서로 분리되어 있는 아일랜드(island) 어레이로 구성된 패터닝된 포토레지스트 구조물을 수득한다. 아일랜드(118)는 평면상에서 길이 방향으로 늘어진 "선들", 사각형들, 정사각형 또는 다른 형상들을 포함할 수 있는 패터닝된 레지스트 특징의 이상화된 단면들을 나타낸다. 또한, 아일랜드(118)는 도 1a에서 설명된 것들과 유사하게 배열된 아일랜드를 갖는 어레이로 배열되는 것이 일반적이다.
도 1b를 참조하면, 패터닝된 포토레지스트 아일랜드는 에치 트림 공정(etch trim process)을 통하여 다듬어질 수 있다. 그 결과, 갭의 폭은 제2 갭(120b)으로 확장될 수 있고, 패터닝된 포토레지스트 아일랜드의 특정 크기는 원하는 특정 크기로 조정될 수 있다. 도 1c를 참조하면, 다음에 제2 실리콘 산질화물막(116)을 식각하여 패터닝된 포토레지스트 아일랜드(118)의 패턴을 제2 실리콘 산질화물막(116)에 전사할 수 있다. 다음에, 도 1c에 나타낸 바와 같이, 패터닝된 포토레지스트 아일랜드(118)을 제2 실리콘 산질화물막(116)으로부터 제거할 수 있다.
제2 실리콘 산질화물막(116)으로부터 패터닝된 포토레지스트 아일랜드(118)를 제거한 후, 제2 실리콘 산질화물막(114)을 식각하고, 제2 실리콘 산질화물막(116)의 패턴은 제2 비정질 탄소막(114)에 전사될 수 있다(도 1e). 도 1f를 참조하면, 제2 실리콘 산질화물막(116)을 제거할 수 있다. 패터닝된 제2 비정질 탄소막(114)으로부터 제2 실리콘산 질화물막(116)을 제거한 후, 패터닝된 제2 비정질 탄소막(114) 및 제1 실리콘 산질화물막(112)상에 스페이서막(122)의 층이 증착될 수 있다(도 1g). 스페이서막(122)의 층에 블랑켓 에치백(blanket etchback) 공정을 수행하여, 패터닝된 제2 비정질탄소막(114)의 측벽을 따라서 위치한 스페이서(122)를 형성할 수 있다(도 1h).
다음에, 패터닝된 제2 비정질 탄소막(114)을 제거하고(도 1i), 제1 실리콘 산질화물막(112) 및 제1 비정질 탄소막(110)을 식각하여(도 1j), 제3 폭(120c)을 갖는 갭으로 서로 분리되어 있는 칼럼을 형성할 수 있다. 다음에, 기판(101)의 하드 마스크층(108) 및 폴리 또는 금속 게이트층(106)을 식각하여 도 1j에 도시한 칼럼의 패턴을 전사할 수 있다. 계속하여, 하드 마스크층(108)을 폴리 또는 금속 게이트층(106)으로부터 제거하여, 도 1k에 도시한 바와 같이, 소정의 특정 크기를 갖는 폴리 또는 금속 게이트층(106)을 갖는 패터닝된 기판(101)을 형성할 수 있다.
종래의 자기 정렬된 이중 패터닝 식각(SADPL) 방법은, 적당하기는 하지만 여러 가지 단점이 있다. 예를 들면, 패터닝된 포토레지스트(118)를 트리밍하기 위해 종래의 자기 정렬된 이중 패터닝 식각(SADPL) 공정에서 사용되는 에칭 트림 공정은 정확하지 않고 조절하기가 곤란할 수 있다. 또한, 종래의 자기 정렬된 이중 패터닝 식각(SADPL) 공정은 비정질 탄소막 및 실리콘 산질화물막을 다층으로 증착하기 위한 다중 증착 단계와 상기 막들을 에칭하기 위한 다중 에칭 단계가 필요하다. 따라서, 이와 같은 기술은 비싸고 효과적이지 못하다. 이러한 비효율적인 공정은 장치 제조자 그리고 최종적으로는 소비자에게 재정적인 부담이 지나치게 된다. 이에 따라, 기판을 패터닝할 수 있는 새로운 기술이 요구된다.
따라서 본 발명의 목적은 기판을 패터닝할 수 있는 새로운 기술을 제공하는 것이다.
본 발명의 실시예는 기판을 패터닝하기 위한 방법 및 구조물에 관한 것이다. 일 실시예에 있어서, 기판을 패터닝하기 위한 방법은 제1 피치 및 제1 갭 폭으로 한정된 레지스트 특성물들의 어레이를 포함하는 기판을 제공하는 단계를 포함한다. 상기 레지스트 특성물들의 어레이에 입자를 도입하여 상기 레지스트 특성물들의 어레이가 경화된다. 상기 입자들은 에너지성 하전된 또는 중성 종류일 수 있고, 원자 또는 분자 또는 아원자 종류일 수 있다. 상기 경화된 레지스트 특성물들의 측부들상에 측벽들이 제공되고, 이어서 경화된 레지스트 특성물들이 제거되며, 기판 상에 위치하는 격리된 측벽들의 어레이가 남는다. 측벽들의 어레이는 기판에서 특성물들의 어레이를 형성하는 데 사용되어 기판 어레이는 레지스트 특성물들의 어레이의 피치의 절반인 피치를 갖게 된다. 본 발명의 실시예에 있어서, 레지스트 특성물들의 임계 치수는 또는 입자 도스량, 입자 에너지, 기판 기울기 및 기판 비틀림을 조절하여 조정될 수 있다.
도 1a는 자기 정렬 이중 패터닝으로 설계된 층들을 패터닝하는 공지된 적층물(stack)을 갖는 기판의 도식적인 단면도이다.
도 1b는 레지스트 트리밍 후의 도 1a의 기판의 도식적인 단면도이다.
도 1c는 상부 실리콘 산질화물(SiON)막을 패터닝한 후의 도 1a의 기판의 도식적인 단면도이다.
도 1d는 포토레지스트를 제거한 후의 도 1c의 기판의 도식적인 단면도이다.
도 1e는 상부 비정질 탄소막(ACL)을 패터닝한 후의 도 1d의 기판의 도식적인 단면도이다.
도 1f는 상부 실리콘 산질화막을 제거한 후의 도 1e의 기판의 도식적인 단면도이다.
도 1g는 측벽 형성층을 증착한 후의 도 1f의 기판의 도식적인 단면도이다.
도 1h는 측벽을 형성한 후의 도 1g의 기판의 도식적인 단면도이다.
도 1i는 상부 비정질 탄소막 패터닝 부위를 제거한 후의 도 1h의 기판의 도식적인 단면도이다.
도 1j는 측벽 아래에 위치하는 제2 실리콘 산질화물막 및 비정질 탄소막을 패터닝한 후의 도 1h의 기판의 도식적인 단면도이다.
도 1k는 하드 마스크층 및 하부 기판층을 패터닝하고, 패터닝된 제2 실리콘 산질화물막, 제2 비정질 탄소막 및 하드 마스크층을 제거한 후의 도 1j의 기판의 도식적인 단면도이다.
도 2a는 본 발명의 실시예에 따른 상부, 패터닝된 포토레지스트층을 포함하는 층들을 패터닝하는 적층물을 구비하는 기판의 도식적인 단면도이다.
도 2h는 본 발명의 실시예에 따른 상부, 패터닝된 포토레지스트, 하부 반사 방지 코팅을 포함하는 층들을 패터닝하는 적층물을 구비하는 기판의 도식적인 단면도이다.
도 2b는 본 발명의 실시예에 따른 입자 충돌 시에 도 2a의 기판의 도식적인 단면도이다.
도 2c는 본 발명의 실시예에 따른 측벽-형성층을 증착한 후의 도 2b의 기판의 도식적인 단면도이다.
도 2d는 본 발명의 실시예에 따른 측벽 형성 후의 도 2c의 기판의 도식적인 단면도이다.
도 2e는 본 발명의 실시예에 따른 패터닝된 포토레지스트를 제거한 후의 도 2d의 기판의 도식적인 단면도이다.
도 2f는 본 발명의 실시예에 따른 측벽 아래에 있는 실리콘 산질화물막 및 비정질 탄소막을 패터닝한 후의 도 2e의 기판의 도식적인 단면도이다.
도 2g는 본 개시의 실시예에 따른 하드 마스크막 및 하부 기판층을 패터닝하고, 패터닝된 실리콘 산질화물막, 비정질 탄소막 및 하드 마스크막을 제거한 후의 도 2f의 기판의 도식적인 단면도이다.
도 3a는 본 발명의 실시예에 따른 도 2b에 도시한 일반적인 공정을 사용하여 형성된 일 예로서 예시된 레지스트 아일랜드 구조물을 나타내는 기판의 도식적인 단면도이다.
도 3b는 본 발명의 실시예에 따른 도 2b에 도시한 일반적인 공정을 사용하여 형성된 다른 예로서 예시된 레지스트 아일랜드 구조물을 나타내는 기판의 도식적인 단면도이다.
도 1b는 레지스트 트리밍 후의 도 1a의 기판의 도식적인 단면도이다.
도 1c는 상부 실리콘 산질화물(SiON)막을 패터닝한 후의 도 1a의 기판의 도식적인 단면도이다.
도 1d는 포토레지스트를 제거한 후의 도 1c의 기판의 도식적인 단면도이다.
도 1e는 상부 비정질 탄소막(ACL)을 패터닝한 후의 도 1d의 기판의 도식적인 단면도이다.
도 1f는 상부 실리콘 산질화막을 제거한 후의 도 1e의 기판의 도식적인 단면도이다.
도 1g는 측벽 형성층을 증착한 후의 도 1f의 기판의 도식적인 단면도이다.
도 1h는 측벽을 형성한 후의 도 1g의 기판의 도식적인 단면도이다.
도 1i는 상부 비정질 탄소막 패터닝 부위를 제거한 후의 도 1h의 기판의 도식적인 단면도이다.
도 1j는 측벽 아래에 위치하는 제2 실리콘 산질화물막 및 비정질 탄소막을 패터닝한 후의 도 1h의 기판의 도식적인 단면도이다.
도 1k는 하드 마스크층 및 하부 기판층을 패터닝하고, 패터닝된 제2 실리콘 산질화물막, 제2 비정질 탄소막 및 하드 마스크층을 제거한 후의 도 1j의 기판의 도식적인 단면도이다.
도 2a는 본 발명의 실시예에 따른 상부, 패터닝된 포토레지스트층을 포함하는 층들을 패터닝하는 적층물을 구비하는 기판의 도식적인 단면도이다.
도 2h는 본 발명의 실시예에 따른 상부, 패터닝된 포토레지스트, 하부 반사 방지 코팅을 포함하는 층들을 패터닝하는 적층물을 구비하는 기판의 도식적인 단면도이다.
도 2b는 본 발명의 실시예에 따른 입자 충돌 시에 도 2a의 기판의 도식적인 단면도이다.
도 2c는 본 발명의 실시예에 따른 측벽-형성층을 증착한 후의 도 2b의 기판의 도식적인 단면도이다.
도 2d는 본 발명의 실시예에 따른 측벽 형성 후의 도 2c의 기판의 도식적인 단면도이다.
도 2e는 본 발명의 실시예에 따른 패터닝된 포토레지스트를 제거한 후의 도 2d의 기판의 도식적인 단면도이다.
도 2f는 본 발명의 실시예에 따른 측벽 아래에 있는 실리콘 산질화물막 및 비정질 탄소막을 패터닝한 후의 도 2e의 기판의 도식적인 단면도이다.
도 2g는 본 개시의 실시예에 따른 하드 마스크막 및 하부 기판층을 패터닝하고, 패터닝된 실리콘 산질화물막, 비정질 탄소막 및 하드 마스크막을 제거한 후의 도 2f의 기판의 도식적인 단면도이다.
도 3a는 본 발명의 실시예에 따른 도 2b에 도시한 일반적인 공정을 사용하여 형성된 일 예로서 예시된 레지스트 아일랜드 구조물을 나타내는 기판의 도식적인 단면도이다.
도 3b는 본 발명의 실시예에 따른 도 2b에 도시한 일반적인 공정을 사용하여 형성된 다른 예로서 예시된 레지스트 아일랜드 구조물을 나타내는 기판의 도식적인 단면도이다.
이하, 바람직한 실시예들이 도시된 첨부된 도면들을 참조하여 보다 구체적으로 본 발명의 내용을 설명한다. 그렇지만, 이러한 개시는 많은 상이한 형태로 변형될 수 있고, 여기서 기재한 실시예들에 제한되는 것으로 해석되는 것은 아니다. 오히려, 이들 실시예들을 제공하여 이러한 개시가 완전하고 완성될 것이고 본 발명의 범위를 해당 기술 분야에서 통상의 지식을 가진 자게 전달될 수 있을 것이다. 전체 도면들에 있어서, 동일한 참조 부호들은 동일한 부재들을 나타낸다.
상기에서 언급한 바와 같은 방법에 관련된 단점들을 해결하기 위하여, 기판을 패터닝하기 위한 새롭고 창의적인 방법이 제시되어 있다. 명확성과 단순성을 목적으로, 본 발명은 트랜지스터를 형성하기 위하여 기판을 패터닝하는 기술에 집중된다.
구체적으로는, 본 발명의 개시 내용은 트랜지스터의 게이트를 형성하기 위한 자기 정렬된 이중 패터닝 식각(SADPL) 공정을 포함하는 기술에 집중되어 있다. 그렇지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 여기에 개시된 기술이 자기 정렬된 이중 패터닝 식각(SADPL) 공정에 한정된 것은 아니라는 것을 인식할 것이다. 대신에, 본 발명의 개시 내용은 다른 유형의 패터닝 공정에 동등하게 적용 가능하다.
구체적으로는, 경화되고 임으로 다듬어진(trimmed) 포토레지스트 특성물을 사용하여 기판을 자기 정렬 이중 패터닝하는 신규한 방법, 시스템 및 구조물들이 여기에 개시되어 있다. 그렇지만, 본 발명은 경화되고 그리고/또는 트리밍된 포토 레지스트를 사용할 수 있는 다른 패터닝 공정을 포괄한다.
또한, 해당 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 개시가 트랜지스터의 게이트를 형성하기 위한 기판의 패터닝에 한정되지 않는다는 것을 인식하여야 한다. 대신에, 본 발명의 개시 내용은, 트랜지스터 및/또는 장치의 다른 유형의 다른 부품들을 제고하기 위하여 기판을 패터닝하는 기술에 동등하게 적용할 수 있다. 예를 들면, 상기 기술은 패터닝된 마그네틱 비트 데이터 저장 미디어를 형성하기 위한 기판을 패터닝하는 기술에 동등하게 적용할 수 있다. 따라서, 여기서 사용되는 용어 "기판"은 반도체 웨이퍼에 한정되지 않는다. 여기에서, 상기 용어는 열적 및/또는 전기적 도전성, 절연성, 반도체성, 기판들에 적용할 수 있다. 상기 기판은 또는 도핑된 또는 도핑되지 않은 기판일 수 있다. 또한, 상기 기판은 단일 원소 기판 및/또는 화합물 또는 합금 기재 기판일 수 있다. 상기 기판은 또한 외부 자성을 보이거나 보이지 않는 기판에도 적용할 수 있다. 또한, 기판은 단일 또는 다층 기판일 수 있다. 기판이 다층 기판이면, 각 층은 열적 및/또는 전기적 도전성, 절연성, 반도체성이고, 도핑된 또는 도핑되지 않으며, 단일 원소 및/또는 화합물 또는 합금을 함유하며 및/또는 외부 자성을 나타내거나 나타내지 않을 수도 있다.
본 발명의 개시 내용은 단순성 및 명확성을 위하여 용어로서 "입자들"을 사용하여 기술들을 기재할 수도 있다. 여기서 사용된 바와 같이, "입자들"이라는 용어는 하전된 또는 중성, 아원자, 원자 또는 분자성일 수 있는 종류들을 의미한다. 또한, 본 발명의 기술들은 빔 라인 이온 주입 시스템의 맥락에서 기술될 수도 있다. 그렇지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 입자들 또는 물질을 기판에 가할 수 있는 다른 시스템들도 또한 적용할 수 있다는 것을 인식할 수 있을 것이다. 예를 들면, 제한적이지 않지만, 플라즈마 보조 도핑(plasma assisted doping; PLAD) 또는 플라즈마 침지 이온 주입(plasma immersion ion implantation; PIII) 시스템과 같은 도핑 시스템 또는 다른 유형의 도핑 시스템도 사용될 수 있다. 입자들을 가할 수 있는 다른 유형의 공정 시스템들도 사용될 수 있다. 그러한 시스템의 예로서는, 화학 기상 증착(CVD) 시스템, 플라즈마 증강 화학 기상 증착(PECVD) 시스템, 원자층 적층(ALD) 시스템, 분자빔 에픽텍시(MBE) 시스템 등을 들 수 있다.
도 2a 내지 도 2g를 참조하면, 본 발명의 일 실시예에 따른 기판을 패터닝하는 기술에 포함된 일련의 예시적인 단계들이 도시되어 있다. 도 2a 내지 도 2f 각각은, 공정의 특정한 단계에서, 기판(201)을 패터닝하는데 사용되는 패터닝 층(208 내지 218)의 적층물의 도시적인 단면이다. 도 2g는 패터닝된 층들의 적층물을 제거한 후 기판(201)에 전사된 최종 자기 정렬된 이중 패터닝 구조의 단면을 나타낸다. 도면은 축적대로 작도될 수는 없다. 또한, 도면은 단지 전체 기판을 일부만을 나타낸다.
도 2a에 나타낸 바와 같이, 기판(201)은 베이스(202) 및 하부(214)를 포함하고, 하부(214)는 다시 산화물층(204) 및 다결정 또는 금속층(206)을 포함한다. 일 실시예에 있어서, 베이스(202)는, 예를 들면, 실리콘 웨이퍼와 같은 반도체층일 수 있다. 다른 실시예에 따르면, 베이스(202)는 다른 물질로부터 제조될 수 있다. 또한, 다결정 또는 금속층(206)은, 일 실시예에 있어서는 폴리실리콘 또는 다중 적층 금속층일 수 있다.
도 2a에 나타낸 바와 같이, 기판(201) 상에 하드 마스크막(208)의 층이 위치할 수 있다. 하드 마스크층(208) 상에, 비정질 탄소(ACL)막(210)이 위치할 수 있다. 그 상부에, 실리콘 산질화물(SiON)막(212)의 층이 위치할 수 있다. 실리콘 산질화물막(212) 상에 레지스트 막(218)의 층이 증착될 수 있다. 예를 들면, 포토 레지스트 막(218)의 층이 증착될 수 있다. 여기에서, "포토레지스트" 및 "레지스트"라는 용어들은 일반적으로 혼용하여 사용된다. 그렇지만, 본 발명은 전자빔 레지스트들과 같이 다른 광학 식각 시스템들에 사용될 수 있는 레지스트가 포함된 시스템들 및 방법들을 포괄한다. 임의적으로, 레지스트 막(218)의 증착 전에, 도 2a와 관련된 도 2h에 나타낸 바와 같이, 바닥 반사 방지(bottom anti-relection; BARC) 코팅이 막(212) 상에 증착될 수 있다. 층(216)은, 예를 들면, 절연성 반사 방지 코팅일 수 있다. 바닥 반사 방지(BARC)층(216)은 에너지성 입자들로부터 주입되며, 주입 전에 건조 식각될 수도 있으며 되지 않을 수도 있다. 레지스트 막(218)의 증착 후, 1차 리소그래프 공정을 수행하여 레지스트 막(218)을 패터닝할 수 있다. 도 2a에 나타낸 바와 같이, 1차 리소그래피 공정에 의해 패터닝된 레지스트 아일랜드들(218)이 생성된다.
도 1a에 도시된 아일랜드들(118)에서와 같이, 아일랜드들(218)은 평면상에서는 길게 늘어진 "라인들", 사각형들, 정사각형들 또는 다른 형상들로 나타낼 수 있는 패터닝된 레지스트 특성물의 이상적인 단면들을 나타낸다. 또한, 아일랜드들(218)은 도 2a에 나타낸 바와 같이 유사하게 배열된 아일랜드들을 갖는 어레이를 포함할 수 있다. 아일랜드들(218)은 제1 갭 폭(220a-i)으로 격리되어 있다. 또한, 아일랜드들(218)은 어레이 피치(또는 단순히 "피치")(222)에 의해 특징되어 진다. 여기에서 사용된 바와 같이, "피치"라는 용어는 인접하는 아일랜드들 간의 갭(또는 공간)과 아일랜드의 폭을 합한 값의 거리를 나타낸다. 따라서, 도 2a에서 피치(222)는 갭 폭(220a-i)에 더한 아일랜드 폭(226a)을 포함하고, 하나의 아일랜드(218)의 좌측에서 바로 인접하는 아일랜드(218)의 좌측까지 그려진 거리이다. 또한 피치(222)는 인접하는 아일랜드들(218)의 중앙들 사이의 거리로도 될 수 있다는 것은 당업자라면 명확하게 알 수 있을 것이다. 아일랜드들의 규칙적인 어레이에 있어서, 피치는 연속적인 아일랜드들 사이에서 일정하다. 따라서, 예를 들면, 수백, 수천, 또는 수백만의 아일랜드들을 갖는 규칙적인 어레이에 있어서, 명목적인 거리(222)는 인접하는 아일랜드들 사이의 각 중심점들 사이에서는 일정하다.
도 2a에 나타낸 바와 같이, 아일랜드들(218)은 각각 제1 내지 제3 폭 (220a-i 내지 220a-iii)을 갖는 갭에 의해 각각 특징되어 진다. 제2 폭(220a-ii)은 좌측 아일랜드(218)와 그 바로 인접하는 대향하는 바깥측 좌측(도시되지 않음)의 아일랜드간의 갭을 나타내고자 한 것이다. 마찬가지로, 제2 폭(220a-iii)은 우측 아일랜드(218)와 바로 인접하는 외곽 우측의 대향하는 아일랜드(도시되지 않음)간의 갭을 나타내고자 한 것이다. 본 발명의 실시예에 있어서, 제1 폭(220a-i) 내지 제3 폭(220a-iii)의 값들은 동일하거나 서도 상이할 수 있고, 또는 이들의 조합일 수도 있다. 이는 비록 중심들 간의 거리(피치)(222)는 인접하는 아일랜드들(218)간의 연속적인 세트(set)간에는 일정할 수도 있지만, 각 개별적인 아일랜드(118)의 실제 폭(예를 들면, 226a 및 226b)은 변화될 수 있고, 따라서 인접하는 아일랜드들 사이의 연속적인 갭들(220a)은 변할 수 있기 때문이다.
본 발명의 실시예에 따르면, 도 2a에 나타낸 구조물은 입자들에 노출되어 레지스트 아일랜드들(218)의 특성을 변화시킨다. 하기에서 보다 상세하게 기술하는 바와 같이, 입자들과 관련된 인자들은 레지스트 아일랜드들(218) 중에서 원하는 일련의 특성들을 생성하기 위하여 설계된다. 그러한 특성들의 예들은 목표로 하는 아일랜드 폭(또한 "임계 치수(critical dimension)" 또는 "CD"라고 정의된다), 향상된 레지스트의 경화성 및 레지스트 프로파일을 들 수 있다. 따로 언급하지 않은 한, 여기에서 사용된 바와 같이, "경화된"이라는 용어는 레지스트가 공정 조건(한정적이지 않지만, 고온, 습윤성 화학 용액 및/또는 반응성 이온 식각(RIE) 챔버 중에서 발견되는 에너지성 종들)에 노출되는 경우에 레지스트의 열화에 대한 저항성의 증가를 언급한다. 레지스트 열화는 다른 여러 가지 중에서 레지스트의 연화(softening) 또는 용융, 레지스트의 에칭 또는 레지스트의 분해를 포함한다. 변화될 수 있는 입자 인자들의 예로서는 입자 도스량, 입자 에너지 및 입자 입사 각도에 대한 기판(즉, 레지스트 특성물)의 배향 각도를 들 수 있다.
도 2b를 참조하면, 원하는 종류를 포함하는 입자들(224)은 패터닝된 레지스트 아일랜드들(218)에 도입되어, 패터닝된 레지스트 아일랜드(218)의 특성이 변할 수 있다. 예를 들면, 패터닝된 레지스트 아일랜드들(218)은 입자들(224)의 도입에 의해 경화되고, 극한 조건들에 덜 민감할 수 있다. 다른 실시예에 있어서, 패터닝된 레지스트 아일랜드들(218)의 크기가 변할 수 있다. 본 실시예에 따르면, 패터닝된 레지스트 아일랜드들(218)는 수축하여 아일랜드들(218)이 제4 폭 내지 제6 폭(220b-i 내지 220b-iii)을 갖는 갭으로 서로 격리될 수 있고, 여기서 제4 폭 내지 제6 폭(220b-i 내지 220b-iii) 중에서 적어도 하나는 제1 내지 제3 폭(220a-i 내지 220a-iii)중 적어도 하나보다 크다. 제4 폭 내지 제6폭(220b-i 내지 220b-iii)은 동일 또는 상이할 수 있고, 또는 이들의 조합일 수 있다. 또한, 패터닝된 레지스트 아일랜드들(218)은 비대칭적으로 수축하여, 수직 방향보다 측방향의 수축이 더 크게 될 수 있다. 다른 실시예에 있어서, 입자들(224)을 도입하여 패터닝된 레지스트 아일랜드들(218)을 확장시켜 각각 제4 폭 내지 제6 폭(220b-i 내지 220b-iii)중 적어도 하나가 제1 내지 제3 폭(220a-i 내지 220a-iii)중 적어도 하나보다 작게 될 수 있다. 따라서, 입자 특성들을 조절함으로써, 소정의 특성과 소정의 특정 크기의 레지스트 아일랜드들(218)이 형성될 수 있다.
일 실시예에 있어서, 입자들(224)은 이온빔 또는 하전된 입자빔의 형태로 도입되는 것이 바람직하다. 다른 실시예에 따르면, 입자들(224)은 다른 형태(예를 들면, 증착후 열적 확산을 통해서)로 도입될 수 있다. 입자들(224)이 이온 또는 하전된 입자빔의 형태로 도입되면, 입자들의 도스량 및 에너지는 아일랜드들(218)의 특성을 조절하도록 설계될 수 있다. 예를 들면, 실질적인 왜곡, 용융 또는 화학적 분해가 없이 고온에서 견딜 수 있는 레지스트를 제공하기 위하여 레지스트 아일랜드들(218)을 경화하는 것이 바람직할 수 있다. 선택적으로 또는 부가적으로, 습식 화학 식각 또는 반응성 이온 식각(RIE) 챔버 중에서 일어날 수 있는 플라즈마 유도 에칭 또는 분해에 증가된 저항력을 갖는 레지스트를 제공하는 것이 바람직할 수 있다.
후술하는 실시예에 있어서, 아일랜드들(218)은 충분한 에너지 및 도스량을 갖는 입자 충돌을 받게 되어 고온 및/또는 화학적 공격 및/또는 반응성 이온 또는 다른 유사한 메커니즘에 의한 에칭을 견디는 데 효과적인 경화된 부위를 갖는 아일랜드들(218)을 제공할 수 있다. 도 3a 및 도 3b는 도 2b에 나타내어진 일반적인 공정들을 사용하여 형성된 레지스트 아일랜드 구조물들을 예시적으로 나타낸다. 도 3a에 형성된 레지스트 아일랜드들(218a)의 구조는 레지스트 아일랜드(218a)에 전체적으로 연장되어 있는 경화된 부위(218b)를 포함한다. 도 3b에 형성된 레지스트 아일랜드들(218c)의 구조는 경화된 부분들(218d) 및 경화되지 않은 부분들(218e)을 포함한다. 경화된 부분들(218d)은 아일랜드들(218c)의 상위 부분 및 옆 부분들의 외곽 영역에 위치한다. 경화되지 않은 부분들(218e)은 아일랜드들(218c)의 내부에 위치하고, 아일랜드들(218c)의 저면까지 연장될 수 있다.
예시적인 방법에 있어서, 레지스트 아일랜드들(218a)은 전체 아일랜드를 경화하기 위하여 입자들의 적당한 에너지와 도스량을 선택하여 형성된다. 예를 들면, 레지스트 아일랜드들(218a)의 폭(228a, 228b) 및 높이(도시되지 않음)가 약 100㎚정도이면, 사용자는 레지스트 아일랜드들을 경화하는 데 사용될 입자 종류의 적당한 입자 에너지를 선택하여 입자들(224)이 레지스트 아일랜드들(218a)을 통과하게 할 수 있다. 입자 범위는 시뮬레이션 프로그램에 따라서 측정 또는 계산될 수 있다. 유사하게, 입자들의 적당한 도스량을 선택하여 각 레지스트 아일랜드(218a)를 전체적으로 실질적으로 경화시킬 수 있다. 선택적으로, 도 3b에 나타낸 바와 같이, 레지스트 아일랜드들의 외곽부(218d)만이 경화시키는 것이 바람직할 수 있다. 예를 들면, 외곽 경화층(218d)이 존재가 레지스트 아일랜드들의 후속 열 공정으로부터 용융 또는 왜곡에 대한 충분한 저항성을 제공하는 것으로 밝혀지면, 구조물(218c)은 레지스트 아일랜드들(218)을 위한 적당한 선택일 수 있다. 소정의 높이와 소정의 폭(228a, 228b)을 갖는 레지스트 아일랜드들에 있어서, 영역(218b)을 형성하는 데 필요한 것과는 반대로, 외곽 영역(218d)을 형성하는 데 필요한 입자 침투 깊이가 줄어들기 때문에, 낮은 에너지 입자들을 사용하여 층(218d)이 형성될 수 있는 이점을 제공한다. 레지스트를 경화하는 데 사용되는 입자 에너지를 감소시켜, 입자 노광 도중에 레지스트 아일랜드들(218c)의 가열을 감소시킬 수 있으며, 이에 따라서 입자들 자체가 융융 또는 다른 기계적 왜곡을 초래하는 가능성을 감소시킬 수 있다.
본 발명에 있어서, 예시적인 입자의 도스량은 약 1x1010입자들/cm2 내지 약 5x1017입자들/cm2, 바람직하게는 약 7.5x1014입자들/cm2 내지 약 1.0x1016입자들/cm2이다. 또한, 입자들의 도스량은 균일하거나 변화할 수 있다. 레지스트 아일랜드를 경화하는 데 최적의 도스량은 입자들(224)의 입자 질량, 입자 전하, 에너지 및 다른 인자들에 따라 변화할 수 있다. 그렇지만, 일 실시예에 있어서, 예시적인 입자 에너지는 약 700eV 내지 8KeV 정도이다. 최적의 도스량, 에너지 및 입자 종류는 또한 포토레지스트의 유형 및 포토레지스트의 정확한 포뮬레이션(formulation)에 따라 변화할 수 있다.
레지스트 특성물들을 경화하는 데 최적의 입자 노출량도 또한 아일랜드의 폭 및/또는 높이에 따라서 설계될 수 있다. 레지스트 아일랜드 높이는, 예를 들면, 약 90㎚ 내지 120㎚ 정도이다. 후술하는 실시예에서 예시하는 바와 같이, 소정의 최종 목표 임계 치수(CD), 예를 들면, 25㎚ 정도에서 입자 에너지 및/또는 도스량은 레지스트 아일랜드의 초기 CD에 따라서 조절될 수 있다. 따라서, 30㎚의 출발 CD의 경우 보다 50㎚의 출발 CD에서 보다 높은 에너지/도스량 조합이 선택될 수 있다. 낮은 E15 이온/cm2 범위에서 동일한 종류 -Ar- 및 고정된 도스량을 사용하는 일 실시예에 있어서, 높이가 약 100㎚ 정도이고, 출발 CD값이 50㎚ 정도인 레지스트 아일랜드의 경우에는 약 5keV 내지 8keV 정도인 입자 에너지가 최종 CD 25㎚를 성취하는 데 효과적일 수 있는 반면에, 동일한 출발 레지스트 물질에서 출발 CD값이 30㎚인 경우에, 최종 CD 25㎚를 성취하는 데는 1keV 내지 3keV의 입자 에너지가 효과적일 수 있다. 다른 실시예에 있어서, 보다 낮은 매스(mass) 또는 높은 매스 입자 종류들을 사용하여, 비교적 높은 입자 도스량 또는 비교적 낮은 도스량으로 각각 귀결되어, 주어진 입자 에너지에서 레지스트 아일랜드 CD를 동일하게 감소시킬 수 있다.
일반적으로 도 2b, 도 3a, 및 도 3b에 나타낸 바와 같이, 입자들(224)이 패터닝된 레지스트 아일랜드들(218)에 도입되는 궤적도 또한 조절될 수 있다. 효과적인 측벽 스페이서 전사 공정을 가능하게 하기 위해서는, 레지스트 CD를 경화 및/또는 손질하는 데 사용되는 입자들에 노출되는 동안 레지스트 아일랜드들(218)이 과량의 높이를 손실하지 않도록 하는 것이 유용하다. 본 발명에 따르면, 이를 성취하기 위한 하나의 효과적인 방법은 입자 노출 도중에 약간의 비틀림으로 높은 기판 경사를 사용하는 것이다. 예를 들면, 기판의 비틀림 각도 및 경사각 중 어느 하나 또는 모두 레지스트 아일랜드들(218)의 특성을 설계하기 위하여 조절될 수 있다. 여기에서 사용되는 "경사각"이라는 용어는 입자들의 빔과 기판 표면의 법선간의 각도를 의미하고, "비틀림 각도"라는 용어는 빔 및 웨이퍼 수직선 모두를 포함하는 평면과 기판 표면에 수직인 다른 평면간의 각도를 의미한다. 1차 플랫 또는 노치를 갖는 실리콘 웨이퍼인 경우에, 비틀림 각도는 일반적으로 빔 및 웨이퍼 법선 모두를 포함하는 평면과 웨이퍼의 1차 플랫 또는 노치에 수직인 평면간의 각도로 정의된다.
예를 들면, 입자들(224)은 약 0°(기판(201)의 상부 표면에 수직) 내지 약 90°(기판(201)의 상부 표면에 평행), 바람직하게는 약 45°내지 70°정도의 하나 이상의 경사각으로 도입될 수 있다. 입자들(224)을 도입하는 동안, 입사 각도는 균일하게 유지될 수 있고 변화될 수도 있다. 빔 라인 이온 주입기가 입자들(224)을 도입하는 데 사용되면, 입사 각도를 조정하기 위하여 기판(201)은 입자빔에 대하여 경사될 수 있고, 또는 반대일 수 있다. 기울임에 추가적으로, 기판은 빔에 대하여 회전될 수 있거나, 또는 반대로도 가능하다. 예를 들면, 입자는 제1 방향으로부터 도입될 수 있다. 다음에, 기판은 제1 방향에 대하여 0°보다 크고 90°이하의 비틀림 각도로 회전하여 제2 방향으로부터 입자들을 도입할 수 있다. 제2 방향으로부터 입자들을 도입한 후, 기판을 제1 방향에 대하여 0°보다 크고 90°이하의 비틀림 각도로 회전하여 제3 방향으로부터 입자들을 도입할 수 있다. 이와 같은 공정은 기판이 360°로 회전을 마칠 때까지 반복할 수 있다.
도 3a 및 도 3b에 나타낸 바와 같이, 비정상 입자 경사각은 아일랜드들(218a 또는 218c)을 형성하는 데 사용될 수 있다. 이는 과잉의 입자 에너지를 사용할 필요가 없이 레지스트 아일랜드들의 측벽들을 따라서 경화된 영역을 제공하는 데 유용하다. 예를 들면, 비교적 낮은 에너지로 입자들을 통상적으로 입사시키면 레지스트 아일랜드들의 소정 경화된 상부 영역을 제공할 수 있지만, 측벽을 거쳐서 레지스트 아일랜드들의 바닥에 이르기까지 연장된 경화된 층을 제공할 수는 없을 것이다. 또한, 통상적인 입사에 비교적 높은 입자 에너지를 사용하여 도 3a의 균일하게 경화된 구조를 생성하는 것은 바람직하지 않을 수 있다. 이는 통상적인 충돌에 있어서, 레지스트 아일랜드들(218)의 상부로부터 바닥에 까지 통과하는 데 필요한 경우 보다 고입자 에너지는 과잉 가열, 압축 또는 기타 바람직하는 부작용을 일으킬 수 있기 때문이다.
다시, 도 3a 및 도 3b를 참조하면, 입자 에너지, 입자 도스량, 기판 경사 및/또는 기판 비틀림 각도들과 같은 인자들을 설계하여 입자들(224)에 노출 후에 소정의 레지스트 경화 및 소정의 레지스트 트리밍(trimming)을 동시에 생성할 수 있다. 일 실시예에 있어서, 도 3a에 도시한 바와 같이, 입자들(224)에 대한 노출 후 레지스트 아일랜드들(218a)의 폭들(228a, 228b)은 입자 노출전의 레지스트 아일랜드들(218a)의 각각의 폭들(226a, 226b)보다 작고, 레지스트 아일랜드들(218)은 완전하게 경화된다. 도 3b에 도시한 다른 실시예에 있어서, 입자들에 노출 후에 아일랜드들의 폭들(228a, 228b)은 노출되지 않은 아일랜드들의 각각의 폭들(226a, 226b)에 비해서 감소되지만, 레지스트 아일랜드들(218c)의 외곽 부분(218d)만이 경화된다.
입자 에너지, 입차 플럭스, 기판 경사 및 기판 비틀림의 정확한 조합을 선택하는 것에 의해 최종 레지스트 구조물은 아일랜드들(218a) 및 아일랜드들(218c)의 구조물들 사이에 변화될 수 있다. 예를 들면, 아일랜드들(218c)을 형성하기 위하여, 아일랜드들(218)의 측벽에 충분한 스퍼터링이 일어나도록 도 2a의 아일랜드들(218)을 적당한 기판 경사각에서 적당한 입자 플럭스에 노출될 수 있다. 따라서, 도 2a에 나타낸 초기 아일랜드 폭(226)은 폭(228)로 감소될 수 있다. 또한, 아일랜드들이 경화되지 않은 내부(218e)를 유지하기 위하여, 레지스트 아일랜드들 내로의 침투 깊이가 비교적 낮도록 측벽들을 스퍼터링하는 데 사용하는 입자 에너지를 선택할 수 있다. 다른 실시예에 있어서, 레지스트 경화 및 레지스트 트리밍에 대한 별도의 단계들을 사용할 수 있다. 예들 들면, 레지스트 경화와는 반대로 레지스트 트리밍을 수행하기 위해서는 상이한 입자 에너지 및/또는 도스량 및/또는 입사각을 사용하는 것이 바람직할 수 있다. 따라서, 별도의 단계에서 사용하는 것은 각 단계에서 적당하게 설계된 별개의 일련의 입자 노출 인자들을 선택할 옵션을 제공한다.
본 발명에 있어서, 입자들(224)을 도입하는 도중에 레지스트(218)의 온도도 또한 조절할 수 있다. 일 실시예에 따르면, 레지스트(218)의 온도는 실온 아래의 온도, 바람직하게는 273°K 이하의 온도에서 균일하게 또는 변화된 온도에서 유지될 수 있다. 다른 실시예에 있어서, 레지스트(218)의 온도는 실온 이상의 온도, 그렇지만, 레지스트(218)가 분해 또는 유동하기 시작하는 온도 아래에서 균일하게 또는 변화할 수 있다. 해당 기술 분야에서 통상의 지식을 가진 자라면 레지스트(218)의 온도는 다른 것들 중에서 베이스(202)의 온도를 조절함으로써 조절될 수 있다는 것을 인식할 수 있을 것이다.
바람직하게는, 레지스트(218)에 도입되는 입자들(224)은 불활성 종류, 예를 들면, 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe), 라돈(Rn), 질소(N), 탄소(C) 및 산소(O)를 함유하는 입자들이다. 그렇지만, 다른 실시예에 따르면, 다른 종류를 함유하는 입자들도 또한 사용할 수 있다. 다른 종류를 함유하는 입자들로서는 실리콘(Si), 붕소(B), 탄소(C), 수소(H), 철(Fe), 리튬(Li), 크롬(Cr), 니켈(Ni) 등을 함유하는 입자들을 들 수 있다. 이러한 원소적인 입자들 외에도 입자들은 카르보란(carborane)과 같은 분자 종류일 수 있다.
입자들(224)을 도입하여 소정의 특성과 치수 크기를 갖는 레지스트 아일랜드들(218)을 형성한 후, 스페이서 물질(222)을 레지스트 아일랜드들(218) 및 실리콘 산질화물막(212) 상에 증착할 수 있다(도 2c). 일 실시예에 있어서, 스페이서 물질(222)은 SiO2, Si3N4, SiON, 또는 SixOyNz의 기재 물질일 수 있다. 다른 실시예에 따르면, 저온 스페이서 물질을 포함하는 다른 물질도 스페이서 물질(222)로서 사용될 수 있다.
스페이서 물질(222)을 증착한 후, 기판(201)을 에치백하여 스페이서 물질(222)이 레지스트(218)의 측벽을 따라서 위치하도록 할 수 있다(도 2d). 에치백 공정을 수행함으로써, 레지스트(218)의 일부 및 실리콘 산질화물막(212)의 부분들 (또는 도 2h에 관련하여 기재한 실시예에서는 바닥 반사 방지 코팅층(216)의 일부)이 노출될 수 있다. 도 2b에서 기재한 단계에서 레지스트 특성물들(218)이 경화되어 있기 때문에, 레지스트 아일랜드들(218)의 형상은 도 2c 및 도 2d에서 나타낸 바와 같은 증착 및 제거 공정 중에서 그래도 남아 있을 수 있다. 이에 따라 도 2d의 측벽들(222) 균일한 크기, 간격 및 형상을 갖고 생성될 수 있다.
도 2d의 최적의 측벽 구조를 확실하게 생성하기 위하여, 예시적인 방법에 따르면, 각각 도 2b 및 도 2c에 일반적으로 도시한 입자 노출 및 측벽 증착 공정들은 조합 방식으로 설계될 수 있다. 균일하게 형성되고 적당하게 격리된 도 2d의 측벽들을 형성하는 점은 스페이서 물질(222)의 증착 도정에 아일랜드들(218)의 형상 및 크기가 왜곡되지 않을 것을 요구하기 때문에, 도 2c의 단계 중에서 아일랜드들에 가하여진 열 부담(스페이서 증착 온도 및 증착 유지의 조합)을 충분하게 견딜 수 있도록 측벽들(218)이 경화되는 것이 바람직하다. 따라서, 스페이서 증착 공정이 비교적 높은 열적 부담 공정일 경우, 도 2b에 나타낸 단계에서 사용되는 입자 노출 인자들은 아일랜드 경화의 비교적 높은 정도를 유도하도록 선택할 수 있다. 역으로, 스페이서 증착 공정이 비교적 낮은 열적 부담 공정일 경우, 입자 노출 인자들은 스페이서 증착 공정을 견디는 데에만 충분한 아일랜드 경화의 비교적 낮은 정도를 유도하도록 선택할 수 있다.
다음에, 레지스트(218)를 제거하고(도 2e), 실리콘 산질화물막(212) 및 비정질 탄소막(210)을 하드 마스크층(208)까지 식각하여 제7 내지 제11 폭(220c-1 내지220c-5)을 갖는 갭으로 서로 격리된 칼럼들을 형성할 수 있다(도 2f). 해당 기술 분야에서 통상의 지식을 가진 자라면 제7 내지 제11 폭(220c-1 내지 220c-5)은 동일 또는 상이할 수 있고, 또는 이들의 조합일 수 있다는 것은 인식할 수 있을 것이다. 공정에 있어서, 스페이서들(210)의 패턴은 실리콘 산질화물막(212) 및 비정질 탄소막(210)에 전사될 수 있다. 도면에서 나타낸 바와 같이, 일정한 거리에서 스페이서는 레지스트 아일랜드들의 숫자의 배이고, 따라서 피치의 배가도 성취된다.
다음에, 도 2g에 나타낸 바와 같이, 기판(201)의 하드 마스크층(208) 및 다결정 또는 금속 게이트층(206)을 식각하여, 측벽들의 배가된 피치 패턴을 층(206)에 전사할 수 있다. 이어서, 다결정 또는 금속 게이트층(206)으로 부터 상기 하드 마스크층(208)을 제거하고, 소정의 특정 크기의 다결정 또는 금속 게이트층(206)을 갖는 패터닝된 기판(201)이 남는다.
일반적으로 도 2a 내지 도 3b에 나타낸 바와 같이 예시적인 구조물들 및 공정 단계들은 컴퓨터 기판 시스템 또는 유사한 데이터 공정 시스템(도시 되지 않음)을 사용하여 수행할 수 있다. 예를 들면, 사용자 입력을 수용하도록 구성된 컴퓨터 스크린, 스마트 장치, 또는 유사한 장치 중에 메뉴 구동 인터페이스를 제공할 수 있다. 메뉴는 소정의 CD에 따른 값을 사용자가 입력하기 위한 "임계 치수" 분야를 제공할 수 있다. 입력된 값은 도 2b에 나타낸 단계를 위한 입자 공정 인자들을 출력하도록 하는 프로그램을 불러오는 프로세서에 의해 수용될 수 있다. 일 실시예에 있어서, 사용자는 도 2a에 나타낸 단계에서 레지스트 아일랜드의 명목상의 CD뿐 아니라 레지스트 트리밍 후의 소정 CD를 나타내는 목표 CD를 입력한다. 동작된 프로그램은 다음에 도 2b의 입자 노출에 사용되는 입자 도스랑, 입자 에너지, 경사 각도 및/또는 다른 관련된 인자들의 적당한 인자 조합을 출력한다. 출력된 인자들은 다음에 이온 주입 공구와 같이 입자 노출 단계를 수행하도록 되는 공구에 수동적으로 또는 자동적으로 입력된다.
다른 실시예에 있어서, 사용자는 입자 노출 전에 레지스트 아일랜드들의 실제 CD를 입력할 수 있다. 예를 들면, 리소그래피 단계들이 수행되어 포토레지스트를 아일랜드들로 패터닝한 후, 실제 CD는 리소그래피 공정에서 에러 때문에 명목 CD보다 크거나 작을 수 있다. 사용자는 인-라인 CD 측정 공구를 사용하여 실제 아일랜드 CD를 측정할 수 있다. 다음에, 동작된 프로그램은 명목 CD 대신에 실제 CD에 근거한 입자 노출 단계에 사용되는 인자들의 적당한 조합을 출력하고, 이는 명목 CD가 사용되는 경우와 비교하여 입자 도스량, 입자 에너지 등이 약간 다르게 된다. 따라서, 본 발명은 입자 노출 "레시피(recipe)"에 실제 시간으로 적용할 수 있는 가능성을 제공하여 레지스트 아일랜드들을 한정하는 데 사용되는 리소그래피 공정에서의 변수를 고려하여 보다 정확한 레지스트 트리밍 공정을 수행할 수 있게 된다.
다른 실시예에 있어서, 레지스트 트리밍이 없는 레지스트 경화가 필요할 수 있다. 따라서, 동일한 CD 값이 입자 노출전 CD 및 입자 노출 후의 CD에 상응하는 필드로 입력될 수 있다. 그러면, 프로그램은 입자 도스량, 입자 에너지, 경사 각도 등을 포함하는 레시피를 출력하고, 이러한 레시피는 레지스트 아일랜드들의 CD에서 실질적인 감소가 없이 레지스트 경화를 제공하도록 되어 있다. 본 실시예에 있어서, 노출 전 및 노출 후의 CD는 상술한 바와 같이 명목 또는 실제 측정된 CD값들에 근거할 수 있다.
다른 실시예에 있어서, 컴퓨터 시스템은 레지스트 열적 부담에 근거하여 일련의 입자 노출 인자들을 출력하도록 구성될 수 있다. 예를 들면, 도 2c에 관하여 서술한 바와 같이, 입자 노출에 후속하여 수행될 예정인 측벽 증착 공정 도증의 측벽 증착 온도 및 기간의 값을 수용하도록 메뉴를 제공할 수 있다. 보다 높은 온도/기간 측벽 공정에서, 사용자는 레지스트가 높은 열적 부담을 견뎌야 하는 인자들 입력하고, 프로그램은 도 3a에 도시한 바와 같이 "완전히 경화된" 레지스트 구조물을 생성하도록 구성된 입자 노출 인자들을 출력한다. 보다 낮은 온도/기간 측벽 공정에서, 프로그램은 도 3b에 도시한 바와 같이 "부분적으로 경화된" 레지스트 구조물을 생성하도록 구성된 입자 노출 인자들을 출력한다.
기판을 패터닝하는 본 발명에 따른 기술은 여러 가지 장점을 갖는다. 예를 들면, 입자들(224)이 레지스트(218)에 어떻게 도입되는가 하는 것을 조절함으로써, 레지스트(218)의 특성을 정확하게 조절할 수 있다. 입자들(224)을 도입함으로써, 본 발명에 따른 기술은 레지스트(218)를 경화시킬 수 있고, 레지스트(218)가 장치의 제조에서 에칭 및 증착 공정들과 관련한 극한 조건들을 견딜 수 있게 한다. 또한, 입자들(224)이 레지스트 아일랜드들(218)에 도입되는 각도, 패터닝된 레지스트 아일랜드들(218)의 특성은 대칭적으로 또는 비대칭적으로 변화될 수 있다. 예를 들면, 입자들(224)의 입사각은 레지스트(218)가 측 방향으로 수축하는 것이 우월하도록, 즉, 레지스트가 높이보다 폭 방향의 수축이 크도록 조절할 수 있다. 예를 들면, 상부 표면 이미지의 레지스트 또는 상부 코팅된 레지스트가 사용되면, 레지스트의 측부들이 상이할 수 있고, 이는 다시 수직 방향의 수축보다는 측면 방향의 수직을 야기하는 방법으로 수행될 수 있다. 일 실시예에 있어서, 일련의 4가지 입자 노출을 사용함으로써, 레지스트의 상부는 효과적으로 4가지 노출을 "맞이하는" 반면에, 측벽은 단지 2가지 노출만을 맞이한다. 기판 비틀림을 사용하는 경우에서는, 두 번의 노출을 사용하여 레지스트 아일랜드들(218)의 모든 네 측면들(레지스트 아일랜드들(218)의 뒤쪽 측면은 나타내지 않음)을 노출할 수 있다. 레지스트 아일랜드들(218)의 모든 측면들을 노출하기 위하여 두 번의 입자 노출을 사용하는 경우에, 상부들은 양 노출을 겪는 반면에, 레지스트 측면들 각각은 단지 하나의 노출을 격게 된다. 경사각이 충분히 높을 경우, 상부 표면의 상대적인 에칭 속도는 측벽의 에칭속도와는 실질적으로 달라서 상술한 바와 같이 아일랜드들(218)이 상이한 측 방향 수축을 일으킨다. 바람직하게는, 입사각은 또한 비대칭적인 경화도를 유도하도록 조절될 수 있다.
또한, 비-전기적으로 활성 또는 불활성 입자들이 도입된다면, 레지스트(218) 아래의 전기적 특성층에 악영향을 미치지 아니하고 레지스트 아일랜드들(218)의 특성이 변화될 수 있다. 또한, 레지스트(218) 중의 폴리머와 입자들(224)간의 상호 작용을 조심스럽게 조절함으로써, 종래 사용되어 왔던 하나 이상의 트리밍 단계 대신에 레지스트(218)는 임계 치수 수축 공정으로 사용될 수 있다. 또한, EUV 또는 소프트 엑스레이 포토리소그래피 공정과 관련된 역 광학 효과를 회피할 수 있다. 상기에서 언급한 공정들 중에서, 훨씬 더 균일한 레지스트 아일랜드(218) 구조물이 형성될 수 있다. 또한, 본 발명의 기술로써 자기 정렬된 이중 패터닝 식각(SADPL) 공정에 관련된 수많은 증착 및 에칭 공정을 회피할 수 있다. 그리하여, 본 발명은 보다 단순한 집적 흐름과 또한 보다 낮은 비용 투입을 가능하게 할 수 있다.
상술한 바와 같이, 신규하고 창조적인 패터닝 공정이 개시되어 있다. 본 개시는 여기에 개시된 특정한 실시예에 의해 범위가 한정되는 것은 아니다. 실제로, 여기에 개시된 실시예 외에 본 개시의 다른 다양한 실시예들 및 변형예들 상술한 기재 및 도면으로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 될 것이다. 예를 들면, 본 발명의 실시예에서는 상기에서 일반적으로 비정질 탄소막 및 실리콘 산질화물막을 포함하는 프로세싱 층들의 적층물에 관한 것이라 하여도, 본 발명은 상기 층들이 없어도 또는 다른 추가적인 층들이 있어도 수행될 수 있는 것이다. 따라서, 그러한 실시예 및 변형예는 본 발명의 범위 내에 들어가도록 하고자 하는 것이다. 또한, 본 발명은 여기에서 특정한 목적으로 특정한 환경에서 특정한 수행 내용을 기재하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 이의 유용성은 그것에 그치는 것이 아니고 어떠한 다른 목적으로 어떠한 다른 환경에서도 유용하게 수행될 수 있는 것은 명백하게 인식할 수 있을 것이다. 따라서, 다음에 기재된 특허 청구 범위는 여기에 개시된 본 발명의 완전한 사상과 범위의 관점에서 구성되어야 한다.
Claims (21)
- 인접하는 레지스트 특성물들 사이에 제1 피치 및 제1 갭 폭으로 한정되고, 레지스트 특성물들 각각이 상부 및 측부들을 포함하는 레지스트 특성물들의 어레이를 제공하는 단계;
상기 레지스트 특성물들의 어레이에 입자를 도입하여 상기 레지스트 특성물들의 어레이가 경화되는 단계;
상기 레지스트 특성물들의 상기 경화된 어레이의 상기 측부들 상에 측벽들을 제공하는 단계; 및
상기 레지스트 특성물들의 상기 경화된 어레이를 제거하여 상기 기판 상에 위치하는 분리된 측벽들의 어레이를 형성하는 단계를 포함하는 기판의 패터닝 방법. - 제 1 항에 있어서, 상기 측벽들을 형성하는 단계는,
상기 상부 및 측 측부들 상에 스페이서층을 형성하는 단계; 및
상기 스페이층의 부분들을 제거하여 상기 상부 부분들 및 기판을 노출시키는 단계를 포함하는 것을 특징으로 하는 방법. - 제 1 항에 있어서,
상기 기판의 노출된 부분들을 식각하는 단계; 및
상기 측벽들을 제거하여 상기 식각된 기판은 상기 제1 피치의 절반에 해당하는 제2 피치를 갖는 기판의 특성물들의 어레이를 포함하는 단계를 더 포함하는 것을 특징으로 하는 방법. - 제 3 항에 있어서, 상기 기판은,
제1 표면을 포함하는 상부 표면을 갖는 실리콘 산질화물(SiON)로 이루어진 상부층;
상기 상부층 아래에 위치하고 탄소 물질로 이루어진 중간층;
상기 중간층 아래에 위치하는 하드 마스크 층;
상기 하드 마스크층 아래에 위치하는 상기 기판의 하부; 및
상기 기판의 하부의 아래에 위치하는 상기 기판의 베이스부를 포함하는 것을 특징으로 하는 방법. - 제 4 항에 있어서, 상기 기판은 실리콘 웨이퍼를 포함하고, 상기 하부는 폴리실리콘층, 금속층 및 절연층 중의 하나 이상을 포함하고, 그리고 상기 기판 특성물들의 상기 어레이는 폴리실리콘, 금속 및 절연물중의 하나 이상을 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 입자들은 하전된 입자들 및 중성 입자들 중 하나를 포함하고, 그리고 상기 입자들은 아원자, 원자 및 분자 입자들 중에서 하나를 포함하는 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 상기 입자들은 상기 레지스트 특성물들의 상기 어레이에 빔-라인(beam-line) 이온 주입 시스템, 플라즈마 보조 도핑(PLAD) 시스템, 플라즈마 침치 이온 주입(PIII) 시스템, 화학 기상 증착(CVD) 시스템, 플라즈마 증강 화학 기상 증착(PECVD) 시스템, 원자층 적층(ALD) 시스템 및 분자빔 에피택시(MBE) 시스템 중에서 어느 하나에 의해 도입되는 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 상기 입자들은 상기 패터닝된 레지스트에 도입될 때에 약 100eV 내지 약 100KeV 범위 내의 운동 에너지를 갖는 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 상기 입자들은 상기 기판에 대하여 경사각을 가지고 도입되는 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 상기 입자들은 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe), 라돈(Rn), 질소(N), 산소(O), 실리콘 (Si), 붕소 (B), 수소 (H), 탄소(C), 철(Fe), 리튬(Li), 크롬(Cr), 니켈(Ni), 비소(As) 및 카르보란(carborane) 중에서 어느 하나인 것을 특징으로 하는 방법.
- 제 9 항에 있어서, 상기 기판은 실리콘으로 이루어지고, 상기 입자들은 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe), 라돈(Rn), 질소(N) 및 산소(O) 중에서 어느 하나인 것을 특징으로 하는 방법.
- 제 9 항에 있어서, 경화된 레지스트 특성물의 경화된 외부가 상기 측면 면 상부 부분들을 따라서 위치하고 실질적으로 경화되지 않은 내부 부분은 상기 외곽부와 상기 기판에 의해 한정된 내부에 위치하도록 상기 경화된 레지스트 특성물을 형성하도록 상기 입자들의 운동 에너지 및 상기 경사각을 조절하는 것을 특징으로 하는 방법.
- 제 9 항에 있어서, 상기 레지스트 특성물들의 임계 치수의 실질적인 감소를 유도하여 상기 입자들이 상기 레지스트 특성물들의 상기 어레이로 도입된 후, 제1 갭 보다 큰 제2 갭에 의해 인근하는 레지스트 특성물들이 격리되도록 상기 입자들의 운동 에너지 및 상기 경사각을 조절하는 것을 특징으로 하는 방법.
- 제 9 항에 있어서, 제1 기간 동안 상기 입자들은 상기 기판에 대하여 제1 비틀림 각도에서 도입되는 것을 특징으로 하는 방법.
- 제 14 항에 있어서, 상기 제1 기간 후에 하나 이상의 후속 기간 동안, 상기 기판은 상기 제1 비틀림 각도에 대하여 0°내지 약 90°의 각도를 형성하는 제2 비틀림 각도로 회전되는 것을 특징으로 하는 방법.
- 제 3 항에 있어서, 상기 기판은,
상기 제1 표면을 포함하는 상부 표면을 갖는 반사 방지층;
상기 반사 방지층 아래에 위치하고 실리콘 산질화물로 이루어진 상부층;
상기 상부층 아래에 위치하고 탄소 물질로 이루어진 중간층;
상기 중간층 아래에 위치하는 하드 마스크층;
상기 하드 마스크층 아래에 위치하는 상기 기판의 하부; 및
상기 기판의 하부의 아래에 위치하는 상기 기판의 베이스부를 포함하는 것을 특징으로 하는 방법. - 인접하는 레지스트 특성물들 사이에 제1 피치 및 제1 갭 폭으로 한정되고, 레지스트 특성물들 각각은 상부 및 측부들을 포함하는 레지스트 특성물들의 어레이를 제공하는 단계;
기판을 약 5도 내지 약 85도의 경사각 및 약 5도 내지 약 85도의 비틀림 각으로 조절하여 입자들의 플럭스(flux)를 수용하는 단계;
고온 공정에서 견딜 수 있는 레지스트 특성물의 경화된 외부층을 형성하기에 충분하도록 입자들의 운동 에너지 및 도스량을 제공하는 단계; 및
상기 레지스트 특성물들의 어레이에 입자들을 도입하여 상기 레지스트 특성물들의 어레이가 경화되는 단계;
입자들의 충분한 플럭스를 제공하여 상기 레지스트 특성물의 임계 치수를 실질적으로 감소시켜 입자의 플럭스에 대한 노출 후에 상기 제1 갭보다 큰 제2갭에 의해 인접하는 상기 레지스트 특성물들이 분리되어 있도록 하는 단계를 포함하는 기판의 패터닝 방법. - 제 17 항에 있어서,
상기 경사각 및 비틀림 각을 조절하여 상기 레지스트 특성물들이 측방향 수축이 우선하도록 하는 단계; 및
상기 경사각 및 비틀림 각을 조절하여 레지스트 특성물들의 비대칭적인 경도를 유도하는 단계를 적어도 하나 이상을 더 포함하는 것을 특징으로 하는 방법. - 인접하는 레지스트 특성물들 사이의 제1 피치 및 제1 갭 폭으로 레지스트 특성물의 어레이가 한정되고, 레지스트 특성물들 각각은 상부 및 측부들을 포함하는 레지스트 특성물들의 어레이의 임계 치수(CD) 일련의 값을 수용하기 위한 사용자 인터페이스; 및
상기 일련의 임계 치수(CD) 값을 근거로 하여 디스플레이에, 기판 경사각, 기판 비틀림각, 입자 에너지 및 입자 도스량 중에서 적어도 하나를 포함하는 일련의 입자 노출 인자들을 출력하는 프로그램을 포함하는 기판 패터넝을 조절하는 컴퓨터 시스템. - 제 19 항에 있어서, 상기 컴퓨터 시스템은 입자 노출을 수행하기 위한 도구에 상기 노출 인자들을 자동적으로 출력하도록 구성되는 것을 특징으로 하는 컴퓨터 시스템.
- 제 19 항에 있어서, 상기 사용자 인터페이스는 일련의 열적 인자들을 수용하도록 구성되고, 상기 프로그램은 상기 열적 인자들에 따라서 상기 입자 노출 인자들을 조절하도록 구성되어 있는 것을 특징으로 하는 컴퓨터 시스템.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23538309P | 2009-08-20 | 2009-08-20 | |
| US61/235,383 | 2009-08-20 | ||
| US12/859,606 | 2010-08-19 | ||
| US12/859,606 US8912097B2 (en) | 2009-08-20 | 2010-08-19 | Method and system for patterning a substrate |
| PCT/US2010/046146 WO2011022635A2 (en) | 2009-08-20 | 2010-08-20 | Methods and system for patterning a substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120046311A true KR20120046311A (ko) | 2012-05-09 |
| KR101662028B1 KR101662028B1 (ko) | 2016-10-05 |
Family
ID=43063371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127007102A KR101662028B1 (ko) | 2009-08-20 | 2010-08-20 | 기판의 패터닝 방법 및 시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8912097B2 (ko) |
| JP (1) | JP5716026B2 (ko) |
| KR (1) | KR101662028B1 (ko) |
| CN (1) | CN102498543B (ko) |
| TW (1) | TW201129882A (ko) |
| WO (1) | WO2011022635A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180065750A (ko) * | 2016-12-08 | 2018-06-18 | 주식회사 원익아이피에스 | 반도체 소자의 패터닝 방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8778603B2 (en) * | 2010-03-15 | 2014-07-15 | Varian Semiconductor Equipment Associates, Inc. | Method and system for modifying substrate relief features using ion implantation |
| US8883649B2 (en) * | 2011-03-23 | 2014-11-11 | International Business Machines Corporation | Sidewall image transfer process |
| KR20130015145A (ko) * | 2011-08-02 | 2013-02-13 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| JP6105490B2 (ja) * | 2012-01-27 | 2017-03-29 | 旭化成株式会社 | ドライエッチング用熱反応型レジスト材料、及びモールドの製造方法 |
| CN103456606B (zh) * | 2012-06-04 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种用于形成硬掩膜层的方法 |
| US8716133B2 (en) * | 2012-08-23 | 2014-05-06 | International Business Machines Corporation | Three photomask sidewall image transfer method |
| CN103681232B (zh) * | 2012-09-04 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US9128384B2 (en) | 2012-11-09 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a pattern |
| FR3000601B1 (fr) * | 2012-12-28 | 2016-12-09 | Commissariat Energie Atomique | Procede de formation des espaceurs d'une grille d'un transistor |
| US9411237B2 (en) * | 2013-03-14 | 2016-08-09 | Applied Materials, Inc. | Resist hardening and development processes for semiconductor device manufacturing |
| US9541846B2 (en) * | 2013-09-06 | 2017-01-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Homogeneous thermal equalization with active device |
| CN104517813A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 双重图形的形成方法 |
| US20150187915A1 (en) * | 2013-12-26 | 2015-07-02 | Samsung Electronics Co., Ltd. | Method for fabricating fin type transistor |
| KR102185281B1 (ko) * | 2014-01-09 | 2020-12-01 | 삼성전자 주식회사 | 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법 |
| JP2015141929A (ja) | 2014-01-27 | 2015-08-03 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
| US9754785B2 (en) | 2015-01-14 | 2017-09-05 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
| KR102323251B1 (ko) | 2015-01-21 | 2021-11-09 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조방법 |
| KR102343859B1 (ko) * | 2015-01-29 | 2021-12-28 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9941125B2 (en) * | 2015-08-31 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit patterning |
| KR102323660B1 (ko) | 2015-10-13 | 2021-11-08 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| US9984889B2 (en) * | 2016-03-08 | 2018-05-29 | Varian Semiconductor Equipment Associates, Inc. | Techniques for manipulating patterned features using ions |
| US10545408B2 (en) | 2017-08-18 | 2020-01-28 | Varian Semiconductor Equipment Associates, Inc. | Performance improvement of EUV photoresist by ion implantation |
| US10354874B2 (en) | 2017-11-14 | 2019-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Directional processing to remove a layer or a material formed over a substrate |
| US10312089B1 (en) * | 2017-11-29 | 2019-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for controlling an end-to-end distance in semiconductor device |
| US20190198325A1 (en) | 2017-12-22 | 2019-06-27 | International Business Machines Corporation | Extreme ultraviolet (euv) lithography patterning methods utilizing euv resist hardening |
| CN110528003B (zh) * | 2018-05-25 | 2020-10-27 | 北京航空航天大学 | 一种涂层的复合制备方法 |
| JP2022528697A (ja) * | 2019-04-08 | 2022-06-15 | アプライド マテリアルズ インコーポレイテッド | フォトレジストプロファイルを修正し、限界寸法を調整するための方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5876903A (en) * | 1996-12-31 | 1999-03-02 | Advanced Micro Devices | Virtual hard mask for etching |
| JP2000235969A (ja) * | 1999-02-15 | 2000-08-29 | Sony Corp | 半導体装置の製造方法 |
| JP2001265011A (ja) * | 2000-03-17 | 2001-09-28 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US20080305443A1 (en) * | 2007-06-11 | 2008-12-11 | Hiroko Nakamura | Pattern forming method using relacs process |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3317582B2 (ja) * | 1994-06-01 | 2002-08-26 | 菱電セミコンダクタシステムエンジニアリング株式会社 | 微細パターンの形成方法 |
| JPH1126356A (ja) * | 1997-07-08 | 1999-01-29 | Sony Corp | 半導体装置の製造方法 |
| US6423475B1 (en) | 1999-03-11 | 2002-07-23 | Advanced Micro Devices, Inc. | Sidewall formation for sidewall patterning of sub 100 nm structures |
| US6645677B1 (en) * | 2000-09-18 | 2003-11-11 | Micronic Laser Systems Ab | Dual layer reticle blank and manufacturing process |
| US6864144B2 (en) | 2002-05-30 | 2005-03-08 | Intel Corporation | Method of stabilizing resist material through ion implantation |
| US6653735B1 (en) | 2002-07-30 | 2003-11-25 | Advanced Micro Devices, Inc. | CVD silicon carbide layer as a BARC and hard mask for gate patterning |
| JP2004157424A (ja) * | 2002-11-08 | 2004-06-03 | Sony Corp | レジストの剥離方法及び半導体装置の製造方法 |
| DE102004058412B4 (de) * | 2004-12-03 | 2017-03-02 | Austriamicrosystems Ag | Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens |
| KR100925029B1 (ko) | 2006-12-27 | 2009-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100891247B1 (ko) * | 2007-05-14 | 2009-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| KR100858877B1 (ko) | 2007-08-13 | 2008-09-17 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| US8030218B2 (en) * | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| US8273634B2 (en) * | 2008-12-04 | 2012-09-25 | Micron Technology, Inc. | Methods of fabricating substrates |
-
2010
- 2010-08-19 US US12/859,606 patent/US8912097B2/en not_active Expired - Fee Related
- 2010-08-20 CN CN201080040495.0A patent/CN102498543B/zh active Active
- 2010-08-20 JP JP2012525726A patent/JP5716026B2/ja not_active Expired - Fee Related
- 2010-08-20 TW TW099127942A patent/TW201129882A/zh unknown
- 2010-08-20 WO PCT/US2010/046146 patent/WO2011022635A2/en active Application Filing
- 2010-08-20 KR KR1020127007102A patent/KR101662028B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5876903A (en) * | 1996-12-31 | 1999-03-02 | Advanced Micro Devices | Virtual hard mask for etching |
| JP2000235969A (ja) * | 1999-02-15 | 2000-08-29 | Sony Corp | 半導体装置の製造方法 |
| JP2001265011A (ja) * | 2000-03-17 | 2001-09-28 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US20080305443A1 (en) * | 2007-06-11 | 2008-12-11 | Hiroko Nakamura | Pattern forming method using relacs process |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180065750A (ko) * | 2016-12-08 | 2018-06-18 | 주식회사 원익아이피에스 | 반도체 소자의 패터닝 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013502726A (ja) | 2013-01-24 |
| WO2011022635A2 (en) | 2011-02-24 |
| WO2011022635A3 (en) | 2011-04-21 |
| JP5716026B2 (ja) | 2015-05-13 |
| TW201129882A (en) | 2011-09-01 |
| CN102498543B (zh) | 2015-01-21 |
| KR101662028B1 (ko) | 2016-10-05 |
| US20110300711A1 (en) | 2011-12-08 |
| CN102498543A (zh) | 2012-06-13 |
| US8912097B2 (en) | 2014-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101662028B1 (ko) | 기판의 패터닝 방법 및 시스템 | |
| JP2013502726A5 (ko) | ||
| JP4745121B2 (ja) | 半導体装置製造におけるパターン形成方法 | |
| JP2007501518A (ja) | 非対称の側壁スペーサの形成方法 | |
| US20160005662A1 (en) | Localized stress modulation for overlay and epe | |
| US6472280B2 (en) | Method for forming a spacer for semiconductor manufacture | |
| US6586303B2 (en) | Method for fabricating a mask ROM | |
| US9268228B2 (en) | Techniques for patterning a substrate | |
| CN109727851B (zh) | 一种多重间距曝光图案及其制备方法 | |
| KR101098062B1 (ko) | 반도체 소자의 형성방법 | |
| KR100717409B1 (ko) | 반사-방지 코팅으로 반도체 메모리 디바이스를 제조하는방법 | |
| KR20130124149A (ko) | 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템 | |
| US9735013B2 (en) | Ion implantation for improved contact hole critical dimension uniformity | |
| KR20110119896A (ko) | 비휘발성 메모리 장치 제조 방법 | |
| US6689663B1 (en) | Methods of code programming a mask ROM | |
| US6875659B2 (en) | Methods of code programming a mask ROM | |
| CN110265290B (zh) | 增强半导体蚀刻能力的方法 | |
| TWI226108B (en) | Method of controlling implantation dosages during coding of read-only memory devices | |
| US7144820B2 (en) | Method of manufacturing a layer sequence and a method of manufacturing an integrated circuit | |
| JP2001265011A (ja) | 半導体装置の製造方法 | |
| US20230420255A1 (en) | Method of manufacturing semiconductor device | |
| US20230298901A1 (en) | Feature patterning using pitch relaxation and directional end-pushing with ion bombardment | |
| KR100720404B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020043961A (ko) | 반도체소자의 미세패턴 제조방법 | |
| US5804455A (en) | Reduced primary crystalline defect damage in NMOSFETS with an optimized LDD structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| A302 | Request for accelerated examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |