KR20190105641A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20190105641A KR20190105641A KR1020197024376A KR20197024376A KR20190105641A KR 20190105641 A KR20190105641 A KR 20190105641A KR 1020197024376 A KR1020197024376 A KR 1020197024376A KR 20197024376 A KR20197024376 A KR 20197024376A KR 20190105641 A KR20190105641 A KR 20190105641A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- lowermost
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000003746 solid phase reaction Methods 0.000 claims description 4
- 238000010671 solid-state reaction Methods 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체층(2) 상에, 반도체층(2)에 접하는 최하층(6a)과, 최하층(6a) 상에 형성된 상층(6b)을 적어도 갖는 게이트 전극(6)이 형성되어 있다. 상층(6b)이 최하층(6a)에 응력을 발생시켜서 최하층(6a)의 양단부가 반도체층(2)으로부터 컬 업되고 있다.
Description
본 발명은 간편하게 게이트 길이를 짧게 하여 고주파 특성을 향상시킬 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치의 더욱 소형화와 고성능화의 요구에 답하기 위해서, 반도체 장치를 구성하는 전극과 배선 등의 미세화가 진행되어 왔다. 트랜지스터의 고주파 특성을 향상시키는 방법 중 하나로서, 전자의 채널(channel) 주행 시간을 짧게 하기 위해서 게이트 길이를 짧게 하는 수법이 취해진다. 트랜지스터를 동작시키는 주파수 대역이 트랜지스터의 변환 주파수(fK)를 넘는 경우, 트랜지스터의 이득은 -6㏈/oct의 급격한 저하를 볼 수 있다. 따라서, 주파수 의존성이 작게 안정하게, 또한 충분히 큰 이득을 갖는 트랜지스터를 얻기 위해서는, 게이트 길이를 짧게 하여 게이트-소스 간의 용량 성분(Cgs)을 저감시켜서 fK를 향상시키는 것이 유효하다. 특히, 화합물 반도체의 분야에서는, 재료가 갖는 뛰어난 고주파 특성을 살리기 위해서, 게이트 길이를 짧게 하는 것이 강하게 요구되어져 왔다. 그 때문에, 예를 들면, 노광 광원의 단파장화, 전자선 묘화(lithography), 전면(全面) 슬리밍법 등이 실행되어져 왔다(예를 들면, 특허문헌 1 참조).
종래의 반도체 장치에서는, 게이트 길이는 게이트 전극을 형성할 때의 전사(轉寫) 치수에 따른 제약을 받고 있었다. 따라서, 충분히 짧은 게이트 길이를 갖는 반도체 장치를 얻기 위해서는, 고가의 노광 장치의 도입, 고도의 전사 기술의 개발, 치밀한 공정 관리가 필요하였다. 이들을 실현하기 위해서는 다대한 시간적, 비용적 코스트를 소비할 필요가 있다는 문제가 있었다.
본 발명은 상술과 같은 과제를 해결하기 위해서 이루어진 것으로, 그 목적은 간편하게 게이트 길이를 짧게 하여 고주파 특성을 향상시킬 수 있는 반도체 장치 및 그 제조 방법을 얻는 것이다.
본 발명에 따른 반도체 장치는 반도체층과, 상기 반도체층 상에 형성되고, 상기 반도체층에 접하는 최하층과, 상기 최하층 상에 형성된 상층을 적어도 갖는 게이트 전극을 구비하고, 상기 상층이 상기 최하층에 응력을 발생시켜서 상기 최하층의 양단부가 상기 반도체층으로부터 컬 업(curl up)되는 것을 특징으로 한다.
본 발명에서는, 게이트 전극의 상층이 최하층에 응력을 발생시켜서 최하층의 양단부가 반도체층으로부터 컬 업되고 있다. 이에 의해, 고가의 노광 장치의 도입, 고도의 전사 기술의 개발, 치밀한 공정 관리를 실행하지 않아도 게이트 길이를 전사 치수 이하로 할 수 있다. 따라서, 간편하게 게이트 길이를 짧게 하여 고주파 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시형태 1에 따른 반도체 장치를 도시하는 단면도이다.
도 2는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 실시형태 2에 따른 반도체 장치를 도시하는 단면도이다.
도 8은 본 발명의 실시형태 3에 따른 반도체 장치를 도시하는 단면도이다.
도 2는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 실시형태 2에 따른 반도체 장치를 도시하는 단면도이다.
도 8은 본 발명의 실시형태 3에 따른 반도체 장치를 도시하는 단면도이다.
본 발명의 실시형태에 따른 반도체 장치 및 그 제조 방법에 대해 도면을 참조하여 설명한다. 동일한 또는 대응하는 구성요소에는 동일한 부호를 부여하여, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은 본 발명의 실시형태 1에 따른 반도체 장치를 도시하는 단면도이다. 반도체 기판(1) 상에 GaAs 등의 화합물 반도체로 이루어지는 반도체층(2)이 형성되어 있다. 소스 전극(3) 및 드레인 전극(4)이 반도체층(2) 상에 형성되고, 반도체층(2)에 옴 접합(ohmic contact)하고 있다. 소스 전극(3)과 드레인 전극(4) 사이에 있어서 반도체층(2)의 표면에 리세스 구조(5)가 형성되어 있다. 그 리세스 구조(5) 내에 있어서 반도체층(2) 상에 T자형의 게이트 전극(6)이 형성되어 있다.
게이트 전극(6)은 반도체층(2)에 직접적으로 접하여 쇼트키 접합하고 있는 최하층(6a)과, 최하층(6a) 상에 형성된 상층(6b)을 적어도 갖는다. 게이트 전극(6)은 2층 이상의 금속층이며, 여기에서는 아래로부터 순서대로 Pt/Ti/Pt/Au층을 적층한 것이다. 상층(6b)이 최하층(6a)에 응력을 발생시켜서 최하층(6a)의 양단부가 반도체층(2)으로부터 컬 업되고 있다.
도 2 내지 도 6은 본 발명의 실시형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다. 우선, 도 2에 도시되는 바와 같이, 반도체 기판(1) 상에 반도체층(2)을 형성하고, 반도체층(2) 상에 1층째의 레지스터(7)를 도포한다. 전자선 노광 및 현상에 의해 레지스터(7)를 패터닝한다. 다음에, 도 3에 도시되는 바와 같이, 2층째의 레지스터(8)를 도포하고, 전자선 노광 및 현상에 의해 레지스터(8)를 패터닝한다. 다음에, 도 4에 도시되는 바와 같이, 레지스터(7, 8)를 마스크로서 이용해서 반도체층(2)을 에칭하여 리세스 구조(5)를 형성한다.
다음에, 도 5에 도시되는 바와 같이, 전면(全面)에 최하층(6a)과 상층(6b)을 순서대로 증착시킨다. 다음에, 도 6에 도시되는 바와 같이, 레지스터(7, 8)와 함께 그 위의 최하층(6a)과 상층(6b)도 제거하는 리프트 오프(lift-off)에 의해 게이트 전극(6)을 형성한다.
다음에, 도 7에 도시되는 바와 같이, 열처리를 실행하는 것에 의해 상층(6b)으로부터 최하층(6a)에 응력을 발생시켜서 최하층(6a)의 양단부를 반도체층(2)으로부터 컬 업되게 한다. 단, 열처리에 의해서 상층(6b)이 최하층(6a)에 응력을 발생시키도록, 최하층(6a)과 상층(6b)의 금속의 조합을 선택할 필요가 있다. 또한, 게이트 길이 및 전극의 두께 등에 따라, 최하층(6a)의 양단부가 컬 업되도록 열처리 시간 및 온도 등을 설정한다. 실제의 실험에서는, 게이트 전극(6)의 최하층(6a)이 두께 5㎚ 이하의 Pt층, 상층(6b)이 두께 80㎚ 이상의 Ti층인 경우에 360℃에서 2분간의 열처리를 실행함으로써 최하층(6a)의 양단부의 컬링 업을 확인할 수 있었다.
이상 설명한 바와 같이, 본 실시형태에서는 게이트 전극(6)의 상층(6b)이 최하층(6a)에 응력을 발생시켜서 최하층(6a)의 양단부가 반도체층(2)으로부터 컬 업되고 있다. 이에 의해, 고가의 노광 장치의 도입, 고도의 전사 기술의 개발, 치밀한 공정 관리를 실행하지 않아도 게이트 길이를 전사 치수보다 짧게 할 수 있다. 따라서, 간편하게 게이트 길이를 짧게 하여 고주파 특성을 향상시킬 수 있다.
실시형태 2.
도 7은 본 발명의 실시형태 2에 따른 반도체 장치를 도시하는 단면도이다. 최하층(6a)은 예를 들면, GaAs의 반도체층(2)에 대해서 고상 반응(固相反應)하는 Pt 등의 금속이다. 이 경우, 게이트 전극(6)의 형성 후의 입열(入熱)에 의해 최하층(6a)의 중앙부는 반도체층(2)과 고상 반응하여 합금화한다. 이에 의해, 최하층(6a)의 양단부가 컬 업되어서 반도체층(2)과의 접촉 면적이 작아져도, 충분한 접착 강도가 얻어진다. 이 결과, 후속 공정에서의 리프트 오프 또는 다이싱(dicing)시의 수류에 의한 게이트 전극(6)의 탈락을 막을 수 있어서, 수율의 향상이 예상된다. 그 외의 구성 및 효과는 실시형태 1과 같다.
실시형태 3.
도 8은 본 발명의 실시형태 3에 따른 반도체 장치를 도시하는 단면도이다. 보호막(9)이, 컬 업된 최하층(6a)의 양단부를 피복하고 있다. 단, 일반적인 반도체 장치 제조 프로세스에서 보호막으로서 사용되는 SiO2 또는 Si3N4 등의 p-CVD막으로는 게이트 전극(6)의 컬 업 부분의 커버리지가 어렵다. 이에 대해, 보호막(9)은 충분히 커버리지성이 뛰어난 절연막이며, 예를 들면, 원자층 퇴적(ALD; Atomic layer deposition)법에 의해 형성되고, 원자층이 교호 배열된 원자층 퇴적막이다.
보호막(9)이 컬 업된 최하층(6a)의 양단부를 피복함으로써, 반도체 장치의 내습성을 향상시킬 수 있다. 또한, 오버랩 게이트 구조가 실현되기 때문에, 전기장의 피크가 반도체층(2)에 접한 게이트 전극(6)의 단부(端部)와 보호막(9)의 전극단에 분산한다. 이 결과, 전기장 집중이 완화하여 속도 오버슈트(overshoot)가 경감하고, 드레인 컨덕턴스가 향상한다. 그 외의 구성 및 효과는 실시형태 2와 같다.
2 : 반도체층
6 : 게이트 전극
6a : 최하층 6b : 상층
9 : 보호막
6a : 최하층 6b : 상층
9 : 보호막
Claims (8)
- 반도체층과,
상기 반도체층 상에 형성되고, 상기 반도체층에 접하는 최하층과, 상기 최하층 상에 형성된 상층을 적어도 갖는 게이트 전극을 구비하고,
상기 상층이 상기 최하층에 응력을 발생시켜서 상기 최하층의 양단부가 상기 반도체층으로부터 컬 업(curl up)되고 있는 것을 특징으로 하는
반도체 장치. - 제 1 항에 있어서,
상기 최하층은 Pt층이며, 상기 상층은 Ti층인 것을 특징으로 하는
반도체 장치. - 제 1 항 또는 제 2 항에 있어서,
상기 최하층의 중앙부는 상기 반도체층과 고상 반응(固相反應)하는 것을 특징으로 하는
반도체 장치. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
컬 업된 상기 최하층의 상기 양단부를 피복하는 보호막을 더 구비하는 것을 특징으로 하는
반도체 장치. - 제 4 항에 있어서,
상기 보호막은 원자층이 교호 배열된 원자층 퇴적막인 것을 특징으로 하는
반도체 장치. - 반도체층 상에, 상기 반도체층에 접하는 최하층과, 상기 최하층 상에 형성된 상층을 적어도 갖는 게이트 전극을 형성하는 공정과,
열처리를 실행하는 것에 의해, 상기 상층으로부터 상기 최하층에 응력을 발생시켜서 상기 최하층의 양단부를 상기 반도체층으로부터 컬 업되게 하는 공정을 구비하는 것을 특징으로 하는
반도체 장치의 제조 방법. - 제 6 항에 있어서,
상기 열처리에 의해 상기 최하층의 중앙부를 상기 반도체층과 고상 반응시키는 것을 특징으로 하는
반도체 장치의 제조 방법. - 제 6 항 또는 제 7 항에 있어서,
컬 업된 상기 최하층의 상기 양단부를 피복하는 보호막을 원자층 퇴적법에 의해 형성하는 공정을 더 구비하는 것을 특징으로 하는
반도체 장치의 제조 방법.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/007350 WO2018154754A1 (ja) | 2017-02-27 | 2017-02-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190105641A true KR20190105641A (ko) | 2019-09-17 |
KR102150850B1 KR102150850B1 (ko) | 2020-09-02 |
Family
ID=60213946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020197024376A KR102150850B1 (ko) | 2017-02-27 | 2017-02-27 | 반도체 장치 및 그 제조 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10790397B2 (ko) |
JP (1) | JP6222408B1 (ko) |
KR (1) | KR102150850B1 (ko) |
CN (1) | CN110326090A (ko) |
DE (1) | DE112017007134T5 (ko) |
WO (1) | WO2018154754A1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57106080A (en) * | 1980-12-23 | 1982-07-01 | Toshiba Corp | Manufacture of gaas field effect transistor |
JPH04245444A (ja) * | 1991-01-30 | 1992-09-02 | Fujitsu Ltd | 電界効果トランジスタおよびその製造方法 |
JPH10177967A (ja) * | 1996-12-16 | 1998-06-30 | Murata Mfg Co Ltd | 電界効果トランジスタ |
JP2001265011A (ja) | 2000-03-17 | 2001-09-28 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254666A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | Fetの製造方法 |
JPS6216574A (ja) * | 1985-07-15 | 1987-01-24 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
JPH10173166A (ja) * | 1996-12-05 | 1998-06-26 | Murata Mfg Co Ltd | 電界効果トランジスタ及びその製造方法 |
US6087207A (en) * | 1998-09-29 | 2000-07-11 | Raytheon Company | Method of making pseudomorphic high electron mobility transistors |
JP2003007726A (ja) * | 2001-06-18 | 2003-01-10 | New Japan Radio Co Ltd | ヘテロ接合電界効果トランジスタ |
JP2003133333A (ja) | 2001-10-25 | 2003-05-09 | Murata Mfg Co Ltd | ヘテロ接合電界効果トランジスタ |
JP2007027232A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置及びその製造方法 |
DE102006012369A1 (de) * | 2006-03-17 | 2007-09-20 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements mit einer metallischen Steuerelektrode und Halbleiterbauelement |
JP5358893B2 (ja) * | 2007-04-03 | 2013-12-04 | 三菱電機株式会社 | トランジスタ |
JP5417700B2 (ja) | 2007-10-22 | 2014-02-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2013229486A (ja) | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタ及びその製造方法 |
-
2017
- 2017-02-27 JP JP2017530239A patent/JP6222408B1/ja not_active Expired - Fee Related
- 2017-02-27 WO PCT/JP2017/007350 patent/WO2018154754A1/ja active Application Filing
- 2017-02-27 CN CN201780087203.0A patent/CN110326090A/zh active Pending
- 2017-02-27 DE DE112017007134.8T patent/DE112017007134T5/de not_active Withdrawn
- 2017-02-27 US US16/472,402 patent/US10790397B2/en active Active
- 2017-02-27 KR KR1020197024376A patent/KR102150850B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57106080A (en) * | 1980-12-23 | 1982-07-01 | Toshiba Corp | Manufacture of gaas field effect transistor |
JPH04245444A (ja) * | 1991-01-30 | 1992-09-02 | Fujitsu Ltd | 電界効果トランジスタおよびその製造方法 |
JPH10177967A (ja) * | 1996-12-16 | 1998-06-30 | Murata Mfg Co Ltd | 電界効果トランジスタ |
JP2001265011A (ja) | 2000-03-17 | 2001-09-28 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110326090A (zh) | 2019-10-11 |
US10790397B2 (en) | 2020-09-29 |
JP6222408B1 (ja) | 2017-11-01 |
JPWO2018154754A1 (ja) | 2019-02-28 |
DE112017007134T5 (de) | 2019-11-21 |
US20190378935A1 (en) | 2019-12-12 |
KR102150850B1 (ko) | 2020-09-02 |
WO2018154754A1 (ja) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101775560B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
JP2007013182A (ja) | Mosトランジスタを備える半導体素子及びその製造方法 | |
TWI533452B (zh) | 化合物半導體裝置及其製造方法 | |
JP2010238982A (ja) | 化合物半導体装置及びその製造方法 | |
US8324037B1 (en) | Fabrication methods for HEMT devices and circuits on compound semiconductor materials | |
US9711611B2 (en) | Modified self-aligned contact process and semiconductor device | |
US9576845B2 (en) | Method for manufacturing a semiconductor device including a hollow structure around an electrode of a semiconductor element | |
TWI802705B (zh) | 半導體裝置之製造方法 | |
KR20190105641A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100601995B1 (ko) | 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법 | |
TWI442515B (zh) | Semiconductor device and manufacturing method thereof | |
US11094792B2 (en) | Manufacturing method of split gate structure and split gate structure | |
KR102172878B1 (ko) | 쇼트 채널 tft 제작 방법 및 쇼트채널 tft 구조 | |
US10170328B1 (en) | Semiconductor pattern having semiconductor structures of different lengths | |
JP2017126664A (ja) | 半導体装置の製造方法 | |
TW201513305A (zh) | 在半導體技術中用於抑制金屬閘極間的交叉擴散的方法和設備 | |
US20190295962A1 (en) | Nitride-based electronic device and method for manufacturing same | |
JP6375608B2 (ja) | 半導体装置及びその製造方法 | |
JP7484479B2 (ja) | 半導体装置の製造方法 | |
JP5725749B2 (ja) | 半導体装置の製造方法 | |
JP6927430B2 (ja) | 半導体装置の製造方法 | |
JP6973647B2 (ja) | 半導体装置の製造方法 | |
JPS6334971A (ja) | 半導体装置の製造方法 | |
JP5175880B2 (ja) | 半導体装置 | |
JP2005209697A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |