JPH10173166A

JPH10173166A - 電界効果トランジスタ及びその製造方法

Info

Publication number: JPH10173166A
Application number: JP34266496A
Authority: JP
Inventors: Taku Marukawa; 卓丸川; Teiji Yamamoto; 悌二山本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-12-05
Filing date: 1996-12-05
Publication date: 1998-06-26

Abstract

(57)【要約】【課題】Ｐｔ埋め込み型のＧａＡｓＭＥＳＦＥＴにお
いて、ピンチオフ電圧等の素子特性の製造工程における
ばらつきや、素子動作中の熱による素子特性の変化をな
くし、信頼性を向上させる。【解決手段】半絶縁性ＧａＡｓ基板１１の能動層１３
の上に、Ｐｔ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕからなるゲート
電極２２を形成する。ついで、約３５０℃で熱処理を施
して最下層のＰｔ層を能動層に完全に拡散させる。能動
層１３に拡散したＰｔはＧａＡｓと反応し、ＰｔＡｓや
ＰｔＧａ等からなる反応層２３を生成する。ゲート電極
２２は、この反応層２３により能動層１３と良好なショ
ットキー接合を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電界効果トランジス
タ及びその製造方法に関する。特に、高出力用のＧａＡ
ｓＭＥＳＦＥＴ等の電界効果トランジスタとその製造方
法に関する。

【０００２】

【従来の技術】従来のＧａＡｓＭＥＳＦＥＴにおいて
は、半導体基板の能動層の上に、Ｔｉ／Ｐｔ／Ａｕ、Ｔ
ｉ／Ｐｔ／Ａｌ、Ｔｉ／Ａｌ、Ａｌなどの金属を蒸着し
てゲート電極を形成していた。しかしながら、このよう
な電極を有するＧａＡｓＭＥＳＦＥＴにおいては、０.
６〜０.７ボルト程度の順方向電圧を掛けると、リーク
電流が流れて特性劣化、さらには素子破壊に至り、大き
な順方向電圧を掛けることができなかった。

【０００３】これに対し、ゲート電極として埋め込み型
のＰｔ電極を用いると、０.９ボルト程度まで順方向電
圧を掛けることができ、大電力用に用いることができる
ことが分かっている。この埋め込み型のＰｔ電極とは、
能動層の上にＰｔ電極を形成されたＧａＡｓ基板に約４
００℃程度の温度で熱処理を施してゲート電極を形成し
たものである。Ｐｔは蒸着によって形成しただけでは、
良好なショットキー特性を得ることができず、リーク電
流が大きく、また膜ストレスの影響で密着性も十分では
ないが、能動層の上のＰｔ電極に熱処理を施すと、Ｐｔ
がＧａＡｓに拡散してＰｔＡｓやＰｔＧａ等からなる反
応層（合金層）を生成し、この反応層は良好なショット
キー接合となり、高いショットキー障壁が実現される。
また、Ｐｔ電極と能動層との密着性も得られる。

【０００４】図１は従来のＰｔ埋め込み型のＧａＡｓＭ
ＥＳＦＥＴ（以下、ＰｔゲートＦＥＴという）９の製造
工程を示す断面図である。図１（ａ）はゲート電極及び
ソース、ドレイン電極を形成する前の半絶縁性ＧａＡｓ
基板１を示す図であって、ＧａＡｓ基板１の表面にはｎ
型イオン注入層からなる能動層２が形成され、その下に
はｐ層３が形成されている。また、能動層２及びｐ層３
の両側には、それぞれｎ型イオンを高濃度に注入された
ｎ⁺領域４（ソース領域、ドレイン領域）が形成されて
いる。まず、このＧａＡｓ基板１のｎ⁺領域４の上に
は、フォトリソグラフィ法により、図１（ｂ）に示すよ
うに、ｎ⁺領域とオーミック接合するソース電極５及び
ドレイン電極６が形成される。ついで、能動層２の上面
にゲート電極７となるＰｔが真空蒸着法などによって堆
積される。この後、Ｈ₂ガス中において約４００℃で熱
処理を施すと、Ｐｔが能動層に拡散してＰｔとＧａＡｓ
が固相反応し、ＰｔＡｓやＰｔＧａ等を主とする金属化
合物を形成する。このＰｔＡｓやＰｔＧａ等からなる反
応層８は良好なショットキー接合となり、固相反応の進
行に伴って接合位置はＧａＡｓ中へ移動してゆき、図１
（ｄ）のような埋め込み型Ｐｔゲート電極７を備えたＰ
ｔゲートＦＥＴ９が形成される。

【０００５】このようなＰｔゲートＦＥＴによれば、高
いショットキー障壁を有する良好なショットキー接合を
実現でき、大きな順方向電圧を掛けることができる。し
かし一方で、このようなＰｔ単体のゲート電極では、Ｐ
ｔがＡｕやＡｌに比べて比抵抗が高いため、ゲート抵抗
が大きくなるという問題があった。

【０００６】そこで、Ｐｔ層の上に比抵抗の小さなＡｕ
層やＡｌ層を積層し、熱処理を施してＰｔ層をＧａＡｓ
に拡散させてＰｔとＧａＡｓを反応させることが考えら
れた。このようなＰｔ／Ａｕ又はＰｔ／Ａｌからなるゲ
ート電極では、ゲート抵抗を小さくできるが、Ｐｔ層の
上にＡｕ層やＡｌ層を積層して熱処理を施すと、下のＰ
ｔ層と上のＡｕ層やＡｌ層が相互拡散し、ＡｕやＡｌま
でもがＧａＡｓ中に拡散する。その結果、ピンチオフ電
圧Ｖpのばらつきが大きくなり、目標とする素子特性を
得ることが困難であった。

【０００７】そのため、例えば、特開昭５４−１０７６
７０号公報に開示されているように、Ｐｔ層とＡｕ層の
間に拡散バリア層としてＭｏ層を介在させることによ
り、Ａｕ層とＰｔ層との相互拡散を阻止することが提案
された。

【０００８】ところが、このような拡散バリア層を用い
たＰｔゲートＦＥＴにあっても、依然として製造工程で
ピンチオフ電圧Ｖpがシフトして素子特性がばらついた
り、素子動作により経時的にピンチオフ電圧Ｖpが変化
して不安定になったりするという欠点があった。

【０００９】そこで、本発明の発明者らは、このように
素子特性がばらついたり、不安定になったりする原因を
調べ、実験等を通して考察した結果、以下のように推測
した。すなわち、従来のＰｔゲートＦＥＴでは、能動層
の上に比較的厚みの大きなＰｔ層を形成し、Ｐｔの一部
だけをＧａＡｓに拡散させ、所望のピンチオフ電圧その
他の特性が得られる時点で熱処理を終了することにより
（つまり、ゲート電極の熱処理温度と熱処理時間を管理
することにより）所望のピンチオフ電圧、電流値、高耐
圧等の素子特性を達成していた。しかし、半導体装置製
造工程においては、ゲート電極形成後の後工程において
も、ゲート電極の熱処理温度と同じくらいの温度で熱処
理されることがあるので、このような後工程における熱
処理によって、反応することなく残っていたＰｔが再度
拡散してＧａＡｓと反応し、その結果、ピンチオフ電圧
等の素子特性が変化し、素子特性のばらつきが発生する
と考えられた。同様に、素子動作時の発熱によっても経
時的にＰｔが再度拡散してＧａＡｓと反応し、その結果
ピンチオフ電圧等の素子特性が変化して不安定になると
考えられた。

【００１０】

【発明が解決しようとする課題】本発明は、上記知見に
基づいてなされたものであって、その目的とするところ
は、ピンチオフ電圧等の素子特性が安定で、ばらつきが
少ないＰｔ埋め込み型の電界効果トランジスタとその製
造方法を提供することにある。

【００１１】

【発明の開示】本発明による電界効果トランジスタは、
半導体基板に形成された能動層に、能動層とショットキ
ー接合するゲート電極を形成されたものである。この電
界効果トランジスタのゲート電極は、Ｐｔと能動層との
反応層を最下層としており、その反応層の上にはＰｔを
含まない金属層が形成されている。

【００１２】このような構造の電界効果トランジスタ
は、半導体基板に形成された能動層の上に所定膜厚のＰ
ｔ層を最下層とし、当該Ｐｔ層の上にＰｔを含まない金
属層を有するゲート電極用金属層を形成した後、当該ゲ
ート電極用金属層に熱処理を施すことによって最下層の
Ｐｔ層のうち、能動層と接している領域のＰｔを能動層
と完全に反応させて反応層を形成することによって製造
される。

【００１３】このような電界効果トランジスタにあって
は、Ｐｔ層が完全に能動層と反応しているので、ゲート
電極形成後の後工程において、さらに他の熱処理工程を
経ても、さらにＰｔ層がＧａＡｓと反応して接合位置が
移動することがない。従って、半導体装置製造工程にお
いて、ピンチオフ電圧等の素子特性がばらつきにくくな
り（プロセス安定性）、電界効果トランジスタの信頼性
が向上する。また、素子動作中においても、素子の発熱
によって経時的にＰｔ層とＧａＡｓとの反応が進行する
ことがなく（熱的安定性）、素子特性が安定する。

【００１４】また、このような電界効果トランジスタで
は、能動層の上に形成されたＰｔ層を完全に拡散させて
能動層と反応させるので、能動層の上に形成するＰｔ層
の膜厚によって電界効果トランジスタのピンチオフ電圧
等の素子特性を制御することができ、製造工程における
素子特性の制御及び管理が容易になる。

【００１５】また、このような電界効果トランジスタに
おいては、Ｐｔ層（熱処理後は反応層）の上にＭｏ、
Ｗ、Ｔａ、Ｃｒ等の金属（以下、Ｍｏ等の金属という）
を形成しておけば、Ｐｔ層が能動層と完全に反応し終わ
った時点で、ゲート電極と能動層との反応を停止させる
ことができる。つまり、Ｍｏ、Ｗ、Ｔａ、Ｃｒ等の金属
は能動層と反応しにくいので、Ｐｔ層が能動層と完全に
反応し終わってＭｏ等の金属が能動層もしくは反応層と
接触した時点で能動層との反応が進まなくなる。また、
Ｍｏ等の金属は他の金属と反応しにくいので、Ｐｔ層と
Ｍｏ層等の上の他の金属層との相互拡散を防止でき、Ｍ
ｏ層等の上の他の金属層がＰｔ層や能動層へ拡散するの
を防止できる。従って、Ｐｔ層の上にＭｏ等の金属を形
成しておくことにより、Ｐｔ層を能動層と完全に反応さ
せることが可能になり、かつ、他の金属と能動層との反
応を阻止することができ、製造工程や素子動作中におい
て当該電界効果トランジスタの素子特性がばらついた
り、変化したりするのを防止し、素子特性をより安定さ
せることができる。

【００１６】具体的にいえば、ゲート電極の構成として
は、Ｐｔ層（熱処理後には、反応層）の上にＭｏ層、そ
の上にＴｉ層、その上方にＡｕ層もしくはＡｌ層を形成
したものが望ましい。このような電極構成によれば、最
下層のＰｔ層を能動層と完全に反応させることによって
良好なショットキー接合を得ることができ、順バイアス
下においても良好な動作を行なわせることができる。さ
らに、比抵抗の小さなＡｕ層もしくはＡｌ層によってゲ
ート抵抗を小さくすることができる。また、Ｍｏ層の働
きによって、Ｐｔ層とＴｉ層との相互拡散を防止し、ま
た、Ｐｔ層が能動層と完全に反応し終えた時点でゲート
電極と能動層との反応を停止させることができる。さら
に、Ｍｏ層は、膜ストレスが大きいため、形成できる膜
厚には制限があり、上層のＡｕ、Ａｌの拡散を防止する
に十分な厚さを実現するには技術的困難が生じる。この
ため、Ｐｔ、ＧａＡｓ反応層への上層金属の拡散抑制と
兼ねてＴｉ層をＭｏ層と上層金属との間に挿入した。

【００１７】さらに、能動層の上に形成されたＰｔ層を
熱処理によって完全に能動層と反応させるためには、Ｐ
ｔ層（ゲート電極用金属層における最下層のＰｔ層）の
厚みは薄くする必要がある。すなわち、能動層上に形成
する最下層のＰｔ層の厚みは５００Å以下とするのが好
ましい。Ｐｔ層の膜厚が５００Åよりも厚くなると、相
互コンダクタンスの立ち上がりの急峻性が急速に低下
し、また、膜ストレスが大きくなる結果、半導体基板と
の密着性も悪くなる。

【００１８】また、能動層上のＰｔ層はその膜厚の約２
倍の深さまで拡散させると、その反応層が熱的に安定と
なって信頼性が増し、ピンチオフ電圧等の素子特性が安
定する。

【００１９】また、熱処理前における能動層の厚みは、
能動層上に形成された最下層のＰｔ層の厚みの２〜１０
倍であることが好ましい。反応層の好ましい厚みは、Ｐ
ｔ層の厚みの約２倍であるから、能動層の厚みがＰｔ層
の厚みの２倍以上なければ、反応層下の能動層が無くな
るからである。また、能動層の厚みがＰｔ層の厚みの１
０倍以上になると、相互コンダクタンスが急峻でなくな
り、特性が劣化するためである。

【００２０】また、Ｐｔ層の熱処理温度としては、２５
０℃以上４００℃以下が好適である。その理由は、熱処
理温度が２５０℃以下になると、理想係数やショットキ
ー障壁高さが劣化するためであり、熱処理温度が４００
℃以上になると、オーミック電極が劣化すると共に相互
コンダクタンスの急峻性が悪くなって素子特性に悪影響
を与えるためである。

【００２１】ここで述べたような電界効果トランジスタ
の構造や製造方法を用いる対象としては、化合物半導体
を基板とするものが好ましく、特にＧａＡｓＭＥＳＦＥ
Ｔが好ましい。

【００２２】

【発明の実施の形態】

（実施例）図２（ａ）〜（ｈ）は本発明の一実施例によ
るＰｔ埋め込み型のＧａＡｓＭＥＳＦＥＴ（Ｐｔゲート
ＦＥＴ）の製造工程を示す概略断面図である。以下、図
２に従って本発明の最適な実施例を説明する。まず、図
２（ａ）に示すように、半絶縁性ＧａＡｓ基板１１の表
面にｐ型イオン、例えばＢｅ、Ｍｇを加速エネルギー２
００ｋｅＶ、注入イオン密度２×１０¹²／cm²で注入し
てｐ層１２を形成する。ついで、図２（ｂ）に示すよう
に、ｎ型イオン、例えばＳｉを加速エネルギー１００ｋ
ｅＶ、注入イオン密度５×１０¹²／cm²で注入してｎ型
能動層１３を形成する。

【００２３】つぎに、図２（ｃ）に示すように、ＧａＡ
ｓ基板１１の表面をフォトレジスト１４により覆い、フ
ォトリソグラフィによりソース領域及びドレイン領域を
形成しようとする領域においてフォトレジスト１４を開
口し、このフォトレジスト１４をマスクとし、マスク開
口を通して選択的にｎ型イオン、例えばＳｉを加速エネ
ルギー１８０ｋｅＶ、注入イオン密度１×１０¹³／cm²
で注入し、ｎ⁺領域１５（ソース領域、ドレイン領域）
を形成する。その後、図２（ｄ）に示すように、ｎ⁺領
域１５の上にＡｕ−Ｇｅ系からなる金属を用いてソース
電極１６及びドレイン電極１７を形成し、両電極１６，
１７を熱処理によって合金化してｎ⁺領域１５にオーミ
ック接合させる。

【００２４】ついで、ＧａＡｓ基板１１の表面にレジス
ト膜１９を形成し、フォトリソグラフィを行なって、図
２（ｅ）に示すように、ゲート長に等しい幅を有し、逆
テーパ状をした開口２０をレジスト膜１９にあける。こ
の後、リン酸系のエッチング液に浸漬してリセス１８を
形成する。

【００２５】この後、図２（ｆ）に示すように、蒸着法
により、レジスト膜１９の開口２０を通して能動層１３
の上に、膜厚２５０ÅのＰｔ、膜厚２００ÅのＭｏ、膜
厚１０００ÅのＴｉ、膜厚５００ÅのＰｔ、膜厚３５０
０ÅのＡｕからなるゲート電極用金属層２１を順次堆積
させ、レジスト膜１９の上に堆積したＰｔ／Ｍｏ／Ｔｉ
／Ｐｔ／Ａｕからなるゲート電極用金属層２１をレジス
ト膜１９とともに剥離（リフトオフ）し、図２（ｇ）及
び図３に示すような、Ｐｔ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕか
らなるゲート電極２２を形成する。

【００２６】この後、ＧａＡｓ基板２２を約３５０℃で
熱処理を行う。熱処理を行なうと、図４（ａ）（ｂ）に
模式的に示すように、最下層のＰｔがＧａＡｓ中へ拡散
し、ＧａＡｓと反応して合金化し、ＰｔＡｓやＰｔＧａ
等の化合物を生成する。この熱処理工程においては、Ｐ
ｔが能動層中へ約５００Å拡散し、ＧａＡｓと固相反応
してＰｔＡｓやＰｔＧａ等を含む反応層２３を生成し、
ゲート電極２２を能動層１３とショットキー接合させ
る。その結果、図２（ｈ）に示すように、反応層（Ｐｔ
Ａｓ、ＰｔＧａ）／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕからなる、
良好なショットキー接合のＰｔ埋め込み型のゲート電極
２２を備えたＰｔゲートＦＥＴ２４が形成される。

【００２７】（Ｐｔ層の働き）この実施例においては、
ゲート電極は、Ｐｔ（又は、反応層）／Ｍｏ／Ｔｉ／Ｐ
ｔ／Ａｕからなっている。このうち、最下層のＰｔ層は
上記のように能動層と反応し、ＰｔＡｓやＰｔＧａ等か
らなる反応層を生成して埋め込み型のゲート電極を形成
し、良好なショットキー接合を実現するものである。

【００２８】従来例で説明したように、ＧａＡｓと反応
していないＰｔ層が残っていたり、Ｐｔ以外の金属がＧ
ａＡｓ中に拡散してＧａＡｓと反応したりすると、熱処
理工程における熱や素子動作時の熱によって反応層が変
化し、素子特性がばらついたり、不安定になったり、劣
化したりする。これに対し、本発明のＰｔゲートＦＥＴ
は、能動層の上に形成されたＰｔ層をＧａＡｓと完全に
反応させて反応層を形成している点に特徴がある。Ｐｔ
層が能動層と完全に反応しているので、ゲート電極形成
後の後工程において、ゲート電極の熱処理温度と同程度
もしくはそれ以上の熱処理温度におかれても、Ｐｔ層と
ＧａＡｓとの反応はそれ以上進むことがなく、素子特性
が変化することがない。特に、素子のピンチオフ電圧が
変動することがない。同じように、素子動作時の発熱に
よっても、ピンチオフ電圧等の素子特性が変化して不安
定になる恐れがない。

【００２９】（熱処理温度）Ｐｔ層をＧａＡｓと反応さ
せてショットキー接合させるための、ゲート電極の熱処
理温度は、２５０〜４００℃が好ましい。その理由を以
下に述べる。能動層の上に形成された膜厚２５０ÅのＰ
ｔ層を完全に反応させて反応層を形成したＰｔゲートＦ
ＥＴにおいて、熱処理温度を２００〜４５０℃まで変化
させた場合の、ショットキー接合の理想係数とショット
キー障壁高さの変化を図５に示す。図５から分かるよう
に、２５０℃以下の熱処理温度ではＰｔ層の拡散が十分
でなく、理想係数もショットキー障壁高さも共に大幅に
劣化している。従って、安定した、良好な素子特性を得
るためには、熱処理温度の下限は２５０℃程度である。

【００３０】同様に、図５によると、熱処理温度４００
℃以上では、ショットキー障壁高さが劣化している。さ
らに、熱処理温度が４００℃以上になると、前工程で形
成されているオーミック電極が劣化し、デバイス特性に
悪影響を与える。従って、熱処理温度の上限は４００℃
となる。

【００３１】（Ｐｔ層の膜厚）ここで、Ｐｔ層は熱処理
によって能動層と完全に反応させる必要があるので、Ｐ
ｔ層の厚みは薄くする必要がある。試作によれば、Ｐｔ
層の厚みは、５００Å以下にすることが好ましい。特
に、上記実施形態においては、最適な値としてＰｔ層の
厚みを２５０Åにしている。Ｐｔ層の厚みが大きくなる
と、Ｐｔ層を能動層と完全に反応させるための熱処理時
間が長くなるばかりでなく、Ｐｔ層の厚みが大きくなる
に従って、同じピンチオフ電圧Ｖpを実現する時、相互
コンダクタンスｇmの立ち上がり急峻性も低下し、また
膜厚が大きくなるとＰｔ層の膜ストレスが増大してＧａ
Ａｓ基板との密着性も悪くなる。

【００３２】例えば、相互コンダクタンスｇmの急峻性
については、図６に示すような測定データが得られた。
図６は、膜厚が２５０ÅのＰｔ層を能動層と反応させた
場合と、膜厚が５００ÅのＰｔ層を能動層と反応させた
場合において、ゲート−ソース間電圧Ｖgsに対する相互
コンダクタンスｇmの変化を測定したものである。この
図６から分かるように、膜厚５００ÅのＰｔ層では、膜
厚２５０ÅのＰｔ層に比べて、熱処理の前後にかかわり
なく、相互コンダクタンスｇmの急峻性が悪くなってい
る。Ｐｔ層の膜厚が２５０Åの場合には、浅いイオン注
入で急峻なキャリアプロファイルが得られる、能動層
（ｎ層）の膜厚を薄くでき（この場合、約１０００
Å）、相互コンダクタンスｇmの立ち上がりが良くな
る。しかし、Ｐｔ層の膜厚が５００Åより厚くなると、
それに応じて能動層厚も大きくしなければならず、相互
コンダクタンスｇmの急峻性が損われる。これらのこと
から、Ｐｔ層の厚みは５００Å以下が好ましい。

【００３３】また、図７は、Ｐｔ層の膜厚と相互コンダ
クタンスｇmの急峻性、熱処理温度の関係を示してい
る。ここで、熱処理温度はＰｔ層を十分に拡散させる温
度である。相互コンダクタンスｇmの急峻性を示す指標
としては、相互コンダクタンスｇmをゲート−ソース間
電圧Ｖgsで微分したΔｇm／ΔＶgsを用いている。この
場合の測定点は、飽和ドレイン電流Ｉdssの１／２とな
るポイントであり、Ｐｔ層の膜厚に応じて注入条件を変
えてピンチオフ電圧Ｖpが約−０.８Ｖとなるようにして
いる。図７によれば、Ｐｔ層の膜厚が５００Åを超える
と、熱処理温度が４００℃以上に及ぶことがわかる。４
００℃以上の熱処理温度では熱処理温度の上限温度を超
え、また、オーミック電極が劣化し、デバイス特性に悪
影響を与える。また、Ｐｔ層の膜厚が増えるに従って、
相互コンダクタンスｇmの急峻性Δｇm／ΔＶgsも低下す
る。また、Ｐｔ層の膜厚が大きくなると、膜ストレスが
大きくなり、ＧａＡｓとの密着性が悪くなる。これらの
点からも、Ｐｔ層の膜厚は５００Åを上限とするのが望
ましい。

【００３４】一方、Ｐｔ層の膜厚が１００Åよりも薄く
なると、現在の技術では、膜厚の制御が困難であると共
に、十分にＰｔの拡散が行なわれず、良好なショットキ
ー接合が得られなくなるので、Ｐｔ層の膜厚は１００Å
以上が好ましい。

【００３５】（Ｐｔ層の拡散深さ）Ｐｔ層を熱処理によ
り能動層へ完全に拡散させる場合には、ピンチオフ電圧
Ｖpを所望の値に制御することが重要である。ここで、
Ｐｔ層をその膜厚の２倍程度能動層へ拡散させ、反応層
の厚みがＰｔ層膜厚の２倍程度になるようにすると、反
応層が熱的に安定となって信頼性が増し、素子特性が安
定することが実験的に分かっている。上記実施例の場合
には、Ｐｔ層の膜厚を２５０Åとしているから、反応層
の厚みが５００Å程度となるようにすればよく、そのた
めには３５０℃の熱処理温度で十分であった。

【００３６】（能動層の厚みとＰｔ層の膜厚との関係）
また、熱処理前における能動層の厚みは、その上のＰｔ
層の膜厚の２〜１０倍であることが好ましい。Ｐｔ層の
拡散深さはＰｔ層の膜厚の２倍程度が望ましいから、能
動層全体が反応層によって塞がれないようにするために
は、能動層の厚みはＰｔ層の膜厚の２倍以上必要とな
る。また、能動層の厚みがＰｔ層の膜厚の１０倍以上に
なると、相互コンダクタンスｇmの急峻性が低下して素
子の特性が劣化する。

【００３７】（Ｍｏ層の働き）Ｍｏ層は、拡散バリア層
として働くものであって、Ｐｔ層を能動層と完全に反応
させることを確実ならしめ、かつ、他の金属と能動層と
の反応を阻止する。本発明においては重要な働きをする
ものである。

【００３８】上記のように、製造ばらつきが小さく、安
定したＰｔゲートＦＥＴを作製するためには、Ｐｔ層が
能動層に完全に拡散して反応層を形成した時点でゲート
電極の能動層への拡散を停止させ、Ｐｔ以外の金属が能
動層に拡散しないようにする必要がある。まず、Ｍｏは
ＧａＡｓと反応しにくいので、図４（ｂ）に示すよう
に、Ｐｔ層が能動層と反応し、その反応層とＭｏ層とが
接触した時点でゲート電極と能動層との反応が停止す
る。また、Ｍｏは他の金属の拡散を阻止する拡散バリア
層として働くので、ＴｉやＡｕ等が能動層ないし反応層
へ拡散してピンチオフ電圧Ｖp等の素子特性を変化させ
るのを防止する。さらに、Ｍｏ層は最下層のＰｔがＴｉ
層へ拡散するのも防止するので、Ｐｔ層がＴｉ層へ拡散
してＧａＡｓに拡散する量が変動し、反応層の深さにば
らつきが生じるのを防止できる。従って、Ｐｔ層の上に
一定の厚さを有するＭｏ層を形成しておくことにより、
Ｐｔ層のみを能動層と完全に反応させるための工程制御
や処理時間管理などの要求精度も緩和される。

【００３９】このＭｏ層も、Ｐｔ層と同様、薄く形成さ
れており、上記実施例では、２００Åの膜厚となってい
る。Ｍｏ層は、膜ストレスが大きいため、ゲート長が短
い場合、厚い膜を作製すると密着性が悪くなる。そのた
めＭｏ層の厚みを薄くしている。

【００４０】また、Ｔｉ層は、この薄いＭｏ層の持つ拡
散防止効果を補助するためのもので、上層のＡｕ、Ａｌ
層のＰｔ／ＧａＡｓ反応層への拡散を抑制するためと、
Ｍｏ層と中間のＰｔ層との密着性を高めるのに必須であ
る。

【００４１】なお、このような拡散バリアとして働くも
のとしては、Ｗ、Ｔａ、Ｃｒ等が知られているので、Ｍ
ｏ層に代えて、Ｗ、Ｔａ、Ｃｒ等の金属を拡散バリア層
として用いてもよい。

【００４２】（その他の金属層）最上層のＡｕ層はゲー
ト電極の抵抗を小さくするための層であって、最も大き
な膜厚を有している。すなわち、上記実施例では、３５
００Åの膜厚としている。従って、このＡｕ層の代り
に、同じように比抵抗の小さなＡｌなどを用いてもよ
い。

【００４３】Ｔｉ層の上の中間Ｐｔ層は、ＴｉとＡｕの
反応を防ぐ、拡散バリアの働きをしている。Ｐｔの代り
にＣｒを用いてもよい。

【００４４】ゲート長が短い場合、厚いＭｏ層を最下層
のＰｔ層の上に積むと密着性の問題などがあって、厚い
Ｍｏ層を積むことが困難であり、逆に、Ｍｏ層を薄くす
ると、Ｐｔ層とＴｉ層との相互拡散を阻止できなくな
る。そこで、本発明のゲート構造においては、Ｍｏ層を
非常に薄くすることによってＭｏ層の成膜を容易にし、
さらに、中間Ｐｔ層やＴｉ層によっても相互拡散を防止
すると共に、特にＴｉ層はＭｏ層との密着性を高めるの
に、重要である。

【００４５】しかして、本発明によるＰｔゲートＦＥＴ
によれば、良好なショットキー特性を有するＰｔ埋め込
み型のＧａＡｓＭＥＳＦＥＴ等の電界効果トランジスタ
を製作することができる。特に、順方向バイアス下にお
いても良好な動作をし、ゲート抵抗が小さく、ショット
キー障壁高さも高く、相互コンダクタンスの立ち上がり
が急峻で、しかもピンチオフ電圧等の素子特性のばらつ
きも小さく、熱に対する安定性も高く、信頼性の高い高
出力用の素子を製作することができる。

【００４６】なお、上記のようにイオン注入法を用いて
能動層を最適範囲内で形成することによっても、相互コ
ンダクタンスｇmの立ち上がり急峻性を良好にすること
ができ、素子の高出力化と高効率化を実現できる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は、従来例のＰｔゲートＦＥＴ
の製造工程を示す概略断面図である。

【図２】（ａ）〜（ｈ）は、本発明の一実施例によるＰ
ｔゲートＦＥＴの製造工程を示す概略断面図である。

【図３】能動層の上に形成されたゲート電極を示す概略
拡大断面図である。

【図４】（ａ）（ｂ）は能動層の上のＰｔ層がＧａＡｓ
中に拡散して合金化するようすを模式的に示す図であ
る。

【図５】膜厚２５０ÅのＰｔ層を拡散させたＰｔゲート
ＦＥＴを用いて測定された、熱処理温度とショットキー
接合の理想係数、ショットキー障壁高さとの関係を示す
図である。

【図６】Ｐｔ層の厚みが２５０Åと５００Åの場合にお
ける、熱処理前の相互コンダクタンス特性と熱処理後の
相互コンダクタンス特性を示す図である。

【図７】Ｐｔ層の膜厚に対する、相互コンダクタンスの
急峻性と熱処理温度の関係を示す図である。

【符号の説明】

１１半絶縁性ＧａＡｓ基板１３能動層１６ソース電極１７ドレイン電極２１ゲート電極用金属層２２ゲート電極２３反応層

Claims

【特許請求の範囲】

【請求項１】半導体基板に形成された能動層に、当該
能動層とショットキー接合するゲート電極を形成された
電界効果トランジスタであって、当該ゲート電極は、Ｐｔと前記能動層との反応層を最下
層とし、当該反応層の上にＰｔを含まない金属層が形成
されていることを特徴とする電界効果トランジスタ。
【請求項２】前記反応層の上に形成されている金属層
は、Ｍｏ、Ｗ、Ｔａ、Ｃｒ等の前記能動層とほとんど反
応しない金属からなることを特徴とする、請求項１に記
載の電界効果トランジスタ。
【請求項３】前記反応層の上にＭｏ層が形成され、そ
の上にＴｉ層が形成され、その上方にＡｕ層もしくはＡ
ｌ層が形成されていることを特徴とする、請求項１に記
載の電界効果トランジスタ。
【請求項４】前記半導体基板は、化合物半導体基板で
あることを特徴とする、請求項１に記載の電界効果トラ
ンジスタ。
【請求項５】半導体基板に形成された能動層の上に所
定膜厚のＰｔ層を最下層とし、当該Ｐｔ層の上にＰｔを
含まない金属層を有するゲート電極用金属層を形成した
後、当該ゲート電極用金属層に熱処理を施すことによって最
下層のＰｔ層のうち、能動層と接している領域のＰｔを
能動層と完全に反応させて反応層を形成することを特徴
とする電界効果トランジスタの製造方法。
【請求項６】能動層上に形成される前記ゲート電極用
金属層における最下層のＰｔ層の厚みが、５００Å以下
であることを特徴とする、請求項５に記載の電界効果ト
ランジスタの製造方法。
【請求項７】前記反応層の厚みが、能動層上に形成さ
れた前記ゲート電極用金属層における最下層のＰｔ層の
厚みの約２倍であることを特徴とする、請求項５に記載
の電界効果トランジスタの製造方法。
【請求項８】能動層の厚みが、能動層上に形成された
前記ゲート電極用金属層における最下層のＰｔ層の厚み
の２倍以上１０倍以下であることを特徴とする、請求項
５に記載の電界効果型トランジスタの製造方法。
【請求項９】前記熱処理の温度が、２５０℃以上４０
０℃以下であることを特徴とする、請求項５に記載の電
界効果トランジスタの製造方法。