TWI442515B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI442515B
TWI442515B TW097106085A TW97106085A TWI442515B TW I442515 B TWI442515 B TW I442515B TW 097106085 A TW097106085 A TW 097106085A TW 97106085 A TW97106085 A TW 97106085A TW I442515 B TWI442515 B TW I442515B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
film
gate electrode
metal
Prior art date
Application number
TW097106085A
Other languages
English (en)
Other versions
TW200901374A (en
Inventor
Hisao Kawasaki
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200901374A publication Critical patent/TW200901374A/zh
Application granted granted Critical
Publication of TWI442515B publication Critical patent/TWI442515B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

半導體裝置及其製造方法
本發明係有關一種使用化合物半導體基板的微波單石積體電路，尤其是有關一種具備主動元件及MIM電容的半導體裝置及其製造方法。
所謂使用化合物半導體基板的微波單石積體電路(以下記載為“MMIC”)，習知以來在相同的GaAs等化合物半導體基板上形成場效型電晶體(以下記載為“FET”)之類的主動元件及作為受動元件的MIM(金屬－絕緣體－金屬)電容。(參照日本特開2002－184946號公報的第1圖)。
這樣的MMIC通常是利用各不相同的製造過程製造主動元件及受動元件。例如作為主動元件的FET係在GaAs基板上的主動區域形成由歐姆金屬AuGe/Au構成的源極電極與汲極電極、及在此等電極之間形成由肖特基金屬Ti/Pt/Au構成的閘極電極。
另一方面，MIM電容係在前述GaAs基板上形成Al或是Ti/Al等金屬膜來作為下側電極，再於其上形成例如SiN膜來作為介電體層。該SiN膜係也被形成在FET表面。接著，在該SiN膜上形成例如Ti/Pt/Au構成的上側電極。該上側電極係介由形成在前述SiN膜的接觸孔，也形成在FET的源極、汲極、及閘極各電極表面。如此一來完成了MMIC。
然而，就這樣構造的MMIC而言，如上述所示，由於利用與FET元件部的形成工程不同的工程，設置MIM電容之下側電極的形成工程，因此使製造工程變長而招致生產率降低。其理由為由於MIM電容的下側電極與FET的電極係必須利用各不相同的金屬材料加以形成，因此兩者的製造工程也必須為不同的工程。為此，期望一邊能夠實現製造工程的縮短，一邊更提高各元件部的信賴性之半導體裝置。
本發明係以提供能夠縮短具備主動元件及MIM電容之MMIC製造工程的元件構造，同時也提供其製造方法為目的。
關於本發明之第1觀點的半導體裝置，係為在半導體基板上，設置具有源極、汲極區域及設置在此等區域之間的閘極電極的場效電晶體部、及在下側電極與上側電極之間介在有介電質層的MIM電容部之半導體裝置，其特徵為：使前述場效電晶體部的閘極電極及前述MIM電容的下側電極具有相同的電極構造。
關於本發明之第2觀點的半導體裝置，係為在半導體基板上，設置主動元件、及在下側電極與上側電極之間介在有介電質層的MIM電容部之半導體裝置，其特徵為：前述MIM電容的下側電極係具有重疊的複數層金屬層，前述複複層金屬層係具備Au層、位在最上層的Ti層、介 在前述Au層與前述Ti層之間的阻障金屬層。
若是根據本發明的第3觀點的話，係提供有關上述第1觀點的半導體裝置之製造方法，也就是在半導體基板上，設置場效電晶體、及在下側電極與上側電極之間介在有介電質層的MIM電容之半導體裝置的製造方法，其特徵為：在前述場效電晶體的源極區域、汲極區域分別形成源極電極、汲極電極後，利用剝離法同時形成場效電晶體的閘極電極及MIM電容的下側電極之半導體裝置的製造方法。
若是根據本發明的話，藉由將肖特基電極用在MIM電容的下側電極，因為該下側電極可以與場效電晶體等主動元件的肖特基電極同時形成，因此可以縮短製造工程，並提升生產率。又因為用來作為MIM電容的下側電極之Au/阻障金屬膜/Ti的耐熱性為優，因此能夠得到提升MIM電容部信賴性的半導體裝置。
針對本發明之實施例，一邊參照圖面一邊詳細說明。顯示半導體裝置之一實施例的MMIC概略構造的剖面圖係如第1圖所示。該MMIC100係具有在相同化合物半導體基板GaAs基板10上形成作為主動元件之FET元件部101、及MIM電容部102的構造。
FET元件部101係形成在設置於GaAs基板10的主動層(通道層)12上。換言之，在該主動層12上係以既定 間隔設置一對絕緣膜14a、14b。在一對絕緣膜14a、14b的兩側之主動層12上，係設置源極電極16a、汲極電極16b。又在一對絕緣膜14a、14b間的主動層12上係設置閘極電極18a。以覆蓋一對絕緣膜14a、14b及閘極電極18a的全部與源極電極16a、汲極電極16b的一部份之方式，設置表面保護膜20a。在源極電極16a、汲極電極16b上，且沒有利用表面保護膜20a所覆蓋的部份，設置上側電極22a、22b。
又MIM電容部102係形成在設置於GaAs基板10上的絕緣膜14c上。在該絕緣膜14c上的既定區域設置下側電極18b。在絕緣膜14c上中，以覆蓋沒有設置下側電極18b的區域及下側電極18b的既定區域之方式，設置介電質層20b。在介電質層20b上係以利用與下側電極18b挾持該介電質層20b的方式，形成上側電極22c。
針對具有這樣構造的MMIC100之製造方法，參照製造工程圖之第2A~2H圖加以說明。
首先，如第2A圖所示，在設置了主動層12的GaAs基板10上形成絕緣膜14。絕緣膜14係為了分離MIM電容部的下側電極18b與GaAs基板10，防止相互間的漏電電流，並防止耐壓降低而設置的。為此，在使這樣的漏電電流不影響MMIC100的特性之情況下，不一定須要該絕緣膜14。
如第2A圖所示，在GaAs基板10上形成絕緣膜14之情況下，如第2B圖所示，在FET元件部中，為了確保 源極電極、汲極電極、及閘極電極的形成區域，蝕刻除去形成在主動層12上的絕緣膜14的一部份後而設置開口。藉此，使絕緣膜14分割為絕緣膜14a~14c。又根據用於絕緣膜14的材料，利用剝離法形成絕緣膜14a~14c亦可。
接著如第2C圖所示，形成在形成源極電極及汲極電極的區域開口的光阻膜52。該光阻膜52係藉由所謂全面塗布光阻膜後，使用光罩圖案的曝光、顯影之光微影技術加以形成。之後，全面蒸鍍歐姆接觸用的金屬膜16。就該金屬膜16而言，係使用AuGe/Au為佳。
其次，如第2D圖所示，利用剝離法除去光阻膜52及該光阻膜52上的金屬膜16。接著使金屬膜16係對於主動層12達到歐姆接觸的方式，進行熱處理(合金化)。藉此，形成位在挾持絕緣膜14a、14b位置之源極電極16a及汲極電極16b。
其次，如第2E圖所示，形成在FET元件部之閘極電極的形成區域與MIM電容部中之下側電極的形成區域開口的光阻膜54。在該光阻膜54上全面蒸鍍Ti/Pt/Au/Pt/Ti來作為金屬膜18為佳。接著如第2F圖所示，利用剝離法除去光阻膜54及其上的金屬膜18。藉此，同時形成閘極電極18a、及MIM電容部的下側電極18b。如此一來，由於可以同時形成FET元件部的閘極電極18a及MIM電容部的下側電極18b，可以圖得製造工程的短縮化，並提升生產率。
在形成閘極電極18a的金屬膜中，主動層12正上方的Ti層係由於得到與主動層12的密接性及良好的肖特基特性而被選定。雖然也可以使用由WSi或Al等構成的金屬膜取代該Ti層，但是從對MIM電容部的下側電極18b賦予高耐熱性的觀點看來，對於使用Al有所保留為佳。
又在主動層12正上方的Ti層與中間的Au層之間的Pt層，係為防止在高溫的Ti與Au反應之阻障金屬層。該阻障金屬層係不限定為Pt層，選自Mo、Pd、W、Ta中之一種金屬的單層膜亦可，或是包含2種以上的金屬之金屬膜(也就是多層膜)亦可。
構成閘極電極18a的Au層，係以減低閘極電極18a的電阻為目的而被插入。在FET的閘極電極雖然通常都是以這樣的Ti/Pt/Au加以構成，但是在MMIC100的FET元件部中進一步設置了Pt/Ti。該閘極電極18a的最上層之Ti層係為了達到提高與例如由SiN膜構成的表面保護膜20a之密接性的效果。
又MIM電容部的下側電極18b之最上層Ti層係為了達到提高與例如由SiN膜構成的介電質層20b之密接性的效果。藉此，可以提升MIM電容的信賴性。
被插入在閘極電極18a的最上層之Ti層下的Pt也是防止在高溫的Ti與Au反應之阻障金屬層。在此也是相同，阻障金屬層係不限定為Pt層，選自Mo、Pd、W、Ta中之由1種或複數種金屬構成的層亦可。由於MIM電容部的下側電極18b也具有這樣的阻障金屬膜，因此能夠形成 耐高溫處理且穩定的MIM電容。
其次，如第2G圖所示，同時在FET元件部形成表面保護膜20a、在MIM電容部形成介電質層20b。此等係可以在全面堆積例如SiN膜後，使用光阻膜等蝕刻光罩，形成FET元件部的源極電極16a、汲極電極16b的接觸孔、閘極電極18a的接觸孔(未圖示)等，其後除去該蝕刻光罩加以形成。
FET元件部的表面保護膜20a及MIM電容部的介電質層20b因為能夠以這樣的方式同時形成，因此可以圖得製造工程的短縮化，並且提升生產率。
其後，如第2H圖所示，在除了源極電極16a、汲極電極16b表面的一部份、閘極電極18a表面的一部份(未圖示)、下側電極18b上的介電質層20b之既定區域、及下側電極18b表面的一部份以外的部份上，全面塗布光阻膜56，並於其上全面蒸鍍例如由Ti/Pt/Au構成的金屬膜22。在此，在MIM電容部中，由於在介電質層20b的正上方形成Ti層，因此在此等之間可以得到高密接性。
之後，利用剝離法除去光阻膜56及其上的金屬膜22。該結果為形成汲極電極16b、源極電極16a的上側電極22a、22b、閘極電極18a的上側電極(未圖示)、MIM電容的上側電極22c及與下側電極18b連接的金屬配線(未圖示)，完成第1圖的MMIC100。
如上述所示，在MMIC100中，由於不須要分開製作習知之會招致MMIC製造工程數增大的FET元件部及 MIM電容部，因此可以提升生產率，又也可以提高MIM電容的信賴性。
以上，雖然是針對本發明的實施例加以說明，但是本發明係不限於這樣的形態。就半導體基板而言，除了GaAs基板之外，可以使用將GaN基板作為主動區域的基盤，就形成此等主動區域的基盤而言，可以使用藍寶石之類的絕緣基板或是SiC、Si之類的半導體基板。
10‧‧‧GaAs基板
12‧‧‧主動層
14、14a~14c‧‧‧絕緣膜
16‧‧‧金屬膜
16a‧‧‧源極電極
16b‧‧‧汲極電極
18‧‧‧金屬膜
18a‧‧‧閘極電極
18b‧‧‧下側電極
20a‧‧‧表面保護膜
20b‧‧‧介電質層
22‧‧‧金屬膜
22a~22c‧‧‧上側電極
52‧‧‧光阻膜
54‧‧‧光阻膜
56‧‧‧光阻膜
100‧‧‧MMIC
101‧‧‧FET元件部
102‧‧‧MIM電容部
第1圖係為根據本發明之實施例的MMIC概略剖面圖。
第2A圖係為第1圖所示之MMIC製造方法中的第1工程圖。
第2B圖係為第1圖所示之MMIC製造方法中的第2工程圖。
第2C圖係為第1圖所示之MMIC製造方法中的第3工程圖。
第2D圖係為第1圖所示之MMIC製造方法中的第4工程圖。
第2E圖係為第1圖所示之MMIC製造方法中的第5工程圖。
第2F圖係為第1圖所示之MMIC製造方法中的第6工程圖。
第2G圖係為第1圖所示之MMIC製造方法中的第7 工程圖。
第2H圖係為第1圖所示之MMIC製造方法中的第8工程圖。
10‧‧‧GaAs基板
12‧‧‧主動層
14a~14c‧‧‧絕緣膜
16a‧‧‧源極電極
16b‧‧‧汲極電極
18a‧‧‧閘極電極
18b‧‧‧下側電極
20a‧‧‧表面保護膜
20b‧‧‧介電質層
22a~22c‧‧‧上側電極
100‧‧‧MMIC
101‧‧‧FET元件部
102‧‧‧MIM電容部

Claims (5)

  1. 一種半導體裝置之製造方法，係在半絕緣性的半導體基板上設置場效電晶體及MIM電容的半導體裝置之製造方法，具備：在前述半導體基板的一部份形成主動層的工程；在該主動層上之構成前述場效電晶體的源極電極之形成預定區域、汲極電極之形成預定區域與閘極電極之形成預定區域以外的部份、及前述半導體基板上之主動層以外的部份形成絕緣膜的工程；以在前述源極電極之形成預定區域及前述汲極電極之形成預定區域具有開口的方式，在該絕緣膜上形成第1光阻膜的工程；隔著該第1光阻膜，全面形成對於前述主動層能夠達到歐姆接觸的第1金屬膜的工程；利用剝離法剝離前述光阻膜及其上的第1金屬膜，形成前述源極電極及前述汲極電極的工程；以在前述源極電極與前述汲極電極及前述主動層之間形成歐姆接觸的方式，加熱前述半導體基板的工程；在形成有前述源極電極及前述汲極電極的半導體基板上之前述閘極電極之形成預定區域與前述主動層以外的部份，形成在前述MIM電容的下側電極之形成預定區域具有開口的第2光阻膜的工程；隔著該第2光阻膜，全面形成第2金屬膜的工程；利用剝離法剝離前述第2光阻膜及其上的第2金屬膜，同時形成前述閘極電極及前述MIM電容的下側電極的工程；藉由以至少具備Au層、位在最上層的Ti層、及介在前述Au層與前述Ti層之間的阻障金屬層的方式，層疊複 數層金屬層，形成前述第2金屬膜，而且形成選自Pt、Mo、Pd、W、Ta中之1種金屬的單層膜或是包含2種以上金屬的金屬膜作為前述阻障金屬層。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，進一步具備：在前述場效電晶體的形成預定區域上，在除了前述源極電極的表面之一部分、前述汲極電極的表面之一部分及前述閘極電極的表面之一部份以外的部份及前述MIM電容的前述下側電極上的一部份，形成介電質層的工程；在該介電質層上，形成在前述源極電極的表面之一部分、前述汲極電極的表面之一部分及前述閘極電極的表面的一部份、前述MIM電容的前述下側電極的表面之一部份、以及形成於前述下側電極上的前述介電質層之一部份分別具有開口的第3光阻膜的工程；隔著該第3光阻膜，全面形成第3金屬膜的工程；利用剝離法剝離該第3光阻膜及其上的前述第3金屬膜，形成連接前述源極電極的上側電極、連接前述汲極電極的上側電極、連接前述閘極電極的上側電極、連接前述MIM電容之前述下側電極的金屬配線及前述MIM電容的上側電極的工程。
  3. 如申請專利範圍第2項之半導體裝置之製造方法，其中，前述場效電晶體的前述閘極電極與前述MIM電容的下側電極係具備：Ti層、層疊在該Ti層上的阻障金屬層、層疊在該阻障金屬層的Au層、及層疊在該Au層上的Ti層。
  4. 如申請專利範圍第3項之半導體裝置之製造方法，其中，前述半絕緣性半導體基板為GaAs基板。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中，層疊在前述Ti層上的阻障金屬層係選自Pt、Mo、Pd、W、Ta中之1種金屬的單層膜或是包含2種以上金屬的金屬膜。
TW097106085A 2007-03-19 2008-02-21 Semiconductor device and manufacturing method thereof TWI442515B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007070052A JP2008235402A (ja) 2007-03-19 2007-03-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200901374A TW200901374A (en) 2009-01-01
TWI442515B true TWI442515B (zh) 2014-06-21

Family

ID=39643822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097106085A TWI442515B (zh) 2007-03-19 2008-02-21 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
US (1) US8030691B2 (zh)
EP (1) EP1976010B1 (zh)
JP (1) JP2008235402A (zh)
TW (1) TWI442515B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110053336A1 (en) * 2009-09-03 2011-03-03 Raytheon Company Method for selective deposition of dielectric layers on semiconductor structures
GB201112548D0 (en) * 2011-07-21 2011-08-31 Cambridge Display Tech Ltd Method of forming a top-gate transistor
JP2013026540A (ja) * 2011-07-25 2013-02-04 Renesas Electronics Corp 半導体集積回路装置
CN102956437B (zh) * 2011-08-17 2015-05-13 中芯国际集成电路制造(上海)有限公司 具有金属栅极的半导体器件上的制造电容器方法及电容器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789645A (en) * 1987-04-20 1988-12-06 Eaton Corporation Method for fabrication of monolithic integrated circuits
JPH01264250A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体素子
US4959705A (en) * 1988-10-17 1990-09-25 Ford Microelectronics, Inc. Three metal personalization of application specific monolithic microwave integrated circuit
JPH0376262A (ja) * 1989-08-18 1991-04-02 Nec Corp 半導体装置
JPH03225861A (ja) * 1990-01-30 1991-10-04 Toshiba Corp 半導体集積回路の製造方法
US5382821A (en) * 1992-12-14 1995-01-17 Sumitomo Electric Industries, Ltd. High power field effect transistor
US5552335A (en) * 1991-03-29 1996-09-03 Electronic Decisions, Inc. Acoustic charge transport integrated circuit process
JP3407409B2 (ja) * 1994-07-27 2003-05-19 富士通株式会社 高誘電率薄膜の製造方法
JP3408019B2 (ja) * 1995-06-12 2003-05-19 シャープ株式会社 半導体装置及び半導体装置の製造方法
KR0167274B1 (ko) * 1995-12-07 1998-12-15 문정환 씨모스 아날로그 반도체장치와 그 제조방법
JP3347947B2 (ja) * 1996-08-01 2002-11-20 日本電信電話株式会社 半導体装置の製造方法
JP3225861B2 (ja) 1996-12-02 2001-11-05 住友電装株式会社 端子金具
US6075266A (en) * 1997-01-09 2000-06-13 Kabushiki Kaisha Toshiba Semiconductor device having MIS transistors and capacitor
JP3731277B2 (ja) * 1997-03-04 2006-01-05 ソニー株式会社 半導体集積回路装置
KR100257079B1 (ko) * 1997-12-05 2000-05-15 김영환 반도체소자 및 이의 제조방법
JP3532812B2 (ja) * 1999-04-30 2004-05-31 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
JP2001024155A (ja) 1999-07-05 2001-01-26 Murata Mfg Co Ltd Ｍｉｍキャパシタ、その製造方法、半導体装置、エアブリッジ金属配線、およびその製造方法
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
JP2002184946A (ja) 2000-12-11 2002-06-28 Murata Mfg Co Ltd Ｍｉｍキャパシタおよびその製造方法
JP3674917B2 (ja) * 2001-10-19 2005-07-27 本田技研工業株式会社 半導体装置の製造方法
JP2003309181A (ja) * 2002-04-16 2003-10-31 Mitsubishi Electric Corp 半導体装置の製造方法及び、キャパシタの製造方法
JP2005175262A (ja) * 2003-12-12 2005-06-30 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080230813A1 (en) 2008-09-25
EP1976010A1 (en) 2008-10-01
JP2008235402A (ja) 2008-10-02
EP1976010B1 (en) 2011-11-02
TW200901374A (en) 2009-01-01
US8030691B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
JP5345521B2 (ja) 二層パッシベーションを有するトランジスタ及び方法
US8907407B2 (en) Semiconductor device covered by front electrode layer and back electrode layer
TWI442515B (zh) Semiconductor device and manufacturing method thereof
US20210143002A1 (en) Semiconductor device
JP2868008B1 (ja) 半導体装置及びその製造方法
US8587094B2 (en) Semiconductor device using a compound semiconductor subtrate
JPS6271256A (ja) 化合物半導体集積回路
JPH03227068A (ja) 薄膜トランジスタおよびその製造方法
JP6806307B2 (ja) 窒化物系電子素子およびその製造方法
US8338866B2 (en) Microwave semiconductor device using compound semiconductor and method for manufacturing the same
KR102497370B1 (ko) 반도체 장치의 제조 방법
US10790397B2 (en) Semiconductor device and method for manufacturing the same
JP7215800B2 (ja) 半導体装置の製造方法および半導体装置
JPH09102585A (ja) 半導体装置およびその製造方法
JP5175880B2 (ja) 半導体装置
JP2003179079A (ja) 電界効果型半導体装置およびその製造方法
JPH04116862A (ja) 半導体装置
JPS60200570A (ja) 電子装置
JPS594140A (ja) 集積回路装置
JPH0818006A (ja) 半導体集積回路装置の製造方法
JPH03244129A (ja) 半導体集積回路装置およびその製造方法
JP2007201413A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees