JP6806307B2 - 窒化物系電子素子およびその製造方法 - Google Patents

窒化物系電子素子およびその製造方法 Download PDF

Info

Publication number
JP6806307B2
JP6806307B2 JP2019529510A JP2019529510A JP6806307B2 JP 6806307 B2 JP6806307 B2 JP 6806307B2 JP 2019529510 A JP2019529510 A JP 2019529510A JP 2019529510 A JP2019529510 A JP 2019529510A JP 6806307 B2 JP6806307 B2 JP 6806307B2
Authority
JP
Japan
Prior art keywords
protective layer
nitride
electronic device
based electronic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019529510A
Other languages
English (en)
Other versions
JP2020501362A (ja
Inventor
ミン リー、サン
ミン リー、サン
ソブ コー、ホアン
ソブ コー、ホアン
ジェ キム、ヒョン
ジェ キム、ヒョン
ソク ジュン、ヒ
ソク ジュン、ヒ
Original Assignee
ウェービス インコーポレイテッド
ウェービス インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウェービス インコーポレイテッド, ウェービス インコーポレイテッド filed Critical ウェービス インコーポレイテッド
Publication of JP2020501362A publication Critical patent/JP2020501362A/ja
Application granted granted Critical
Publication of JP6806307B2 publication Critical patent/JP6806307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は窒化物系電子素子およびその製造方法に関し、さらに詳細には安定性および信頼性を向上させ得る窒化物系電子素子およびその製造方法に関する。
一般的に窒化物系電子素子はＳｉやＧａＡｓのような通常の半導体材料に比べて広いエネルギーバンドギャップを有し、熱的および化学的安定度が高く、高い電子飽和速度を有する。したがって高周波、高出力の応用分野に適合なものとして知られている。
窒化物系電子素子は、それぞれ異種の窒化物層であるチャネル層と障壁層を積層して接合界面で大きなバンド不連続性を提供し、大きなバンド不連続性により高濃度の電子が誘起され得るため、電子移動度を向上させることができる。
このような特性の窒化物系電子素子は、通常水分の浸透を防止するために樹脂フィルムを使っているが、湿気および温度変化によって樹脂フィルムの体積が変化され得、このような樹脂フィルムの体積の変化は下部の窒化物系保護層の一部の剥離を発生させる可能性がある。
保護層の剥離部分に水分が浸透し得、水分の浸透による金属電極パッドの表面が酸化し易く、これは高電圧を使う窒化物系電子素子の安定性および信頼性の低下に繋がり得る。
特にソース電極パッドは基板の背面側でビア（Ｖｉａ）を形成して外部電極を連結し、積層されたパッシベーション層と樹脂フィルムに形成された開口部を通じてドレイン電極パットの上面を露出させて外部電極を連結する構造を有する高電子移動度トランジスター（ＨＥＭＴ）の場合、ドレイン電極パット側に湿気が流入しやすい構造を有している。
日本公開特許公報２０１４−２２０４６３号（２０１４年１１月２０日公開、半導体装置）には、耐湿性を向上させた半導体装置の構造について記載しており、特にドレインの上部側に湿気が流入することを遮断できる構造について詳細に記載されている。
前記公開特許の図６（ｂ）および（ｃ）の構造から分かるように、ドレイン電極パットの上部に保護層と樹脂フィルムを覆って開口部を形成してドレイン電極パットの上部の一部を露出させるものの、前記保護層の端部がドレイン電極パットの上部から露出する構造を有している。
このような構造は、たとえ樹脂フィルムの体積の変化による保護層の剥離を防止するためにドレイン電極パットの露出とは無関係の開口部を樹脂フィルムに形成するとしても、薄膜の隙間を通じて微細な水分が流入し得るため素子の安定性および信頼性を低下させ得る。
また、ドレイン電極パットを露出させるための開口部と保護層の剥離防止のための開口部を形成する時、エッチストップ（ｅｔｃｈ ｓｔｏｐ）の差により実質的に機能の異なる両開口部を同時に形成することは非常に難しい問題点がある。すなわち、ドレイン電極パットを露出させる開口部のエッチストップは金属であるドレイン電極パットであり、保護層の剥離防止のための開口部は窒化物である保護層となるため工程が容易でなく、したがって別途の写真食刻工程を使って両開口部をそれぞれ形成しなければならないため工程段階が増加し得る問題点があった。
前記のような問題点を勘案した本発明の解決しようとする技術的課題は、窒化物系電子素子の耐湿性の向上のための構造および製造方法を提供することにある。
また、本発明が解決しようとする他の技術的課題は、耐湿性を向上させるものの、工程段階の増加を防止できる窒化物系電子素子およびその製造方法を提供することにある。
併せて、本発明が解決しようとする他の技術的課題は、ドレイン電極パットの上部側だけでなく、窒化物系電子素子の周り部分の端部を通じても湿気が流入することを防止できる窒化物系電子素子およびその製造方法を提供することにある。
前記のような課題を解決するための本発明の一側面に係る窒化物系電子素子は、基板、金属である電極および複数の保護層を含む窒化物系電子素子において、前記保護層のうち、前記電極の上部の一部が露出するように前記電極の一部を覆う少なくとも二つの保護層は、下部の保護層の端部が露出しないように上部の保護層が前記下部の保護層の端部を覆うように構成され得る。
本発明の一実施例によると、前記保護層が相互に接して積層されるチップ水準の側面部には、下部に位置する保護層の端部を上部に位置する保護層が覆って前記下部に位置する保護層の端部が露出しないようにすることができる。
本発明の一実施例によると、前記保護層のうち最上層の保護層は疏水性の樹脂材であり得る。
本発明の一実施例によると、前記疏水性の樹脂材は、ＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）であり得る。
本発明の一実施例によると、前記電極は少なくともドレイン電極パットであり、フィールドプレートを含むことができる。
また、本発明の他の側面に係る窒化物系電子素子の製造方法は、基板の上部にチャネル層、障壁層を順次形成し、保護層と電極を交互に形成する窒化物系電子素子の製造方法において、前記保護層のうち電極の上部の周辺部に形成される少なくとも二つの保護層を含み、前記二つの保護層のうち下部の保護層の端部が前記電極の上部に位置するようにパターニングし、前記二つの保護層のうち上部の保護層は前記下部の保護層の端部を覆って露出しないようにパターニングすることができる。
本発明の一実施例によると、前記保護層は、チップ水準の側面部でそれぞれ直接に接して積層され、上部に位置する保護層が下部に位置する保護層の端部を覆うようにパターニングすることができる。
本発明の一実施例によると、前記保護層の最上層に位置する保護層はＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）を塗布し、パターニングしてなるものであり得る。
本発明の一実施例によると、前記電極は、少なくともドレイン電極パットであり、選択的にフィールドプレートをさらに含むことができる。
本発明の窒化物系電子素子およびその製造方法は、多数のパッシベーション層および樹脂層を使う構造において、上部に位置する層が下部に位置する層の両端部を覆って端部が露出しないようにすることによって、層の間領域が露出することを防止して耐湿性を向上させることができる効果がある。
また、本発明は耐湿性の向上のための別途の開口部を形成しないため、工程段階の増加を防止できる効果がある。
そして、本発明は電極パッドの上部だけでなく、全体の構造において層の間領域が露出することを防止して耐湿性をさらに向上させることができる効果がある。
本発明の第１実施例に係る窒化物系電子素子の一部の断面構成図である。 本発明の第１実施例に係る窒化物系電子素子の製造工程の手順断面図である。 本発明の第１実施例に係る窒化物系電子素子の製造工程の手順断面図である。 本発明の第１実施例に係る窒化物系電子素子の製造工程の手順断面図である。 本発明の第１実施例に係る窒化物系電子素子の製造工程の手順断面図である。 本発明の第２実施例に係る窒化物系電子素子の一部の断面構成図である。 本発明の第２実施例に係る窒化物系電子素子の製造工程の手順断面図である。 本発明の第２実施例に係る窒化物系電子素子の製造工程の手順断面図である。 本発明の第２実施例に係る窒化物系電子素子の製造工程の手順断面図である。 本発明の第２実施例に係る窒化物系電子素子の製造工程の手順断面図である。
以下、本発明の窒化物系電子素子およびその製造方法について、添付した図面を参照して詳細に説明する。特に本発明の特徴的な構成と作用が明確に示され得るように、説明される図面は窒化物系電子素子の一部のみが表示され得る。
また、本発明では説明の便宜のために窒化物系電子素子の一例である、高電子移動度トランジスター（ＨＥＭＴ）の構造を例にして説明するものの、本発明は必ずしも高電子移動度トランジスターの製造にのみ限定されるものではない。
本発明の実施例は、当該技術分野で通常の知識を有する者に本発明をさらに完全に説明するために提供されるものであり、下記で説明される実施例は多様な異なる形態に変形され得、本発明の範囲は下記の実施例に限定されるものではない。かえって、これらの実施例は本発明をさらに忠実かつ完全にし、当業者に本発明の思想を完全に伝達するために提供されるものである。
本明細書で使われた用語は特定の実施例を説明するために使われ、本発明を制限するためのものではない。本明細書で使われたように、単数の形態は文脈上、異なることを明確に指摘するものでなければ、複数の形態を含むことができる。また、本明細書で使われる場合、「含む（ｃｏｍｐｒｉｓｅ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、言及した形状、数字、段階、動作、部材、要素および／またはこれらのグループの存在を特定するものであり、一つ以上の他の形状、数字、動作、部材、要素および／またはグループの存在または付加を排除するものではない。本明細書で使われたように、用語「および／または」は該当列挙された項目のうちいずれか一つおよび一つ以上のすべての組み合わせを含む。
本明細書において、第１、第２等の用語が多様な部材、領域および／または部位を説明するために使われるが、これら部材、部品、領域、層および／または部位はこれらの用語によって限定されてはならないことは自明である。これらの用語は、特定の順序や上下、または優劣を意味するものではなく、一つの部材、領域または部位を他の部材、領域または部位と区別するためにのみ使われる。したがって、以下において詳述する第１部材、領域または部位は本発明の教えから逸脱することなく、第２部材、領域または部位を指し示すことができる。
以下、本発明の実施例は本発明の実施例を概略的に図示する図面を参照して説明する。図面において、例えば、製造技術および／または公差により、図示された形状の変形が予想され得る。したがって、本発明の実施例は本明細書に図示された領域の特定の形状に制限されるものと解釈されてはならず、例えば製造上もたらされる形状の変化を含まなければならない。
第１実施例
図１は、本発明の第１実施例に係る窒化物系電子素子の一部の断面構成図である。
図１に図示した通り、第１実施例に係る窒化物系電子素子は、基板１１と、前記基板１１の上部に形成されたチャネル層１２と、前記チャネル層１２の上部に形成された障壁層１３と、前記障壁層１３の上部で障壁層１３の一部の領域を露出させる第１保護層１４と、前記第１保護層１４により露出した障壁層１３上に位置するドレイン電極２０と、前記第１保護層１４の上部の全面と前記ドレイン電極２０の上面の周辺部の一部を覆うように位置する第２保護層３０と、前記ドレイン電極２０の上面とその周辺の第２保護層３０の一部上に位置するドレイン電極パット４０と、前記第２保護層３０の上部と前記ドレイン電極パット４０の上面の周辺部の一部を覆う第３保護層５０と、前記第３保護層５０の上部を覆うものの、第３保護層５０の端部が露出しないように前記ドレイン電極パット４０の上面の周辺部の一部まで位置する第４保護層６０を含んで構成される。
前記構成は窒化物系電子素子の一例である高電子移動度トランジスターのドレイン部分のみを示したものである。
前記において、基板１１はＳｉＣ、サファイアなどの知られている材質を使うことができ、チャネル層１２はＧａＮなどの窒化物系半導体層であり、障壁層１３はＡｌＧａＮなどの窒化物系半導体層である。この時、チャネル層１２と障壁層１３は互いに異なる窒化物系半導体層であるものとする。
前記障壁層１３の上部には第１保護層１４が位置する。第１保護層１４は、ドレイン領域の障壁層１３の一部を露出させるように一部に開口部が形成されている。第１保護層１４はＳｉＮなどの窒化物半導体層を使うことができる。
前記第１保護層１４の開口部を通じて露出した障壁層１３に接触するドレイン電極２０が位置する。前記ドレイン電極２０は金属層であり、図面には省略しているがソース電極と共に形成される。ドレイン電極２０を形成する方法はリフトオフ法を使うことができる。
その後、第２保護層３０が前記ドレイン電極２０の上面の中央部を露出させるように、ドレイン電極２０の上面の周辺部から前記第１保護層１４の上面の全体に位置する。ここで上面の全体とは図１の構成に限定された表現であり得る。第２保護層３０も窒化物半導体層を使うことができる。
この時、第１保護層１４はドレイン電極２０の側面に接し、第２保護層３０はドレイン電極２０の上面の周辺部まで延びているものであり、したがって第１保護層１４の端部と第２保護層３０の端部は互いに異なる位置に位置することになる。
第２保護層３０の端部が第１保護層１４の端部に比べて、図面上ｄ１だけドレイン電極２０の垂直方向の中心ｃにより近く位置し、全体的な面積も第２保護層３０がより広い特徴がある。
そして、第２保護層３０により露出するドレイン電極２０の上面の中央に接するドレイン電極パット４０が位置する。ドレイン電極パット４０は図面では省略されているがフィールドプレートとともに形成されたり、フィールドプレートとは別途の工程で形成され得る。
その後、第２保護層３０の上面の全体とドレイン電極パット４０の上面の周辺部の一部には第３保護層５０が位置することになる。第３保護層５０も窒化物半導体層を使うことができ、第３保護層５０の端部は第２保護層３０の端部に比べてｄ２だけ前記ドレイン電極２０の垂直方向の中心ｃにより近く位置する。
したがって、全体として第３保護層５０は第２保護層３０を完全に覆い、第２保護層３０は第１保護層１４を完全に覆う構造となる。
最後に、第４保護層６０は第３保護層５０の上部の全面および端部を覆うように位置する。すなわち、第４保護層６０は前記第３保護層５０の端部を覆うようにドレイン電極パット４０の上面の周辺部まで位置し、ドレイン電極パット４０の中央の一部のみを露出させる構造となる。したがって、第４保護層６０の端部は第３保護層５０の端部に比べてドレイン電極２０の垂直方向の中心ｃにより近く位置することになる。
第４保護層６０は樹脂材であり得、特に耐湿性の向上のために、疏水性で下部の層と密着度が優秀な材質を使うことができる。このような条件を満足するものとして、ＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）を挙げることができる。
前記第４保護層６０は、前記ドレイン電極パット４０の上部の周辺部側に折れ曲がった折り曲げ部６１を含む構成であり、前記折り曲げ部６１により第３保護層５０の端部および第４保護層６０と第３保護層５０の間領域が露出することを防止して水分が流入することを遮断することができる。
このように、本発明は上部の保護層が下部の保護層を完全に覆うように積層されて湿気が流入することを防止することができる。
図２ａ〜図２ｄは、本発明の第１実施例に係る窒化物系電子素子の製造工程の手順断面図である。
図２ａに図示した通り、基板１１の上部に順次チャネル層１２、障壁層１３を形成し、障壁層１３の上部に第１保護層１４を蒸着した後、一部を選択的に食刻して障壁層１３の上部の一部を露出させる。
この時、露出する障壁層１３はドレイン領域となる。
その後、図２ｂに図示した通り、リフトオフ（ｌｉｆｔ ｏｆｆ）方法で前記第１保護層１４の間から露出した障壁層１３の上部に位置するドレイン電極２０を形成する。
その後、前記ドレイン電極２０と第１保護層１４の上部の全面に第２保護層３０を蒸着し、写真食刻工程を通じて第２保護層３０の一部を除去して前記ドレイン電極２０の上部の中央部を露出させる。
この時、除去される第２保護層３０はドレイン電極２０の上部の中央部上に位置する部分であるため、ドレイン電極２０の上部面の周りに沿って第２保護層３０が位置することになる。
その後、図２ｃに図示した通り、前記ドレイン電極２０の露出部分に接するドレイン電極パット４０を形成する。前記ドレイン電極パット４０はメッキ、リフトオフ、蒸着後パターニング方法などの金属パターン層の形成が可能なすべての方法を選択的に使うことができる。
その後、第３保護層５０を前記ドレイン電極パット４０および第２保護層３０の上部の全面に蒸着し、前記ドレイン電極パット４０の上部の中央部を露出させるパターンを形成する。
この時、第３保護層５０の食刻面である端部は、第２保護層３０の端部に比べて前記ドレイン電極パット４０の中央側により突出した形態となる。
その後、図２ｄに図示した通り、図２ｃの結果物の上部の全面に樹脂を塗布しパターニングして前記第３保護層５０の端部を覆い、ドレイン電極パット４０の上面の中央部を露出させる第４保護層６０を形成する。
前記第４保護層６０は下部層と密着性が優秀な疏水性のＢＣＢを塗布して形成し、下部層の端部および間の境界部分の露出を防止して湿気が流入することを防止することができる。
第２実施例
図３は、本発明の第２実施例に係る窒化物系電子素子の断面構成図である。
図３を参照すると、本発明の第２実施例に係る窒化物系電子素子は、第１実施例を図示した図１とは異なって、ソース電極７０、ゲート電極８０およびフィールドプレート９０をさらに含んで図示した。
図３では、本発明の特徴的な構成である多層の保護層の積層構造において、それぞれの下部に位置する保護層を完全に覆う上部の保護層の構造が、ドレイン電極パット上にのみ限定されるものではないことを示す。
前記ソース電極７０の上部に接し、ゲート電極８０の上部側の第３保護層５０の上部に延びるフィールドプレート９０は、ソース電極パッド（図面上では区画されていない）の役割も共にするものと理解され得る。
前記フィールドプレート９０の上部にも、前記ドレイン電極パット６０と同じように第３保護層５０と第４保護層６０が積層され、フィールドプレート９０に外部電極を連結するためにフィールドプレート９０の上面の中央部は露出され得る。
この時、前記フィールドプレート９０の上部側に位置する第４保護層６０は、同様に第３保護層５０の端部を完全に覆って露出することを防止する構造となり、ソース電極７０およびフィールドプレート９０の形成領域も前記において詳述したドレイン電極２０の形成領域のように、第１保護層１４、第２保護層３０、第３保護層５０、第４保護層６０が順次積層された構造を有し、上部の保護層がその下部の保護層に比べてソース電極７０の中央側に、より近い方向に突出している。
図３において、Ａ領域はウェハー水準で素子間の境界部と隣接した領域であって、以降基板１１を切断してチップ水準の側面部をなすことになる。実際の窒化物系電子素子のチップ水準の側面部は、多数のソース電極７０、ドレイン電極２０、ゲート電極８０を含むため非常に複雑な構造を有するが、これを単純化して図３に図示したものと理解され得る。
図３において、Ａ領域は第１保護層１４、第２保護層３０、第３保護層５０および第４保護層６０が直接接するように順次積層された構造であり、特に注目すべき点は第１保護層１４の端部を第２保護層３０が覆って露出することを防止し、第２保護層３０の端部は第３保護層５０が覆って露出することを防止するように積層された構造である。
また、第３保護層５０の端部は樹脂材である第４保護層６０が覆って露出することを防止することによって、窒化物系電子素子の側面部からの湿気の流入を遮断することができる。
前記第１保護層１４、第２保護層３０、第３保護層５０および第４保護層６０の一部は障壁層１３に直接接する構造となり、窒化物系電子素子の側面部からの湿気の流入を遮断することができる。
図４ａ〜図４ｄは、本発明の第２実施例に係る窒化物系電子素子の製造工程の手順断面図である。
図４ａを参照すると、基板１１に図示した通り、基板１１の上部に順次チャネル層１２、障壁層１３を形成し、障壁層１３の上部に第１保護層１４を蒸着した後、一部を選択的に食刻して障壁層１３の上部の一部を露出させる。
この時、露出する障壁層１３はドレイン領域およびソース領域となる。
また、チップ水準の窒化物系電子素子の側面部に位置する第１保護層１４の一部を除去して、第１保護層１４の端部が現れるようにする。
その後、図４ｂに図示した通り、リフトオフ（ｌｉｆｔ ｏｆｆ）方法で前記第１保護層１４の食刻された領域を通じて露出した障壁層１３の上部に、ドレイン電極２０およびソース電極７０を形成する。
その後、前記ドレイン電極２０とソース電極７０の間の第１保護層１４の一部を食刻してその下部の障壁層１３を露出させた後、露出した障壁層１３に接するゲート電極８０を形成する。
その後、前記ドレイン電極２０、ソース電極７０、ゲート電極８０および第１保護層１４の上部の全面に第２保護層３０を蒸着し、写真食刻工程を通じて第２保護層３０の一部を除去して前記ドレイン電極２０およびソース電極７０の上部の中央部を露出させると共に、チップ水準の窒化物系電子素子の側面部から露出した第１保護層１４の端部を覆って露出しないようにする。
その後、図４ｃに図示した通り、ソース電極７０とドレイン電極２０の露出部分にそれぞれ接するフィールドプレート９０とドレイン電極パット４０を形成する。前記フィールドプレート９０とドレイン電極パット４０はメッキ、リフトオフ、蒸着後パターニング方法などの金属パターン層の形成が可能なすべての方法を選択的に使うことができる。
その後、第３保護層５０をフィールドプレート９０、ドレイン電極パット４０および第２保護層３０の上部の全面に蒸着し、フィールドプレート９０とドレイン電極パット４０の上部の中央部を露出させるパターンを形成し、チップ水準の窒化物系電子素子の側面部から露出した第２保護層３０の端部を覆って露出しないようにする。
この時、第３保護層５０の食刻面である端部は、第２保護層３０の端部に比べて前記ドレイン電極パット４０の中央側およびフィールドプレート９０の中央側に、より突出した形態となる。
その後、図４ｄに図示した通り、図４ｃの結果物の上部の全面に樹脂を塗布しパターニングしてフィールドプレート９０とドレイン電極パット４０の上部側に位置する第３保護層５０の端部を覆うと共に、チップ水準の窒化物系電子素子の側面部から露出した第３保護層５０の端部を覆って露出することを防止する。
前記第４保護層６０は下部層と密着性が優秀な疏水性のＢＣＢを塗布して形成し、下部層の端部および間の境界部分の露出を防止して湿気が流入することを防止することができる。
本発明は前記実施例に限定されず、本発明の技術的要旨を逸脱しない範囲内で多様に修正、変形されて実施できることは、本発明が属する技術分野で通常の知識を有する者において自明なものである。
本発明は安定性および信頼性を向上させることができる窒化物系電子素子およびその製造方法を提供する。
１１：基板
１２：チャネル層
１３：障壁層
１４：第１保護層
２０：ドレイン電極
３０：第２保護層
４０：ドレイン電極パット
５０：第３保護層
６０：第４保護層
７０：ソース電極
８０：ゲート電極
９０：フィールドプレート

Claims (8)

  1. 基板、金属である電極および複数の保護層を含む窒化物系電子素子において、
    前記保護層のうち、前記電極の上部の一部が露出するように前記電極の一部を覆う少なくとも二つの保護層は、下部の保護層の前記電極の一部を覆う側の端部が露出しないように上部の保護層が前記下部の保護層の前記電極の一部を覆う側の端部を覆うとともに、
    前記保護層が相互に接して積層されるチップ水準の側面部には、
    前記保護層の端面部が障壁層に直接接触されて、下部に位置する保護層の端部を上部に位置する保護層が覆って前記下部に位置する保護層の端部が露出しないように構成してなる、窒化物系電子素子。
  2. チップ水準の側面部の間には、ゲート電極、前記電極であるソース電極、およびドレイン電極がそれぞれ一つまたは二つ以上配置される、請求項１に記載の窒化物系電子素子。
  3. 前記保護層のうち最上層の保護層は疏水性の樹脂材である、請求項１または請求項２に記載の窒化物系電子素子。
  4. 前記疏水性の樹脂材は、
    ＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）である、請求項３に記載の窒化物系電子素子。
  5. 前記電極は少なくともドレイン電極パットであり、フィールドプレートを含む、請求項１〜４の何れか一項に記載の窒化物系電子素子。
  6. 基板の上部にチャネル層、障壁層を順次形成し、保護層と電極を交互に形成する窒化物系電子素子の製造方法において、
    前記保護層のうち電極の上部の周辺部に形成される少なくとも二つの保護層を含み、
    前記二つの保護層のうち下部の保護層の端部が前記電極の上部に位置するようにパターニングし、
    前記二つの保護層のうち上部の保護層は前記下部の保護層の前記電極の上部側の端部を覆って露出しないようにパターニングし、
    前記保護層は、
    チップ水準の側面部でそれぞれ直接に接して積層され、
    前記保護層の端面部が前記障壁層に直接接触されて、上部に位置する保護層が下部に位置する保護層の端部を覆うようにパターニングする、窒化物系電子素子の製造方法。
  7. 前記保護層の最上層に位置する保護層はＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）を塗布し、パターニングしてなる、請求項６に記載の窒化物系電子素子の製造方法。
  8. 前記電極は、
    少なくともドレイン電極パットであり、選択的にフィールドプレートをさらに含む、請求項６または７に記載の窒化物系電子素子の製造方法。
JP2019529510A 2016-12-13 2017-11-03 窒化物系電子素子およびその製造方法 Active JP6806307B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160169806A KR102044244B1 (ko) 2016-12-13 2016-12-13 질화물계 전자소자 및 그 제조방법
KR10-2016-0169806 2016-12-13
PCT/KR2017/012443 WO2018110832A1 (ko) 2016-12-13 2017-11-03 질화물계 전자소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2020501362A JP2020501362A (ja) 2020-01-16
JP6806307B2 true JP6806307B2 (ja) 2021-01-06

Family

ID=62558862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019529510A Active JP6806307B2 (ja) 2016-12-13 2017-11-03 窒化物系電子素子およびその製造方法

Country Status (6)

Country Link
US (1) US11037888B2 (ja)
EP (1) EP3557631A4 (ja)
JP (1) JP6806307B2 (ja)
KR (1) KR102044244B1 (ja)
CN (1) CN110036489B (ja)
WO (1) WO2018110832A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115810602A (zh) * 2021-09-14 2023-03-17 株式会社东芝 半导体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085670A (ja) * 1999-09-14 2001-03-30 Nec Corp 電界効果型トランジスタ及びその製造方法
JP5470705B2 (ja) * 2007-12-28 2014-04-16 サンケン電気株式会社 半導体装置及びその製造方法
JP5177551B2 (ja) * 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置
US20120038058A1 (en) * 2009-03-20 2012-02-16 Microgan Gmbh Vertically contacted electronic component and method for producing same
KR101803554B1 (ko) * 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US20110266670A1 (en) * 2010-04-30 2011-11-03 Luke England Wafer level chip scale package with annular reinforcement structure
KR101172689B1 (ko) * 2010-12-28 2012-08-10 전자부품연구원 플로팅된 게이트 전극을 갖는 질화물계 반도체 소자의 제조 방법
JP5787251B2 (ja) * 2011-02-28 2015-09-30 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6017125B2 (ja) * 2011-09-16 2016-10-26 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
JP2014220463A (ja) * 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置
JP6206096B2 (ja) * 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
US9472625B2 (en) * 2014-03-17 2016-10-18 Infineon Technologies Austria Ag Operational Gallium Nitride devices
JP2016139718A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
US10217827B2 (en) * 2016-05-11 2019-02-26 Rfhic Corporation High electron mobility transistor (HEMT)

Also Published As

Publication number Publication date
EP3557631A4 (en) 2020-08-05
CN110036489A (zh) 2019-07-19
KR20180068152A (ko) 2018-06-21
US20190295962A1 (en) 2019-09-26
CN110036489B (zh) 2022-06-21
WO2018110832A1 (ko) 2018-06-21
KR102044244B1 (ko) 2019-12-02
JP2020501362A (ja) 2020-01-16
US11037888B2 (en) 2021-06-15
EP3557631A1 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
JP6296445B2 (ja) ショットキーバリアダイオード
JP2021097230A (ja) 半導体装置及びその製造方法
JP2020521329A (ja) 半導体デバイス及びその製造方法
JP6806307B2 (ja) 窒化物系電子素子およびその製造方法
US11476110B2 (en) Semiconductor device
JP2006229218A (ja) 半導体デバイスの製造方法、および得られるデバイス
TWI442515B (zh) Semiconductor device and manufacturing method thereof
KR20190032161A (ko) 반도체 소자 및 이의 제조 방법
US8338866B2 (en) Microwave semiconductor device using compound semiconductor and method for manufacturing the same
US10199467B2 (en) Semiconductor device having plated metal in electrode and process to form the same
JP2015185783A (ja) 半導体装置、および半導体装置の製造方法
JP6080961B2 (ja) 半導体装置およびその製造方法
JP2020009823A (ja) 半導体装置及び半導体装置の製造方法
CN112786515B (zh) 一种薄膜器件的加工方法
JP7215800B2 (ja) 半導体装置の製造方法および半導体装置
TWI683357B (zh) 半導體裝置之製造方法
JP2017208379A (ja) 窒化物半導体装置
JP2024090653A (ja) 半導体装置および半導体装置の製造方法
JP2016207707A (ja) 半導体装置およびその製造方法
JP6459690B2 (ja) 電子部品及びその製造方法
JP2006294837A (ja) 半導体装置及びその製造方法
JP2019179857A (ja) 半導体装置および半導体装置の製造方法
US20190378935A1 (en) Semiconductor device and method for manufacturing the same
JP2013055241A (ja) 半導体装置及びその製造方法
JP2005327890A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201120

R150 Certificate of patent or registration of utility model

Ref document number: 6806307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250