WO2018110832A1 - 질화물계 전자소자 및 그 제조방법 - Google Patents

질화물계 전자소자 및 그 제조방법 Download PDF

Info

Publication number
WO2018110832A1
WO2018110832A1 PCT/KR2017/012443 KR2017012443W WO2018110832A1 WO 2018110832 A1 WO2018110832 A1 WO 2018110832A1 KR 2017012443 W KR2017012443 W KR 2017012443W WO 2018110832 A1 WO2018110832 A1 WO 2018110832A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective layer
nitride
electronic device
based electronic
layer
Prior art date
Application number
PCT/KR2017/012443
Other languages
English (en)
French (fr)
Inventor
이상민
구황섭
김현제
정희석
Original Assignee
주식회사 웨이비스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 웨이비스 filed Critical 주식회사 웨이비스
Priority to JP2019529510A priority Critical patent/JP6806307B2/ja
Priority to CN201780073634.1A priority patent/CN110036489B/zh
Priority to EP17881414.1A priority patent/EP3557631A4/en
Priority to US16/465,246 priority patent/US11037888B2/en
Publication of WO2018110832A1 publication Critical patent/WO2018110832A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Definitions

  • the present invention relates to a nitride-based electronic device and a method for manufacturing the same, and more particularly to a nitride-based electronic device and a method for manufacturing the same that can improve the stability and reliability.
  • nitride electronic devices have a wider energy band gap than conventional semiconductor materials such as Si and GaAs, have high thermal and chemical stability, and have high electron saturation rates. Therefore, it is known to be suitable for high frequency and high power applications.
  • Nitride-based electronic devices provide a large band discontinuity at the bonding interface by stacking heterogeneous nitride layers, respectively, a channel layer and a barrier layer, and can improve electron mobility because high concentrations of electrons can be induced due to large band discontinuities. have.
  • Nitride-based electronic devices having such characteristics generally use a resin film to prevent the penetration of moisture, but the volume of the resin film may change due to moisture and temperature changes, and the volume change of the resin film may be caused by Partial peeling of the nitride protective layer may occur.
  • Moisture may penetrate into the peeling part of the protective layer, and the surface of the metal electrode pads may easily oxidize due to the penetration of water, which may reduce the stability and reliability of the nitride-based electronic device using a high voltage.
  • the source electrode pad has a structure in which a via is formed on the back side of the substrate to connect the external electrodes, and the top surface of the drain electrode pad is exposed through the laminated passivation layer and the opening formed in the resin film, and the external electrode is connected.
  • the high electron mobility transistor (HEMT) has a structure in which moisture easily enters the drain electrode pad side.
  • Japanese Laid-Open Patent Publication No. 2014-220463 (November 20, 2014, semiconductor device) describes a structure of a semiconductor device having improved moisture resistance, and in particular, a structure that can block moisture from entering the upper side of the drain. It is described in detail.
  • an upper portion of the drain electrode pad is exposed by covering an upper portion of the drain electrode pad with a protective layer and a resin film to form an opening.
  • An end portion of the protective layer is exposed on the drain electrode pad.
  • Such a structure allows fine moisture to flow through the gaps between the thin films even though openings are formed in the resin film irrelevant to the exposure of the drain electrode pads in order to prevent peeling of the protective layer due to the volume change of the resin film. Therefore, the stability and reliability of the device can be reduced.
  • the present invention has been made in view of the above problems, and provides a structure and a manufacturing method for improving moisture resistance of a nitride-based electronic device.
  • another technical problem to be solved by the present invention is to provide a nitride-based electronic device and a method of manufacturing the same that can improve the moisture resistance, but can prevent the increase of the process step.
  • another technical problem to be solved by the present invention is to provide a nitride-based electronic device and a method of manufacturing the same that can prevent moisture from entering through the end portion of the nitride-based electronic device as well as the upper side of the drain electrode pad. have.
  • the upper portion of the electrode of the protective layer At least two protective layers covering a portion of the electrode to expose a portion may be configured such that the upper protective layer covers the lower protective layer end so that the end of the lower protective layer is not exposed.
  • the uppermost protective layer of the protective layer may be a hydrophobic resin material.
  • the hydrophobic resin material may be BCB (BenzoCycloButene).
  • the electrode may be at least a drain electrode pad and may include a field plate.
  • the nitride-based electronic device manufacturing method in the nitride-based electronic device manufacturing method of sequentially forming a channel layer, a barrier layer on the substrate, and alternately forming the protective layer and the electrode, At least two protective layers formed on the upper periphery of the electrode of the protective layer, patterned so that the lower end of the protective layer of the two protective layer is located above the electrode, the protective layer of the upper of the two protective layers The lower portion of the protective layer may be patterned so as not to be exposed.
  • the passivation layers may be stacked in direct contact with each other at the chip level side portion, and may be patterned to cover an end portion of the passivation layer located at a lower passivation layer.
  • the protective layer positioned on the uppermost layers of the protective layers may be a coating and patterning BCB (BenzoCycloButene).
  • the electrode may be at least a drain electrode pad, and may further include a field plate.
  • an interlayer region between layers is formed by covering both ends of a layer positioned at a lower side of the structure having a plurality of passivation layers and a resin layer so as not to expose end portions thereof. There is an effect that can prevent the exposure to improve the moisture resistance.
  • the present invention does not form a separate opening for improving moisture resistance, there is an effect that can prevent the increase of the process step.
  • the present invention has an effect of further improving the moisture resistance by preventing the area between the layers in the entire structure as well as the top of the electrode pad.
  • FIG. 1 is a partial cross-sectional view of a nitride-based electronic device according to a first embodiment of the present invention.
  • FIGS. 2A to 2D are cross-sectional views illustrating a process of manufacturing an evolutionary electronic device according to a first embodiment of the present invention.
  • FIG 3 is a partial cross-sectional view of a nitride-based electronic device according to a second embodiment of the present invention.
  • FIGS. 4A through 4D are cross-sectional views illustrating a manufacturing process of a nitride electronic device according to a second embodiment of the present invention.
  • drain electrode 30 second protective layer
  • drain electrode pad 50 third protective layer
  • nitride electronic device of the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.
  • only a part of the nitride-based electronic device may be displayed in the drawings so that the characteristic configuration and operation of the present invention can be clearly shown.
  • HEMT high electron mobility transistor
  • nitride electronic device a high electron mobility transistor
  • first, second, etc. are used herein to describe various members, regions, and / or portions, it is obvious that these members, components, regions, layers, and / or portions should not be limited by these terms. Do. These terms do not imply any particular order, up or down, or superiority, and are only used to distinguish one member, region or region from another member, region or region. Accordingly, the first member, region, or region described below may refer to the second member, region, or region without departing from the teachings of the present invention.
  • FIG. 1 is a partial cross-sectional view of a nitride-based electronic device according to a first embodiment of the present invention.
  • the nitride electronic device includes a substrate 11, a channel layer 12 formed on the substrate 11, and an upper portion of the channel layer 12.
  • a drain electrode 20 positioned on (13), a second protective layer 30 positioned to cover the upper front surface of the first protective layer 14 and a portion of the upper peripheral portion of the drain electrode 20;
  • a drain electrode pad 40 positioned on an upper surface of the drain electrode 20 and a portion of the second protective layer 30 around the drain electrode 20, an upper portion of the second protective layer 30, and the drain electrode pad 40.
  • Part of the upper periphery It is configured to include a fourth protective layer 60 which support position.
  • the above configuration shows only the drain portion of the high electron mobility transistor, which is an example of the nitride-based electronic device.
  • the substrate 11 may be a known material such as SiC, sapphire, etc.
  • the channel layer 12 is a nitride semiconductor layer such as GaN
  • the barrier layer 13 is a nitride semiconductor layer such as AlGaN. At this time, the channel layer 12 and the barrier layer 13 are assumed to be different nitride-based semiconductor layers.
  • the first passivation layer 14 is positioned on the barrier layer 13. Openings are formed in the first protective layer 14 to expose a part of the barrier layer 13 in the drain region.
  • the first protective layer 14 may use a nitride semiconductor layer such as SiN.
  • the drain electrode 20 is in contact with the barrier layer 13 exposed through the opening of the first protective layer 14.
  • the drain electrode 20 is a metal layer and is omitted in the drawing, but is formed together with the source electrode.
  • the method of forming the drain electrode 20 may use a lift-off method.
  • the second protective layer 30 is positioned on the entire upper surface of the first protective layer 14 from the upper periphery of the drain electrode 20 to expose the central portion of the upper surface of the drain electrode 20.
  • the entire upper surface may be an expression limited to the configuration of FIG. 1.
  • the second protective layer 30 may also use a nitride semiconductor layer.
  • the first protective layer 14 is in contact with the side of the drain electrode 20
  • the second protective layer 30 extends to the upper periphery of the upper surface of the drain electrode 20, so that the first protective layer 14 The end and the end of the second protective layer 30 are located at different positions.
  • An end portion of the second protective layer 30 is located closer to the vertical center c of the drain electrode 20 by d1 than the end portion of the first protective layer 14, and the overall area is also the second protective layer. 30 has a broader feature.
  • a drain electrode pad 40 is disposed at the center of the upper surface of the drain electrode 20 exposed by the second protective layer 30.
  • the drain electrode pad 40 is omitted in the drawing, it may be formed simultaneously with the field plate or may be formed by a separate process from the field plate.
  • the third protective layer 50 is positioned on the entire upper surface of the second protective layer 30 and a part of the upper peripheral portion of the drain electrode pad 40.
  • a nitride semiconductor layer may also be used for the third protective layer 50, and an end of the third protective layer 50 may be vertically centered on the drain electrode 20 by d 2 as compared with an end of the second protective layer 30. closer to c).
  • the third protective layer 50 completely covers the second protective layer 30, and the second protective layer 30 has a structure completely covering the first protective layer 14.
  • the fourth protective layer 60 is positioned to cover the upper front side and the end of the third protective layer 50. That is, the fourth protective layer 60 is positioned up to the periphery of the upper surface of the drain electrode pad 40 so as to cover the end of the third protective layer 50, and exposes only a central portion of the drain electrode pad 40. Becomes Accordingly, the end portion of the fourth passivation layer 60 is located closer to the vertical center c of the drain electrode 20 than the end portion of the third passivation layer 50.
  • the fourth protective layer 60 may be a resin material, and in particular, a material that is hydrophobic and has excellent adhesion to the layers below may be used to improve moisture resistance. Examples of satisfying these conditions include BCB (BenzoCycloButene).
  • the fourth protective layer 60 includes a bent portion 61 that is bent toward the upper peripheral side of the drain electrode pad 40, and the end of the third protective layer 50 is formed by the bent portion 61. And preventing the area between the fourth protective layer 60 and the third protective layer 50 from being exposed, thereby preventing the inflow of moisture.
  • the present invention may be laminated so that the upper protective layer completely covers the lower protective layer to prevent moisture from entering.
  • FIGS. 2A to 2D are cross-sectional views illustrating a manufacturing process of a nitride-based electronic device according to a first embodiment of the present invention.
  • the channel layer 12 and the barrier layer 13 are sequentially formed on the substrate 11, and the first protective layer 14 is deposited on the barrier layer 13. A portion is selectively etched to expose a portion of the top of the barrier layer 13.
  • the exposed barrier layer 13 becomes a drain region.
  • a drain electrode 20 is formed on the barrier layer 13 exposed between the first protective layers 14 by a lift off method.
  • the second protective layer 30 is deposited on the upper surfaces of the drain electrode 20 and the first protective layer 14, and a portion of the second protective layer 30 is removed by a photolithography process. The upper center portion of the drain electrode 20 is exposed.
  • the second protective layer 30 since the second protective layer 30 is removed, the second protective layer 30 is positioned along the circumference of the upper surface of the drain electrode 20 because the second protective layer 30 is located on the upper center portion of the drain electrode 20.
  • a drain electrode pad 40 in contact with the exposed portion of the drain electrode 20 is formed.
  • the drain electrode pad 40 may selectively use any method capable of forming a metal pattern layer, such as plating, liftoff, and patterning after deposition.
  • a third protective layer 50 is deposited on the entire upper surface of the drain electrode pad 40 and the second protective layer 30 to form a pattern exposing the upper center portion of the drain electrode pad 40. .
  • an end portion which is an etched surface of the third protective layer 50, may protrude more toward the center of the drain electrode pad 40 than the end of the second protective layer 30.
  • a resin is applied and patterned on the upper surface of the resultant of FIG. 2C to cover the end portion of the third protective layer 50 and to expose the center portion of the upper surface of the drain electrode pad 40.
  • the fourth protective layer 60 is formed.
  • the fourth protective layer 60 is formed by applying a hydrophobic BCB having excellent adhesion to the lower layer, and can prevent the inflow of moisture by preventing exposure of the end portion and the boundary portion between the lower layer.
  • FIG. 3 is a cross-sectional configuration diagram of a nitride-based electronic device according to a second embodiment of the present invention.
  • the nitride-based electronic device according to the second embodiment of the present invention is different from the source electrode 70, the gate electrode 80, and the field plate 90, unlike FIG. 1 of the first embodiment. It is shown including more.
  • FIG. 3 shows that the structure of the upper protective layer completely covering the protective layers positioned at the lower portions of the multilayer protective layer stacked structure, which is a characteristic configuration of the present invention, is not limited only to the drain electrode pads.
  • the field plate 90 which is in contact with the upper portion of the source electrode 70 and extends above the third protective layer 50 on the upper side of the gate electrode 80, serves as a source electrode pad (not illustrated in the drawing). It can be understood to do at the same time.
  • the third protective layer 50 and the fourth protective layer 60 are stacked on the field plate 90 to connect an external electrode to the field plate 90. An upper center portion of the field plate 90 may be exposed.
  • the fourth protective layer 60 positioned on the upper side of the field plate 90 also has a structure to completely prevent the end of the third protective layer 50 to be exposed, and to prevent the source electrode 70 and the field from being exposed.
  • the formation region of the plate 90 is similar to the formation region of the drain electrode 20 described above in detail, and includes the first protective layer 14, the second protective layer 30, the third protective layer 50, and the fourth protective layer ( 60 has a stacked structure, and the upper protective layer protrudes closer to the center side of the source electrode 70 than the lower protective layer.
  • the region A is an area adjacent to the boundary between devices at the wafer level, and then the substrate 11 is cut to form a chip level side part.
  • the chip-level side portion of the actual nitride-based electronic device has a very complicated structure including a plurality of source electrodes 70, drain electrodes 20, and gate electrodes 80, but it can be understood as shown in FIG. have.
  • the region A has a structure in which the first protective layer 14, the second protective layer 30, the third protective layer 50, and the fourth protective layer 60 are sequentially stacked so as to be in direct contact with each other.
  • the second protective layer 30 is a laminated structure.
  • the end of the third protective layer 50 may be prevented from being exposed by covering the fourth protective layer 60 made of a resin material, it is possible to block the inflow of moisture from the side portion of the nitride-based electronic device.
  • Part of the first protective layer 14, the second protective layer 30, the third protective layer 50, and the fourth protective layer 60 has a structure in direct contact with the barrier layer 13, and nitride-based electrons. Moisture ingress from the side of the device can be blocked.
  • 4A to 4D are cross-sectional views illustrating a process of manufacturing a nitride-based electronic device according to a second embodiment of the present invention.
  • the channel layer 12 and the barrier layer 13 are sequentially formed on the substrate 11, and the first protective layer is formed on the barrier layer 13. After depositing (14), a portion of the barrier layer 13 is selectively etched to expose the upper portion of the barrier layer 13.
  • the barrier layer 13 exposed at this time becomes a drain region and a source region.
  • first protective layer 14 positioned on the side of the chip-based nitride-based electronic device is removed to expose the end portion of the first protective layer 14.
  • a gate electrode 80 is formed in contact.
  • the second protective layer 30 is deposited on the upper surface of the drain electrode 20, the source electrode 70, the gate electrode 80, and the first protective layer 14, and the photolithography process is performed. A portion of the protective layer 30 is removed to expose the upper central portion of the drain electrode 20 and the source electrode 70, and the first protective layer 14 exposed from the side portion of the nitride-based electronic device at the chip level. Cover the ends of the to prevent them from being exposed.
  • a field plate 90 and a drain electrode pad 40 are formed to contact the exposed portions of the source electrode 70 and the drain electrode 20, respectively.
  • the field plate 90 and the drain electrode pad 40 may selectively use any method capable of forming a metal pattern layer, such as plating, liftoff, and patterning after deposition.
  • the third protective layer 50 is deposited on the upper surface of the field plate 90, the drain electrode pad 40, and the second protective layer 30, and the field plate 90 and the drain electrode pad 40 are formed.
  • a pattern exposing the upper central portion of the semiconductor layer is formed, and the end portion of the second protective layer 30 exposed from the side portion of the chip-level nitride-based electronic device is covered to prevent exposure.
  • an end portion which is an etched surface of the third passivation layer 50, may protrude more toward the center side of the drain electrode pad 40 and the center side of the field plate 90 than the end portion of the second passivation layer 30.
  • the resin is applied and patterned on the upper surface of the resultant of FIG. 4C to form an end portion of the third protective layer 50 positioned on the upper side of the field plate 90 and the drain electrode pad 40.
  • the resin is applied and patterned on the upper surface of the resultant of FIG. 4C to form an end portion of the third protective layer 50 positioned on the upper side of the field plate 90 and the drain electrode pad 40.
  • the fourth protective layer 60 is formed by applying a hydrophobic BCB having excellent adhesion to the lower layer, and can prevent the inflow of moisture by preventing exposure of the end portion and the boundary portion between the lower layer.
  • the present invention provides a nitride-based electronic device and a method of manufacturing the same that can improve the stability and reliability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 질화물계 전자소자 및 그 제조방법에 관한 것으로, 기판, 금속인 전극 및 복수의 보호층들을 포함하는 질화물계 전자소자에 있어서, 상기 보호층들 중 상기 전극의 상부 일부가 노출되도록 상기 전극의 일부를 덮는 적어도 두 보호층들은 하부의 보호층의 단부가 노출되지 않도록 상부의 보호층이 상기 하부의 보호층 단부를 덮도록 구성된다.

Description

질화물계 전자소자 및 그 제조방법
본 발명은 질화물계 전자소자 및 그 제조방법에 관한 것으로, 더 상세하게는 안정성 및 신뢰성을 향상시킬 수 있는 질화물계 전자소자 및 그 제조방법에 관한 것이다.
일반적으로 질화물계 전자소자는 Si나 GaAs와 같은 통상의 반도체 재료에 비하여 넓은 에너지 밴드 갭을 가지며, 열적 및 화학적 안정도가 높고, 높은 전자포화속도를 가진다. 따라서 고주파, 고출력의 응용 분야에 적합한 것으로 알려져 있다.
질화물계 전자소자는 각각 이종의 질화물층인 채널층과 장벽층을 적층하여 접합계면에서 큰 밴드 불연속성을 제공하고, 큰 밴드 불연속성에 기인하여 고농도의 전자가 유기될 수 있어 전자이동도를 향상시킬 수 있다.
이와 같은 특성의 질화물계 전자소자는 통상 수분의 침투를 방지하기 위하여 수지 필름을 사용하고 있으나, 습기 및 온도 변화에 의해 수지 필름의 체적에 변화가 올 수 있으며, 이러한 수지 필름의 체적 변화는 하부의 질화물계 보호층의 일부 박리를 발생시킬 수 있다.
보호층의 박리 부분으로 수분이 침투할 수 있으며, 수분의 침투에 의한 금속 전극 패드들의 표면이 산화되기 쉬우며, 이는 고전압을 사용하는 질화물계 전자소자의 안정성 및 신뢰성이 저하될 수 있다.
특히 소스전극패드는 기판의 배면측에서 비아(Via)를 형성하여 외부 전극을 연결하며, 적층된 패시베이션층과 수지 필름에 형성된 개구부를 통해 드레인전극패드의 상면을 노출시키고 외부 전극을 연결하는 구조를 가지는 고전자이동도 트랜지스터(HEMT)의 경우, 드레인전극패드측으로 습기가 유입되기 쉬운 구조를 가지고 있다.
일본 공개특허공보 2014-220463호(2014년 11월 20일 공개, 반도체장치)에는 내습성을 향상시킨 반도체장치의 구조에 대하여 기재하고 있으며, 특히 드레인의 상부측으로 습기가 유입되는 것을 차단할 수 있는 구조에 대하여 상세히 기재되어 있다.
위의 공개특허의 도 6의 (b) 및 (c)의 구조에서 알 수 있는 바와 같이 드레인전극패드의 상부에 보호층과 수지 필름을 덮고 개구부를 형성하여 드레인전극패드의 상부일부를 노출시키되, 상기 보호층의 단부가 드레인전극패드의 상부에서 노출되는 구조를 가지고 있다.
이와 같은 구조는 비록 수지 필름의 부피 변화에 따른 보호층의 박리를 방지하기 위하여 드레인전극패드의 노출과는 무관한 개구부를 수지 필름에 형성한다고 하더라도, 박막의 사이 틈새를 통해 미세 수분이 유입될 수 있어, 소자의 안정성 및 신뢰성을 저하시킬 수 있다.
또한 드레인전극패드를 노출시키기 위한 개구부와 보호층의 박리 방지를 위한 개구부를 형성할 때, 에치 스탑(etch stop)의 차이에 의해 실질적으로 기능이 다른 두 개구부를 동시에 형성하기는 매우 어려운 문제점이 있다. 즉, 드레인전극패드를 노출시키는 개구부의 에치 스탑은 금속인 드레인전극패드이며, 보호층 박리 방지를 위한 개구부는 질화물인 보호층이 되기 때문에 공정이 용이하지 않으며, 따라서 별도의 사진식각공정을 사용하여 두 개구부를 각각 형성해야 하기 때문에 공정단계가 증가할 수 있는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명이 해결하고자 하는 기술적 과제는, 질화물계 전자소자의 내습성 향상을 위한 구조 및 제조방법을 제공함에 있다.
또한 본 발명이 해결하고자 하는 다른 기술적 과제는, 내습성을 향상시키되 공정단계의 증가를 방지할 수 있는 질화물계 전자소자 및 그 제조방법을 제공함에 있다.
아울러 본 발명이 해결하고자 하는 다른 기술적 과제는, 드레인전극패드의 상부측 뿐만 아니라 질화물계 전자소자의 둘레부분 단부를 통해서도 습기가 유입되는 것을 방지할 수 있는 질화물계 전자소자 및 그 제조방법을 제공함에 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 일 측면에 따른 질화물계 전자소자는, 기판, 금속인 전극 및 복수의 보호층들을 포함하는 질화물계 전자소자에 있어서, 상기 보호층들 중 상기 전극의 상부 일부가 노출되도록 상기 전극의 일부를 덮는 적어도 두 보호층들은 하부의 보호층의 단부가 노출되지 않도록 상부의 보호층이 상기 하부의 보호층 단부를 덮도록 구성될 수 있다.
본 발명의 일 실시 예에 따르면, 상기 보호층들이 상호 접하여 적층되는 칩 수준 측면부에는, 하부에 위치하는 보호층의 단부를 상부에 위치하는 보호층이 덮어 상기 하부에 위치하는 보호층의 단부가 노출되지 않도록 할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 보호층들 중 최상층의 보호층은 소수성 수지재일 수 있다.
본 발명의 일 실시 예에 따르면, 상기 소수성 수지재는, BCB(BenzoCycloButene)일 수 있다.
본 발명의 일 실시 예에 따르면, 상기 전극은 적어도 드레인전극패드이며, 필드 플레이트를 포함할 수 있다.
또한 본 발명의 다른 측면에 따른 질화물계 전자소자 제조방법은, 기판의 상부에 채널층, 장벽층을 순차 형성하고, 보호층들과 전극을 교번하여 형성하는 질화물계 전자소자 제조방법에 있어서, 상기 보호층들 중 전극의 상부 주변부에 형성되는 적어도 두 보호층을 포함하고, 상기 두 보호층 중 하부의 보호층 단부가 상기 전극의 상부에 위치하도록 패터닝하고, 상기 두 보호층 중 상부의 보호층은 상기 하부의 보호층 단부를 덮어 노출되지 않도록 패터닝할 수 있다.
*본 발명의 일 실시 예에 따르면, 상기 보호층들은, 칩 수준의 측면부에서 각각 직접 접하여 적층되며, 상부에 위치하는 보호층이 하부에 위치하는 보호층의 단부를 덮도록 패터닝할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 보호층들의 최상층에 위치하는 보호층은 BCB(BenzoCycloButene)를 도포하고, 패터닝하여 된 것일 수 있다.
본 발명의 일 실시 예에 따르면, 상기 전극은, 적어도 드레인전극패드이며, 선택적으로 필드 플레이트를 더 포함할 수 있다.
본 발명 질화물계 전자소자 및 그 제조방법은, 다수의 패시베이션층 및 수지층을 사용하는 구조에서 상부에 위치하는 층이 하부에 위치하는 층의 양단부를 덮어 단부가 노출되지 않도록 함으로써, 층들의 사이 영역이 노출되는 것을 방지하여 내습성을 향상시킬 수 있는 효과가 있다.
또한 본 발명은 내습성 향상을 위한 별도의 개구부를 형성하지 않기 때문에 공정단계의 증가를 방지할 수 있는 효과가 있다.
그리고 본 발명은 전극패드의 상부뿐만 아니라 전체 구조에서 층들의 사이 영역이 노출되는 것을 방지하여 내습성을 더욱 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 제1실시 예에 따른 질화물계 전자소자의 일부 단면 구성도이다.
도 2a 내지 도 2d는 본 발명의 제1실시 예에 따른 진화물계 전자소자의 제조공정 수순 단면도이다.
도 3은 본 발명의 제2실시 예에 따른 질화물계 전자소자의 일부 단면 구성도이다.
도 4a 내지 도 4d는 본 발명의 제2실시 예에 따른 질화물계 전자소자의 제조공정 수순 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
11:기판 12:채널층
13:장벽층 14:제1보호층
20:드레인전극 30:제2보호층
40:드레인전극패드 50:제3보호층
60:제4보호층 70:소스전극
80:게이트전극 90:필드 플레이트
이하, 본 발명 질화물계 전자소자 및 그 제조방법에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 특히 본 발명의 특징적인 구성과 작용이 명확하게 나타날 수 있도록 설명되는 도면은 질화물계 전자소자의 일부만 표시될 수 있다.
또한 본 발명에서는 설명의 편의를 위하여 질화물계 전자소자의 일 예인, 고전자이동도 트랜지스터(HEMT)를 구조를 예로 들어 설명하되, 본 발명이 반드시 고전자이동도 트랜지스터 제조에만 한정되는 것은 아니다.
본 발명의 실시 예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이며, 아래에 설명되는 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시 예들로 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 발명을 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시 예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는"포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.　
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시 예들은 본 발명의 실시 예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시 예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
제1실시 예
도 1은 본 발명의 제1실시 예에 따른 질화물계 전자소자의 일부 단면 구성도이다.
도 1에 도시한 바와 같이, 제1실시 예에 따른 질화물계 전자소자는, 기판(11)과, 상기 기판(11) 상부에 형성된 채널층(12)과, 상기 채널층(12) 상부에 형성된 장벽층(13)과, 상기 장벽층(13)의 상부에서 장벽층(13)의 일부 영역을 노출시키는 제1보호층(14)과, 상기 제1보호층(14)에 의해 노출된 장벽층(13) 상에 위치하는 드레인전극(20)과, 상기 제1보호층(14)의 상부 전면과 상기 드레인전극(20)의 상면 주변부 일부를 덮도록 위치하는 제2보호층(30)과, 상기 드레인전극(20)의 상면과 그 주변의 제2보호층(30)의 일부 상에 위치하는 드레인전극패드(40)와, 상기 제2보호층(30)의 상부와 상기 드레인전극패드(40)의 상면 주변부 일부를 덮는 제3보호층(50)과, 상기 제3보호층(50)의 상부를 덮되, 제3보호층(50)의 단부가 노출되지 않도록 상기 드레인전극패드(40)의 상면 주변부 일부까지 위치하는 제4보호층(60)을 포함하여 구성된다.
위의 구성은 질화물계 전자소자의 일 예인 고전자이동도 트랜지스터의 드레인 부분만을 보인 것이다.
위에서 기판(11)은 SiC, 사파이어 등 알려진 재질을 사용할 수 있으며, 채널층(12)은 GaN 등의 질화물계 반도체층이며, 장벽층(13)은 AlGaN 등의 질화물계 반도체층이다. 이때 채널층(12)과 장벽층(13)은 서로 다른 질화물계 반도체층인 것으로 한다.
상기 장벽층(13)의 상부에는 제1보호층(14)이 위치한다. 제1보호층(14)은 드레인 영역의 장벽층(13) 일부를 노출시키도록 일부에 개구부가 형성되어 있다. 제1보호층(14)은 SiN 등의 질화물 반도체층을 사용할 수 있다.
상기 제1보호층(14)의 개구부를 통해 노출된 장벽층(13)에 접촉되는 드레인전극(20)이 위치한다. 상기 드레인전극(20)은 금속층이며 도면에는 생략되었으나 소스전극과 함께 형성된다. 드레인전극(20)을 형성하는 방법은 리프트오프 방법을 사용할 수 있다.
그 다음, 제2보호층(30)이 상기 드레인전극(20)의 상면 중앙부를 노출시키도록 드레인전극(20)의 상면 주변부로부터 상기 제1보호층(14)의 상면 전체에 위치한다. 여기서 상면 전체라고 하는 것은 도 1의 구성에 한정된 표현일 수 있다. 제2보호층(30) 역시 질화물 반도체층을 사용할 수 있다.
이때 제1보호층(14)은 드레인전극(20)의 측면에 접하며, 제2보호층(30)은 드레인전극(20)의 상면 주변부까지 연장되어 있는 것으로, 따라서 제1보호층(14)의 단부와 제2보호층(30)의 단부는 서로 다른 위치에 위치하게 된다.
제2보호층(30)의 단부가 제1보호층(14)의 단부에 비하여 도면상 d1만큼 드레인전극(20)의 수직방향 중심(c)에 더 가깝게 위치하며, 전체적인 면적도 제2보호층(30)이 더 넓은 특징이 있다.
그리고 제2보호층(30)에 의해 노출되는 드레인전극(20)의 상면 중앙에 접하는 드레인전극패드(40)가 위치한다. 드레인전극패드(40)는 도면에서는 생략되었으나 필드플레이트와 동시에 형성되거나, 필드플레이트와는 별도의 공정으로 형성될 수 있다.
그 다음, 제2보호층(30)의 상면 전체와 드레인전극패드(40)의 상면 주변부 일부에는 제3보호층(50)이 위치하게 된다. 제3보호층(50)도 질화물 반도체층을 사용할 수 있으며, 제3보호층(50)의 단부는 제2보호층(30)의 단부에 비하여 d2만큼 상기 드레인전극(20)의 수직방향 중심(c)에 더 가깝게 위치한다.
따라서 전체적으로 제3보호층(50)은 제2보호층(30)을 완전히 덮고, 제2보호층(30)은 제1보호층(14)을 완전히 덮는 구조가 된다.
마지막으로 제4보호층(60)은 제3보호층(50)의 상부 전면 및 단부를 덮도록 위치한다. 즉, 제4보호층(60)은 상기 제3보호층(50)의 단부를 덮도록 드레인전극패드(40)의 상면의 주변부까지 위치하며, 드레인전극패드(40)의 중앙 일부만을 노출시키는 구조가 된다. 따라서 제4보호층(60)의 단부는 제3보호층(50)의 단부에 비하여 드레인전극(20)의 수직방향 중심(c)에 더 가깝게 위치하게 된다.
*제4보호층(60)은 수지재일 수 있으며, 특히 내습성 향상을 위하여 소수성이며 하부의 층들과 밀착도가 우수한 재질을 사용할 수 있다. 이러한 조건을 만족하는 것으로 BCB(BenzoCycloButene)을 예로 들 수 있다.
상기 제4보호층(60)은 상기 드레인전극패드(40)의 상부 주변부 측으로 절곡된 절곡부(61)를 포함하는 구성이며, 상기 절곡부(61)에 의해 제3보호층(50)의 단부 및 제4보호층(60)과 제3보호층(50) 사이 영역이 노출되는 것을 방지하여 수분이 유입되는 것을 차단할 수 있다.
이처럼 본 발명은 상부의 보호층이 하부의 보호층을 완전히 덮도록 적층되어 습기가 유입되는 것을 방지할 수 있다.
도 2a 내지 도 2d는 본 발명의 제1실시 예에 따른 질화물계 전자소자의 제조공정 수순 단면도이다.
도 2a에 도시한 바와 같이 기판(11)의 상부에 순차적으로 채널층(12), 장벽층(13)을 형성하고, 장벽층(13)의 상부에 제1보호층(14)을 증착한 후 일부를 선택적으로 식각하여 장벽층(13)의 상부 일부를 노출시킨다.
이때 노출되는 장벽층(13)은 드레인 영역이 된다.
그 다음, 도 2b에 도시한 바와 같이 리프트 오프(lift off) 방법으로 상기 제1보호층(14)의 사이에서 노출된 장벽층(13)의 상부에 위치하는 드레인전극(20)을 형성한다.
그 다음, 상기 드레인전극(20)과 제1보호층(14)의 상부전면에 제2보호층(30)을 증착하고, 사진식각공정을 통해 제2보호층(30)의 일부를 제거하여 상기 드레인전극(20)의 상부 중앙부를 노출시킨다.
이때 제거되는 제2보호층(30)은 드레인전극(20)의 상부 중앙부 상에 위치하는 부분이기 때문에 드레인전극(20)의 상부면 둘레를 따라서 제2보호층(30)이 위치하게 된다.
그 다음, 도 2c에 도시한 바와 같이 상기 드레인전극(20)의 노출부분에 접하는 드레인전극패드(40)를 형성한다. 상기 드레인전극패드(40)는 도금, 리프트오프, 증착후 패터닝 방법 등 금속패턴층의 형성이 가능한 모든 방법을 선택적으로 사용할 수 있다.
그 다음, 제3보호층(50)을 상기 드레인전극패드(40) 및 제2보호층(30)의 상부 전면에 증착하고, 상기 드레인전극패드(40)의 상부 중앙부를 노출시키는 패턴을 형성한다.
이때 제3보호층(50)의 식각면인 단부는 제2보호층(30)의 단부에 비하여 상기 드레인전극패드(40)의 중앙측으로 더 돌출된 형태가 된다.
그 다음, 도 2d에 도시한 바와 같이 도 2c의 결과물의 상부전면에 수지를 도포하고 패터닝하여 상기 제3보호층(50)의 단부를 덮으며, 드레인전극패드(40)의 상면 중앙부를 노출시키는 제4보호층(60)을 형성한다.
상기 제4보호층(60)은 하부층과 밀착성이 우수한 소수성의 BCB를 도포하여 형성하며, 하부층의 단부 및 사이 경계 부분의 노출을 방지하여 습기가 유입되는 것을 방지할 수 있다.
제2실시 예
도 3은 본 발명의 제2실시 예에 따른 질화물계 전자소자의 단면 구성도이다.
도 3을 참조하면 본 발명의 제2실시 예에 따른 질화물계 전자소자는, 제1실시 예를 도시한 도 1과는 다르게 소스전극(70), 게이트전극(80) 및 필드 플레이트(90)를 더 포함하여 도시하였다.
도 3에서는 본 발명의 특징적인 구성인 다층의 보호층 적층구조에서 각각의 하부에 위치하는 보호층을 완전히 덮는 상부의 보호층의 구조가 드레인전극패드 상에만 국한되는 것이 아님을 보여준다.
상기 소스전극(70)의 상부에 접하며 게이트전극(80)의 상부측의 제3보호층(50)의 상부로 연장되는 필드 플레이트(90)는 소스전극패드(도면상 구획되지 않음)의 역할을 동시에 하는 것으로 이해될 수 있다.
상기 필드 플레이트(90)의 상부에도 상기 드레인전극패드(60)와 유사하게 제3보호층(50)과 제4보호층(60)이 적층되며, 필드 플레이트(90)에 외부전극을 연결하기 위하여 필드 플레이트(90)의 상면 중앙부는 노출될 수 있다.
이때 상기 필드 플레이트(90)의 상부측에 위치하는 제4보호층(60)은 역시 제3보호층(50)의 단부를 완전히 덮어 노출되는 것을 방지하는 구조가 되며, 소스전극(70) 및 필드 플레이트(90)의 형성영역도 앞서 상세히 설명한 드레인전극(20)의 형성영역과 같이 제1보호층(14), 제2보호층(30), 제3보호층(50), 제4보호층(60)이 순차 적층된 구조를 가지며, 상부의 보호층이 그 하부의 보호층에 비해 소스전극(70)의 중앙측에 더 가까운 방향으로 돌출되어 있다.
도 3에서 A영역은 웨이퍼 수준에서 소자간의 경계부와 인접한 영역으로, 이후 기판(11)을 절단하여 칩 수준의 측면부를 이루게 된다. 실제 질화물계 전자소자의 칩 수준 측면부는 다수의 소스전극(70), 드레인전극(20), 게이트전극(80)을 포함하여 매우 복잡한 구조를 가지지만 이를 단순화하여 도 3에 도시한 것으로 이해될 수 있다.
도 3에서 A영역은 제1보호층(14), 제2보호층(30), 제3보호층(50) 및 제4보호층(60)이 직접 접하도록 순차 적층된 구조이며, 특히 주목할 점은 제1보호층(14)의 단부를 제2보호층(30)이 덮어 노출되는 것을 방지하고, 제2보호층(30)의 단부는 제3보호층(50)이 덮어 노출되는 것을 방지하도록 적층된 구조이다.
또한 제3보호층(50)의 단부는 수지재인 제4보호층(60)이 덮어 노출되는 것을 방지함으로써, 질화물계 전자소자의 측면부로부터의 습기 유입을 차단할 수 있다.
상기 제1보호층(14), 제2보호층(30), 제3보호층(50) 및 제4보호층(60)의 일부는 장벽층(13)에 직접 접하는 구조가 되며, 질화물계 전자소자의 측면부로부터의 습기 유입을 차단할 수 있다.
도 4a 내지 도 4d는 본 발명의 제2실시예에 따른 질화물계 전자소자의 제조공정 수순 단면도이다.
도 4a를 참고하면 기판(11)에 도시한 바와 같이 기판(11)의 상부에 순차적으로 채널층(12), 장벽층(13)을 형성하고, 장벽층(13)의 상부에 제1보호층(14)을 증착한 후 일부를 선택적으로 식각하여 장벽층(13)의 상부 일부를 노출시킨다.
이때 노출되는 장벽층(13)은 드레인 영역 및 소스 영역이 된다.
또한 칩 수준의 질화물계 전자소자의 측면부에 위치하는 제1보호층(14)의 일부를 제거하여 제1보호층(14)의 단부가 드러나도록 한다.
그 다음, 도 4b에 도시한 바와 같이 리프트 오프(lift off) 방법으로 상기 제1보호층(14)의 식각된 영역을 통해 노출된 장벽층(13)의 상부에 드레인전극(20) 및 소스전극(70)을 형성한다.
그 다음, 상기 드레인전극(20)과 소스전극(70) 사이의 제1보호층(14)의 일부를 식각하여, 그 하부의 장벽층(13)을 노출시킨 후 노출된 장벽층(13)에 접하는 게이트전극(80)을 형성한다.
그 다음, 상기 드레인전극(20), 소스전극(70), 게이트전극(80) 및 제1보호층(14)의 상부전면에 제2보호층(30)을 증착하고, 사진식각공정을 통해 제2보호층(30)의 일부를 제거하여 상기 드레인전극(20) 및 소스전극(70)의 상부 중앙부를 노출시킴과 아울러 칩 수준의 질화물계 전자소자의 측면부에서 노출된 제1보호층(14)의 단부를 덮어 노출되지 않도록 한다.
그 다음, 도 4c에 도시한 바와 같이 소스전극(70)과 드레인전극(20)의 노출부분에 각각 접하는 필드 플레이트(90)와 드레인전극패드(40)를 형성한다. 상기 필드 플레이트(90)와 드레인전극패드(40)는 도금, 리프트오프, 증착후 패터닝 방법 등 금속패턴층의 형성이 가능한 모든 방법을 선택적으로 사용할 수 있다.
그 다음, 제3보호층(50)을 필드 플레이트(90), 드레인전극패드(40) 및 제2보호층(30)의 상부 전면에 증착하고, 필드 플레이트(90)와 드레인전극패드(40)의 상부 중앙부를 노출시키는 패턴을 형성하며, 칩 수준 질화물계 전자소자의 측면부에서 노출된 제2보호층(30)의 단부를 덮어 노출되지 않도록 한다.
이때 제3보호층(50)의 식각면인 단부는 제2보호층(30)의 단부에 비하여 상기 드레인전극패드(40)의 중앙측 및 필드 플레이트(90)의 중앙측으로 더 돌출된 형태가 된다.
그 다음, 도 4d에 도시한 바와 같이 도 4c의 결과물의 상부전면에 수지를 도포하고 패터닝하여 필드 플레이트(90)와 드레인전극패드(40) 상부측에 위치하는 제3보호층(50)의 단부를 덮음과 아울러 칩 수준 질화물계 전자소자의 측면부에서 노출된 제3보호층(50)의 단부를 덮어 노출되는 것을 방지한다.
상기 제4보호층(60)은 하부층과 밀착성이 우수한 소수성의 BCB를 도포하여 형성하며, 하부층의 단부 및 사이 경계 부분의 노출을 방지하여 습기가 유입되는 것을 방지할 수 있다.
본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정, 변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
본 발명은 안정성 및 신뢰성을 향상시킬 수 있는 질화물계 전자소자 및 그 제조방법을 제공한다.

Claims (9)

  1. 기판, 금속인 전극 및 복수의 보호층들을 포함하는 질화물계 전자소자에 있어서,
    상기 보호층들 중 상기 전극의 상부 일부가 노출되도록 상기 전극의 일부를 덮는 적어도 두 보호층들은 하부의 보호층의 단부가 노출되지 않도록 상부의 보호층이 상기 하부의 보호층 단부를 덮도록 구성하여 된 것을 특징으로 하는 질화물계 전자소자.
  2. 제1항에 있어서,
    상기 보호층들이 상호 접하여 적층되는 칩 수준 측면부에는,
    상기 보호층들의 단면부가 장벽층에 직접 접촉되어, 하부에 위치하는 보호층의 단부를 상부에 위치하는 보호층이 덮어 상기 하부에 위치하는 보호층의 단부가 노출되지 않도록 하며,
    칩 수준 측면부의 사이에는 상기 전극인 소스, 게이트, 드레인 전극들이 각각 하나 또는 둘 이상 배치되는 것을 특징으로 하는 질화물계 전자소자.
  3. 제1항 또는 제2항에 있어서,
    상기 보호층들 중 최상층의 보호층은 소수성 수지재인 것을 특징으로 하는 질화물계 전자소자.
  4. 제3항에 있어서,
    상기 소수성 수지재는,
    BCB(BenzoCycloButene)인 것을 특징으로 하는 질화물계 전자소자.
  5. 제1항에 있어서,
    상기 전극은 적어도 드레인전극패드이며, 필드 플레이트를 포함하는 것을 특징으로 하는 질화물계 전자소자.
  6. 기판의 상부에 채널층, 장벽층을 순차 형성하고, 보호층들과 전극을 교번하여 형성하는 질화물계 전자소자 제조방법에 있어서,
    상기 보호층들 중 전극의 상부 주변부에 형성되는 적어도 두 보호층을 포함하고,
    상기 두 보호층 중 하부의 보호층 단부가 상기 전극의 상부에 위치하도록 패터닝하고,
    상기 두 보호층 중 상부의 보호층은 상기 하부의 보호층 단부를 덮어 노출되지 않도록 패터닝하는 것을 특징으로 하는 질화물계 전자소자 제조방법.
  7. 제6항에 있어서,
    상기 보호층들은,
    칩 수준의 측면부에서 각각 직접 접하여 적층되며,
    상부에 위치하는 보호층이 하부에 위치하는 보호층의 단부를 덮도록 패터닝하는 것을 특징으로 하는 질화물계 전자소자 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 보호층들의 최상층에 위치하는 보호층은 BCB(BenzoCycloButene)를 도포하고, 패터닝하여 된 것을 특징으로 하는 질화물계 전자소자 제조방법.
  9. 제6항에 있어서,
    상기 전극은,
    적어도 드레인전극패드이며, 선택적으로 필드 플레이트를 더 포함하는 것을 특징으로 하는 질화물계 전자소자 제조방법.
PCT/KR2017/012443 2016-12-13 2017-11-03 질화물계 전자소자 및 그 제조방법 WO2018110832A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019529510A JP6806307B2 (ja) 2016-12-13 2017-11-03 窒化物系電子素子およびその製造方法
CN201780073634.1A CN110036489B (zh) 2016-12-13 2017-11-03 氮化物类电子器件及其制造方法
EP17881414.1A EP3557631A4 (en) 2016-12-13 2017-11-03 NITRIDE BASED ELECTRONIC DEVICE AND METHOD OF MANUFACTURING THEREOF
US16/465,246 US11037888B2 (en) 2016-12-13 2017-11-03 Nitride-based electronic device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160169806A KR102044244B1 (ko) 2016-12-13 2016-12-13 질화물계 전자소자 및 그 제조방법
KR10-2016-0169806 2016-12-13

Publications (1)

Publication Number Publication Date
WO2018110832A1 true WO2018110832A1 (ko) 2018-06-21

Family

ID=62558862

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/012443 WO2018110832A1 (ko) 2016-12-13 2017-11-03 질화물계 전자소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US11037888B2 (ko)
EP (1) EP3557631A4 (ko)
JP (1) JP6806307B2 (ko)
KR (1) KR102044244B1 (ko)
CN (1) CN110036489B (ko)
WO (1) WO2018110832A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115810602A (zh) * 2021-09-14 2023-03-17 株式会社东芝 半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110063252A (ko) * 2009-12-02 2011-06-10 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120074911A (ko) * 2010-12-28 2012-07-06 전자부품연구원 플로팅된 게이트 전극을 갖는 질화물계 반도체 소자의 제조 방법
KR20130030215A (ko) * 2011-09-16 2013-03-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR20140081703A (ko) * 2012-12-21 2014-07-01 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 및 그의 제조 방법, 어레이 기판 및 표시 장치
JP2014220463A (ja) 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置
KR20150143888A (ko) * 2009-10-21 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085670A (ja) * 1999-09-14 2001-03-30 Nec Corp 電界効果型トランジスタ及びその製造方法
JP5470705B2 (ja) * 2007-12-28 2014-04-16 サンケン電気株式会社 半導体装置及びその製造方法
JP5177551B2 (ja) * 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置
US20120038058A1 (en) * 2009-03-20 2012-02-16 Microgan Gmbh Vertically contacted electronic component and method for producing same
US20110266670A1 (en) * 2010-04-30 2011-11-03 Luke England Wafer level chip scale package with annular reinforcement structure
JP5787251B2 (ja) * 2011-02-28 2015-09-30 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
US9425153B2 (en) 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
JP6206096B2 (ja) * 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
US9472625B2 (en) * 2014-03-17 2016-10-18 Infineon Technologies Austria Ag Operational Gallium Nitride devices
JP2016139718A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
US10217827B2 (en) * 2016-05-11 2019-02-26 Rfhic Corporation High electron mobility transistor (HEMT)

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150143888A (ko) * 2009-10-21 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20110063252A (ko) * 2009-12-02 2011-06-10 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120074911A (ko) * 2010-12-28 2012-07-06 전자부품연구원 플로팅된 게이트 전극을 갖는 질화물계 반도체 소자의 제조 방법
KR20130030215A (ko) * 2011-09-16 2013-03-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR20140081703A (ko) * 2012-12-21 2014-07-01 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 및 그의 제조 방법, 어레이 기판 및 표시 장치
JP2014220463A (ja) 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3557631A4

Also Published As

Publication number Publication date
EP3557631A4 (en) 2020-08-05
US20190295962A1 (en) 2019-09-26
JP2020501362A (ja) 2020-01-16
US11037888B2 (en) 2021-06-15
CN110036489A (zh) 2019-07-19
JP6806307B2 (ja) 2021-01-06
EP3557631A1 (en) 2019-10-23
KR20180068152A (ko) 2018-06-21
KR102044244B1 (ko) 2019-12-02
CN110036489B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
WO2016072598A1 (en) Touch panel, method of manufacturing the same and touch panel integrated organic light emitting display device
WO2009142391A2 (ko) 발광소자 패키지 및 그 제조방법
WO2015005706A1 (en) Led chip having esd protection
WO2013162173A1 (ko) 집적 회로 소자 패키지들 및 집적 회로 소자 패키지들의 제조 방법들
WO2023058890A1 (ko) 파인메탈 마스크
WO2018110832A1 (ko) 질화물계 전자소자 및 그 제조방법
WO2017069464A1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
WO2020080655A1 (ko) 히터 내장형 습도센서 및 그 제조방법
WO2016032069A1 (ko) 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
JPH0821559B2 (ja) 半導体集積回路装置の製造方法
WO2024085554A1 (ko) 집적회로 칩 제조를 위한 도금 장치, 집적회로 칩 제조를 위한 도금 방법 및 이를 이용한 집적회로 칩의 제조 방법
WO2017206269A1 (zh) 阵列基板及其制备方法
WO2015123894A1 (zh) 薄膜晶体管阵列基板及其制造方法
TWI442515B (zh) Semiconductor device and manufacturing method thereof
WO2022030897A1 (ko) 코일 기판 및 이를 구비하는 전자 장치
WO2018135707A1 (ko) 반도체 패키지 제조용 트레이
WO2022030937A1 (ko) 배리스터 접합 어레이 소자 및 이의 제조 방법
WO2020055061A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2019146945A1 (ko) 크랙이 없는 고신뢰성 필드 플레이트를 포함하는 고전자이동도 트랜지스터 및 이의 제조방법
WO2017069463A1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
WO2017069460A2 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
WO2020036327A1 (ko) 쇼트 채널 tft 제작 방법 및 쇼트채널 tft 구조
WO2021210865A1 (ko) 수직 구조 전계효과 트랜지스터 및 그 제조방법
WO2017069462A1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
WO2022231146A1 (ko) 바이오센서 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17881414

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019529510

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017881414

Country of ref document: EP

Effective date: 20190715