KR20110063252A - 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 - Google Patents
트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 Download PDFInfo
- Publication number
- KR20110063252A KR20110063252A KR1020100029352A KR20100029352A KR20110063252A KR 20110063252 A KR20110063252 A KR 20110063252A KR 1020100029352 A KR1020100029352 A KR 1020100029352A KR 20100029352 A KR20100029352 A KR 20100029352A KR 20110063252 A KR20110063252 A KR 20110063252A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- transistor
- silicon nitride
- oxide
- channel
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 513
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 117
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 117
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 87
- 239000011241 protective layer Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000012495 reaction gas Substances 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 12
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052735 hafnium Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052727 yttrium Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 229910052749 magnesium Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 27
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 description 34
- 230000000052 comparative effect Effects 0.000 description 27
- 239000000463 material Substances 0.000 description 17
- 238000000151 deposition Methods 0.000 description 15
- 239000012298 atmosphere Substances 0.000 description 13
- 230000008021 deposition Effects 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 10
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 10
- 229910004444 SUB1 Inorganic materials 0.000 description 10
- 229910004438 SUB2 Inorganic materials 0.000 description 8
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 101150018444 sub2 gene Proteins 0.000 description 8
- 101150027645 SUB10 gene Proteins 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910005265 GaInZnO Inorganic materials 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관해 개시되어 있다. 개시된 트랜지스터는 채널층, 소오스, 드레인 및 게이트를 덮는 것으로 높이 방향으로 성분이 달라지는 보호층(passivation layer)을 포함할 수 있다. 상기 보호층은 순차로 적층된 실리콘 산화물층, 실리콘 질산화물층 및 실리콘 질화물층을 포함하는 다층 구조를 가질 수 있다. 또는 상기 보호층은 순차로 적층된 고온 산화물층 및 질화물층을 포함하는 다층 구조를 가질 수 있다. 상기 채널층은 산화물반도체를 포함할 수 있다.
Description
트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관한 것이다.
트랜지스터는 전자 기기 분야에서 스위칭소자(switching device)나 구동소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(Thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 액정표시장치 또는 유기발광표시장치 등과 같은 평판표시장치 분야에서 유용하게 사용된다.
트랜지스터의 동작 특성을 향상시키기 위해, 캐리어 이동도(carrier mobility)가 높은 산화물층을 채널층으로 적용하는 방법이 시도되고 있다. 이러한 방법은 주로 평판표시장치용 박막 트랜지스터에 적용된다.
그러나 산화물층을 채널층으로 갖는 트랜지스터(산화물 트랜지스터)의 경우, 산화물 채널층이 광 및 수분 등 외부 환경에 민감하기 때문에, 트랜지스터의 특성이 쉽게 변화되는 문제가 있다.
외부 환경에 의한 특성 변화가 억제된 트랜지스터를 제공한다.
상기 트랜지스터의 제조방법을 제공한다.
상기 트랜지스터를 포함하는 전자소자를 제공한다.
본 발명의 일 측면(aspect)에 따르면, 산화물을 포함하는 채널층; 상기 채널층의 양단에 각각 접촉된 소오스 및 드레인; 상기 채널층에 대응하는 게이트; 및 상기 채널층, 소오스, 드레인 및 게이트를 덮는 것으로, 차례로 적층된 실리콘 산화물층, 실리콘 질산화물층 및 실리콘 질화물층을 포함하는 보호층;을 구비하는 트랜지스터가 제공된다.
상기 채널층은 ZnO 계열 산화물을 포함할 수 있다.
상기 ZnO 계열 산화물은 In 을 더 포함할 수 있다.
상기 ZnO 계열 산화물은 Hf, Y, Ta, Zr, Ti, Cu, Ni, Ga, Al, Sn 및 Mg 중 적어도 하나를 더 포함할 수 있다.
상기 ZnO 계열 산화물은, 예컨대, HfInZnO 일 수 있다.
상기 실리콘 질산화물층은 100∼400nm 정도의 두께를 가질 수 있다.
상기 게이트는 상기 채널층 아래에 구비될 수 있다. 이 경우, 상기 채널층 상에 식각정지층이 더 구비될 수 있고, 상기 소오스 및 드레인은 상기 식각정지층의 일단 및 타단을 덮도록 구비될 수 있다.
상기 게이트는 상기 채널층 위에 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 평판표시장치가 제공된다.
상기 평판표시장치는 액정표시장치 또는 유기발광표시장치일 수 있다.
상기 트랜지스터는 스위칭소자 또는 구동소자로 사용될 수 있다.
본 발명의 다른 측면에 따르면, 산화물을 포함하는 채널층과 그에 대응하는 소오스, 드레인 및 게이트를 포함하는 트랜지스터를 마련하는 단계; 및 상기 트랜지스터를 덮는 보호층을 형성하는 단계;를 포함하고, 상기 보호층을 형성하는 단계는 상기 트랜지스터 상에 실리콘 산화물층을 형성하는 단계; 상기 실리콘 산화물층 상에 실리콘 질산화물층을 형성하는 단계; 및 상기 실리콘 질산화물층 상에 실리콘 질화물층을 형성하는 단계;를 포함하는 트랜지스터의 제조방법이 제공된다.
상기 실리콘 산화물층, 실리콘 질산화물층 및 실리콘 질화물층 중 적어도 하나는 PECVD(plasma-enhanced chemical vapor deposition) 방법으로 형성할 수 있다.
상기 실리콘 질산화물층 형성시 N 의 소오스가스인 NH3 를 포함하는 제1반응가스를 사용할 수 있고, 상기 실리콘 질화물층 형성시 N 의 소오스가스로 NH3 를 포함하는 제2반응가스를 사용할 수 있으며, 상기 제1반응가스의 NH3 유량은 제2반응가스의 NH3 유량보다 적을 수 있다. ,
상기 실리콘 질산화물층은 상기 실리콘 질화물층보다 낮은 압력에서 형성할 수 있다.
상기 실리콘 질산화물층은 상기 실리콘 질화물층보다 낮은 소오스 파워를 사용하여 형성할 수 있다.
상기 실리콘 질산화물층은 100∼400nm 의 두께로 형성할 수 있다.
상기 채널층은 ZnO 계열 산화물을 포함할 수 있다.
상기 ZnO 계열 산화물은 In 을 더 포함할 수 있다.
상기 ZnO 계열 산화물은 Hf, Y, Ta, Zr, Ti, Cu, Ni, Ga, Al, Sn 및 Mg 중 적어도 하나를 더 포함할 수 있다.
상기 트랜지스터는 바텀(bottom) 게이트 구조 또는 탑(top) 게이트 구조로 형성할 수 있다.
본 발명의 다른 측면에 따르면, 산화물을 포함하는 채널층; 상기 채널층의 양단에 각각 접촉된 소오스 및 드레인; 상기 채널층에 대응하는 게이트; 및 상기 채널층, 소오스, 드레인 및 게이트를 덮는 것으로, 차례로 적층된 고온 산화물층(high temperature oxide layer)(HTO층) 및 질화물층을 포함하는 보호층;을 구비하는 트랜지스터가 제공된다.
상기 고온 산화물층은 실리콘 산화물층일 수 있다.
상기 고온 산화물층은 약 250℃ 이상의 온도에서 형성된 층일 수 있다.
상기 고온 산화물층은 250∼450℃ 정도의 온도에서 형성된 층일 수 있다.
상기 질화물층은 실리콘 질화물층일 수 있다.
상기 채널층은 ZnO 계열 산화물을 포함할 수 있다.
상기 ZnO 계열 산화물은 In 을 더 포함할 수 있다.
상기 ZnO 계열 산화물은 Hf, Y, Ta, Zr, Ti, Cu, Ni, Ga, Al, Sn 및 Mg 중 적어도 하나를 더 포함할 수 있다.
상기 게이트는 상기 채널층 아래에 구비될 수 있다. 이 경우, 상기 채널층 상에 식각정지층이 더 구비될 수 있고, 상기 소오스 및 드레인은 상기 식각정지층의 일단 및 타단을 덮도록 구비될 수 있다.
상기 게이트는 상기 채널층 위에 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 평판표시장치가 제공된다.
상기 평판표시장치는 액정표시장치 또는 유기발광표시장치일 수 있다.
상기 트랜지스터는 스위칭소자 또는 구동소자로 사용될 수 있다.
본 발명의 다른 측면에 따르면, 산화물을 포함하는 채널층과 그에 대응하는 소오스, 드레인 및 게이트를 포함하는 트랜지스터를 마련하는 단계; 및 상기 트랜지스터를 덮는 보호층을 형성하는 단계;를 포함하고, 상기 보호층을 형성하는 단계는 상기 트랜지스터 상에 고온 산화물층(HTO층)을 형성하는 단계; 및 상기 고온 산화물층 상에 질화물층을 형성하는 단계;를 포함하는 트랜지스터의 제조방법이 제공된다.
상기 고온 산화물층은 실리콘 산화물로 형성할 수 있다.
상기 고온 산화물층은 약 250℃ 이상의 온도에서 형성할 수 있다.
상기 고온 산화물층은 250∼450℃ 정도의 온도에서 형성할 수 있다.
상기 질화물층은 실리콘 질화물로 형성할 수 있다.
상기 고온 산화물층 및 상기 질화물층 중 적어도 하나는 PECVD 방법으로 형성할 수 있다.
상기 채널층은 ZnO 계열 산화물을 포함하도록 형성할 수 있다.
상기 트랜지스터는 바텀(bottom) 게이트 구조 또는 탑(top) 게이트 구조로 형성할 수 있다.
광/수분 등 외부 환경에 의한 특성 변화가 억제된 트랜지스터를 구현할 수 있다. 이러한 트랜지스터를 평판표시장치에 적용하면, 평판표시장치의 신뢰성을 향상시킬 수 있다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 트랜지스터의 단면도이다.
도 4는 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 로그(log) 스케일로 보여주는 그래프이다.
도 5는 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 보여주는 그래프이다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 그래프이다.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 그래프이다.
도 8 내지 도 10은 본 발명의 다른 실시예들에 따른 트랜지스터의 단면도이다.
도 11은 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 보여주는 그래프이다.
도 12a 및 도 12b는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 그래프이다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 그래프이다.
* 도면의 주요 부분에 대한 부호설명 *
C1, C2, C10, C20 : 채널층 D1, D2, D10, D20 : 드레인전극
G1, G2, G10, G20 : 게이트 GI1, GI2, GI10, GI20 : 게이트절연층
P1, P2, P10, P20 : 보호층 S1, S2, S10, S20 : 소오스전극
SUB1, SUB2, SUB10, SUB20 : 기판 10, 10' : 실리콘 산화물층
20, 20' : 실리콘 질산화물층 30, 30' : 실리콘 질화물층
100, 100' : 고온 산화물층 300, 300' : 질화물층
도 4는 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 로그(log) 스케일로 보여주는 그래프이다.
도 5는 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 보여주는 그래프이다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 그래프이다.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 그래프이다.
도 8 내지 도 10은 본 발명의 다른 실시예들에 따른 트랜지스터의 단면도이다.
도 11은 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 보여주는 그래프이다.
도 12a 및 도 12b는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 그래프이다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 그래프이다.
* 도면의 주요 부분에 대한 부호설명 *
C1, C2, C10, C20 : 채널층 D1, D2, D10, D20 : 드레인전극
G1, G2, G10, G20 : 게이트 GI1, GI2, GI10, GI20 : 게이트절연층
P1, P2, P10, P20 : 보호층 S1, S2, S10, S20 : 소오스전극
SUB1, SUB2, SUB10, SUB20 : 기판 10, 10' : 실리콘 산화물층
20, 20' : 실리콘 질산화물층 30, 30' : 실리콘 질화물층
100, 100' : 고온 산화물층 300, 300' : 질화물층
이하, 본 발명의 실시예에 따른 트랜지스터, 트랜지스터의 제조방법 및 트랜지스터를 포함하는 전자소자를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 보여준다. 본 실시예의 트랜지스터는 게이트(G1)가 채널층(C1) 아래에 구비되는 바텀(bottom) 게이트 구조의 박막 트랜지스터이다.
도 1을 참조하면, 기판(SUB1) 상에 게이트(G1)가 형성될 수 있다. 기판(SUB1)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트(G1)는 일반적인 전극 물질(금속 또는 금속산화물 등)로 형성될 수 있다. 기판(SUB1) 상에 게이트(G1)를 덮는 게이트절연층(GI1)이 형성될 수 있다. 게이트절연층(GI1)은 실리콘 산화물층이나 실리콘 질화물층일 수 있으나, 그 밖의 다른 물질층, 예컨대, 실리콘 질화물층보다 유전상수가 큰 고유전물질층일 수도 있다. 게이트절연층(GI1)은 실리콘 산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조를 가질 수도 있다. 예를 들어, 게이트절연층(GI1)은 게이트(G1) 측으로부터 순차로 적층된 실리콘 질화물층과 실리콘 산화물층을 포함할 수 있다.
게이트절연층(GI1) 상에 채널층(C1)이 구비될 수 있다. 채널층(C1)은 게이트(G1) 위쪽에 위치할 수 있다. 채널층(C1)의 X축 방향 폭은 게이트(G1)의 X축 방향 폭보다 다소 클 수 있다. 채널층(C1)은 산화물반도체, 예컨대, ZnO 계열의 산화물반도체를 포함할 수 있다. 채널층(C1)이 ZnO 계열의 산화물반도체를 포함하는 경우, 예컨대, In 을 더 포함할 수 있다. 즉, 채널층(C1)은 InZnO 계열의 산화물반도체를 포함할 수 있다. 또한 채널층(C1)은 Hf, Y, Ta, Zr, Ti, Cu 및 Ni 와 같은 전이금속, Ga 및 Al 과 같은 3족 원소, Sn 과 같은 4족 원소, Mg 와 같은 2족 원소, 또는 그 밖의 다른 원소를 더 포함할 수 있다. 구체적인 예로, 본 실시예에서 채널층(C1)은 HfInZnO 또는 GaInZnO 등을 포함할 수 있다. 그러나 채널층(C1) 물질은 상기한 바에 한정되지 않고, 다양하게 변화될 수 있다. 채널층(C1)은 단층 또는 복층 구조를 가질 수 있다.
게이트절연층(GI1) 상에 채널층(C1)의 양단에 각각 접촉되는 소오스전극(S1) 및 드레인전극(D1)이 구비될 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 단일 금속층 또는 다중 금속층일 수 있다. 소오스전극(S1) 및 및 드레인전극(D1)은 게이트(G1)과 동일한 물질층일 수 있으나, 다른 물질층일 수도 있다. 소오스전극(S1) 및 드레인전극(D1)으로 커버되지 않은 채널층(C1)의 표면부는 산소를 포함하는 플라즈마로 처리된 영역일 수 있다. 상기 플라즈마 처리에 의해 채널층(C1)의 전기전도도(electrical conductivity)가 조절될 수 있다.
게이트절연층(GI1) 상에 채널층(C1), 소오스전극(S1) 및 드레인전극(D1)을 덮는 보호층(passivation layer)(P1)이 형성될 수 있다. 보호층(P1)은 순차로 적층된 실리콘 산화물층(silicon oxide layer)(10), 실리콘 질산화물층(silicon oxynitride layer)(20) 및 실리콘 질화물층(silicon nitride layer)(30)을 포함하는 다층 구조를 가질 수 있다. 여기서, 실리콘 산화물층(10)은 100∼250℃ 정도의 저온에서 형성된 층이거나, 250∼450℃ 정도의 고온에서 형성된 층일 수 있다. 실리콘 산화물층(10)을 고온에서 형성하면 저온에서 형성한 경우보다 높은 밀도를 가질 수 있다. 실리콘 질산화물층(20) 및 실리콘 질화물층(30)은 100∼250℃ 정도의 온도에서 형성할 수 있으나, 경우에 따라서는, 250℃ 이상의 온도에서 형성할 수도 있다. 이러한 보호층(P1)에 의해 외부 환경에 의한 채널층(C1)의 특성 변화가 억제 또는 최소화될 수 있고, 결과적으로 트랜지스터의 신뢰성이 개선될 수 있다. 이에 대해서는 추후에 보다 상세히 설명한다.
게이트(G1), 채널층(C1), 게이트절연층(GI1), 소오스전극(S1) 및 드레인전극(D1) 및 보호층(P1)의 두께는 각각 50∼300nm, 40∼100nm, 50∼400nm, 10∼200nm, 10∼200nm 및 250∼1200nm 정도일 수 있다. 보호층(P1)에서 실리콘 산화물층(10), 실리콘 질산화물층(20) 및 실리콘 질화물층(30)의 두께는 각각 50∼400nm, 100∼400nm 및 100∼400nm 정도일 수 있다. 그러나 이 두께 범위는, 경우에 따라, 달라질 수 있다.
본 발명의 다른 실시예에 따르면, 도 1의 트랜지스터는 채널층(C1) 상에 식각정지층(etch stop layer)을 더 구비할 수 있다. 그 예가 도 2에 도시되어 있다.
도 2를 참조하면, 채널층(C1) 상에 식각정지층(ES1)이 더 구비될 수 있다. 식각정지층(ES1)의 X축 방향 폭은 채널층(C1)보다 작을 수 있다. 채널층(C1)의 양단은 식각정지층(ES1)으로 커버되지 않을 수 있다. 소오스전극(S1)은 식각정지층(ES1)과 채널층(C1)의 일단을 덮을 수 있고, 드레인전극(D1)은 식각정지층(ES1)과 채널층(C1)의 타단을 덮을 수 있다. 식각정지층(ES1)은 소오스전극(S1) 및 드레인전극(D1)을 형성하기 위한 식각 공정에서, 상기 식각에 의해 채널층(C1)이 손상되는 것을 방지하는 역할을 할 수 있다. 식각정지층(ES1)은, 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 유기절연물 등을 포함할 수 있다. 식각정지층(ES1)의 사용 여부는 채널층(C1)의 물질과 소오스전극(S1) 및 드레인전극(D1)의 물질에 따라 결정될 수 있다. 식각정지층(ES1)을 구비하는 것을 제외하면, 도 2의 구조는 도 1과 동일할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 트랜지스터를 보여준다. 본 실시예에 따른 트랜지스터는 게이트(G2)가 채널층(C2) 위에 형성되는 탑(top) 게이트 구조의 박막 트랜지스터이다.
도 3을 참조하면, 기판(SUB2) 상에 채널층(C2)이 구비될 수 있다. 기판(SUB2) 상에 채널층(C2)의 양단에 각각 접촉되는 소오스전극(S2) 및 드레인전극(D2)이 구비될 수 있다. 소오스전극(S2) 및 드레인전극(D2)으로 커버되지 않은 채널층(C2)의 표면부는 산소를 포함하는 플라즈마로 처리된 영역일 수 있다. 채널층(C2), 소오스전극(S2) 및 드레인전극(D2)을 덮는 게이트절연층(GI2)이 구비될 수 있다. 게이트절연층(GI2) 상에 게이트(G2)가 구비될 수 있다. 게이트(G2)는 채널층(C2) 위쪽에 위치할 수 있다. 도 3의 기판(SUB2), 채널층(C2), 소오스전극(S2), 드레인전극(D2), 게이트절연층(GI2) 및 게이트(G2) 각각의 물질 및 두께는 도 1의 기판(SUB1), 채널층(C1), 소오스전극(S1), 드레인전극(D1), 게이트절연층(GI1) 및 게이트(G1) 각각의 그것들과 동일하거나 유사할 수 있다. 채널층(C2) 및 게이트절연층(GI2)은 각각 도 1의 채널층(C1) 및 게이트절연층(GI1)과 동일한 적층 구조 또는 그의 역구조(reverse structure)(즉, 위·아래가 뒤집힌 구조)를 가질 수 있다.
게이트절연층(GI2) 상에 게이트(G2)를 덮는 보호층(P2)이 구비될 수 있다. 보호층(P2)은 순차 적층된 실리콘 산화물층(10'), 실리콘 질산화물층(20') 및 실리콘 질화물층(30')을 포함할 수 있다. 실리콘 산화물층(10'), 실리콘 질산화물층(20') 및 실리콘 질화물층(30') 각각은 도 1의 실리콘 산화물층(10), 실리콘 질산화물층(20) 및 실리콘 질화물층(30)에 대응될 수 있다.
도 4는 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 로그(log) 스케일로 보여주는 그래프이다. 상기 비교예에 따른 트랜지스터는 실리콘 산화물층(SiOx)과 실리콘 질산화물층(SiOxNy)이 순차 적층된 이중층을 보호층으로 사용한다. 그 밖의 구성은 도 2의 트랜지스터와 동일하다. 한편, 두 가지 실시예(이하, 제1 및 제2실시예)에 따른 트랜지스터는 삼중층 구조의 보호층을 사용한다. 이들의 구조는 도 2의 트랜지스터와 동일하다. 단, 상기 제1실시예의 보호층에서 "실리콘 산화물층"(도 2의 10)은 150℃ 정도의 저온에서 형성된 층이고, 상기 제2실시예의 보호층에서 "실리콘 산화물층"(도 2의 10)은 350℃ 정도의 고온에서 형성된 층이다. 상기 제1 및 제2실시예에서, "실리콘 질산화물층"(도 2의 20)과 "실리콘 질화물층"(도 2의 30)은 모두 150℃ 정도의 저온에서 형성된 층이다. 이하에서는, 상기 제1실시예에 따른 트랜지스터의 보호층을 "저온 삼중층"이라 하고, 상기 제2실시예에 따른 트랜지스터의 보호층을 "고온 삼중층"이라 한다. 상기 비교예와 제1 및 제2실시예에 따른 트랜지스터는 모두 HfInZnO층을 채널층으로 사용한다.
공기(air) 분위기에서 상기 비교예와 제1 및 제2실시예에 따른 트랜지스터에 20000 nit 정도의 광을 조사하고, 동시에 게이트, 드레인전극 및 소오스전극에 각각 -20V, 10V 및 OV 의 전압을 인가하면서, 시간 경과에 따른 각 트랜지스터의 특성 변화("ΔV_1nA")를 측정하였다. "ΔV_1nA" 는 광조사 전후의 'V_1nA'의 차이, 즉, [V_1nA(후)-V_1nA(전)]이다. 여기서, "V_1nA"는 소오스/드레인전극간 1nA 의 전류가 흐르게 하는 게이트전압을 나타낸다. "V_1nA" 측정시 드레인전극 및 소오스전극에 각각 10V 및 OV 의 전압을 인가하였다. "V_1nA" 의 변화량이 클수록 광에 의한 트랜지스터의 특성 변화가 크다는 것이다.
도 4를 참조하면, 상기 비교예에 따른 트랜지스터의 경우, "ΔV_1nA"가 가장 크고, "ΔV_1nA" 이 시간에 따라 증가하되, "Log(Time)"이 약 4.0 인 시점부터 "ΔV_1nA" 의 변화가 가속화되는 것을 알 수 있다. 이는 상기 비교예에 따른 트랜지스터는 전압 스트레스 하에서 광에 의한 특성 변화가 크고, 시간이 지날수록 그 정도가 더 증가한다는 것을 의미한다. 상기 비교예에 따른 보호층(SiOx/SiOxNy 이중충)이 수분과 같은 외부 환경으로부터 트랜지스터를 잘 보호하지 못하기 때문에, 트랜지스터의 특성이 쉽게 변화되는 것이라 여겨진다. 상기 제1실시예에 따른 트랜지스터의 경우, 상기 비교예에 따른 트랜지스터보다 "ΔV_1nA"가 상대적으로 작은 것을 알 수 있다. 또한 "ΔV_1nA"가 시간이 지남에 따라 증가하다가 포화(saturation)되는 것을 알 수 있다. 이는 상기 "저온 삼중층"을 보호층으로 적용하면, 트랜지스터의 특성 변화를 억제할 수 있음을 보여준다. 상기 "저온 삼중층"이 수분 침투를 효과적으로 차단하여, 채널층의 특성 변화를 억제하는 것이라 추정된다. 상기 제2실시예에 따른 트랜지스터의 경우, 환경 영향이 더욱 차단되어, 시간에 따른 "ΔV_1nA"의 변화가 거의 없음을 알 수 있다. 이는 상기 "고온 삼중층"을 보호층으로 적용하면, 트랜지스터의 광전 신뢰성이 크게 개선됨을 의미한다.
도 5는 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 보여주는 그래프이다. 여기서, 상기 실시예에 따른 트랜지스터는 도 4의 제2실시예에 따른 트랜지스터(즉, 상기 "고온 삼중층"을 보호층으로 적용한 구조)와 동일하고, 상기 비교예에 따른 트랜지스터는 도 4의 비교예에 따른 트랜지스터(SiOx/SiOxNy 이중충을 보호층으로 적용한 구조)와 동일하였다. 광조사 및 전압 스트레스의 조건도 도 4의 그것과 동일하였다. 상기 실시예에 따른 트랜지스터에 대해서는 공기(air) 분위기 및 질소(N2) 분위기에서, 상기 비교예에 따른 트랜지스터에 대해서는 공기 분위기에서 측정을 실시하였다.
도 5를 참조하면, 상기 비교예에 따른 트랜지스터, 즉, 실리콘 산화물층(SiOx)과 실리콘 질산화물층(SiOxNy)이 순차 적층된 이중층을 보호층으로 적용한 트랜지스터의 경우, 시간이 지남에 따라 "ΔV_1nA" 가 큰 폭으로 변화(감소)되는 것을 알 수 있다. 이는 상기 비교예에 따른 트랜지스터의 광전 신뢰성이 좋지 않다는 것을 의미한다. 반면, 상기 실시예에 따른 트랜지스터, 즉, 상기 "고온 삼중층"을 보호층으로 적용한 트랜지스터의 경우, "ΔV_1nA" 의 변화가 상대적으로 매우 적고, 소정 시간이 지난 후부터는 거의 일정하게 유지되는 것을 알 수 있다. 상기 실시예에 따른 트랜지스터에 대해 공기 분위기 및 질소 분위기에서 측정한 결과는 거의 유사한 수준으로 나타났다. 상기 질소 분위기는 비활성 가스 분위기이며, 습도가 0%인 분위기이다. 따라서, 공기 분위기 및 질소 분위기에서 측정한 결과가 거의 유사한 수준으로 나타났다는 것은, 상기 실시예에서 보호층으로 사용한 "고온 삼중층"이 공기 중에 있는 수분 등의 외부 환경에 의한 영향을 거의 완벽하게 차단할 수 있음을 의미한다.
이와 같이, 본 발명의 실시예에서는 채널층 측으로부터 순차로 구비된 실리콘 산화물층, 실리콘 질산화물층 및 실리콘 질화물층을 포함하는 보호층을 사용함으로써, 트랜지스터(특히, 산화물 트랜지스터)에 대한 외부 환경의 영향을 최소화하고, 상기 트랜지스터의 신뢰성을 크게 개선할 수 있다.
보호층 형성시 실리콘 산화물층(저온 증착층) 상에 실리콘 질화물층을 직접 증착하는 것을 고려할 수 있으나, 이 경우, 트랜지스터의 기본적인 스위칭 특성에 문제가 발생할 수 있다. 이는 상기 실리콘 질화물층 증착시 상기 실리콘 산화물층(저온 증착층)을 통해 플라즈마 및 수소(hydrogen) 등이 채널층으로 쉽게 침투하여, 상기 채널층의 특성이 열화될 수 있기 때문이다. 실리콘 산화물층(저온 증착층)은 일반적으로 다공성을 갖기 때문에, 플라즈마나 수소의 침투 등을 차단하기 어려울 수 있다. 이에 본 실시예에서는 실리콘 산화물층, 실리콘 질산화물층, 실리콘 질화물층이 순차 적층된 삼중층 구조의 보호층을 사용한다. 이 경우, 상기 실리콘 질산화물층이 버퍼층(또는 차단층)과 같이 작용하여, 실리콘 질화물층 형성시 플라즈마 및 수소 등의 침투를 방지 또는 억제할 수 있다. 상기 실리콘 질산화물층의 버퍼층(또는 차단층)으로서 역할을 고려할 때, 그 두께가 적어도 100nm 정도인 것이 유리할 수 있다. 그러나, 경우에 따라, 상기 실리콘 질산화물층의 최소 두께는 달라질 수 있다. 또한, 실리콘 산화물층이 고온 증착층인 경우에는, 실리콘 질산화물층이 구비되지 않을 수도 있다. 이에 대해서는 추후에 다른 실시예(도 8 내지 도 10)에서 보다 상세히 설명한다.
이하에서는, 본 발명의 실시예에 따른 트랜지스터의 제조방법을 설명한다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여준다. 본 실시예는 바텀(bottom) 게이트 구조의 박막 트랜지스터의 제조방법이다. 도 1과 도 6a 내지 도 6c에서 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 6a를 참조하면, 기판(SUB1) 상에 게이트(G1)를 형성하고, 게이트(G1)를 덮는 게이트절연층(GI1)을 형성할 수 있다. 기판(SUB1)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트(G1)는 일반적인 전극 물질(금속 또는 금속산화물 등)로 형성될 수 있다. 게이트절연층(GI1)은 실리콘 산화물 또는 실리콘 질화물로 형성하거나, 그 밖의 다른 물질, 예컨대, 실리콘 질화물보다 유전상수가 큰 고유전물질로 형성할 수 있다. 게이트절연층(GI1)은 실리콘 산화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조로 형성할 수도 있다. 이 경우, 게이트절연층(GI1)은 게이트(G1) 측으로부터 순차로 적층된 실리콘 질화물층과 실리콘 산화물층을 포함할 수 있다.
도 6b를 참조하면, 게이트절연층(GI1) 상에 채널층(C1)을 형성할 수 있다. 채널층(C1)은 스퍼터링(sputtering) 법 또는 증발(evaporation) 법과 같은 물리 기상 증착(physical vapor deposition)(이하, PVD) 방법으로 형성할 수 있지만, 그 밖의 다른 방법으로 형성할 수도 있다. 채널층(C1)은 산화물반도체, 예컨대, ZnO 계열의 산화물반도체로 형성할 수 있다. 상기 ZnO 계열의 산화물반도체는 In 을 더 포함할 수 있다. 즉, 채널층(C1)은 InZnO 계열의 산화물반도체로 형성할 수 있다. 상기 ZnO 계열의 산화물반도체 또는 InZnO 계열의 산화물반도체는 Hf, Y, Ta, Zr, Ti, Cu 및 Ni 와 같은 전이금속, Ga 및 Al 과 같은 3족 원소, Sn 과 같은 4족 원소, Mg 와 같은 2족 원소, 또는 그 밖의 다른 원소를 더 포함할 수 있다. 구체적인 예로, 본 실시예에서 채널층(C1)은 HfInZnO 또는 GaInZnO 등으로 형성할 수 있다. 채널층(C1)은 단층 또는 복층 구조로 형성할 수 있다.
다음, 게이트절연층(GI1) 상에 채널층(C1)의 양단에 각각 접촉하고 채널층(C1)의 상부면 일부를 노출시키는 소오스전극(S1) 및 드레인전극(D1)을 형성할 수 있다. 소오스전극(S1) 및 드레인전극(D1)은 단일 금속층 또는 다중 금속층으로 형성할 수 있다.
도 6c를 참조하면, 게이트절연층(GI1) 상에 채널층(C1)의 상기 노출된 부분과, 소오스전극(S1) 및 드레인전극(D1)을 덮는 보호층(P1)을 형성할 수 있다. 보호층(P1)은 아래로부터 순차로 구비된 실리콘 산화물층(10), 실리콘 질산화물층(20) 및 실리콘 질화물층(30)을 포함하는 다층 구조로 형성할 수 있다. 여기서, 실리콘 산화물층(10)은 100∼250℃ 정도의 저온에서 형성하거나, 250∼450℃ 정도의 고온에서 형성할 수 있다. 고온에서 형성하면 저온에서 형성한 경우보다 실리콘 산화물층(10)의 밀도가 높아질 수 있다. 실리콘 질산화물층(20) 및 실리콘 질화물층(30)은 100∼250℃ 정도의 온도에서 형성할 수 있으나, 경우에 따라서는, 250℃ 이상의 온도에서 형성할 수도 있다.
보다 구체적으로 설명하면, 실리콘 산화물층(10)은 PECVD(plasma-enhanced chemical vapor deposition) 방법으로 형성할 수 있다. 이때, 증착 챔버의 압력은 1∼4 torr 정도일 수 있고, 온도는 100∼450℃ 정도일 수 있으며, 소오스 파워는 100∼400W 정도일 수 있다. 또한, 실리콘 산화물층(10) 형성시 반응가스로, 예컨대, SiH4 및 N2O 를 포함하는 혼합가스를 사용할 수 있다. 여기서, SiH4 는 Si의 소오스가스이고, N2O 는 O의 소오스가스이다. 이 경우, SiH4 및 N2O 는 각각 5∼40 sccm 및 100∼5000 sccm 정도로 흘려줄 수 있다.
실리콘 질산화물층(20)도 PECVD 방법으로 형성할 수 있다. 이때, 증착 챔버의 압력은 1∼4 torr 정도일 수 있고, 온도는 100∼450℃ 정도일 수 있으며, 소오스 파워는 100∼400W 정도일 수 있다. 실리콘 질산화물층(20)의 반응가스는, 예컨대, SiH4, N2O 및 NH3 를 포함할 수 있다. 여기서, SiH4, N2O 및 NH3 는 각각 Si, O 및 N 의 소오스가스이다. 상기 SiH4, N2O 및 NH3 는 각각 5∼40 sccm, 100∼5000 sccm 및 10∼1000 sccm 정도로 흘려줄 수 있다. 상기 실리콘 질산화물층(20)의 반응가스는 캐리어가스로, 예컨대, N2 및 He 를 더 포함할 수 있다. 이 경우, N2 및 He 는 각각 100∼2000 sccm 및 100∼2000 sccm 정도로 흘려줄 수 있다.
실리콘 질화물층(30) 또한 PECVD 방법으로 형성할 수 있다. 이때, 증착 챔버의 압력은 1∼4 torr 정도일 수 있고, 온도는 100∼450℃ 정도일 수 있으며, 소오스 파워는 100∼400W 정도일 수 있다. 실리콘 질화물층(30)의 반응가스는, 예컨대, SiH4 및 NH3 를 포함할 수 있다. 여기서, SiH4 및 NH3 는 각각 Si 및 N 의 소오스가스이다. 상기 SiH4 및 NH3 는 각각 5∼40 sccm 및 10∼1000 sccm 정도로 흘려줄 수 있다. 상기 실리콘 질화물층(30)의 반응가스는 캐리어가스로, 예컨대, N2 및 He 를 더 포함할 수 있다. 이 경우, N2 및 He 는 각각 100∼2000 sccm 및 100∼2000 sccm 정도로 흘려줄 수 있다. 또한, 상기 실리콘 질화물층(30)의 반응가스는 N2O 를 더 포함할 수도 있다. N2O 는 O의 소오스가스이지만, N의 소오스가스인 NH3 의 유량이 실리콘 질산화물층(20) 형성시보다 상대적으로 클 때, N2O 는 막(즉, 실리콘 질화물층(30)) 형성에 큰 영향을 끼치지 않을 수 있다. N2O 는 0∼5000 sccm 정도로 흘려줄 수 있다.
실리콘 질산화물층(20) 형성시 사용하는 반응가스의 NH3 유량은 실리콘 질화물층(30) 형성시 사용하는 반응가스의 NH3 유량보다 적다. 또한, 실리콘 질산화물층(20)은 실리콘 질화물층(30)보다 낮은 압력에서 형성할 수 있다. 부가해서, 실리콘 질산화물층(20)은 실리콘 질화물층(30)보다 낮은 소오스 파워를 사용하여 형성할 수 있으나, 그렇지 않을 수도 있다. 이렇게 적은 NH3 유량 및 낮은 증착 압력 등의 조건으로 실리콘 질산화물층(20)을 형성할 때, 실리콘 질산화물층(20) 형성시 반응가스의 수소나 플라즈마 등이 실리콘 산화물층(10)을 통해 채널층(C1)으로 침투하지 않아, 채널층(C1)의 특성 열화가 방지될 수 있다. 또한, 실리콘 질산화물층(20)은 버퍼층(또는 차단층)으로 작용하여, 실리콘 질화물층(30) 형성시 사용하는 반응가스의 수소나 플라즈마 등이 침투하는 것을 효과적으로 방지(또는 억제)할 수 있다. 이러한 실리콘 질산화물층(20)의 버퍼층(또는 차단층)으로의 역할을 고려하면, 실리콘 질산화물층(20)의 두께는 적어도 100nm 정도 이상인 것이 유리할 수 있다.
상기 보호층(P1) 증착 전에, 채널층(C1)의 상기 노출된 부분을 산소를 포함하는 플라즈마로 처리할 수도 있다. 이러한 플라즈마 처리에 의해 상기 채널층(C1)의 노출부에 산소가 공급될 수 있고, 그 결과, 채널층(C1)의 전기전도도가 조절될 수 있다. 이와 같은 방법으로 형성된 트랜지스터는 소정 온도에서 어닐링(annealing) 할 수 있다. 상기 어닐링은 공기(air) 분위기에서 수행하거나, N2 및 O2 분위기에서 수행할 수 있다. 상기 어닐링은 200∼400℃ 정도의 온도에서, 약 1시간 내지 100시간 동안 수행할 수 있다.
도 6c에서 소오스전극(S1) 및 드레인전극(D1)을 형성하기 전에, 채널층(C1) 상면에 식각정지층을 형성할 수도 있다. 이 경우, 도 2의 구조가 얻어질 수 있다.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여준다. 본 실시예는 탑(top) 게이트 구조의 박막 트랜지스터의 제조방법이다. 도 3과 도 7a 내지 도 7c에서 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 7a를 참조하면, 기판(SUB2) 상에 채널층(C2)을 형성할 수 있다. 채널층(C2)은 도 6b의 채널층(C1)과 동일한 물질로, 그와 동일한 구조 또는 역구조(reverse structure)로 형성할 수 있다. 다음, 기판(SUB2) 상에 채널층(C2)의 양단에 각각 접촉된 소오스전극(S2) 및 드레인전극(D2)을 형성할 수 있다. 필요에 따라, 소오스전극(S2) 및 드레인전극(D2)으로 커버되지 않은 채널층(C2)의 노출부를 산소를 포함하는 플라즈마로 처리할 수 있다.
도 7b를 참조하면, 기판(SUB1) 상에 채널층(C2)의 상기 노출된 부분과 소오스전극(S2) 및 드레인전극(D2)을 덮는 게이트절연층(GI2)을 형성할 수 있다. 게이트절연층(GI2)은 도 6a의 게이트절연층(GI1)과 동일한 물질로, 그와 동일한 구조 또는 역구조(reverse structure)로 형성할 수 있다. 다음, 게이트절연층(GI2) 상에 게이트(G2)를 형성할 수 있다. 게이트(G2)는 채널층(C2) 위에 위치하도록 형성할 수 있다.
도 7c를 참조하면, 게이트절연층(GI2) 상에 게이트(G2)를 덮도록 보호층(P2)을 형성할 수 있다. 보호층(P2)은 도 6c의 보호층(P1)과 동일한 물질 및 동일한 적층 구조로 형성할 수 있다. 참조번호 10', 20' 및 30' 는 각각 실리콘 산화물층, 실리콘 질산화물층 및 실리콘 질화물층을 나타낸다. 실리콘 산화물층(10'), 실리콘 질산화물층(20') 및 실리콘 질화물층(30')은 각각 도 6c의 실리콘 산화물층(10), 실리콘 질산화물층(20) 및 실리콘 질화물층(30)과 동일한 방법으로 형성할 수 있다. 이와 같은 방법으로 형성된 트랜지스터는 소정 온도에서 어닐링할 수 있다. 상기 어닐링 조건은 도 6c를 참조하여 설명한 바와 동일할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 트랜지스터를 보여준다. 본 실시예의 트랜지스터는 도 1에서 보호층(P1)의 구조가 변형된 것이다. 도 8에서 기판(SUB10), 게이트(G10), 게이트절연층(GI10), 채널층(C10), 소오스전극(S10) 및 드레인전극(D10)의 물질, 구조, 위치 관계 등은 도 1의 기판(SUB1), 게이트(G1), 게이트절연층(GI1), 채널층(C1), 소오스전극(S1) 및 드레인전극(D1)의 그것과 동일하거나 유사할 수 있다. 도 8은 도 1과 보호층 구조에서 차이가 있다. 이하에서는, 도 8의 보호층(P10)에 대해 설명한다.
도 8의 보호층(P10)은 고온에서 형성된 실리콘 산화물층(이하, 고온 실리콘 산화물층)(100) 상에 실리콘 질화물층(300)이 형성된 다층 구조를 가질 수 있다. 고온 실리콘 산화물층(100)은 250∼450℃ 정도 혹은 그 이상의 고온에서 형성된 층일 수 있다. 이러한 고온 실리콘 산화물층(100)은 저온에서 형성한 실리콘 산화물층(이하, 저온 실리콘 산화물층)보다 높은 밀도를 가질 수 있다. 또한 고온 실리콘 산화물층(100)의 경우, 상기 저온 실리콘 산화물층보다 하부막(도 8에서 채널층(C10))과 그 계면에서 강한 결합(strong bonds)을 형성할 수 있다. 이와 관련하여, 고온 실리콘 산화물층(100)과 하부막 사이의 계면 특성은 상기 저온 실리콘 산화물층과 하부막 사이의 계면 특성보다 우수할 수 있다. 한편, 실리콘 질화물층(300)은 도 1의 실리콘 산화물층(30)과 유사하게, 저온 혹은 고온에서 형성된 층일 수 있다. 보호층(P10)에서 고온 실리콘 산화물층(100) 및 실리콘 질화물층(300)의 두께는 각각 50∼400nm 및 100∼400nm 정도일 수 있지만, 경우에 따라, 이 두께 범위는 달라질 수 있다. 이러한 보호층(P10)에 의해 외부 환경에 의한 채널층(C10)의 특성 변화가 억제 또는 최소화될 수 있고, 결과적으로 트랜지스터의 신뢰성이 개선될 수 있다.
도 8의 트랜지스터는 채널층(C10) 상에 식각정지층(etch stop layer)을 더 구비할 수 있다. 그 예가 도 9에 도시되어 있다. 도 9에서 식각정지층(ES10)은 도 2의 식각정지층(ES1)과 동일(혹은, 유사)하므로, 이에 대한 자세한 설명은 반복하지 않는다. 식각정지층(ES10)을 구비하는 것을 제외하면, 도 9의 구조는 도 8과 동일할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 트랜지스터를 보여준다. 본 실시예에 따른 트랜지스터는 게이트(G20)가 채널층(C20) 위에 형성되는 탑(top) 게이트 구조의 박막 트랜지스터로서, 도 3의 구조와 유사하다. 단, 보호층(P20)은 도 8의 보호층(10)과 유사한 구조를 갖는다. 즉, 도 10의 기판(SUB20), 채널층(C20), 소오스전극(S20), 드레인전극(D20), 게이트절연층(GI20) 및 게이트(G20) 각각의 물질, 구조, 위치 관계 등은 도 3의 기판(SUB2), 채널층(C2), 소오스전극(S2), 드레인전극(D2), 게이트절연층(GI2) 및 게이트(G2)의 그것들과 동일하거나 유사할 수 있고, 도 10의 보호층(P20)은 도 8의 보호층(10)과 유사한 구조를 가질 수 있다. 도 10의 보호층(P20)을 구성하는 고온 실리콘 산화물층(100') 및 실리콘 질화물층(300')은 각각 도 8의 고온 실리콘 산화물층(100) 및 실리콘 질화물층(300)에 대응될 수 있다.
도 8 내지 도 10에서와 같이, 고온 실리콘 산화물층(100, 100') 상에 실리콘 질화물층(300, 300')을 형성하는 경우, 고온 실리콘 산화물층(100, 100')은 비교적 높은 밀도를 갖기 때문에, 실리콘 질화물층(300, 300') 증착시 고온 실리콘 산화물층(100, 100')을 통해 플라즈마나 수소(hydrogen) 등이 채널층(C10, C20)으로 쉽게 침투할 수 없다. 따라서 고온 실리콘 산화물층(100, 100') 상에 실리콘 질화물층(300, 300')을 직접 증착할 수 있고, 트랜지스터의 신뢰성 향상에 유리할 수 있다. 또한, 앞서 언급한 바와 같이, 고온 실리콘 산화물층(100)의 경우, 저온 실리콘 산화물층보다 하부막과 그 계면에서 강한 결합(strong bonds)을 형성할 수 있기 때문에, 이와 관련해서도, 트랜지스터의 신뢰성 향상에 유리한 점이 있다고 추정된다.
도 11은 본 발명의 실시예 및 비교예에 따른 트랜지스터의 광조사 및 전압 스트레스에 의한 특성 변화("ΔV_1nA")를 보여주는 그래프이다. 여기서, 상기 실시예에 따른 트랜지스터의 구조는 도 9의 트랜지스터와 동일하다. 이때, 보호층(P10)에서 고온 실리콘 산화물층(100)은 350℃ 정도의 고온에서 형성되었고, 실리콘 질화물층(300)은 150℃ 정도의 저온에서 형성되었다. 한편, 제1비교예에 따른 트랜지스터는 저온 실리콘 산화물층(증착 온도: 150℃)과 실리콘 질화물층(증착 온도: 150℃)이 순차 적층된 이중층을 보호층으로 사용한다. 그 밖의 구성은 도 9의 트랜지스터와 동일하다. 제2비교예에 따른 트랜지스터는 저온 실리콘 산화물(증착 온도: 150℃)로 구성된 단층 구조의 보호층을 사용한다. 그 밖의 구성은 도 9의 트랜지스터와 동일하다. 상기 실시예와 제1 및 제2비교예에 따른 트랜지스터는 모두 GaInZnO층을 채널층으로 사용하였다. 광조사 및 전압 스트레스의 조건은 도 4의 그것과 동일하였다. 즉, 공기(air) 분위기에서 상기 실시예와 제1 및 제2비교예에 따른 트랜지스터에 20000 nit 정도의 광을 조사하고, 동시에 게이트, 드레인전극 및 소오스전극에 각각 -20V, 10V 및 OV 의 전압을 인가하면서, 시간 경과에 따른 각 트랜지스터의 특성 변화("ΔV_1nA")를 측정하였다.
도 11을 참조하면, 상기 제2비교예에 따른 트랜지스터, 즉, 저온 실리콘 산화물(low temp SiOx)로 형성된 단층 구조의 보호층을 사용한 트랜지스터의 경우, 시간이 지남에 따라 "ΔV_1nA" 가 큰 폭으로 변화(감소)되는 것을 알 수 있다. 특히, 약 3시간 이후부터, "ΔV_1nA" 의 변화(감소)가 가속화되는 것을 알 수 있다. 이는 상기 제2비교예에 따른 트랜지스터는 전압 스트레스 하에서 광에 의한 특성 변화가 크고, 시간이 지날수록 그 정도가 더 증가한다는 것을 의미한다. 상기 제1비교예에 따른 트랜지스터, 즉, 저온 실리콘 산화물층(low temp SiOx)과 실리콘 질화물층(SixNy)이 순차 적층된 이중층을 보호층으로 적용한 트랜지스터의 경우, 상기 제2비교예에 따른 트랜지스터보다는 "ΔV_1nA" 의 변화가 상대적으로 작은 것을 알 수 있다. 하지만, 초기 3시간까지의 변화는 상기 제2비교예에 따른 트랜지스터와 유사하고, 그 이후에도 "ΔV_1nA" 가 감소하는 경향이 나타났다. 약 12시간이 지난 후, "ΔV_1nA" 는 -3.5V 정도였다. 이는 상기 제1비교예에 따른 트랜지스터의 경우, 광조사 및 전압 스트레스 인가 후, 약 12시간이 경과하면, 문턱전압이 약 3.5V 정도 음(-)의 방향으로 이동한다는 것을 의미한다. 반면, 상기 실시예에 따른 트랜지스터의 경우, 상기 비교예들에 따른 트랜지스터보다 "ΔV_1nA" 의 변화가 상대적으로 매우 적고, 소정 시간이 지난 후부터는 거의 일정하게 유지되는 것을 알 수 있다. 이는 본 발명의 실시예에 따른 보호층(고온 SiOx/SixNy)을 적용하면, 트랜지스터의 광전 신뢰성이 크게 개선됨을 보여준다.
이와 같이, 채널층 측으로부터 순차로 구비된 고온 실리콘 산화물층 및 실리콘 질화물층을 포함하는 보호층을 사용함으로써, 트랜지스터(특히, 산화물 트랜지스터)에 대한 외부 환경의 영향을 최소화하고, 상기 트랜지스터의 신뢰성을 크게 개선할 수 있다.
이하에서는, 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 설명한다.
도 12a 및 도 12b는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여준다. 본 실시예는 도 8의 박막 트랜지스터를 제조하는 방법이다.
도 12a를 참조하면, 기판(SUB10) 상에 게이트(G10)를 형성하고, 게이트(G10)를 덮는 게이트절연층(GI10)을 형성할 수 있다. 게이트절연층(GI10) 상에 채널층(C10)을 형성할 수 있다. 게이트절연층(GI10) 상에 채널층(C10)의 양단에 각각 접촉하고 채널층(C10)의 상부면 일부를 노출시키는 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 여기서, 기판(SUB10), 게이트(G10), 게이트절연층(GI10), 채널층(C10), 소오스전극(S10) 및 드레인전극(D10)의 물질, 형성 방법 등은 도 6a 및 도 6b의 기판(SUB1), 게이트(G1), 게이트절연층(GI1), 채널층(C1), 소오스전극(S1) 및 드레인전극(D1)의 그것과 동일하거나 유사할 수 있다.
도 12b를 참조하면, 게이트절연층(GI10) 상에 채널층(C10)의 상기 노출된 부분과, 소오스전극(S10) 및 드레인전극(D10)을 덮는 보호층(P10)을 형성할 수 있다. 보호층(P10)은 아래로부터 순차로 구비된 고온 실리콘 산화물층(100) 및 실리콘 질화물층(300)을 포함하는 다층 구조로 형성할 수 있다. 여기서, 고온 실리콘 산화물층(100)은 250∼450℃ 정도 혹은 그 이상의 온도에서 형성할 수 있다. 고온에서 형성한 실리콘 산화물층(100)은 저온에서 형성한 경우보다 높은 밀도를 가질 수 있다. 또한, 저온 실리콘 산화물층과 비교하여 고온 실리콘 산화물층(100)은 하부막(본 실시예에서 채널층(C10))과 그 계면에서 보다 강한 결합(strong bonds)을 형성할 수 있다. 한편, 실리콘 질화물층(300)은 100∼250℃ 정도의 온도에서 형성할 수 있으나, 경우에 따라서는, 250℃ 이상의 온도에서 형성할 수도 있다. 고온 실리콘 산화물층(100)은 50∼400nm 정도의 두께로, 실리콘 질화물층(300)은 100∼400nm 정도의 두께로 형성할 수 있지만, 이들의 두께 범위는 달라질 수 있다.
보다 구체적으로 설명하면, 고온 실리콘 산화물층(100)은 PECVD 방법으로 형성할 수 있다. 이때, 증착 챔버의 압력은 1∼4 torr 정도일 수 있고, 온도는 250∼450℃ 정도일 수 있으며, 소오스 파워는 100∼400W 정도일 수 있다. 또한, 고온 실리콘 산화물층(100) 형성시 반응가스로, 예컨대, SiH4 및 N2O 를 포함하는 혼합가스를 사용할 수 있다. 여기서, SiH4 는 Si의 소오스가스이고, N2O 는 O의 소오스가스이다. 이 경우, SiH4 및 N2O 는 각각 5∼40 sccm 및 100∼5000 sccm 정도로 흘려줄 수 있다. 실리콘 질화물층(300)도 PECVD 방법으로 형성할 수 있다. 이때, 증착 챔버의 압력은 1∼4 torr 정도일 수 있고, 온도는 100∼450℃ 정도일 수 있으며, 소오스 파워는 100∼400W 정도일 수 있다. 실리콘 질화물층(300)의 반응가스는, 예컨대, SiH4 및 NH3 를 포함할 수 있다. 여기서, SiH4 및 NH3 는 각각 Si 및 N 의 소오스가스이다. 상기 SiH4 및 NH3 는 각각 5∼40 sccm 및 10∼1000 sccm 정도로 흘려줄 수 있다. 상기 실리콘 질화물층(300)의 반응가스는 캐리어가스로, 예컨대, N2 및 He 를 더 포함할 수 있다. 이 경우, N2 및 He 는 각각 100∼2000 sccm 및 100∼2000 sccm 정도로 흘려줄 수 있다. 또한, 상기 실리콘 질화물층(300)의 반응가스는 N2O 를 더 포함할 수도 있다. N2O 는 0∼5000 sccm 정도로 흘려줄 수 있다.
상기 보호층(P10)을 증착하기 전에, 채널층(C10)의 상기 노출된 부분을 산소를 포함하는 플라즈마로 처리할 수도 있다. 이러한 플라즈마 처리에 의해 상기 채널층(C10)의 노출부에 산소가 공급될 수 있고, 그 결과, 채널층(C10)의 전기전도도가 조절될 수 있다. 이와 같은 방법으로 형성된 트랜지스터는 소정 온도에서 어닐링(annealing) 할 수 있다. 상기 어닐링은 공기(air) 분위기에서 수행하거나, N2 및 O2 분위기에서 수행할 수 있다. 상기 어닐링은, 예컨대, 200∼400℃ 정도의 온도에서, 약 1시간 내지 100시간 동안 수행할 수 있다.
도 12b에서 소오스전극(S10) 및 드레인전극(D10)을 형성하기 전에, 채널층(C10) 상면에 식각정지층을 형성할 수도 있다. 이 경우, 도 9의 구조가 얻어질 수 있다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여준다. 본 실시예는 도 10의 박막 트랜지스터를 제조하는 방법이다.
도 13a를 참조하면, 기판(SUB20) 상에 채널층(C20)을 형성하고, 채널층(C20)의 양단에 각각 접촉된 소오스전극(S20) 및 드레인전극(D20)을 형성할 수 있다. 필요에 따라, 소오스전극(S20) 및 드레인전극(D20)으로 커버되지 않은 채널층(C20)의 노출부를 산소를 포함하는 플라즈마로 처리할 수 있다. 기판(SUB10) 상에 채널층(C20)의 상기 노출된 부분과 소오스전극(S20) 및 드레인전극(D20)을 덮는 게이트절연층(GI20)을 형성할 수 있다. 게이트절연층(GI20) 상에 게이트(G20)를 형성할 수 있다. 게이트(G20)는 채널층(C20) 위에 위치하도록 형성할 수 있다. 기판(SUB20), 채널층(C20), 소오스전극(S20), 드레인전극(D20), 게이트절연층(GI20) 및 게이트(G20) 각각의 물질, 형성 방법 등은 도 7a 및 도 7b의 기판(SUB2), 채널층(C2), 소오스전극(S2), 드레인전극(D2), 게이트절연층(GI2) 및 게이트(G2)의 그것들과 동일하거나 유사할 수 있다.
도 13b를 참조하면, 게이트절연층(GI20) 상에 게이트(G20)를 덮도록 보호층(P20)을 형성할 수 있다. 보호층(P20)을 구성하는 고온 실리콘 산화물층(100') 및 실리콘 질화물층(300')은 각각 도 12b의 고온 실리콘 산화물층(100) 및 실리콘 질화물층(300)과 동일한 방법으로 형성할 수 있다. 이와 같은 방법으로 형성된 트랜지스터는 소정 온도에서 어닐링할 수 있다. 상기 어닐링 조건은 도 12b를 참조하여 설명한 바와 동일할 수 있다.
도 8 내지 도 10, 그리고, 도 12a 내지 도 13b에서는 "고온 실리콘 산화물층" 및 "실리콘 질화물층"을 사용하였지만, 이 층들의 물질이 반드시 실리콘 계열일 필요는 없다. 다시 말해, 일반적인 고온 산화물층(high temperature oxide layer)(HTO층) 중 실리콘 산화물층이 아닌 다른 산화물층을 "고온 실리콘 산화물층" 대신 사용할 수도 있다. 또한, "실리콘 질화물층" 대신에 다른 질화물층을 사용할 수도 있다.
본 발명의 실시예에 따른 트랜지스터는 액정표시장치 및 유기발광표시장치 등과 같은 평판표시장치에 스위칭소자 또는 구동소자로 적용될 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따른 트랜지스터는 광에 의한 특성 변화가 적기 때문에, 이를 평판표시장치에 적용하면, 평판표시장치의 신뢰성을 향상시킬 수 있다. 액정표시장치 및 유기발광표시장치 등의 구조는 잘 알려진바, 이들에 대한 자세한 설명은 생략한다. 본 발명의 실시예에 따른 트랜지스터는 평판표시장치뿐 아니라, 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 3 및 도 8 내지 도 10의 트랜지스터의 구성요소 및 구조는 각각 다양화 및 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 1 내지 도 3 및 도 8 내지 도 10의 트랜지스터에서 소오스전극(S1, S2, S10, S20) 및 드레인전극(D1, D2, D10, D20)은 채널층(C1, C2, C10, C20)의 상면 양단에 접촉되어 있지만, 소오스전극(S1, S2, S10, S20) 및 드레인전극(D1, D2, D10, D20)은 채널층(C1, C2, C10, C20)의 하면 양단에 접촉되도록 구비될 수 있다. 즉, 소오스전극 및 드레인전극을 먼저 형성한 후, 두 전극에 접촉하는 채널층을 형성할 수 있다. 또한 본 발명의 실시예에 따른 트랜지스터는 더블 게이트 구조를 가질 수 있고, 보호층(P1, P2, P10, P20)은 부가적인 물질층, 예컨대, 유기절연층을 더 포함할 수 있다. 그리고 도 6a 내지 도 6c, 도 7a 내지 도 7c, 도 12a 내지 도 12b 및 도 13a 내지 도 13b의 제조방법도 다양하게 변화될 수 있다. 아울러, 당업자라면 본 발명의 사상(idea)은 산화물 박막 트랜지스터가 아닌 그 밖의 다른 트랜지스터에 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
Claims (34)
- 산화물을 포함하는 채널층;
상기 채널층의 양단에 각각 접촉된 소오스 및 드레인;
상기 채널층에 대응하는 게이트; 및
상기 채널층, 소오스, 드레인 및 게이트를 덮는 것으로, 차례로 적층된 실리콘 산화물층, 실리콘 질산화물층 및 실리콘 질화물층을 포함하는 보호층;을 구비하는 트랜지스터. - 제 1 항에 있어서,
상기 채널층은 ZnO 계열 산화물을 포함하는 트랜지스터. - 제 2 항에 있어서,
상기 ZnO 계열 산화물은 In 을 더 포함하는 트랜지스터. - 제 2 항 또는 제 3 항에 있어서,
상기 ZnO 계열 산화물은 Hf, Y, Ta, Zr, Ti, Cu, Ni, Ga, Al, Sn 및 Mg 중 적어도 하나를 더 포함하는 트랜지스터. - 제 4 항에 있어서,
상기 ZnO 계열 산화물은 HfInZnO 인 트랜지스터. - 제 1 항에 있어서,
상기 실리콘 질산화물층은 100∼400nm 의 두께를 갖는 트랜지스터. - 제 1 항에 있어서,
상기 게이트는 상기 채널층 아래에 구비된 트랜지스터. - 제 7 항에 있어서,
상기 채널층 상에 식각정지층이 더 구비되고,
상기 소오스 및 드레인은 상기 식각정지층의 일단 및 타단을 덮도록 구비된 트랜지스터. - 제 1 항에 있어서,
상기 게이트는 상기 채널층 위에 구비된 트랜지스터. - 청구항 1에 기재된 트랜지스터를 포함하는 평판표시장치.
- 산화물을 포함하는 채널층과 그에 대응하는 소오스, 드레인 및 게이트를 포함하는 트랜지스터를 마련하는 단계; 및
상기 트랜지스터를 덮는 보호층을 형성하는 단계;를 포함하고,
상기 보호층을 형성하는 단계는,
상기 트랜지스터 상에 실리콘 산화물층을 형성하는 단계;
상기 실리콘 산화물층 상에 실리콘 질산화물층을 형성하는 단계; 및
상기 실리콘 질산화물층 상에 실리콘 질화물층을 형성하는 단계;를 포함하는 트랜지스터의 제조방법. - 제 11 항에 있어서,
상기 실리콘 산화물층, 실리콘 질산화물층 및 실리콘 질화물층 중 적어도 하나는 PECVD(plasma-enhanced chemical vapor deposition) 방법으로 형성하는 트랜지스터의 제조방법. - 제 11 항 또는 제 12 항에 있어서,
상기 실리콘 질산화물층 형성시 N 의 소오스가스인 NH3 를 포함하는 제1반응가스를 사용하고,
상기 실리콘 질화물층 형성시 N 의 소오스가스로 NH3 를 포함하는 제2반응가스를 사용하며,
상기 제1반응가스의 NH3 유량은 제2반응가스의 NH3 유량보다 적은 트랜지스터의 제조방법. - 제 11 항 또는 제 12 항에 있어서,
상기 실리콘 질산화물층은 상기 실리콘 질화물층보다 낮은 압력에서 형성하는 트랜지스터의 제조방법. - 제 11 항 또는 제 12 항에 있어서,
상기 실리콘 질산화물층은 상기 실리콘 질화물층보다 낮은 소오스 파워를 사용하여 형성하는 트랜지스터의 제조방법. - 제 11 항에 있어서,
상기 실리콘 질산화물층은 100∼400nm 의 두께로 형성하는 트랜지스터의 제조방법. - 제 11 항에 있어서,
상기 채널층은 ZnO 계열 산화물을 포함하는 트랜지스터의 제조방법. - 제 17 항에 있어서,
상기 ZnO 계열 산화물은 In 을 더 포함하는 트랜지스터의 제조방법. - 제 17 항 또는 제 18 항에 있어서,
상기 ZnO 계열 산화물은 Hf, Y, Ta, Zr, Ti, Cu, Ni, Ga, Al, Sn 및 Mg 중 적어도 하나를 더 포함하는 트랜지스터의 제조방법. - 제 11 항에 있어서,
상기 트랜지스터는 바텀(bottom) 게이트 구조 또는 탑(top) 게이트 구조로 형성하는 트랜지스터의 제조방법. - 산화물을 포함하는 채널층;
상기 채널층의 양단에 각각 접촉된 소오스 및 드레인;
상기 채널층에 대응하는 게이트; 및
상기 채널층, 소오스, 드레인 및 게이트를 덮는 것으로, 차례로 적층된 고온 산화물층(high temperature oxide layer)(HTO층) 및 질화물층을 포함하는 보호층;을 구비하는 트랜지스터. - 제 21 항에 있어서,
상기 고온 산화물층은 실리콘 산화물층인 트랜지스터. - 제 21 항 또는 제 22 항에 있어서,
상기 고온 산화물층은 250℃ 이상의 온도에서 형성된 층인 트랜지스터. - 제 23 항에 있어서,
상기 고온 산화물층은 250∼450℃의 온도에서 형성된 층인 트랜지스터. - 제 21 항 또는 제 22 항에 있어서,
상기 질화물층은 실리콘 질화물층인 트랜지스터. - 제 21 항에 있어서,
상기 채널층은 ZnO 계열 산화물을 포함하는 트랜지스터. - 청구항 21에 기재된 트랜지스터를 포함하는 평판표시장치.
- 산화물을 포함하는 채널층과 그에 대응하는 소오스, 드레인 및 게이트를 포함하는 트랜지스터를 마련하는 단계; 및
상기 트랜지스터를 덮는 보호층을 형성하는 단계;를 포함하고,
상기 보호층을 형성하는 단계는,
상기 트랜지스터 상에 고온 산화물층(HTO층)을 형성하는 단계; 및
상기 고온 산화물층 상에 질화물층을 형성하는 단계;를 포함하는 트랜지스터의 제조방법. - 제 28 항에 있어서,
상기 고온 산화물층은 실리콘 산화물로 형성하는 트랜지스터의 제조방법. - 제 28 항 또는 제 29 항에 있어서,
상기 고온 산화물층은 250℃ 이상의 온도에서 형성하는 트랜지스터의 제조방법. - 제 30 항에 있어서,
상기 고온 산화물층은 250∼450℃의 온도에서 형성하는 트랜지스터의 제조방법. - 제 28 항 또는 제 29 항에 있어서,
상기 질화물층은 실리콘 질화물로 형성하는 트랜지스터의 제조방법. - 제 28 항에 있어서,
상기 고온 산화물층 및 상기 질화물층 중 적어도 하나는 PECVD 방법으로 형성하는 트랜지스터의 제조방법. - 제 28 항에 있어서,
상기 채널층은 ZnO 계열 산화물을 포함하는 트랜지스터의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20090118451 | 2009-12-02 | ||
| KR1020090118451 | 2009-12-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110063252A true KR20110063252A (ko) | 2011-06-10 |
| KR101623961B1 KR101623961B1 (ko) | 2016-05-26 |
Family
ID=43640183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100029352A KR101623961B1 (ko) | 2009-12-02 | 2010-03-31 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8866136B2 (ko) |
| EP (1) | EP2330629B1 (ko) |
| KR (1) | KR101623961B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130104290A (ko) * | 2012-03-13 | 2013-09-25 | 삼성전자주식회사 | 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널 |
| KR101502676B1 (ko) * | 2012-10-26 | 2015-03-13 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 어레이 기판, 그 제조방법 및 디스플레이 장치 |
| KR20170101203A (ko) * | 2014-02-25 | 2017-09-05 | 엘지디스플레이 주식회사 | 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인 |
| WO2018110832A1 (ko) * | 2016-12-13 | 2018-06-21 | 주식회사 웨이비스 | 질화물계 전자소자 및 그 제조방법 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8679905B2 (en) * | 2011-06-08 | 2014-03-25 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts |
| KR101791175B1 (ko) | 2011-06-30 | 2017-10-27 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| CN102832226B (zh) | 2011-10-06 | 2016-06-01 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
| US8901556B2 (en) * | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
| CN104205310B (zh) * | 2012-04-06 | 2017-03-01 | 夏普株式会社 | 半导体装置及其制造方法 |
| JP6128906B2 (ja) * | 2012-04-13 | 2017-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6059566B2 (ja) * | 2012-04-13 | 2017-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN202549848U (zh) | 2012-04-28 | 2012-11-21 | 京东方科技集团股份有限公司 | 显示装置、阵列基板和薄膜晶体管 |
| US20140117511A1 (en) * | 2012-10-30 | 2014-05-01 | Infineon Technologies Ag | Passivation Layer and Method of Making a Passivation Layer |
| KR102122066B1 (ko) * | 2012-12-03 | 2020-06-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터와 이를 포함하는 디스플레이 장치 및 이들의 제조 방법 |
| KR102178766B1 (ko) * | 2013-03-29 | 2020-11-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
| KR102304824B1 (ko) | 2013-08-09 | 2021-09-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN103715266A (zh) * | 2013-12-25 | 2014-04-09 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管、阵列基板的制造方法及显示器件 |
| KR102279884B1 (ko) * | 2014-12-05 | 2021-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN105552035B (zh) * | 2016-01-08 | 2019-01-11 | 武汉华星光电技术有限公司 | 低温多晶硅tft阵列基板的制作方法及其结构 |
| CN107689345B (zh) * | 2017-10-09 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | Tft基板及其制作方法与oled面板及其制作方法 |
| CN110416228A (zh) * | 2019-07-31 | 2019-11-05 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
| KR20210117389A (ko) * | 2020-03-18 | 2021-09-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| CN112242298B (zh) * | 2020-09-14 | 2022-06-07 | 北海惠科光电技术有限公司 | 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板 |
| TWI813944B (zh) * | 2021-02-08 | 2023-09-01 | 友達光電股份有限公司 | 主動元件基板及主動元件基板的製造方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2536230B2 (ja) * | 1990-04-30 | 1996-09-18 | 日本電気株式会社 | アクティブマトリクス型液晶ディスプレイ装置 |
| KR100320007B1 (ko) * | 1998-03-13 | 2002-01-10 | 니시무로 타이죠 | 표시장치용 어레이기판의 제조방법 |
| JPH11340462A (ja) | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| KR100683142B1 (ko) | 2000-11-20 | 2007-02-15 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터-액정표시장치의 제조방법 |
| KR100687331B1 (ko) | 2000-12-30 | 2007-02-27 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 제조 방법 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| TW571342B (en) | 2002-12-18 | 2004-01-11 | Au Optronics Corp | Method of forming a thin film transistor |
| KR20040060106A (ko) | 2002-12-30 | 2004-07-06 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터 및 이를 포함하는 어레이 기판제조방법 |
| TWI222753B (en) | 2003-05-20 | 2004-10-21 | Au Optronics Corp | Method for forming a thin film transistor of an organic light emitting display |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| TWI271870B (en) | 2005-10-24 | 2007-01-21 | Chunghwa Picture Tubes Ltd | Thin film transistor, pixel structure and repairing method thereof |
| JP4200458B2 (ja) | 2006-05-10 | 2008-12-24 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| KR101410926B1 (ko) * | 2007-02-16 | 2014-06-24 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR20080094300A (ko) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| US7935964B2 (en) * | 2007-06-19 | 2011-05-03 | Samsung Electronics Co., Ltd. | Oxide semiconductors and thin film transistors comprising the same |
| JP5213422B2 (ja) | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
| KR20090075554A (ko) * | 2008-01-04 | 2009-07-08 | 삼성전자주식회사 | 액정 표시 장치와 그 제조 방법 |
| KR101510212B1 (ko) * | 2008-06-05 | 2015-04-10 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조방법 |
| US8945981B2 (en) * | 2008-07-31 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI622175B (zh) * | 2008-07-31 | 2018-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI637444B (zh) * | 2008-08-08 | 2018-10-01 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20100038986A (ko) | 2008-10-07 | 2010-04-15 | 삼성전자주식회사 | 산화물 박막 트랜지스터를 포함하는 적층 메모리 장치 |
| JP5484853B2 (ja) * | 2008-10-10 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101627728B1 (ko) * | 2008-12-30 | 2016-06-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101575750B1 (ko) * | 2009-06-03 | 2015-12-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| WO2011007675A1 (en) * | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2010
- 2010-03-31 KR KR1020100029352A patent/KR101623961B1/ko active IP Right Grant
- 2010-07-28 US US12/805,379 patent/US8866136B2/en active Active
- 2010-11-29 EP EP20100193027 patent/EP2330629B1/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130104290A (ko) * | 2012-03-13 | 2013-09-25 | 삼성전자주식회사 | 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널 |
| KR101502676B1 (ko) * | 2012-10-26 | 2015-03-13 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 어레이 기판, 그 제조방법 및 디스플레이 장치 |
| KR20170101203A (ko) * | 2014-02-25 | 2017-09-05 | 엘지디스플레이 주식회사 | 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인 |
| WO2018110832A1 (ko) * | 2016-12-13 | 2018-06-21 | 주식회사 웨이비스 | 질화물계 전자소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2330629A1 (en) | 2011-06-08 |
| KR101623961B1 (ko) | 2016-05-26 |
| US20110127518A1 (en) | 2011-06-02 |
| US8866136B2 (en) | 2014-10-21 |
| EP2330629B1 (en) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110063252A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US8461597B2 (en) | Transistors, methods of manufacturing a transistor, and electronic devices including a transistor | |
| TWI459474B (zh) | 金屬氮氧化物薄膜電晶體之覆蓋層 | |
| US8530886B2 (en) | Nitride gate dielectric for graphene MOSFET | |
| US20110095288A1 (en) | Thin film transistor and display device | |
| KR101713994B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US9647126B2 (en) | Oxide for semiconductor layer in thin film transistor, thin film transistor, display device, and sputtering target | |
| EP2579316B1 (en) | Thin film transistor and manufacturing method thereof | |
| KR101603768B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치 | |
| KR20140074742A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR20080052107A (ko) | 산화물 반도체층을 구비한 박막 트랜지스터 | |
| KR20150025621A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US20060267113A1 (en) | Semiconductor device structure and method therefor | |
| KR20120021454A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| JPWO2010098101A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
| TW201813003A (zh) | 薄膜電晶體 | |
| WO2010098100A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
| KR101748787B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20120010537A (ko) | 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 | |
| Jeon et al. | Abnormal thermal instability of Al-InSnZnO thin-film transistor by hydroxyl-induced oxygen vacancy at SiO x/active interface | |
| CN111226307B (zh) | 氧化物半导体薄膜、薄膜晶体管和溅射靶 | |
| JP7060367B2 (ja) | 薄膜デバイス | |
| KR20180125100A (ko) | 박막 트랜지스터의 제조 방법, 및 이를 이용한 박막 트랜지스터 | |
| KR102294375B1 (ko) | 듀얼 게이트 트랜지스터 및 그 제조방법 | |
| KR20180118958A (ko) | 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190418 Year of fee payment: 4 |