JPS6169123A - 電子ビ−ムによるフオトレジスト露光方法及び装置 - Google Patents

電子ビ−ムによるフオトレジスト露光方法及び装置

Info

Publication number
JPS6169123A
JPS6169123A JP60128391A JP12839185A JPS6169123A JP S6169123 A JPS6169123 A JP S6169123A JP 60128391 A JP60128391 A JP 60128391A JP 12839185 A JP12839185 A JP 12839185A JP S6169123 A JPS6169123 A JP S6169123A
Authority
JP
Japan
Prior art keywords
electron beam
photoresist
thickness
substrate
incident
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60128391A
Other languages
English (en)
Inventor
アーノルド・レイスマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAIKUROEREKUTORONIKUSU CENTER
MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA
Original Assignee
MAIKUROEREKUTORONIKUSU CENTER
MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAIKUROEREKUTORONIKUSU CENTER, MAIKUROEREKUTORONIKUSU CENTER OBU NORTH KARORAINA filed Critical MAIKUROEREKUTORONIKUSU CENTER
Publication of JPS6169123A publication Critical patent/JPS6169123A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31793Problems associated with lithography
    • H01J2237/31796Problems associated with lithography affecting resists
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 公里二分亘 本発明は、下側に位置する半導体又は合成基板上に被着
したフォトレジスト又は他のフィルムに電子ビームを用
いて露光パターンを描画するような、電子ビーム利用処
置を用いて半導体装置を製造する方法に関するものであ
る。詩に本発明は、照射電子ビームの加速電圧および電
荷量を制御すると共に、フォトレジストの種々の厚さに
相関させて、下側の形状を様々の形態とし得る電子ビー
ム利用のフォトレジスト被膜露光方法及びそ、の方法を
実施するための装置に関するものである。従って、フォ
トレジスト及び下側の構体又は層に入射させる電子ビー
ムのエネルギーは、その電子ビームが偏向されるように
して制御する。このようにすれば、下側に位置する半導
体材料、構体、絶縁層等へのイオン化放射による損傷を
最小として電子ビームによりフォトレジスト全体を露光
することができる。
3遭1oi引数 従来の方法及び装置における種々の問題点を理解し易く
するために第1A〜IF図につき説明する。これらの図
は電子ビームや、光を利用するりソグラフィ処置を用い
て半導体装置を製造する代表的な一連の工程を示したも
のである。第1A図に示すように、シリコン又は池の合
成物のスライス或いはウェハの如き半導体基板1には二
酸化シリコンの如き絶!!酸化物層2を成長させである
一連の工程は二酸化シリコン層に窓又はパターンをあけ
て、下側に位置する基板1の予定した領域を露出させる
ことから着手する。このために先ず第1B図に示すよう
に、酸化物層2の表面全体にフォトレジストのフィルム
3を被着する。フォトレジストは写真フィルムと同様に
、電子ビーム、可視光、紫外光又はX−線の如き入射光
に悪心する。
ついで第1C図に示すように、走行電子ビーム4をフォ
トレジストを横切って移動させてフォト、レジストの選
択部分を露光させる。この際電子ビームは、そのビーム
によってトレース、即ち「描画する」パターンに従って
フォトレジストを露光せしめるように指向させる。電子
ビームは多数の他のタイプの放射に較べて波長が短く、
しかもフィールド深度が大きいために、極めて微細な露
光(描画)パターンを形成することができ、かつ紫外線
処理するのに用いられるような厄介な物理的マスクを作
る必要がないために時間の節約になり、しかもコスト的
に極めて廉価となる。第1C図には露光した部分を点画
領域3aによって示しである。
3bにて示した部分のフォトレジストは入射光に露光さ
れず、その入射光によっては゛影響されない。
ついで第1D図に示すように、露光した部分のフォトレ
ジスト(3a)だけを溶解して除去する処置を行なう。
これにより下側の酸化物層2のチャンネル2aによって
分離された未露光フォトレジストから成る一対の平行に
離間したストリップ3bが残存する。つぎに第1E図に
示すように、下側の半導体材料基板1のチャンネル1a
を露出させるために、未露光フォトレジスト3b及び酸
化物層2aを処理して、フォトレジストによって保護さ
れていない部分の酸化物層を除去する。ついで第1F図
に示すように、後続する処理工程に対する準備として酸
化物層から未露光フォトレジスト3bを剥離して、基板
上に重畳された二酸化物のシリコン2から成るストリッ
プによって画成されたシリコンのチャンネルを露出させ
たままとする。
半導体材料上での回路密度を増大することの要望及び最
近における光利用処理の発達により温に小さい回路素子
を作成できるようになっている。
典型的には、これら回路素子は寸法が数ミクロン程度又
はそれ以下であり、深さが僅か0.01ミクロン程度の
複数層から構成することができる。従って、後に行われ
る処理工程が先に行われた工程の効果を擾乱しないよう
にすることが増々重要にな〆      −y 7 ’
a 7おり1.:、o理由。えあ、7オ、13゜を露光
するために使用される電子ビームその他の放射のエネル
ギーを制御することが所望される。
従来電子ビームのエネルギーはフォトレジストを露光す
るのに必要なエネルギー量又は所定の個所におけるホト
レジストの厚さ即ち深さに整合するようには制御されて
いなかった。そしてこのような制御を行う代りに電子ビ
ームの電圧及び電荷を、フォトレジストが一層薄い場合
、又はフォトレジスト被膜に他の形状変化が存在する場
合、又は下側構体の高さが高い場合、又は下側層が入射
電子ビーム放射により損傷され易い場合に起る問題を考
慮することなく、フォトレジスト層の厚さが最大の部分
を露光するに十分な高いレベルに固定していた。全入射
放射の量を変化することによ  。
り電子ビームの散乱を改善することが試みられているが
、これはフォトレジストの厚さの変化を考慮することな
く一定加速電圧で行われていた。その結果、電子ビーム
のエネルギーがあるセクタにおいて過大になり電子が下
側層又は基板へ浸透し、不所望な損傷を生ずる。例えば
、絶縁ゲート電解効果トランジスタ(IGFET)では
、フォトレジストを露光するのに使用する電子ビームの
加速電圧が過大であり、電子がフォトレジスト及び下側
フィルムを介してゲート絶縁体へ浸透したとき、不所望
な損傷を受ける。実験により下側層におけるエネルギー
密度を10’又は106ラツド5iO1以下に制限する
ことが望ましいことを確認した。
典型的な電子ビーム装置においてフォトレジストの露光
を達成するため電子は20乃至25キロボルト(KeV
)に加速され、50KeVに加速されることさえあり、
フォトレジストは20乃至30マイクロク一ロン7cm
”の線量に露光される。かかる線量及び加速電圧におい
て入射電子は典型的な厚さ即ち2乃至3ミクロンのフォ
トレジストを通過し、下側イルム及び半導体材料を損傷
する。これにより一定の正電荷及び中和トラップが生じ
、これは望ましくない。金属被膜層の被着前には、かか
る損傷は半導体ウェハを水素含有周囲雰囲気において5
50〜700℃の温度範囲で加熱することによりアンニ
ールできると信じられていた。しかし最近になって、M
OSコンデンサのゲート絶縁体に対する反復、高エネル
ギー放射損傷後は強力なアンニール処理によってさえ、
受けた損傷は修復されないことが指摘された。ニー・レ
イスマン(A、 Re i isman) 他層“ジ・
エフェクト・オン・プレッシャー、テンベラチャー・ア
ンド・タイム・オン・ジ・アンニーリング・オン・イオ
ナイジング・ラディエーション・インデユースト・イン
シュレーター・ダメージ・イン・エフ・チャンネル・ア
イ・ジー・エフ・イー°ティー0ス(The Effe
cts of Pressure 。
Temperature  and  Time  o
n  the  Annealing  of  Io
nizingRadion Induced In5u
lator Damage in N−channel
IGFET ’ s”、ジャーナル・オン・シ・エレク
トロケミカル・ソサエティ(Journal of t
he ElectrochemicalSociety
)、Vol、130. flh6 、June 198
3 ;及び同じくニー・レイスマン他層1オン・ザ・リ
ムーバル・オン・インシュレーター・プロセス・インデ
ユースト・ラデイエーション・ダメージ・フロム・イン
デユ−テンド・ゲート・フィールド・エフェクト・トラ
ンジスタズ・オン・エレベーテソド・プレッシ−ts−
(On the Removal of Insula
torProcess  [nduced  Radi
ation  Darnage  from  Tns
uIatedGate  Field  [1ffec
t Transistors  of  Elevat
edPressure)”、ジャーナル・オブ・ジ・エ
レクトロケミカル・ソサエティ、Vol、128 、N
a 7、July1981を参照。更に、高度に過度に
露光することにより1−ピングレベルもしくは構造が変
化するか、又は格子構造に不当な応力が加わることとな
る。
従って、半導体の製造及び処理に当り高エネルギーの電
子及び他のイオン化放射の使用によって生ずる損傷を最
小にする必要性が大きくなっている。
本発明は、フォトレジストの適正露光が電子ビームの加
速電圧又はビームによって搬送される電荷の量だけでな
く、フォトレジストによよて吸収されるエネルギーの関
数となることを認識し、これを基礎として為したもので
ある。云い換えれば、放射による損傷の範囲は所定質量
の材料に吸収される全エネルギーの関数であり、光子当
りのエネ〆      ″ギー又は電子当り″1ネ″′
+″づ関数では4い・従って本発明は、入射電子ビーム
及び電子線量をフォトレジストを十分露光するのに局部
的に必要なエネルギー量に整合させるようにする。これ
は、フォトレジストの厚さの変化に相関させて電圧と、
入射電子ビームの電荷量とを制御することによって行わ
れる。電圧を制御することにより電子ビームは所定距離
浸透すると共に下側構体への浸透は最小になり、かつ電
子ビームによって搬送される電荷の量を制御することに
より電子ビームのエネルギーがフォトレジストを十分露
光するよう制御される。
また本発明は、電子ビーム処置において当面する近接効
果を補正し、かつ半導体の層状構造から生ずる形状的変
動に適合させる用途をも存している。
従って本発明の目的は、半導体装置の製造に際し電子ビ
ームでフォトレジストを露光するに当り、電圧と電子ビ
ームの電荷の量とを制御することにより、下側フィルム
及び半導体基板に対するイオン化放射損傷を最小にする
ホトレジスト露光方法及び装置を提供するにある。
本発明の他の目的は、半導体装置の製造に際し電子ビー
ムでフォトレジストを露光するに当り電子ビームの電圧
を制御してフォトレジストの厚さのほぼ全体に浸透させ
ると共に下側構体に対する浸透度を最小にするフォトレ
ジスト露光方法及び装置を提供する。
更に本発明の他の目的は、半導体装置の製造に際し電子
ビームでフォトレジストを露光するに当り、照射電子ビ
ームを偏向する際電圧の量を制御して電子ビームの全エ
ネルギーを、入射電子ビームから露光中にフォトレジス
トにより吸収されるエネルギーの量に整合させるフォト
レジスト露ル方法及び装置を提供するにある。
従って本発明は、半導体装置の製造に際し電子ビームで
フォトレジストを露光する方法及び装置である。本発明
の方法は基板へのフォトレジストの被着工程を含んでい
る。電子ビームをフォトレジスト上に照射し、かつ偏向
してフォトレジストを所定パターンに露光する。ビーム
を偏向する際電子ビームの電圧及び電荷量を制御して電
子ビームからフォトレジスト上に入射するエネルギーを
フォトレジストの厚さの変化に相関させ、フォトレジス
トの露光時に電子ビームがフォトレジストを貫通して下
側構体に殆ど浸透しないようにする。
図面につき本発明の詳細な説明する。
第2図に、寸法は必ずしも正確でないが、nチャンネル
・エンハンスメント・モード絶縁ゲート電解効果トラン
ジスタの断面図を示す。このトランジスタはP材料の基
板10とnチャンネル13により分離されたn0材料の
ソース11及びドレイン12とを具えている。二酸化シ
リコンの絶縁層14によりソース及びドレインを橋絡し
、かつこの絶縁層をチャンネル13の上に配設する。こ
の絶縁層は、多結晶シリコン層であるゲート電極15を
nチャンネル13から分離するためのゲート誘電体とし
て使用され、その厚さは通常、マスキング、装置分離又
は表面安定化に使用される近くの二酸化シリコン層16
より蟲に小さい。金属化接点20 、21及び22によ
りソース11、ドレイン12及びゲート電極15との電
気的接続をそれぞれ行う。かかるエンハンスメント・モ
ード絶縁ゲート電界効果トランジス夕においては、ソー
ス及びゲート間で測定したゲート電圧がゼロのときソー
ス11及びドレイン12の間に導通チャンネルは存在し
ない。正のゲートバイアスを供給し、かつしきい値を越
えて増大すると、ゲートHA電体14の直下のnチャン
ネル13に局部的反転層が形成され、これがソース及び
ドレイン間の導通チャンネルとして作動する。誘起され
たチャンネルの導電度は供給されたゲートバイアスに比
例するが、この導電度は過剰イオン化放射即ち過剰エネ
ルギーの電子ビームによって導入される一定正電荷及び
中和トラ、プにより劣化する。
第2図に示すIGFET(絶縁ゲート電界効果トランジ
スタ)のような半導体装置の製造過程では、第1A−I
F図につき説明した電子ビーム処理を多数回繰返す必要
がある。電子がフォトレジストに浸透する深さを求める
ためには次式で示すチリルの式を用いることができる。
上記により10’〜10’Vの加速電位を有する電子に
対し最大浸透深さXeを求めることができる。上式にお
けいて、■は電圧(ボルト)、dは密度(g/cm 3
)、Xeは深さくclII)を夫々示す。次表の数値は
第3図のチャート図から読取ることができる。第3図の
グラフはフォトレジストの密度dが2.00g/am3
の場合とした。
表 電子ビーム         浸透深さ粒子エネルギー
     (μ)(概算値)(KeV) 40.5 16           6.5 従って例えば特定の個所のフォトレジストの電子ビーム
浸透深さが2μの場合には入射電子ビームは約8 Ke
Vの粒子エネルギーを必要とする。同様に電子ビームの
エネルギーが24KeVの場合には電子ビームが下側の
構体に向かってフォトレジストを良好に浸透する深さは
2μである。
第4図はフォトリソグラフィ処理中の半導体の半導体装
置の部分断面を示す。この半導体装置部分は絶縁ゲート
電界効果トランジスタの1部分の代表的なものであるが
、本発明は絶縁ゲート電界効果トランジスタに限定され
るものではなく、他の電子ビーム処理技術に関連させて
他の半導体装置に適用し得ることは勿論である。第4図
に示す半導体装置は、シリコンのような半導体材料又は
合成材料の基板30を具える。この基板はその厚さを代
表的には400 μとする。この基板上に厚さがほぼ0
.O1〜0.05μの二酸化シリコン(SiOz)の肉
薄層を被着する。この肉薄層を能動層とすると共に下側
の基板30とその上側の多結晶シリコン層33との間の
誘電体として用いる。この多結晶シリコン層33はその
厚さをほぼ0.3 μとすると共にゲート電極として用
いる。多結晶シリコン層上には二酸化シリコンの肉厚層
34を被着する。この肉厚層34はその厚さを約1μと
すると共にマスク装置の分離、表面不活性化等に用いる
二酸化シリコンの肉厚層34上には厚さが約3μのフォ
トレジスト層35を被着する。或いは又、このフォトレ
ジストを多重層とすることができる。
第2図に示される表面輪部のような下側の基板の幾何学
的形状部分の上にかぶせるために厚さが2〜3μの底部
平坦化層を用いる。この平坦化層上には約0.5μの比
較的均一な厚さの頂部図形化層を被着し、この層の適当
な個所を電子ビームにより露光してフォトレジストマス
クを形成する。フォトレジスト被膜の局部厚さは、第2
図から明らかなように下側の基板の既知の図形に基いて
決めるこことができる。一般的ではないがフォトレジス
ト被膜には、特定の技術又は使用する被膜に依存して例
えば密度のような他の変化も生じるが、これらの変化は
加速電圧及び照射電子ビームの電荷量を相関させる際に
用いる必要がある。
フォトレジスト被膜35は照射電子ビームその他のイオ
ン化放射に曝し、これら電子ビームによりフォトレジス
トにパターンをトレースして描画を行う。電子ビームを
偏向する際の、電子ビームの偏向、その加速電圧、及び
照射電子ビームの電荷量を制御する技術に関し、かかる
露光の装置及び技術は既知である。
又、第4図には、10KeVの照射電子ビーム40の浸
透状態及び25にeVの照射電子ビーム41の浸透状態
を示す。図面から明らかなように10KeVの電子ビー
ムはフォトレジスト層20の厚さ全体をほぼ浸透するだ
けであるが、25にeVの電子ビームはフォトレジスト
層35、不活性化二酸化珪素層34、多結晶珪素層33
及び能動二酸化珪素層31を経て下側の基板30内まで
浸透する。これら2種類の加速電圧及びその結果の相違
点は次の仮説例により良好に示すことができる。
例えば照射電子ビームを10KeVの加速電圧とす、l
     るために3μの厚さのフォトレジストを必要
とするものとすると、加速電圧を例えば25KeVと高
くすると多くの電子がフォトレジストを通過して下側の
複数の薄層まで到達し、これら薄層を不所望に損傷する
ようになる。
3μのフォトレジストに吸収されるエネルギーに対する
電子の相対浸透度は加速電圧の16乗にほぼ比例するも
のとして経験的に定量化することができる。10KeV
の電子ビームがゴμの深さに亘りフォトレジストを完全
に露光するものとすると、第3図から明らかなように2
5にeVの電子ビームはフォトレジストをほぼ13μの
深さに亘り、即ち10KeVの電子ビームの場合の約4
倍の深さに亘り浸透し得るようになる。従って、電子に
よるエネルギーの約23%がフォトレジスト内に吸収さ
れるようになる。これがため電子が浸透した深さに関連
し、残りの77%のエネルギーが第4図に示すように下
側の構体内で消費されるようになり、その結果不所望な
損傷が生ずるようになる。
フォトレジストの好適な露光度は、加速電圧自体又は電
子ビーム自体による電荷量の関数よりむしろフォトレジ
ストにより吸収されたエネルギーの関数となるため、こ
の電荷量をも制御して電子ビームの全エネルギー(電圧
×電荷)が電子ビームを偏向してフォトレジストにパタ
ーンを描画する際、フォトレジストにより露光中に吸収
されるエネルギーに整合し得るようにする。かように吸
収されるエネルギーの量はフォトレジストの密度及び厚
さに依存して容易に決めることができる。
本例では、20μクーロン/cffI3の線量で10K
eVの電子ヒームにより厚さ3μのフォトレジストに対
し2X106エルグ/ cm ”のエネルギーを得るこ
とができる。又、20Itクーロン/clT13のvA
ffiで25KeVの電子ビームを用いる場合には5X
106工ルグ/cm3のエネルギーを得ることができる
。しかし照射電子ビームの23%が厚さ3μのフォトレ
ジストに吸収されるため吸収された全エネルギーは、0
.23(5Xl0b) = 1.15 XIO’エルグ
となる。残りの3.85 X 106エルグのエネルギ
ーは下側の基板で消費され、ここに前述した不所望な欠
点、例えば、一定の正電荷及び中和トラップが生ずるよ
うになる。正電荷が一定になると絶縁ゲート電界効果ト
ランジスのスレシホルド電圧が変化すると共に電子がこ
れにトラップされ、即ち使用中に中和トラップになると
、装置の寿命が短かくなる。
従って本発明では、電子ビームによりパターンの描画を
行う際電子ビームの加速電圧をフォトレジストの厚さの
変化に対し制御し且つ相関して、電子ビームが、下側の
構体、特にゲート及びフィールド絶縁体を損傷する程度
浸透することなく、フォトレジスト被膜のみ浸透しその
エネルギーのほぼ全部をフォトレジスト層内で消費し得
るようにする。しかも照射電子ビームの電荷量を制御し
て電子ビームのエネルギーがフォトレジストを露光する
に必要なエネルギーの量に整合させることにより電子ビ
ームによりフォトレジスト被膜を充分に露光するも下側
の基板に対するイオン化放射線による損傷は殆んど生じ
ないようにする。従来は、フォトレジストが充分に露光
されるようにするために、下側の基板への過剰浸透及び
基板内のエネルギー消費に関係なく加速電圧を増大する
ようにしていた。
上述した点にかんがみ、本発明方法を用いることにより
近接効果を補償し、且つ半導体装置の層状構造による幾
何学的形状部分の変化を補償することができる。又加速
電圧及び照射電子ビームの電荷量を適当に制御して電子
ビームのエネルギーをフォトレジストの厚さの変化に相
関させることにより製造処理の総合効率を改善すること
ができる。その理由は電子ビームのエネルギーの大部分
がフォトレジスト層内で吸収され下側の層で消費されな
いからである。
第5図に示す例では基板50をフォトレジスト層51で
被覆する。電子ビーム52をフォトレジスト層の表面で
偏向させて2個の隣接する細条のような所望のパターン
を描画する。しかし電子のうちのある電子53はターゲ
ット区域から反射する。電子ビーム52Aを含むターゲ
ット区域の中心近くのこれら電子に対しては任意の反射
電子53A 、 53Bがターゲット区域の隣接個所で
再び吸収されるようド      になる。これらの電
子ビーム52B 、 52C、52Dはターゲット区域
の周辺に密集し、従ってターゲット区域から成る程度の
電子が排除されるようになり、その結果所望の全エネル
ギー電位が得られなくなる。従来は、かかる問題は、タ
ーゲット区域周辺近くのビーム電流及びビーム電圧を一
定としてドウエル時間を増大するか又はビームによりす
でにカバーされている区域を再描画、或いは過剰描画す
ることにより補正していた。この場合には時間がかかり
、且つ経費が崇むようになる。本発明方法を用いること
により電子ビームの加速電圧を所定の層の厚さの個所で
吸収すべきエネルギーに適合させて電子の反射を最小と
しこれにより電子エネルギーの吸収過程を最小にする。
同様に下側の構体の幾何学的形状部分の変化の程度に応
じて、電子ビームを成る点から他の点に偏向する際にフ
ォトレジストの厚さを変化させることができる。かよう
にフォトレジストの厚さの変化に応じて加速電圧及び電
荷量を制御することにより下側の構体への浸透が最小と
なるようにフォトレジストを露光することができる。
本発明は上述した例にのみ限定されるものではなく幾多
の変更を加えることができる。
【図面の簡単な説明】
第1Aに1F図は半導体装置の製造に際し電子ビーム処
置において使用される典型的な一連の過程を示す図、 第2図は絶縁ゲート電界効果トランジスタの要部断面図
、 第3図はチリル方程式によって求めた電子ビーム粒子エ
ネルギー(KeV)と、正のホトレジストにおける透過
深さくミクロン)との関係の一例を示す図、 第4図は製造中の半導体においてフォトレジスト被膜の
露光に当り異なる加速電圧の入射電子の浸透度を示す半
導体の要部断面図、 第5図は入射電子ビームに曝されている下側基板上のホ
トレジスト層を一部の散乱電子と共に示す要部断面図で
ある。 30、50・・・基板 31・・・二酸化シリコン肉薄層 33・・・多結晶シリコン層 34・・・二酸化シリコン肉厚層 35、51・・・フォトレジスト層 40、41.52.52A 、 52B、 52C,5
2D ・・・電子ビーム53、53八、53B・・・電
子 畑 手  続  補  正  書 昭和60年9月2日 長官  宇  賀   道  部  数表示 和60年特許■第128391号 名称 子ビームによるフォトレジスト露光方法及び装置する者 との関係 特許出願人 称  マイクロエレクトロニクス・センター管オブ・ノ
ース・カロライナ 人

Claims (1)

  1. 【特許請求の範囲】 1、入射電子ビームに応答して露光されるフォトレジス
    ト(35)を基板(30)に被着し、かつ電子ビーム(
    40)を前記被着フォトレジスト上に照射させると共に
    該電子ビームを偏向させて前記フォトレジストにパター
    ンを描画するようにして半導体装置を製造する際におけ
    る電子ビームによるフォトレジスト露光方法において、
    照射電子ビームの電圧および電荷量の双方を制御して照
    射電子ビームのエネルギーを制御し、この際、照射電子
    ビームから前記被着フォトレジストに入射するエネルギ
    ーをフォトレジストの厚さの局部的な変化に相関させて
    、フォトレジスト内に浸透する電子ビームの深さを、前
    記電子ビームを入射させて前記被着フォトレジストを露
    光させる各位置におけるフォトレジストの厚さに整合さ
    せて、電子ビームが前記フォトレジストを貫通して下側
    の基板に浸透する深さが最小となるように前記照射電子
    ビームを偏向させることを特徴とする電子ビームによる
    フォトレジスト露光方法。 2、基板にフォトレジストを被着する際に、フォトレジ
    ストを基板にほぼ予定した厚さに被着し、かつ電子ビー
    ムを入射させる個所におけるフォトレジストの厚さの変
    化を測定することを特徴とする特許請求の範囲第1項に
    記載の電子ビームによるフォトレジスト露光方法。 3、基板にフォトレジストを被着する際に、基板の幾何
    学的形状にかぶせるために底部平坦化層を被着し、かつ
    該平坦化層に頂部図形化層を被着して、該図形化層によ
    りフォトレジストマスク形成用の入射電子ビームを受光
    するようにすることを特徴とする特許請求の範囲第1項
    に記載の電子ビームによるフォトレジスト露光方法。 4、照射電子ビームが被着フォトレジストに浸透する深
    さを照射電子ビームの加速電圧の関数とし、かつ照射電
    子ビームの電圧を制御する際に、フォトレジストに描画
    するパターンに沿って照射電子ビームがフォトレジスト
    の厚さ全体をほぼ浸透すべく照射電子ビームの加速電圧
    を制御して、フォトレジストを貫通して下側構体に浸透
    する電子ビームが最小となるようにすることを特徴とす
    る特許請求の範囲第1項に記載の電子ビームによるフォ
    トレジスト露光方法。 5、基板にフォトレジストを被着する工程が、基板にフ
    ォトレジストをほぼ予定した厚さに被着する処置と、フ
    ォトレジストの厚さの変化を測定する処置とを含み、か
    つ前記照射電子ビームの電圧及び電荷量を制御する際に
    、照射電子ビームをフォトレジストの厚さの変化に相関
    させ、かつ照射電子ビームがフォトレジストの厚さ分だ
    けしか実質上浸透しないように照射電子ビームの加速電
    圧を制御することを特徴とする特許請求の範囲第1項に
    記載の電子ビームによるフォトレジスト露光方法。 6、照射電子ビームの電圧及び電荷量を制御する際に、
    入射電子ビームを偏向させてフォトレジストにパターン
    を描画するフォトレジストの露光時に、被着フォトレジ
    ストにより吸収される電子ビームの総合エネルギーが最
    大となり、かつ下側構体によって吸収されるエネルギー
    が最小となるように照射電子ビームの加速電圧及び電荷
    量を制御することを特徴とする特許請求の範囲第1項に
    記載の電子ビームによるフォトレジスト露光方法。 7、基板にフォトレジストを被着する工程が、基板にフ
    ォトレジストをほぼ予定した厚さに被着する処置と、フ
    ォトレジストの厚さの変化を測定する処置とを含み、か
    つ前記照射電子ビームの電圧及び電荷量を制御する際に
    、照射電子ビームをフォトレジストの厚さの変化に相関
    させ、かつ照射電子ビームがフォトレジストの厚さ分だ
    けしか実質上浸透しないように照射電子ビームの加速電
    圧を制御すると共に、電子ビームの総合エネルギーが、
    入射電子ビームを偏向させてフォトレジストにパターン
    を描画する際に被着フォトレジストを露光するのに必要
    とされるエネルギー量に整合するように電子ビームの電
    荷量を制御することを特徴とする特許請求の範囲第1項
    に記載の電子ビームによるフォトレジスト露光方法。 8、照射電子ビームの電圧及び電荷量を制御する際に、
    被着フォトレジストに入射する照射電子ビームのエネル
    ギーを、該電子ビームを入射させて下側層への電子ビー
    ムの浸透度を最小にしてフォトレジストを露光する個所
    における照射電子ビームのドゥエル時間に相関させるこ
    とを特徴とする特許請求の範囲第1項に記載の電子ビー
    ムによるフォトレジスト露光方法。 9、電子ビームが入射する個所における被着フォトレジ
    ストの厚さの変化を測定する工程を含むことを特徴とす
    る特許請求の範囲第1項に記載の電子ビームによるフォ
    トレジスト露光方法。 10、照射電子ビームのエネルギーを制御する際に、照
    射電子ビームの加速電圧を制御して照射電子ビームのエ
    ネルギーを制御し、この際、加速電圧を被着フォトレジ
    ストの厚さの局部的な変化に相関させて、フトレジスト
    内に 浸透する電子ビームの深さを前記電子ビームが入射する
    各位置におけるフォトレジストの厚さに整合すべく前記
    照射電子ビームを偏向させ、かつ入射電子ビームによる
    露光時に被着フォトレジストによって吸収される電子ビ
    ームのエネルギーを最大とすると共に下側基板の構体に
    よって吸収されるエネルギーを最小とすべく前記電子ビ
    ームの電荷量を制御して、被着フォトレジストを完全に
    露光させ、かつ照射電子ビームによる下側基板へのイオ
    ン化放射による損傷を最小とすることを特徴とする特許
    請求の範囲第1項に記載の電子ビームによるフォトレジ
    スト露光方法。 11、入射電子ビームに応答して露光されるフォトレジ
    スト(35)を基板(30)に被着する手段及び電子ビ
    ーム(40)を前記被着フォトレジスト上に照射させる
    と共に該電子ビームを偏向させて前記フォトレジストに
    パターンを描画する手段を具えている半導体装置の製造
    時における電子ビームによるフォトレジスト露光装置に
    おいて、前記電子ビームを照射する手段に関連し、照射
    電子ビームの電圧及び電荷量の双方を制御して照射電子
    ビームのエネルギーを制御する手段が、照射電子ビーム
    から前記被着フォトレジストに入射するエネルギーをフ
    ォトレジストの厚さの局部的な変化に相関させ、フォト
    レジスト内に浸透する電子ビームの深さを、前記電子ビ
    ームを入射させて前記被着フォトレジストを露光させる
    各位置におけるフォトレジストの厚さに整合させて、電
    子ビームが前記フォトレジストを貫通して下側の基板に
    浸透する深さが最小となるように前記照射電子ビームを
    偏向するように構成したことを特徴とする電子ビームに
    よるフォレジスト露光装置。
JP60128391A 1984-06-14 1985-06-14 電子ビ−ムによるフオトレジスト露光方法及び装置 Pending JPS6169123A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US620510 1984-06-14
US06/620,510 US4576884A (en) 1984-06-14 1984-06-14 Method and apparatus for exposing photoresist by using an electron beam and controlling its voltage and charge

Publications (1)

Publication Number Publication Date
JPS6169123A true JPS6169123A (ja) 1986-04-09

Family

ID=24486252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60128391A Pending JPS6169123A (ja) 1984-06-14 1985-06-14 電子ビ−ムによるフオトレジスト露光方法及び装置

Country Status (6)

Country Link
US (1) US4576884A (ja)
EP (1) EP0165055B1 (ja)
JP (1) JPS6169123A (ja)
AT (1) ATE49678T1 (ja)
CA (1) CA1226075A (ja)
DE (1) DE3575496D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981771A (en) * 1984-11-02 1991-01-01 Hitachi, Ltd. Pattern fabricating method
US5141830A (en) * 1989-09-20 1992-08-25 Jeol Ltd. Charged-particle beam lithography method
US5195082A (en) * 1989-12-12 1993-03-16 Optex Corporation Optical disk structures for electron trapping optical memory media
US5128849A (en) * 1989-12-12 1992-07-07 Optex Corpoataion Optical disk structures for electron trapping optical memory media
US5304441A (en) * 1992-12-31 1994-04-19 International Business Machines Corporation Method of optimizing exposure of photoresist by patterning as a function of thermal modeling
JP2565121B2 (ja) * 1993-12-14 1996-12-18 日本電気株式会社 電子線直接描画方法
JP3431387B2 (ja) * 1996-03-14 2003-07-28 株式会社東芝 露光強度分布表示方法とマスクパターン編集装置
US6077762A (en) * 1997-12-22 2000-06-20 Vlsi Technology, Inc. Method and apparatus for rapidly discharging plasma etched interconnect structures
US6093658A (en) * 1997-12-22 2000-07-25 Philips Electronics North America Corporation Method for making reliable interconnect structures
US6153531A (en) * 1997-12-22 2000-11-28 Philips Electronics North America Corporation Method for preventing electrochemical erosion of interconnect structures
US5928968A (en) 1997-12-22 1999-07-27 Vlsi Technology, Inc. Semiconductor pressure transducer structures and methods for making the same
US5968710A (en) * 1998-02-19 1999-10-19 Micron Technology, Inc. Controlled removal of electron beam curable coatings and articles formed thereby
US6472123B1 (en) * 2000-05-15 2002-10-29 Micron Technology, Inc. Multiple pass write method and reticle
JP4181561B2 (ja) * 2005-05-12 2008-11-19 松下電器産業株式会社 半導体加工方法および加工装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1047390A (ja) * 1963-05-20 1900-01-01
US3259898A (en) * 1964-02-17 1966-07-05 Lab For Electronics Inc Doppler radar system
US3539401A (en) * 1966-05-25 1970-11-10 Matsushita Electric Ind Co Ltd Method of manufacturing mechano-electrical transducer
US3507709A (en) * 1967-09-15 1970-04-21 Hughes Aircraft Co Method of irradiating dielectriccoated semiconductor bodies with low energy electrons
DE1614635A1 (de) * 1967-10-23 1970-03-26 Siemens Ag Verfahren zum Herstellen von Fotolackmasken fuer Halbleiterzwecke
US3536547A (en) * 1968-03-25 1970-10-27 Bell Telephone Labor Inc Plasma deposition of oxide coatings on silicon and electron bombardment of portions thereof to be etched selectively
US3737347A (en) * 1970-02-26 1973-06-05 Fairchild Camera Instr Co Graded impurity profile in epitaxial films to improve integrated circuit performance
US3875416A (en) * 1970-06-30 1975-04-01 Texas Instruments Inc Methods and apparatus for the production of semiconductor devices by electron-beam patterning and devices produced thereby
IE39611B1 (en) * 1973-08-14 1978-11-22 Siemens Ag Improvements in or relating to two-phase charge coupled devices
US3950187A (en) * 1974-11-15 1976-04-13 Simulation Physics, Inc. Method and apparatus involving pulsed electron beam processing of semiconductor devices
GB1534896A (en) * 1975-05-19 1978-12-06 Itt Direct metal contact to buried layer
US4082958A (en) * 1975-11-28 1978-04-04 Simulation Physics, Inc. Apparatus involving pulsed electron beam processing of semiconductor devices
US4232439A (en) * 1976-11-30 1980-11-11 Vlsi Technology Research Association Masking technique usable in manufacturing semiconductor devices
JPS53121574A (en) * 1977-03-31 1978-10-24 Cho Lsi Gijutsu Kenkyu Kumiai Electron beam exposing device
US4350866A (en) * 1977-10-11 1982-09-21 Fujitsu Limited Discharge device and method for use in processing semiconductor devices
US4302530A (en) * 1977-12-08 1981-11-24 University Of Pennsylvania Method for making substance-sensitive electrical structures by processing substance-sensitive photoresist material
DE2927824A1 (de) * 1978-07-12 1980-01-31 Vlsi Technology Res Ass Halbleitervorrichtungen und ihre herstellung
JPS5580318A (en) * 1978-12-12 1980-06-17 Fujitsu Ltd Electron-beam exposure
US4383026A (en) * 1979-05-31 1983-05-10 Bell Telephone Laboratories, Incorporated Accelerated particle lithographic processing and articles so produced
JPS56111220A (en) * 1980-01-23 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Electron beam exposuring device
US4308586A (en) * 1980-05-02 1981-12-29 Nanometrics, Incorporated Method for the precise determination of photoresist exposure time
JPS5851514A (ja) * 1981-09-22 1983-03-26 Toshiba Corp ウエハ露光方法及びその装置
JPS58159328A (ja) * 1982-03-17 1983-09-21 Toshiba Corp レジストパタ−ン形成方法
JPS58192327A (ja) * 1982-05-06 1983-11-09 Toshiba Corp レジストパタ−ン形成方法

Also Published As

Publication number Publication date
EP0165055A2 (en) 1985-12-18
DE3575496D1 (de) 1990-02-22
CA1226075A (en) 1987-08-25
ATE49678T1 (de) 1990-02-15
EP0165055A3 (en) 1987-09-23
US4576884A (en) 1986-03-18
EP0165055B1 (en) 1990-01-17

Similar Documents

Publication Publication Date Title
JPS6169123A (ja) 電子ビ−ムによるフオトレジスト露光方法及び装置
US4976818A (en) Fine pattern forming method
JPS6355208B2 (ja)
US4096509A (en) MNOS memory transistor having a redeposited silicon nitride gate dielectric
JPH05198523A (ja) イオン注入方法及びイオン注入装置
JP3081655B2 (ja) レジストパターンの形成方法
JPH0653106A (ja) 微細レジストパターンの形成方法
JPS6137774B2 (ja)
JPS6142852B2 (ja)
JPH02174216A (ja) 半導体装置の製造方法
JP2867975B2 (ja) レジストパターンの形成方法
JPH08293458A (ja) レジストパターン形成方法
JPS606107B2 (ja) 半導体装置の製造方法
JPS5985858A (ja) イオン注入装置
JPS5949685B2 (ja) イオン注入法
JPS63136631A (ja) パタ−ン形成方法
JPH11338147A (ja) 半導体装置の製造方法
JPH0283935A (ja) 半導体装置の製造方法
JPS62204524A (ja) 半導体装置の製造方法
JPS6052019A (ja) 半導体装置の製造方法
JPS6091630A (ja) 不純物拡散方法
JPS621245A (ja) 半導体装置の製造方法
JPH0427686B2 (ja)
JPH0319310A (ja) レジストパターン形成方法
JPH02105518A (ja) 半導体集積回路装置の製造方法