JPS6170726A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS6170726A
JPS6170726A JP19298484A JP19298484A JPS6170726A JP S6170726 A JPS6170726 A JP S6170726A JP 19298484 A JP19298484 A JP 19298484A JP 19298484 A JP19298484 A JP 19298484A JP S6170726 A JPS6170726 A JP S6170726A
Authority
JP
Japan
Prior art keywords
etching
pattern
film
mask
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19298484A
Other languages
English (en)
Inventor
Takaaki Katou
加藤 高秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19298484A priority Critical patent/JPS6170726A/ja
Publication of JPS6170726A publication Critical patent/JPS6170726A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パターン形成の際、イオン注入を行うこと
により、エツチング速度がフントロールされる現象全利
用したパターン形成方法に関するものである。
〔従来の技術〕
一般に、パターン形成には基板なエツチングする際に必
要かつ十分なマスクとなるレジスト材の耐エツチング特
性が要求される。そのためには可能な限り耐エツチング
特性の優れたレジスト材を選ぶか、またはレジスト材の
膜厚を一丁能な限り厚くすること等が考えられる。しか
し、現在のところ有機高分子を成分とするレジスト材に
ついては、感度、解像度、および耐エツチング性の緒特
性のすべ【に優れたものを選ぶことは困難である。
また、レジスト材の膜厚を厚くてることは解像度の低下
を来た丁ので、パターン形成に関してはレジスト材の膜
厚はできる限り薄くすることが望まれる。
一方、微細パターンの形成に関しては、電子ビームの直
接露光によるパターン形成や、集束イオンビームによる
パターン形成等が現在有力な方法となっている。直接露
光に関しては、基板な加工するためにマスクとなるレジ
スト材が必要である。
従って、前述のようにレジスト材の耐エツチング性の問
題が生じる。例えば0.1μmのAIを反応性イオンエ
ツチングまたは反応性イオンビームエツチングによりエ
ツチングする場合、レジスト材として現在数も耐エツチ
ング性の優れたものの−1つであるCMS(クロロメチ
ルスチレン)レジストの膜厚は0.3μm以上必要であ
る。エツチング丁石基板材質の膜厚が厚ければ、それに
応じてレジスト材の膜厚も厚くする必要が生じ、それだ
け微細パターンの形成が困難となる。
集束イオンビームな用いるパターン形成に関しては、マ
スクとしてのレジスト材は不要であるが、現在のところ
スループットが少なく実用段階に至つ【いない。また多
層レジスト構造による微細パターン形成技術を採用する
にしても、そのプロセス上の複雑化を容認しなげればな
らない。
第2図(a) 、  (b)は従来のパターン形成方法
を説明する図で、例えば第2図<a>のようにGa等の
イオンビーム1を試料基板3上に形成された、例えばS
iN4膜2に照射することにより、第2図判 (b)に示すよ5に、イオンビーム1が照射された部分
が照射損傷を受け、この部分と非照射領域とで、例えば
プラズマエツチング法でSiN薄膜2をエツチングした
場合にエツチングレートに差が生じ、イオンビーム1を
照射した部分のエツチングレートが上昇しパターン4が
形成できる。
〔発明が解決しようとする問題点〕
しかしながら、従来のパターン形成方法ではイオンビー
ム1の未照射領域4aのSiN4膜2もエツチングされ
るので、 SiN薄膜2の膜厚が減少してしまう。また
、この場合、集束イオンビームを用いである部分にのみ
イオンを注入することになるが、現在のところ、再現性
よくかつ高スループツトで集束イオンビームを照射する
ことは困難である。
この発明は、上記のような従来のパターン形成方法のも
つ欠点を除去するためになされたもので、多層レジスト
構造によるパターン形成方法の欠点であるプロセス上の
複雑化をも避けつつ、容易に微細なパターン形成を行う
ことができる方法を提供することを目的とする。
〔問題点を解決するための手段〕
この発明のパターン形成方法は、基板上のエツチング丁
べき薄膜上に所要パターンのマスクを形成した後、全面
にイオン注入を行い、マスクの耐エツチング性の向上を
はかり、−万、基板の薄膜中にイオン注入することによ
りエツチング速度を増大せしめてパターン形成!行うよ
うにしたものである。
〔作用〕
この発明においては、エツチングすべき薄膜がイオン注
入によりエツチング速度が増大し、−万、マスクはイオ
ン注入により耐エツチング性が向上する。
〔実施例〕
第1図(a)〜(C)はこの発明のパターン形成方法を
説明するだめの工程図で、第1図(’a)に示すように
、あらかじめエツチングにより除去すべきパターン4と
なる部分を電子ビーム露光等でレジスト膜5上にパター
ン形成しておく。
aニa l 図(b) K示jようIfC50KV 〜
100Kvの、例えばGaイオン等のイオンビーム1を
試料全面に照射する。この場合、エツチング丁べきSi
N薄膜2が、例えばポリシリコンである事例を考える。
種々のイオンのSi中での飛程を比べてみると、100
 KVの加速電圧の場合、プロトン(H)の場合的0.
9μm、ポロン(B)は約0.3μm、リン(P)は約
0.123μm、ガリウム(Ga)は0.07μm。
スズ(Sn)は0.047μm程度である。エツチング
レートは照射された領域の損傷の程度により増加すると
考えられており、損傷は、大きな原子番号をもつイオン
になるほど同一の照射量では大きくなる。従って、照射
するイオンとしてはガリウムやスズ等がより少ない照射
量で照射された部分のエツチングレートを増加させるこ
とができるわけであるが、試料への侵入深さが重いイオ
ンはど短くなるのでエツチング深さが浅くなってしまう
これはSi中での種々のイオンの飛程を見ても分る@そ
こで、エツチングすべきSiN薄膜2が比較的厚い場合
は、プロトンやポロン等の軽イオンを用いる。
一万、マスクとして用いるレジスト膜5がPMMA’P
CM5などの有機高分子膜の場合、これにイオン注入す
ることにより、プラズマエツチングに対する耐性が向上
することが昶られている。例えば100 KVのガリウ
ムをP M M A Vcl 0−sC/cx”程度注
入すると、通常PMMAの灰化に用いられる02ガスプ
ラズマに15分種間さらしても殆んど膜べりのないこと
が知られている。これはPMMA膜の表面にQaが注入
されることで、表面に保護膜が形成されるためである。
すなわち、同じイオンを注入してもS i ’p Ga
Asなど結晶性の膜と、有機膜とでは注入の効果が異な
ってくるわけで、前者ではエツチングレートが大きくな
り、後者では逆に小さくなるわけである。
従って、以上の現象を応用すれば、より薄いレジスト膜
厚を用いて、より厚い層のエツチングが9能となり、第
1図(c) K示すようにパターン4を形成することが
できる。
〔発明の効果〕
この発明は以上説明したとおり、エツチングの際のマス
クとなるぺぎレジストにイオン注入することによる耐エ
ツチング性の向上をはかるとともに、エラ牛ング丁べき
薄膜にイオン注入してエツチング速度を増大せしめて呆
いエツチングを口f能としたので、薄膜への目的とする
エツチングが、マスクへのエツチングへの影響′ft極
めて少なくしたパターン形成方法が実現できる利点が得
られる。
【図面の簡単な説明】
第1図<a)〜(C)はこの発明の一実施例のパターン
形成方法を晶兄明するための工程図、第2図taJ。 (b)は従来のパターン形成方法を説明するだめの工程
図である。 図中、1はイオンビーム、2はSiN薄膜、3は試料基
板、4はパターン、4aは未照射領域、5はレジスト膜
である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄  (外2名) 第1図 (a) ム (c) ム 第2図 (a) (b)

Claims (1)

    【特許請求の範囲】
  1. エッチングすべき薄膜を基板上に有し、この薄膜を所要
    パターンにエッチングするパターン形成方法において、
    前記薄膜上に所要パターンのマスクを形成し、全面にイ
    オン注入を行つて前記マスクの耐エッチング性の向上と
    前記薄膜のエッチング速度の増大をはかり、次いで前記
    マスクを用いてエッチングを施すことを特徴とするパタ
    ーン形成方法。
JP19298484A 1984-09-14 1984-09-14 パタ−ン形成方法 Pending JPS6170726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19298484A JPS6170726A (ja) 1984-09-14 1984-09-14 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19298484A JPS6170726A (ja) 1984-09-14 1984-09-14 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6170726A true JPS6170726A (ja) 1986-04-11

Family

ID=16300296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19298484A Pending JPS6170726A (ja) 1984-09-14 1984-09-14 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6170726A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008501968A (ja) * 2004-06-11 2008-01-24 ジョンソン コントロールズ テクノロジー カンパニー 目盛板周辺で視認可能な一体式の指針を備えたパネル指示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008501968A (ja) * 2004-06-11 2008-01-24 ジョンソン コントロールズ テクノロジー カンパニー 目盛板周辺で視認可能な一体式の指針を備えたパネル指示器
JP4904270B2 (ja) * 2004-06-11 2012-03-28 ジョンソン コントロールズ テクノロジー カンパニー 目盛板周辺で視認可能な一体式の指針を備えたパネル指示器

Similar Documents

Publication Publication Date Title
US4377437A (en) Device lithography by selective ion implantation
US3808068A (en) Differential etching of garnet materials
JPH0154860B2 (ja)
EP0165055A2 (en) Method and apparatus for exposing photoresist by using an electron beam and controlling its voltage and charge
JP3540047B2 (ja) 微細パターン作成方法
JP3060693B2 (ja) ステンシルマスク形成方法
JPS6170726A (ja) パタ−ン形成方法
US4416724A (en) Method for producing insulator surfaces
US5186788A (en) Fine pattern forming method
GB1594800A (en) Etching method for forming microstructures
JPH01220829A (ja) パターン形成方法
EP0167111A2 (de) Verfahren zur Herstellung eines Resistmusters
JP3421100B2 (ja) イオンビーム照射装置
JPH02291122A (ja) 半導体装置の製造方法
JPH0147009B2 (ja)
JPS60208826A (ja) 集束イオン照射方法
JP3816784B2 (ja) リソグラフィー方法及び加工方法
JPS6074536A (ja) 半導体装置の製造方法
JPS61144018A (ja) マスクレス・イオン注入法
JPS63136631A (ja) パタ−ン形成方法
JPS6132524A (ja) パタ−ン形成方法
JPS6237930A (ja) 電子ビ−ム露光方法
JPH0246740A (ja) ゲート電極形成方法
JPH03127839A (ja) 素子作成法
JPH01200256A (ja) レジストパターン形成方法