JPH03127839A - 素子作成法 - Google Patents
素子作成法Info
- Publication number
- JPH03127839A JPH03127839A JP26758089A JP26758089A JPH03127839A JP H03127839 A JPH03127839 A JP H03127839A JP 26758089 A JP26758089 A JP 26758089A JP 26758089 A JP26758089 A JP 26758089A JP H03127839 A JPH03127839 A JP H03127839A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mask
- ion beam
- ion implanting
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、素子作成法に係り、特に集束イオンビーム（
ＦＩＢ：Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）を用いた
、電子デバイス、光デバイス等の素子作成法に関する。
ＦＩＢ：Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）を用いた
、電子デバイス、光デバイス等の素子作成法に関する。
［従来の技術］
素子としてＭＥＳＦＥＴを例にとり、第４図に基づき従
来の技術を説明する。
来の技術を説明する。
ＧａＡｓ基板１に、プラズマエツチング装置あるいはス
パッタエツチング装置を用いて位置合わせ用マーク（以
下マークという）２ａを形成する。その際、従来のイオ
ン注入装置は、ウェハ全面にイオンが照射される非集束
イオンビームが使われており、マーク２ａとなるべき部
分のみを選択的にエツチングすることはできないため、
有機レジストや無機レジスト、Ｓｉｎ、、Ｓｉ、Ｎ４．
メタル等によるマスクを用いて、エツチングを行ってい
る。マーク２ａを形成後、基板１上に５ｉｙＮ４膜５、
レジスト８ａを堆積する。レジスト８ａには２ｂまたは
２ａをマークとしてマスク等を用いてイオン注入のため
の開口９をリソグラフィーでバターニングし、開口９を
介してＳｉイオンの注入を行いｎ領域１０を形成する（
第４図（ａ））、イオンの注入は、加速電圧１００ｋｅ
Ｖ、 ドーズ量２．５ ｘ １０”／ ｃｍ２ とす
る。
パッタエツチング装置を用いて位置合わせ用マーク（以
下マークという）２ａを形成する。その際、従来のイオ
ン注入装置は、ウェハ全面にイオンが照射される非集束
イオンビームが使われており、マーク２ａとなるべき部
分のみを選択的にエツチングすることはできないため、
有機レジストや無機レジスト、Ｓｉｎ、、Ｓｉ、Ｎ４．
メタル等によるマスクを用いて、エツチングを行ってい
る。マーク２ａを形成後、基板１上に５ｉｙＮ４膜５、
レジスト８ａを堆積する。レジスト８ａには２ｂまたは
２ａをマークとしてマスク等を用いてイオン注入のため
の開口９をリソグラフィーでバターニングし、開口９を
介してＳｉイオンの注入を行いｎ領域１０を形成する（
第４図（ａ））、イオンの注入は、加速電圧１００ｋｅ
Ｖ、 ドーズ量２．５ ｘ １０”／ ｃｍ２ とす
る。
さらに、第４図（ｂ）に示す様に、ソース、ドレイン部
１１．１２以外はレジスト８ｂによりマスクして、ソー
ス、ドレイン部１１．１２に、加速電圧３００ｋｅＶの
深いイオン注入を行い、不純物濃度９×１０１６／ｃｍ
２のｎ゛層を形成する。この層は電極形成のためのオー
ミックコンタクト層となる。
１１．１２以外はレジスト８ｂによりマスクして、ソー
ス、ドレイン部１１．１２に、加速電圧３００ｋｅＶの
深いイオン注入を行い、不純物濃度９×１０１６／ｃｍ
２のｎ゛層を形成する。この層は電極形成のためのオー
ミックコンタクト層となる。
その後、８５０℃の活性化熱処理工程（第４図（Ｃ））
、オーミック電極１３の形成工程（第４図（ｄ））、シ
ョットキ電極１４の形成（第４図（ｅ））工程を経て素
子作成を行っていた。
、オーミック電極１３の形成工程（第４図（ｄ））、シ
ョットキ電極１４の形成（第４図（ｅ））工程を経て素
子作成を行っていた。
［発明が解決しようとする課題］
しかし、上記従来例では、′ｔ％４図（ａ） 、 （ｂ
）に示す様に、エツチング（マーク作成）、イオン注入
のためには２度のレジスト工程を経ざるを得す、エツチ
ング工程とイオン注入工程とは独立した工程となってい
る。そのため工程数が複雑で、素子作成上の条件に自由
度が余りなかった。
）に示す様に、エツチング（マーク作成）、イオン注入
のためには２度のレジスト工程を経ざるを得す、エツチ
ング工程とイオン注入工程とは独立した工程となってい
る。そのため工程数が複雑で、素子作成上の条件に自由
度が余りなかった。
［課題を解決するための手段］
本発明の素子作成法は、エツチング工程およびイオン注
入工程を少なくとも有する素子作成法において、集束イ
オンビームを用いることによりエツチング工程とイオン
注入工程とをマスクレスで同一工程の中で行うことを特
徴とする。
入工程を少なくとも有する素子作成法において、集束イ
オンビームを用いることによりエツチング工程とイオン
注入工程とをマスクレスで同一工程の中で行うことを特
徴とする。
［作用］
本発明によれば、ＦＩＢを用いることでレジスト、マス
クを用いずとも選択的にイオン注入、エツチングを行う
ことができ、しかもイオン種、注入の加速電圧も可変で
きることから、同一工程の中でエツチングおよびイオン
注入を行うことが可能であり、極めて容易に素子の作成
を行うことができる。
クを用いずとも選択的にイオン注入、エツチングを行う
ことができ、しかもイオン種、注入の加速電圧も可変で
きることから、同一工程の中でエツチングおよびイオン
注入を行うことが可能であり、極めて容易に素子の作成
を行うことができる。
第３図は本発明で用いるＦＩＲ装置の一例であり、Ａｕ
−５ｔ−Ｂｅ液体金属イオン源３０１より電界放出した
イオンビームをコンデンサレンズ３０２で集束し、ＥＸ
Ｂ質量分離器３０３で必要なイオンのみを分離する。そ
の後、対物レンズ３０４で再び集束し、コンピュータ制
御によりイオンビームを偏向して基板３０７に照射する
。基板３０７は移動自在なステージ装置３０５のステー
ジ３０Ｂをステージ装置３０５に付設された移動手段に
よってｘｙ面内を自在に移動し所望の位置にセットされ
る。３０８はビームの位置情報を得るための検出器、３
０９はイオンビーム電流を検出するためのファラデイー
カップである。
−５ｔ−Ｂｅ液体金属イオン源３０１より電界放出した
イオンビームをコンデンサレンズ３０２で集束し、ＥＸ
Ｂ質量分離器３０３で必要なイオンのみを分離する。そ
の後、対物レンズ３０４で再び集束し、コンピュータ制
御によりイオンビームを偏向して基板３０７に照射する
。基板３０７は移動自在なステージ装置３０５のステー
ジ３０Ｂをステージ装置３０５に付設された移動手段に
よってｘｙ面内を自在に移動し所望の位置にセットされ
る。３０８はビームの位置情報を得るための検出器、３
０９はイオンビーム電流を検出するためのファラデイー
カップである。
この様な装置手段を用いることにより、本発明で示す素
子作成法が実現したものである。
子作成法が実現したものである。
［実施例］
第１図はＭＥＳＦＥＴ作成の例であり、同−ＦＩＢを使
い加速電圧の変化による深さ方向の制御と選択的なドー
ズの変化でマークと素子の部分を同一工程で作成する例
を示したものである。
い加速電圧の変化による深さ方向の制御と選択的なドー
ズの変化でマークと素子の部分を同一工程で作成する例
を示したものである。
第１図（ａ）において、１は半絶縁性ＧａＡｓ基板であ
り、ＦＩ８装置を４０ｋｅＶのＡｕイオンビームに設定
し、マスクレスでマーク２をスパッタエツチングで作成
した（第１図（ｂ））。
り、ＦＩ８装置を４０ｋｅＶのＡｕイオンビームに設定
し、マスクレスでマーク２をスパッタエツチングで作成
した（第１図（ｂ））。
次に、イオン種を４０ｋｅＶのＳｔイオンビームにＥ×
Ｂ質量分離で切換え、ゲート３とソース、ドレイン部４
にＳｉイオンを注入した。ピーク不純物濃度は２ Ｘ
１０”／ ｃ＋ａ″にした。この時、Ａｕイオンビーム
で形成したマーク２を基準に位置合せを行った後イオン
を注入した。
Ｂ質量分離で切換え、ゲート３とソース、ドレイン部４
にＳｉイオンを注入した。ピーク不純物濃度は２ Ｘ
１０”／ ｃ＋ａ″にした。この時、Ａｕイオンビーム
で形成したマーク２を基準に位置合せを行った後イオン
を注入した。
次に、加速電圧、２００ｋａＶのＳｔイオンビームとし
、マーク２でＳｉビームを位置調整した後、ソース、ド
レイン部４に深いイオン注入を行いピーク不純物濃度９
ｘ １０”／ ｃｍ’を得た。このイオン注入により
、良好なオーミックコンタクト特性を得ることができた
。
、マーク２でＳｉビームを位置調整した後、ソース、ド
レイン部４に深いイオン注入を行いピーク不純物濃度９
ｘ １０”／ ｃｍ’を得た。このイオン注入により
、良好なオーミックコンタクト特性を得ることができた
。
次に、絶縁膜（ＳｉＪ４膜）５を堆積後８５０℃で熱処
理を行い活性化した後、反応性イオンエツチングでソー
ス、ドレイン部を開口し、オーミック電極６をＡｕＧｅ
で形成しく第１図（Ｃ））、次にショットキー電極７を
形成した（第１図（ｄ））。
理を行い活性化した後、反応性イオンエツチングでソー
ス、ドレイン部を開口し、オーミック電極６をＡｕＧｅ
で形成しく第１図（Ｃ））、次にショットキー電極７を
形成した（第１図（ｄ））。
ここで第１図（ｃ） 、 （ｄ）の工程では、Ａｕイオ
ンビームで形成したマーク２を使うことができ、マスク
レスイオン注入の位置を高精度で制御することができた
。
ンビームで形成したマーク２を使うことができ、マスク
レスイオン注入の位置を高精度で制御することができた
。
［他の実施例］
第２図はショットキー電極を用いた、素子分離された電
子放出素子作成法を示している。
子放出素子作成法を示している。
ここでは、半絶縁性基板２０１の上にＭＢＥにより４０
０部ｍ （Ｄ厚さで不純物濃度５ Ｘ １０１６／ ｃ
ｍ−３４７） ｐ”層２０２と３００部ｍの厚さで不純
物濃度８ ｘ ｔｏＩ６／ Ｃｍ−３で成長した９層２
０３からなる基板を用いた。
０部ｍ （Ｄ厚さで不純物濃度５ Ｘ １０１６／ ｃ
ｍ−３４７） ｐ”層２０２と３００部ｍの厚さで不純
物濃度８ ｘ ｔｏＩ６／ Ｃｍ−３で成長した９層２
０３からなる基板を用いた。
第２図（ｂｌ の工程で、 ４０ｋｅＶのＡｕのイオン
ビームでマークと素子分離を兼ねたエツチング溝２０４
を形成した。引き続いて絶縁膜（Ｓｉ３Ｎ４）２０Ｂを
形成後ショットキ電極のガードリング２０６を形成する
ために、マーク２０４で位置合せした後、＋６０ｋｅＶ
のＳｔイオンビームを注入し不純物濃度８ Ｘ １０”
／ａｍ３をＪＦ４した。ここで８５０℃アニールで活性
化処理後、４０ｋｅＶのＢｅイオンビームに切り換えマ
ーク２０４で位置合せした後、中心の電子放出部２０５
にピーク不純物濃度８ Ｘ １０”／ ｃｍ’を注入し
た。
ビームでマークと素子分離を兼ねたエツチング溝２０４
を形成した。引き続いて絶縁膜（Ｓｉ３Ｎ４）２０Ｂを
形成後ショットキ電極のガードリング２０６を形成する
ために、マーク２０４で位置合せした後、＋６０ｋｅＶ
のＳｔイオンビームを注入し不純物濃度８ Ｘ １０”
／ａｍ３をＪＦ４した。ここで８５０℃アニールで活性
化処理後、４０ｋｅＶのＢｅイオンビームに切り換えマ
ーク２０４で位置合せした後、中心の電子放出部２０５
にピーク不純物濃度８ Ｘ １０”／ ｃｍ’を注入し
た。
さらに、ｐ′″層２０２と基板とのコンタクトをとるた
めに１６０ ｋｅＶのＢｅイオンビームを、マーク２０
４で位置合せした後、２０７部に注入し、６５０℃で再
度アニールした。
めに１６０ ｋｅＶのＢｅイオンビームを、マーク２０
４で位置合せした後、２０７部に注入し、６５０℃で再
度アニールした。
第２図（ｃ）の工程で、ｐ“層２０２との電極形成、電
子放出部表面電極の配線電極２１１形成の後、電子放出
表面を形成する。低仕事関数材ＬａＢ６によるショット
キ電＄１２０９の形成を行い素子作成を完成させること
ができた（第２図（ｄ））。
子放出部表面電極の配線電極２１１形成の後、電子放出
表面を形成する。低仕事関数材ＬａＢ６によるショット
キ電＄１２０９の形成を行い素子作成を完成させること
ができた（第２図（ｄ））。
本発明において、エツチングはスパッタエッチに限らず
、リアクティブガスを導入しながらのものでも良い。
、リアクティブガスを導入しながらのものでも良い。
また、本発明により作威し得る素子は上述した素子に限
らず光デバイスや広く電子デバイスに応用できるもので
ある。
らず光デバイスや広く電子デバイスに応用できるもので
ある。
［発明の効果］
以上、説明した様にＦＩＢを用いることにより、イオン
注入工程がマスクレスで簡便化しただけでなく、注入条
件が３次元的に広がり、さらにエツチング工程を同時に
入れることで従来に比べ簡便な工程が実現した。
注入工程がマスクレスで簡便化しただけでなく、注入条
件が３次元的に広がり、さらにエツチング工程を同時に
入れることで従来に比べ簡便な工程が実現した。
ＭＥＳＦＥＴやショットキーダイオード型の電子放出素
子のように表面に良効な特性を持つショットキー電極を
形成する素子は、本発明で示したようにプロセスの工程
を出来る限り簡略化することで、表面のダメージや欠陥
を防ぐことができ、素子特性の向上が期待できる。
子のように表面に良効な特性を持つショットキー電極を
形成する素子は、本発明で示したようにプロセスの工程
を出来る限り簡略化することで、表面のダメージや欠陥
を防ぐことができ、素子特性の向上が期待できる。
また、形成したマークを使うことで素子の作成精度が向
上し、また、素子間のアイソレーションをエツチングで
行うことでマークとアイソレーションギャップの２つの
機能を満足することができ、さらに機能が向上した。
上し、また、素子間のアイソレーションをエツチングで
行うことでマークとアイソレーションギャップの２つの
機能を満足することができ、さらに機能が向上した。
第１図は本発明のＭＥＳＦＥＴ作成工程図。第２図は電
子放出素子の作成工程図。第３図は集束イオンビーム装
置の説明図６第４図は従来のＭＥＳＦＥＴ作成工程図。 １・・・基板、２・・・マーク、３・・・ゲート、４・
・・ソース、ドレイン、５・・・絶縁！ （ｓｔ、Ｎ４
＠） 、６・・・オーミック電極、７・・・ショットキ
電極、２０１・・・半絶縁基板、２０２ ・９”層、２
０３− ｐ Ｊｉｉ 、 ２０４−ｖ −り、２０５・
・・ｐ０注入層、２０６・・・ガードリング、２０８・
・・絶縁層、 ０９ ・・・表面電極、 １０ ・・・ｐ′″基板電 極、 １１ ・・・表面配線電極。 第 ！ 図 第 図 ０７ 第 ３ 図 特開平３ １２７８３９ （５） 第 図 イ°、：待厚ミ２
子放出素子の作成工程図。第３図は集束イオンビーム装
置の説明図６第４図は従来のＭＥＳＦＥＴ作成工程図。 １・・・基板、２・・・マーク、３・・・ゲート、４・
・・ソース、ドレイン、５・・・絶縁！ （ｓｔ、Ｎ４
＠） 、６・・・オーミック電極、７・・・ショットキ
電極、２０１・・・半絶縁基板、２０２ ・９”層、２
０３− ｐ Ｊｉｉ 、 ２０４−ｖ −り、２０５・
・・ｐ０注入層、２０６・・・ガードリング、２０８・
・・絶縁層、 ０９ ・・・表面電極、 １０ ・・・ｐ′″基板電 極、 １１ ・・・表面配線電極。 第 ！ 図 第 図 ０７ 第 ３ 図 特開平３ １２７８３９ （５） 第 図 イ°、：待厚ミ２
Claims (6)
- （１）エッチング工程およびイオン注入工程を少なくと
も有する素子作成法において、集束イオンビームを用い
ることによりエッチング工程とイオン注入工程とをマス
クレスで同一工程の中で行うことを特徴とする素子作成
法。 - （２）エッチング工程が、後工程における位置合わせ用
マーク作成工程であることを特徴とする請求項１記載の
素子作成法。 - （３）エッチング工程が素子間のアイソレーション作成
工程であることを特徴とする請求項１ないし２記載の素
子作成法。 - （４）素子が電子デバイスであることを特徴とした請求
項１ないし３記載の素子作成法。 - （５）電子デバイスはＭＥＳＦＥＴであることを特徴と
する請求項４記載の素子作成法。 - （６）電子デバイスは電子放出素子であることを特徴と
する請求項４記載の素子作成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758089A JP2690574B2 (ja) | 1989-10-13 | 1989-10-13 | 素子作成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758089A JP2690574B2 (ja) | 1989-10-13 | 1989-10-13 | 素子作成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127839A true JPH03127839A (ja) | 1991-05-30 |
| JP2690574B2 JP2690574B2 (ja) | 1997-12-10 |
Family
ID=17446751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26758089A Expired - Fee Related JP2690574B2 (ja) | 1989-10-13 | 1989-10-13 | 素子作成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690574B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997039476A1 (fr) * | 1996-04-18 | 1997-10-23 | Matsushita Electric Industrial Co., Ltd. | ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION |
-
1989
- 1989-10-13 JP JP26758089A patent/JP2690574B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997039476A1 (fr) * | 1996-04-18 | 1997-10-23 | Matsushita Electric Industrial Co., Ltd. | ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2690574B2 (ja) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3563809A (en) | Method of making semiconductor devices with ion beams | |
| US4732871A (en) | Process for producing undercut dummy gate mask profiles for MESFETs | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US5300445A (en) | Production method of an HEMT semiconductor device | |
| US4569124A (en) | Method for forming thin conducting lines by ion implantation and preferential etching | |
| JPH0260217B2 (ja) | ||
| US4114256A (en) | Reliable metal-to-junction contacts in large-scale-integrated devices | |
| JPS643048B2 (ja) | ||
| JPH03127839A (ja) | 素子作成法 | |
| US3790411A (en) | Method for doping semiconductor bodies by neutral particle implantation | |
| JPH0195564A (ja) | 半導体装置の製造方法 | |
| EP0220605B1 (en) | Method of making self-aligned gaas digital integrated circuits | |
| Rensch et al. | Submicrometer FET gate fabrication using resistless and focused ion beam techniques | |
| JPS59181532A (ja) | 表面処理法 | |
| JPS61161717A (ja) | ゲ−ト電極パタ−ンの形成方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JPS59127873A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6197828A (ja) | 荷電ビ−ムによる材料位置検出方法 | |
| JPH02181483A (ja) | 超電導回路の製造方法 | |
| JPH01184864A (ja) | Ｒｏｍの製造方法 | |
| JPS6158232A (ja) | 荷電ビ−ムによる材料位置検出方法 | |
| JPS63126280A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62276874A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS61154178A (ja) | 半導体装置の製造方法 | |
| JPH0657638B2 (ja) | 集束イオンビ−ムによる超伝導体薄膜の臨界温度制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |