JPS6074536A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6074536A JPS6074536A JP58180438A JP18043883A JPS6074536A JP S6074536 A JPS6074536 A JP S6074536A JP 58180438 A JP58180438 A JP 58180438A JP 18043883 A JP18043883 A JP 18043883A JP S6074536 A JPS6074536 A JP S6074536A
- Authority
- JP
- Japan
- Prior art keywords
- lifetime
- substrate
- semiconductor device
- ion
- diffusion layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はスイッチング速度が制御できる半導体装置の
製造方法に関し、特に、ディスクリート若しくはバイポ
ーラＩＣなどの半導体装置の製造に適した新規な半導体
装置製造方法に関するものである。
製造方法に関し、特に、ディスクリート若しくはバイポ
ーラＩＣなどの半導体装置の製造に適した新規な半導体
装置製造方法に関するものである。
［発明の技術的背景］
スイッチング用トランジスタやダイオード等のスイッチ
ング用バイポーラ半導体素子のスイッチング性能は該素
子中のキャリヤのライフタイムによって決まり、ライフ
タイムが短かい程、該素子のスイッチング速度が高くな
る。
ング用バイポーラ半導体素子のスイッチング性能は該素
子中のキャリヤのライフタイムによって決まり、ライフ
タイムが短かい程、該素子のスイッチング速度が高くな
る。
従来、スイッチング用バイポーラ半導体素子の製造工程
では、ライフタイムを短かくするだめのライフタイム制
御方法として、素子形成後の時点においてライフタイム
キラーとしての特定金属を加熱した基板内に拡散させる
方法が実施されており、特定金属としては専ら金（Ａｌ
ｌ ＞が用いられてきた。
では、ライフタイムを短かくするだめのライフタイム制
御方法として、素子形成後の時点においてライフタイム
キラーとしての特定金属を加熱した基板内に拡散させる
方法が実施されており、特定金属としては専ら金（Ａｌ
ｌ ＞が用いられてきた。
［背景技術の問題点］
前記のごとき従来のライフタイム制御方法においては、
基板上の絶縁膜に形成したコンタクト用開口を通して該
基板内に金を拡散させるのであるが、基板のＳｉはよく
知られているように非常に酸化されヤ）ずいため該絶縁
膜に開口を形成した直後から該開口内に露出している基
板表面に薄い自然酸化膜が生じることは避けられず、こ
のような自然酸化膜が生じると金が基板内に拡散しにく
くなるという問題点があった。
基板上の絶縁膜に形成したコンタクト用開口を通して該
基板内に金を拡散させるのであるが、基板のＳｉはよく
知られているように非常に酸化されヤ）ずいため該絶縁
膜に開口を形成した直後から該開口内に露出している基
板表面に薄い自然酸化膜が生じることは避けられず、こ
のような自然酸化膜が生じると金が基板内に拡散しにく
くなるという問題点があった。
また、金の拡散速度は非常に速いため、同一基板内に形
成されている個々の素子毎にキャリヤのライフタイムを
異ならせるように金の拡散を制御Ｊることは不可能であ
り、従って、素子毎にライフタイムの値を変えることが
できないという問題点があった。 それ故、たどえば第
１図に示ずように同一の基板１に形成した相異なる特性
の二つの素子Ｘ、Ｙを有する半導体装置に対して従来の
金拡散法（８００℃、１ｈｒ）によるライフタイム制御
方法を実施した場合、第２図に示すように二つの索子Ｘ
、Ｙのライフタイムτはほどんど同じになり、その結果
スイッチング特性の制御された半導体装置が得られなか
った。
成されている個々の素子毎にキャリヤのライフタイムを
異ならせるように金の拡散を制御Ｊることは不可能であ
り、従って、素子毎にライフタイムの値を変えることが
できないという問題点があった。 それ故、たどえば第
１図に示ずように同一の基板１に形成した相異なる特性
の二つの素子Ｘ、Ｙを有する半導体装置に対して従来の
金拡散法（８００℃、１ｈｒ）によるライフタイム制御
方法を実施した場合、第２図に示すように二つの索子Ｘ
、Ｙのライフタイムτはほどんど同じになり、その結果
スイッチング特性の制御された半導体装置が得られなか
った。
（なお、第１図において２，３はそれぞれ素子Ｘ。
Ｙを構成する拡散層、４及び５はそれぞれの拡散層にオ
ーミック接触した電極、６は基板１上に形成された絶縁
膜である。） ［発明の目的］ この発明の目的は、前記従来方法における問題点を有し
ない新規な半導体装置の製造方法を提供することである
。
ーミック接触した電極、６は基板１上に形成された絶縁
膜である。） ［発明の目的］ この発明の目的は、前記従来方法における問題点を有し
ない新規な半導体装置の製造方法を提供することである
。
［発明の概要］
この発明は、半導体基板内に炭素、酸素、ふっ素、亜鉛
及び不活性元素のうち少なくども一つを選択的にイオン
注入した後、該基板を熱処理し、ざらに該基板のイオン
注入個所に電子線等の放射線を照射することにより該基
板内にライフタイムの異なる領域を形成することを特徴
どする半導体装置製造方法を提供するものである。
及び不活性元素のうち少なくども一つを選択的にイオン
注入した後、該基板を熱処理し、ざらに該基板のイオン
注入個所に電子線等の放射線を照射することにより該基
板内にライフタイムの異なる領域を形成することを特徴
どする半導体装置製造方法を提供するものである。
［発明の実施例］
第３図は第１図のごとき半導体装置に対して本発明方法
を適用した場合の実施例を示したものである。
を適用した場合の実施例を示したものである。
本発明方法を適用する場合、まず、第３図（ａ ）に示
すように、基板１上に形成されている絶縁膜６にフォ１
〜エツチングにより開口６ａ、６ｂを設けた後、第３図
（ｂ）に示すように、該開口６ａ。
すように、基板１上に形成されている絶縁膜６にフォ１
〜エツチングにより開口６ａ、６ｂを設けた後、第３図
（ｂ）に示すように、該開口６ａ。
６ｂ内に露出した基板１に拡散層を作るための不純物と
してたとえばボ【１ンＢをイオン注入する。
してたとえばボ【１ンＢをイオン注入する。
ついで、基板１を熱処理して第３図（Ｃ）に示すように
素子Ｘ、Ｙを構成する二つの拡散層２．３を形成づる（
ここまでは素子形成の工程であり、ライフタイム制御方
法ではない）。 次に該拡散層２，３にたどえば炭素Ｃ
をそれぞれの素子の特性に適合したドーズ量でイオン注
入しくつまり、拡散層２に対しては加速電圧１００ｋｅ
Ｖ 、ドーズ量１０” ／ｃｒｎ２、拡散層３に対して
は加速電圧１００ｋＯＶ、ドーズ量１０１２／ｃｎ＋２
と互に異ならせティオン注入を行う）だ後、熱処理（８
００℃、Ｉｈｒ）を施して該イオンを活性化する。 そ
して最後に、第３図（ｄ ＞に示すように、拡散層２，
３に対して電子線等の放射線Ｆを照射（加速電圧２．０
ＭｅＶ。
素子Ｘ、Ｙを構成する二つの拡散層２．３を形成づる（
ここまでは素子形成の工程であり、ライフタイム制御方
法ではない）。 次に該拡散層２，３にたどえば炭素Ｃ
をそれぞれの素子の特性に適合したドーズ量でイオン注
入しくつまり、拡散層２に対しては加速電圧１００ｋｅ
Ｖ 、ドーズ量１０” ／ｃｒｎ２、拡散層３に対して
は加速電圧１００ｋＯＶ、ドーズ量１０１２／ｃｎ＋２
と互に異ならせティオン注入を行う）だ後、熱処理（８
００℃、Ｉｈｒ）を施して該イオンを活性化する。 そ
して最後に、第３図（ｄ ＞に示すように、拡散層２，
３に対して電子線等の放射線Ｆを照射（加速電圧２．０
ＭｅＶ。
ＥＢ量２×１０１３／Ｃｌｌ１２）シてライフタイム制
御の工程を終了する。
御の工程を終了する。
なお、ライフタイムキラーとしてイオン注入される元素
は前記のごとき炭素のほか、酸素、ふっ素、亜鉛やアル
ゴン等の不活性元素などでもよいことがわかっている。
は前記のごとき炭素のほか、酸素、ふっ素、亜鉛やアル
ゴン等の不活性元素などでもよいことがわかっている。
第４図は第３図に示した本発明を適用して製造５−
された第１図のごとぎ半導体装置にお【ノる各素子Ｘ、
Ｙのライフタイムτを示したものである。
Ｙのライフタイムτを示したものである。
第４図から明らかなように、本発明方法を適用して製造
された半導体装置においては、各素子Ｘ。
された半導体装置においては、各素子Ｘ。
Ｙのライフタイムが著しく異なっており、それぞれの素
子の特性に適合した値になっていることがわかる。 こ
れは従来の金拡散法では不可能なことであり、従って本
発明によれば、従来よりもはるかにスイッチング特性の
よい半導体装置が製造できる。
子の特性に適合した値になっていることがわかる。 こ
れは従来の金拡散法では不可能なことであり、従って本
発明によれば、従来よりもはるかにスイッチング特性の
よい半導体装置が製造できる。
［発明の効果］
以上のように、本発明によれば同一基板上の相異なる素
子をそれぞれに適合した相異なるライフタイムに制御す
ることができ、その結果、スイッチング特性のよい、半
導体装置を製造することができる。
子をそれぞれに適合した相異なるライフタイムに制御す
ることができ、その結果、スイッチング特性のよい、半
導体装置を製造することができる。
また、金拡散を行わずにイオン注入によってライフタイ
ムキラーを基板に導入するので、絶縁膜の開口内に露出
した基板面に自然酸化膜が生じていても拡散深さを正確
に制御することができ、そ６− の結果、素子毎に相異なるライフタイムに制御すること
が可能となった。 更に、素子特性のばらつきも少なく
づ−ることができるようになり、従って歩留りも向上し
た。
ムキラーを基板に導入するので、絶縁膜の開口内に露出
した基板面に自然酸化膜が生じていても拡散深さを正確
に制御することができ、そ６− の結果、素子毎に相異なるライフタイムに制御すること
が可能となった。 更に、素子特性のばらつきも少なく
づ−ることができるようになり、従って歩留りも向上し
た。
第１図は本発明方法が適用される半導体装置の断面図、
第２図は従来の方法で製造された第１図のごとき半導体
装置における各素子のライフタイムを示した図、第３図
（ａ ）乃至第３図（ｄ ）は本発明方法の主要な工程
を説明するだめの図、第４図は本発明方法を適用して製
造された第１図のごとき半導体装置において該装置の各
素子のライフタイムを丞した図である。 １・・・基板、 ２．３・・・拡散層、 ４．５・・・
電極、６・・・絶縁膜、 Ｘ、Ｙ・・・素子。 特許出願人 東京芝浦電気株式会社 代理人 弁理士 諸１）英ニ ア− 第１図 ＥＥ
第２図は従来の方法で製造された第１図のごとき半導体
装置における各素子のライフタイムを示した図、第３図
（ａ ）乃至第３図（ｄ ）は本発明方法の主要な工程
を説明するだめの図、第４図は本発明方法を適用して製
造された第１図のごとき半導体装置において該装置の各
素子のライフタイムを丞した図である。 １・・・基板、 ２．３・・・拡散層、 ４．５・・・
電極、６・・・絶縁膜、 Ｘ、Ｙ・・・素子。 特許出願人 東京芝浦電気株式会社 代理人 弁理士 諸１）英ニ ア− 第１図 ＥＥ
Claims (1)
- １ 半導体基板内に炭素、酸素、ふっ素、亜鉛及び不活
性元素のうちの少なくども一つを選択的にイオン注入し
た後、熱処理を行い、更にイオン注入個所に放射線を照
射することにより該半導体基板内にキャリヤライフタイ
ムの異なる層を形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180438A JPS6074536A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180438A JPS6074536A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074536A true JPS6074536A (ja) | 1985-04-26 |
Family
ID=16083237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180438A Pending JPS6074536A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074536A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052830A1 (en) * | 2001-12-15 | 2003-06-26 | Koninklijke Philips Electronics N.V. | Semiconductor devices with localized reduced lifetime regions and their manufacture |
| WO2004075301A1 (ja) * | 2003-02-18 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | バイポーラトランジスタおよび集積回路装置 |
| WO2004077570A1 (ja) * | 2003-02-26 | 2004-09-10 | Matsushita Electric Industrial Co., Ltd. | バイポーラトランジスタおよび集積回路装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4880282A (ja) * | 1972-01-31 | 1973-10-27 | ||
| JPS5299025A (en) * | 1976-02-13 | 1977-08-19 | Ibm | Device for deciding coordinate data |
-
1983
- 1983-09-30 JP JP58180438A patent/JPS6074536A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4880282A (ja) * | 1972-01-31 | 1973-10-27 | ||
| JPS5299025A (en) * | 1976-02-13 | 1977-08-19 | Ibm | Device for deciding coordinate data |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052830A1 (en) * | 2001-12-15 | 2003-06-26 | Koninklijke Philips Electronics N.V. | Semiconductor devices with localized reduced lifetime regions and their manufacture |
| WO2004075301A1 (ja) * | 2003-02-18 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | バイポーラトランジスタおよび集積回路装置 |
| WO2004077570A1 (ja) * | 2003-02-26 | 2004-09-10 | Matsushita Electric Industrial Co., Ltd. | バイポーラトランジスタおよび集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6168981B1 (en) | Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| KR100207938B1 (ko) | 어니일링된 반도체 디바이스 및 어니일링 방법 | |
| JP5124964B2 (ja) | 半導体装置の製法 | |
| US3607449A (en) | Method of forming a junction by ion implantation | |
| US3775192A (en) | Method of manufacturing semi-conductor devices | |
| JPH1027807A (ja) | 半導体デバイス製造方法 | |
| US4386968A (en) | Method of making semiconductor device structures by means of ion implantation under a partial pressure of oxygen | |
| US3615875A (en) | Method for fabricating semiconductor devices by ion implantation | |
| EP0030370B1 (en) | Ion implanted reverse-conducting thyristor | |
| US3660171A (en) | Method for producing semiconductor device utilizing ion implantation | |
| JPS6074536A (ja) | 半導体装置の製造方法 | |
| JPS59149055A (ja) | バイポ−ラプレ−ナトランジスタの製造方法 | |
| JPH09260639A (ja) | シリコン半導体装置の製造方法 | |
| US3704178A (en) | Process for forming a p-n junction in a semiconductor material | |
| JP2000077350A (ja) | 電力用半導体装置及びその製造方法 | |
| JP2695131B2 (ja) | 半導体装置の製造方法 | |
| JPH0234937A (ja) | 半導体装置の製造方法 | |
| JPH11307467A (ja) | 炭化けい素半導体素子の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPS61292318A (ja) | 半導体装置の製造方法 | |
| JPS63287066A (ja) | 半導体装置の製造方法 | |
| JPH06349764A (ja) | 半導体装置およびその製造方法 | |
| JPS6216014B2 (ja) | ||
| JPH06333869A (ja) | 半導体装置の製造方法 | |
| JP2000164853A (ja) | 半導体装置の製造方法 |