WO2004075301A1 - バイポーラトランジスタおよび集積回路装置 - Google Patents

バイポーラトランジスタおよび集積回路装置 Download PDF

Info

Publication number
WO2004075301A1
WO2004075301A1 PCT/JP2004/001849 JP2004001849W WO2004075301A1 WO 2004075301 A1 WO2004075301 A1 WO 2004075301A1 JP 2004001849 W JP2004001849 W JP 2004001849W WO 2004075301 A1 WO2004075301 A1 WO 2004075301A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
bipolar transistor
base
emitter
base layer
Prior art date
Application number
PCT/JP2004/001849
Other languages
English (en)
French (fr)
Inventor
Junko Iwanaga
Takeshi Takagi
Akira Asai
Yoshihiko Kanzawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Publication of WO2004075301A1 publication Critical patent/WO2004075301A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

　図１に示すように、ＳｉＧｅ−ＨＢＴ１００は、Ｓｉ半導体基板１上に形成されている。Ｓｉ半導体基板１の上部には、Ｓｉ半導体からなるｎ型コレクタ層２と、トレンチ分離領域９ａおよび９ｂが形成されている。また、Ｓｉ半導体基板１上の領域Ｒａでは、ｎ型コレクタ層２の上にＳｉＧｅ半導体からなるｐ型ベース層３と、ＳｉＧｅ半導体からなるｎ型エミッタ層４と、Ｓｉ半導体からなるｎ型エミッタ層５とが形成されており、ｐ型ベース層３に隣接して外部ベース層１０が形成されている。特にＳｉＧｅ−ＨＢＴ１００では、ｐ型ベース層３の最上部およびｎ型エミッタ層４は、キャリアのライフタイムがｎ型コレクタ層２と比べて短くなる短ライフタイム領域１１となっている。

Description

明細 バイポーラ トランジスタおよび集積回路装置 技術分野
本発明は、 歪み特性に優れたバイポーラ トランジスタに関するものである。 背景技術
近年、 ベース層にシリコンゲルマニウム （以下、 S i G eと称する） 半導体を 用いたヘテロ接合型バイポーラ トランジスタ (以下、 H B Tと称する) が実現さ れるようになり、 移動体通信機器などのアナ口グ高周波回路においてもシリコン 基板を用いた半導体デバイスが利用されてきている。 それに伴い、 バイポーラ ト ランジスタに対して更なる高周波特性向上が求められるようになリ、 様々な工夫 がなされている。
バイポーラ トランジスタに対して向上を必要とされる主な特性は、 遮断周波数 ( f T) や最高発振周波数 （ f m a x )、 耐圧、 電流利得 （ h F E)、 3次およ ぴ 2次相互変調歪み特性 ( I n p u t I n t e r c e p t P o i n t o f
3 r d / 2 n d o r d e I n t e r — m o d u l a t i o n d i s t o r t i o n ( I I P 3、 I I P 2 )) であり、 なかでも歪み特性は改善が難し い特性のひとつである。
従来の H B Tの代表的な構造は、 G. L. Patton, D. L. Harame, J. M. C. Sto rk, B. S. Meyerson, G. J. Sci I la and E. Gan i n (IBM Research Di ision) , "G raded - S i Ge - Base, Poly-Emitter Heterojunct i on Bipolar Transistors, " IEEE Electron Device Letters, Vol . 10, No. 12, pp. 534-536, December 1989、 に開示されている。 図 1 1に、 従来の H B Tの断面図を示す。
図 1 1 に示すように、 従来の H B T 1 0 0 0は、 S i 半導体基板 1上に形成さ れている。 S i 半導体基板 1の上部には、 S i 半導体からなる n型コレクタ層 2 と、 トレンチ分離領域 9 aおよび 9 bが形成されている。 また、 S ί 半導体基板 1上の領域 R aでは、 n型コレクタ層 2の上に S i G e半導体からなる p型べ一 ス層 3と、 S ί G e半導体からなる n型ェミッタ層 4と、 S i 半導体からなる n 型ェミッタ層 5とが形成されており、 p型ベース層 3に隣接して外部ベース層 1 0が形成されている。 外部ベース層 1 0の上にはべ一ス電極 7、 n型ェミッタ層 5の上にはェミッタ電極 8がそれぞれ形成されている。 さらに、 S i 半導体基板 1上の領域 R bでは、 n型コレクタ層 2の上にはコレクタ電極 6が形成されてい る。
このように、 上記従来の H B T 1 0 0 0は、 ベース層に S i G eという S i よ リもバンドギヤップの小さい半導体を導入することによって、 ベース層のエネル ギ一バンドを変化させて特性を向上させている。 以下、 本明細書中では、 ベース 層に S i G Θを導入した H B Tを、 S i G Θ - H B Tと称する。
特に、 S i G e— H B Tの多くは、 S i G Θ半導体からなる ρ型べ一ス層 3の G Θ組成が、 エミッタ側からコレクタ側に向かうに伴って増大するように構成さ れている。
図 1 2は、 代表的な傾斜型の G Θプロフアイルを有する S i G Θ - H B Tのェ ネルギ一バンド図を示す図である。 このように、 ェミッタ領域からベース領域に かけて G Θ組成を増大させることで、 ベース領域のコンダクションバンドを傾斜 させている。 この傾斜により、 ベース層を走行する電子がドリフ ト電界で加速さ れ、 高速にベース領域をエミッタ領域側からコレクタ領域側へと通り抜けられる ようになる。 このため、 S i G e - H B Tは高速で動作可能となる。
図 1 3は、 図 1 1 に示す S i G Θ— H B 丁の高周波特性の G e組成依存性であ リ、 コレクタ電流 （ I c ) 一定であるとの条件のもとで、 f T、 I I P 3、 I I P 2、 利得 （G a i n )、 ベース ' ェミッタ間容量 （C b e )、 ベース . コ レク タ間容量 （C b c )、 ベース容量 （C b b ) を比較している。
ベース層の G e組成を増やすと、ベース層内のバンドギヤップが狭くなるので、 ベース層のエミッタ側のコンダクションバンドが下がリ、 G e組成が小さいとき に比べて 0 . 1 V弱ほど低いベース電圧でコレクタ電流が流れはじめるようにな る。
このため、 同じベース電圧で比較すると、 G Θ組成が大きくなるほどコレクタ 電流が多く流れ、 ベース ' ェミッタ間容量 （C b e ) が大きくなる。 しかし、 同 じコレクタ電流で比較すると、 G e組成の大きくなるほどべ一ス層内に蓄積され るマイノ リティキヤリアである電子がドリフ ト加速されてコレクタ層側に掃きだ されるので、 拡散容量が低減される。 遮断周波数 （ f T ) は、 ベース容量に反比 例するので、 G e組成の大きい方の特性が向上することになる。 解決課題
しかしながら、 このようして形成された H B Tは、 遮断周波数 （ f T ) が秀で る特性を持つものの、 3次および 2次相互変調歪み特性 （ I I P 3、 I I P 2 ) が極端に劣化することが図 1 3からもわかる。
歪み特性を良くするには、 ベース一コレクタ間に帰還容量を設ける、 ェミッタ にインダクタ成分を付加することなどによって、 回路的に改善できることが知ら れている。 しかし、 これらの手法では歪み特性の向上と引き替えに利得を低下さ せてしまう。
また、 コレクタ電流を多量に流すことで歪み特性が良くなることも知られてい るが、 移動体通信分野をはじめ、 低消費電力が強く求められる中、 有効な解決手 段とは言えない。
さらに、 遮断周波数 （ f T ) および耐圧を最適化して設計された高周波用途の バイポーラ トランジスタの歪み特性を劇的に向上させる指針は、 いまだ発見され ておらず困難なものとされている。
本発明は、 上記事情を鑑みてなされたものであり、 移動体通信機器、 無線 L A N等をはじめとする、 高周波特性と低歪み特性とを同時に求められる用途に適し たバイポーラ トランジスタを提供することを目的とする。 発明の開示
本発明のバイポーラ トランジスタは、 コレクタ層と、 上記コレクタ層に隣接し て形成されたベース層と、 上記べ一ス層に隣接して形成されたエミッタ層とを備 え、 上記ベース層は、 キャリアのライフタイムが上記コレクタ層よりも短くなる 第 1の短ライフタイム領域を有する。 本発明のバイポーラ トランジスタでは、 低いコレクタ電流のもと、 遮断周波数 ( f T ) を低下させることなく、 3次相互変調歪み （ I I P 3 ) をはじめとする 歪み特性を劇的に向上させることができる。
上記第 1の短ライフタイム領域は、 上記ベース層のうちの上記ェミッタ層との 接合面を含む構成としてもよい。
上記ェミッタ層は、 キャリアのライフタイムが上記コレクタ層よりも短くなる 第 2の短ライフタイム領域を備え、 上記第 2の短ライフタイム領域は、 上記エミ ッタ層のうちの上記ベース層との接合面を含む構成としてもよい。
上記第 1の短ライフタイム領域におけるキャリアのライフタイムは、 6 1 0 - 8 s Θ c以下であることが好ましい。
上記第 1の短ライフタイム領域に含有される酸素の濃度は、 1 X 1 0 1 8 a t o m ■ c m— 3以上であることが好ましい。
上記第 1の短ライフタイム領域に含有される炭素の濃度は、 0 . 5 %以上であ ることが好ましい。
上記コレクタ層が S i 半導体からなり、 上記ェミッタ層おょぴ上記ベース層が S i G e半導体からなり、 上記第 1の短ライフタイム領域が、 上記コレクタ層よ リも酸素または炭素を多く含有する S i G 8半導体によって形成されている搆.成 とし乙 " ϋよい。
動作点における電流増幅率が 3 0以下となる構成としてもよい。
動作点におけるエミッタ面積 1平方マイクロメ一トルあたリのべ一ス電流が、 2 . 5 X 1 アンペアより大きい構成としてもよい。
本発明の集積回路装置は、 コレクタ層と、 上記コレクタ層の上に堆積されたべ —ス層と、上記ベース層の上に堆積されたエミッタ層とを有し、上記ベース層は、 キャリアのライフタイムが上記コレクタ層よりも短くなる短ライフタィ厶領域を 有するバイポーラ トランジスタを含む。
本発明によれば、 高周波特性と低歪み特性とを同時に求められる用途に適した 集積回路が得られる。 図面の簡単な説明 図 1は、 本発明の実施形態 1 の S i G e— H B Tの構造を表す断面図である。 図 2は、 本発明の実施形態 1の S i G e— H B Tにおけるキャリアのライフタ ィ厶と各高周波特性との関係を表す図である。
図 3は、 本発明の実施形態 1 の S i G e— H B Tの G eプロファイル、 キヤリ ァプロフアイルおよびバンドプロフアイルを示す図である。
図 4は、 従来の S i G e— H B Tの G eプロファイル、 キャリアプロファイル およびバンドプロファイルを示す図である。
図 5は、 本発明の実施形態 1の S i G e— H B Tにおいて、 3次相互変調歪み ( I I P 3 ) を引き起こす電流の拡散電流密度成分を移動度で割ったものの面内 分布を電子電流 （a ) と正孔電流 ( b ) とに分けて表示した図である。
図 6は、 本発明の実施形態 1 の S i G Θ — H B Tにおいて、 3次相互変調歪み ( I I P 3 ) を引き起こす電流の拡散電流密度成分を移動度で割ったものの面内 分布を電子電流 （ a ) と正孔電流 （ b ) とに分けて表示した図である。
図 7は、 本発明の実施形態 1の S ί G e— H B Tにおいて、 短ライフタィム領 域でのキャリアのライフタイムと、 酸素濃度との関係を示したものである。
図 8は、 本発明の実施形態 1 の S i G e— H B Tにおいて、 S i G eからなる 半導体層に炭素を混ぜて S i G e G— H B Tとした場合の、 ベース電流の力一ポ ン組成依存性を示す図である。
図 9は、 本発明の実施形態 2の S i G e— H B Tの構造を表す断面図である。 図 1 0は、本発明の実施形態 3の S i G Θ - H B Tの構造を表す断面図である。 図 1 1は、 従来の S i G e— H B Tの断面を示す図である。
図 1 2は、 従来の S i G e— H B Tの G eプロフアイルおよぴバンドプロファ ィルを示す図である。
図 1 3は、 従来の S i G e— H B Tのべ一ス層の G e組成と、 高周波特性との 相関を示す図である。 発明を実施するための最良の形態
以下、 本発明の実施形態について、 図面を参照しながら説明する。 なお、 本明 細書中では、 煩雑な記載を避け、 本発明の理解を容易にするために、 各実施形態 に共通する構成要素には共通の参照符号を用いるものとする。
(実施形態 1 )
図 1は、 本実施形態の S i G Θ - H B τの構造を表す断面図である。
図 1に示すように、 本実施形態の S i G e— Η Β Τ 1 0 0は、 S i 半導体基板 1上に形成されている。 S i 半導体基板 1 の上部には、 S i 半導体からなる n型 コレクタ層 2と、 トレンチ分離領域 9 aおよび 9 bが形成されている。 また、 S i 半導体基板 1上の領域 R aでは、 n型コレクタ層 2の上に S i G Θ半導体から なる ρ型ベース層 3と、 S ί G e半導体からなる n型ェミッタ層 4と、 S i 半導 体からなる n型エミッタ層 5とが形成されておリ、 p型べ一ス層 3に隣接して外 部ベース層 1 0が形成されている。 外部ベース層 1 0の上にはベース電極 7、 n 型ェミッタ層 5の上にはェミッタ電極 8がそれぞれ形成されている。 さらに、 S i 半導体基板 1上の領域 R bでは、 n型コレクタ層 2の上にはコレクタ電極 6が 形成されている。
また、 本実施形態の S i G e— H B T 1 0 0においても、 p型べ一ス層 3およ ぴ n型ェミッタ層 4を形成する S i G Θ半導体の G Θ組成が、 ェミッタ側からコ レクタ側に向かうに伴って増大するように構成されている。
特に本実施形態の S i G e— Η Β Τ 1 0 0では、 p型ベース層 3の最上部およ ぴ n型ェミッタ層 4は、 キャリアのライフタイムが n型コレクタ層 2と比べて短 くなる短ライフタイム領域 1 1 となっている。 実質的には、 短ライフタイム領域 1 1 は、 p型ベース層 3の他の部分おょぴ n型ェミッタ層 5と比べても短い。 図 2は、 短ライフタイム領域 1 1 におけるキヤリァのライフタイムと各高周波 特性 （遮断周波数 （ f T)、 最大遮断周波数 （ f T m a > )、 電流利得 （G a i n )、 3次相互変調歪み特性 （ I I P 3 )、 ベース ' ェミッタ間容量 （ C b Θ ) . ベース . コ レクタ間容量 （C b c；)、 ベース容量 （C b b )) との間の関係を示 す図である。 なおこのとき、 コレクタ電流は、 f Tが f T m a Xの約半分となる 低電流領域を目安とし、 一定値に固定して比較した。
図 2に示すように、 3次相互変調歪み （以下、 I I P 3と略す） は、 短ライフ タィム領域 1 1 におけるキャリアのライフタイムが 1 X 1 0— 5 s Θ cの場合に比 較して、 3 X 1 0— 8 s e cの場合には約 2 d B m、 1 x 1 0— 8 s e cの場合には 約 6 d B mほどの劇的な向上が見られる。 一方、 I I P 3が 6 d B mの向上して いるのに対して、 電力利得 （ G a i n ) の劣化は約 2 d B m程度であるので、 本 実施形態の S i G e— H B T 1 0 0は、 低歪みが要求される用途には圧倒的に有 利である。
また、 低いコレクタ電流のもと、 遮断周波数 （ f T) を低下させることなく、 3次相互変調歪み （ I I P 3 ) をはじめとする歪み特性を劇的に向上させること ができることがわかる。
図 3は、 本実施形態の S i G e - H B T 1 0 0において、 短ライフタイム領域 1 におけるキャリアのライフタイムが 1 X 1 0一3 s Θ cのときの G Θ組成プロ ファイル、 動作状態におけるバンドプロファイルおよびキヤリアプロファイルを 示す。 また、 図 4は、 従来の S i G Θ - H B T 1 0 0において、 ベース一エミッ タ接合付近でのキャリアのライフタイムが 1 X 1 0— 5 s Θ cの場合の G e組成プ 口ファイル、 動作状態におけるバンドプロフアイルおよびキヤリアプロファイル を示す。 どちらの図も、 同じベース電圧、 コレクタ電流のときのもので、 ベース —ェミッタ間電圧 （V b e ) が 0. 8 V程度の特性を示す図である。
図 3と図 4とを比較すると、 本実施形態の S i G e— H B T 1 0 0において、 短ライフタイム領域 1 1におけるキャリアのライフタイムが 1 1 0— 8 s e cの ものは、 ベースーェミッタ接合での再結合が増えた結果、 ェミッタ内に蓄積する 小数キャリアの蓄積が減っていることがわかる （図 3中の円 Cおよぴ図 4中の円 Dを参照）。 つまり、 本実施形態によると、 ベース一ェミッタ接合付近では、 キ ャリアのライフタイムが S i G eからなる半導体層よりも短くなることによつ て、 ベースーェミッタ接合付近の少数キャリアの蓄積を減らすことができる。 こ れにより、 ベース一ェミッタ間の拡散容量が下がるため、 ベース電圧の変化に対 する応答性がよくなリ、 歪み特性が向上する。 なお、 短ライフタイム領域 1 1に おけるキャリアのライフタイムが 6 X 1 0 "8 s Θ c以下であることが好ましい。 図 5はおよぴ図 6は、 本実施形態の S i G Θ - H B Tにおいて、 3次相互変調 歪み （ I I P 3 ) を引き起こす電流の拡散電流密度成分を移動度で割ったものの 面内分布を電子電流 （ a ) と正孔電流 （ b ) とに分けて表示した図である。 図 5 ( a ) および （ b ) は、 短ライフタイム領域 1 1におけるキャリアのライフタイ 厶が 1 X 1 0 _ B s e cの場合であリ、 図 6 ( a ) および （ b ) は、 短ライフタイ ム領域 1 1 におけるキャリアのライフタイムが 1 X 1 0 _ 7 s Θ cの場合である。 なお、 ドリフ ト電界による電流は拡散電流と比べて 5桁ほど小さいので省略して いる。
図 5と図 6とを比較すると、 いずれの場合においてもベース一エミッタ接合付 近にピークが見られるが、 ベースーェミッタ接合付近、 すなわち短ライフタイム 領域 1 1 におけるキャリアのライフタイムが従来よりも短くなつていることによ つて、 3次相互変調歪み （ I M 3 ) を引き起こす拡散電流が低減されることがわ かる。 拡散電流が減っているのは、 3次相互変調波に応答するキャリアが減って いるからである。 これは、 蓄積される少数キャリアが再結合によって低減されて いることに起因している。 再結合は基本波の利得の抑制、 高調波および相互変調 波などの増幅の抑制に作用しており、 歪み特性を向上させている。
上述のように、 本実施形態の S i G e— H B T 1 0 0の構造では、 ベース一ェ ミッタ間の拡散容量が下がる。 このためベース容量が低減され、 遮断周波数が改 善される。 また、 ベース電流は増大しても、 コレクタ電流は変わらないので、 高 周波回路向けの H B Tにありがちな電流利得の過剰な増大を防ぐことができる。 定量的には、上記した動作点において、電流増幅率が 3 0以下となる状態まで、 再結合電流が流れるようになると、歪み特性に改善がみられるようになる。また、 上記した動作点において、 再結合電流が増大して、 ェミッタ面積 1 平方マイクロ メートルあたり 2 . 5 X 1 0—6アンペアより多量のベース電流が流れるようにな ると、 歪み特性に改善がみられるようになる。 ベース電流の値については、 ベ一 スーェミッタ接合部分の G Θ組成によってバンド構造が変化するので、 若干の変 動がある。
次に、 短ライフタイム領域 1 1の形成について説明する。
短ライフタイム領域 1 1 は、 ベース一エミッタ接合付近の半導体層に酸素ある いは炭素を添加することによって形成される。 この場合、 短ライフタイム領域 1 1 の酸素または炭素の濃度は、 n型コレクタ層 2よりも多く含まれる。 また、 ベ —スーエミッタ接合付近の半導体層に格子歪みによる欠陥を生じさせることによ つても短ライフタイム領域 1 1 は形成される。 まず、 酸素を添加する場合について説明する。
具体的には、 p型べ一ス層 3および n型ェミッタ層 4を、 まず、 不純物を注入 する前に S i G eからなる半導体層として、 超高真空化学気相成長装置 （U H V — C V D装置） を用いて、 1 0_8T o r r以下の超高真空背圧下で結晶成長を行 なって形成される。原料ガスとしては、例えば、 S i の原料として S i 2H6ガス、 G eの原料と して G e h ガスを用いる。 この場合、 4 9 0¾で3 1 21"16のガス 圧を 7 X 1 0— sT o r r 、 G e H 4のガス圧を 1 . O x 1 0— 4丁 o r r として結 晶成長を行なうと、 G e濃度が 1 5 %である S i G Θ結晶を成長することができ る。 なお、 ェミッタ側からコレクタ側に向かうに伴って G e濃度を徐々に増加さ せるためには、 S ί 2H 6および G e H 4のガス圧を適宜変更しながら結晶成長さ せればよい。
この後、 S i G Θからなる半導体層に酸素を注入する。 例えば、 n型ェミッタ 層 5が 3 0 0 n mの厚さのポリシリコンで形成されている場合、 注入エネルギー 1 8 0 1く ^ でド一ズ量2 1 01 3 3 1 0 1^ 3 . c m— 2の酸素を Iっ型ェミッタ 層 5の上面から注入すると、 2 X 1 018 a t c m s · c m— 3の酸素を含有する 短ライフタイム領域 1 1 を形成することができる。 この場合、 短ライフタイム領 域 1 1におけるキャリアのライフタイムは、 1 X 1 0— 8 s Θ cとなる。
また、 上述した S i G eからなる半導体層の結晶成長時に、 前記したガス圧の 条件に加えて、 02ガスを 6 X 1 0— 1°T o r r程度の分圧になるように添加する ことによつても、 G e濃度が 1 5 %であり、 濃度 2 x l 018 a t o m s ' c m— 3の酸素を含む短ライフタイム領域 1 1 を形成することができる。 この場合、 短 ライフタイム領域 1 1 におけるキャリアのライフタイムは、 1 1 0 -8 s e cと なる。
図 7は、 本実施形態の S i G e— H B T 1 0 0において、 p型べ一ス層 3およ び n型エミッタ層 4を形成する S i G e半導体層の G e組成プロファイルが、 ェ ミッタ側からコレクタ側に向かうに伴って 1 5 %から 3 0%に増大する場合の、 短ライフタイム領域 1 1でのキャリアのライフタイムと、 酸素濃度との関係を示 したものである。
図 7に示すように、 短ライフタイム領域 1 1の酸素濃度が増大するに従って、 短ライフタイム領域 1 1 におけるキヤリアのライフタイムが短縮される。これは、 短ライフタイム領域 1 1の酸素濃度を増大させるに従って、 S i G eからなる半 導体層中に酸素が点在するようになり これらの酸素が再結合中心となって再結 合を促進するからである。 なお、 短ライフタイム領域 1 1の酸素濃度は 1 X 1 0 1 8 a t o m s ■ c m— 3以上であることが好ましい。
次に、 炭素を添加する場合について説明する。
具体的には、 p型べ一ス層 3および n型ェミッタ層 4を、 まず、 不純物を注入 する前に、 S i G eからなる半導体層として、 超高真空化学気相成長装置 （U H V— C V D装置） を用いて、 1 0— s T o r r以下の超高真空背圧下で結晶成長を 行なって形成する。原料ガスとしては、例えば、 S i の原料として S ί 2Η 6ガス、 G eの原料と して G e H 4ガスを用いる。 本実施形態では S i G eからなる半導 体層の形成途中に、 さらに原料ガスに S i H 3 C H 3ガスを加えて用いる。 この場 合、 4 9 0。Cで各ガスの圧力を S i 2 H 6ガスが 7 X 1 0— s T o r r、 G e H 4ガ スカ《 1 . 0 X 1 0 ~4Τ σ r r、 S i H 3G H 3ガスが 5 x 1 0— 6 T o r rとして結 晶成長を行なうと、 G e濃度が 1 5 %、 格子間に存在する炭素を濃度 0. 8 %で 含有する短ライフタイム領域 1 1 を形成することができる。 なお、 ェミッタ側か らコレクタ側に向かうに伴って G Θ濃度を徐々に増加させるためには、 S i 2 Η β および G s H 4のガス圧を適宜変更しながら結晶成長させればよい。
また、 酸素を添加する場合と同様に、 p型ベース層 3と n型ェミッタ層 4を、 まず、 不純物を注入する前に S i G θからなる半導体層を形成し、 この後、 S ί G Θからなる半導体層に炭素を注入してもよい。 例えば、 外部べ一ス層 1 0およ び η型ェミッタ層 5をェピタキシャル成長させる前に、 注入エネルギー 2 5 k Θ Vでドーズ量 2 X 1 0 1 3 a t o m s ■ c m— 2の炭素を n型ェミッタ層 5の上面 から注入すると、 1 X 1 0 1 8 a t o m s ■ c m— 3の炭素を含有する短ライフタ ィム領域 1 1 を形成することができる。
図 8は、 本実施形態の S ; 0 3 — 1"1 8丁 1 0 0にぉぃて、 p型ベース層 3およ ぴ n型ェミッタ層 4を形成する S i G eからなる半導体層に炭素を混ぜて S i G e C— H B Tとした場合の、 ベース電流のカーボン組成依存性を示す図である。 図 8に示すように、 短ライフタイム領域 1 1のカーボン組成比率を増大させる に従って、 ベース電流が増大している。 これは、 短ライフタイ厶領域 1 1の格子 間に存在するカーボンが再結合中心となり、 再結合が促進されるからである。 短 ライフタイム領域 1 1 での再結合が増えるということは、 すなわち、 短ライフタ ィ厶領域 1 1 におけるキャリアのライフタイムが短くなつていることを示してい る。 なお、 短ライフタイム領域 1 1の炭素濃度は 0. 5 %以上であることが好ま しい。
以上に説明したように、 本実施形態によれば、 高周波特性と低歪み特性とを同 時に求められる用途に適したバイポーラ トランジスタが得られる。
なお、 半導体材料として、 S i および S i G eを用いる場合を説明したが、 G a A s、 I n Pをはじめとする化合物半導体を用いたバイポーラ トランジスタで も全く同様に、 高周波特性と低歪み特性とを同時に求められる用途に適したバイ ポーラ トランジスタが得られる。
また、 本実施形態の S i G e — H B T 1 0 0は、 N P Nバイポーラ トランジス タであるが、 これに限定されない。 本実施形態の S ί G e— H B T 1 0 0におい て、 導電型を全て逆にした P N Pバイポーラ トランジスタであっても本実施形態 と全く同様に、 高周波特性と低歪み特性とを同時に求められる用途に適したバイ ポーラ トランジスタが得られる。
(実施形態 2 )
図 9は、 本実施形態の S i G Θ— H B Tの構造を表す断面図である。
図 9に示すように、 本実施形態の S i G e — H B T 2 0 0は、 S i 半導体基板
1上に形成されている。 S i 半導体基板 1の上部には、 S i 半導体からなる n型 コレクタ層 2と、 トレンチ分離領域 9 aおよび 9 bが形成されている。 また、 S i 半導体基板 1上の領域 R aでは、 n型コレクタ層 2の上に S i G θ半導体から なる ρ型ベース層 3と、 S i G Θ半導体からなる n型エミッタ層 4と、 S i 半導 体からなる n型ェミッタ層 5とが形成されておリ、 P型ベース層 3に隣接して外 部ベース層 1 0が形成されている。 外部ベース層 1 0の上にはベース電極 7、 n 型ェミッタ層 5の上にはェミッタ電極 8がそれぞれ形成されている。 さらに、 S i 半導体基板 1上の領域 R bでは、 n型コレクタ層 2の上にはコレクタ電極 6が 形成されている。
また、 本実施形態の S i G e— H B T 2 0 0においても、 p型べ一ス層 3およ ぴ n型ェミッタ層 4を形成する S i G e半導体の G Θ組成が、 ェミッタ側からコ レクタ側に向かうに伴って増大するように構成されている。
特に本実施形態の S i G e— Η Β Τ 2 0 0では、 p型ベース層 3および n型ェ ミッタ層 4は、 キャリアのライフタイムが n型コレクタ層 2と比べて短くなる短 ライフタイム領域 1 1 aとなっている。
以上の説明からわかるように、 本実施形態の S i G e— H B T 2 0 0は、 上記 実施形態 1の S i G Θ - H B T 1 0 0とほぼ同じ構造を有している。 但し、 短ラ ィフタイム領域 1 1 aが、 p型べ一ス層 3全体と n型ェミッタ層 4とに形成され ている点で異なる。
しかしながら、 本実施形態においても、 上記実施形態 1 と同様に、 高周波特性 と低歪み特性とを同時に求められる用途に適したバイポーラ 卜ランジスタが得ら れる。
(実施形態 3 )
図 1 0は、 本実施形態の S i G Θ - H B Tの構造を表す断面図である。
図 1 0に示すように、 本実施形態の S i G Θ — H B T .3 0 0は、 S i半導体基 板 1上に形成されている。 S i 半導体基板 1の上部には、 S ί 半導体からなる n 型コレクタ層 2と、 トレンチ分離領域 9 aおよび 9 bが形成されている。 また、 S i 半導体基板 1上の領域 R aでは、 n型コレグタ層 2の上に S ί G Θ半導体か らなる Ρ型ベース層 3と、 S i G e半導体からなる n型ェミッタ層 4と、 S i 半 導体からなる n型ェミッタ層 5とが形成されており、 p型ベース層 3に隣接して 外部べ一ス層 1 0が形成されている。 外部ベース層 1 0の上にはベース電極 7、 n型ェミッタ層 5の上にはェミッタ電極 8がそれぞれ形成されている。 さらに、 S i 半導体基板 1上の領域 R bでは、 n型コレクタ層 2の上にはコレクタ電極 6 が形成されている。
また、 本実施形態の S i G e— H B T 3 0 0においても、 p型ベース層 3およ ぴ n型ェミッタ層 4を形成する S ί G e半導体の G θ組成が、 ェミッタ側からコ レクタ側に向かうに伴って増大するように構成されている。 特に本実施形態の S i G e— H B T 3 0 0では、 p型ベース層 3のうちの一部 は、 キャリアのライフタイムが n型コレクタ層 2と比べて短くなる短ライフタイ ム領域 1 1 bとなっている。 実質的には、 短ライフタイム領域 1 1 は、 p型べ一 ス層 3の他の部分および n型ェミッタ層 5と比べても短い。 特に、 本実施形態で は、 短ライフタイム領域 1 1が P型べ一ス層 3の最上部のうちの外縁部に形成さ れている。 本実施形態の S i G e— H B T 3 0 0は、 n型ェミッタ層 5を形成し た後に、 レジストマスクを用いて p型ベース層 3に酸素などを注入することによ つて、 簡単に作製することができる。
以上の説明からわかるように、 本実施形態の S i G Θ— H B T 3 0 0は、 上記 実施形態 1の S i G e— H B T 1 0 0とほぼ同じ構造を有している。 但し、 短ラ ィフタイム領域 1 1 bが、 p型ベース層 3の一部にのみ形成されており、 短ライ フタイム領域がベース一エミッタ接合部分のベース側だけに存在している点で異 なる。 しかしながら、 本葵施形態においても、 上記実施形態 1 と同様に、 高周波 特性と低歪み特性とを同時に求められる用途に適したバイポーラ トランジスタが 得られる。 これは、 短ライフタイム領域がベースーェミッタ接合部分のベース側 だけに存在しても、エミッタ側の少数キヤリアを低減する効果があるからである。 産業上の利用の可能性
本発明のバイポーラ トランジスタは、 移動体通信機器、 無線 L A N等をはじめ とする、 高周波特性と低歪み特性とを同時に求められる増幅器およびミキサ一を 構成する集積回路装置など用いられる。

Claims

言青求の範囲
1 . コ レクタ層と、
上記コ レクタ層に隣接して形成されたベース層と、
上記ベース層に隣接して形成されたエミッタ層とを備え、
上記ベース層は、 キヤリァのライフタイムが上記コ レクタ層よリも短くなる第 1 の短ライフタイム領域を有する、 バイポーラ トランジスタ。
2 · 請求項 1 に記載のバイポーラ トランジスタにおいて、
上記第 1 の短ライフタイム領域は、 上記ベース層のうちの上記ェミ ッタ層との 接合面を含む、 バイポーラ トランジスタ。
3 . 請求項 1 に記載のバイポーラ トランジスタにおいて、
上記ェミ ッタ層は、 キャ リアのライフタイムが上記コ レクタ層よりも短く なる 第 2の短ライフタイム領域を備え、
上記第 2の短ライフタイム領域は、 上記ェミッタ層のうちの上記ベース層との 接合面を含む、 バイポーラ トランジスタ。
4 . 請求項 1 に記載のバイポーラ トランジスタにおいて、
上記第 1 の短ライフタイム領域におけるキャリアのライフタイムは、 6 X 0 - a s Θ c以下である、 バイポーラ トランジスタ。
5 . 請求項 1 に記載のバイポーラ トランジスタにおいて、
上記コ レクタ層が S ί 半導体からなり、
上記エミッタ層および上記ベース層が S i G e半導体からなり、
上記第 1 の短ライフタイム領域が、 上記コ レクタ層よりも酸素または炭素を多 く含有する S i G Θ半導体によって形成されている、 バイポーラ トランジスタ。
6 . 請求項 5に記載のバイポーラ トランジスタにおいて、 上記第 1 の短ライフタイム領域に含有される酸素の濃度は、 1 X 1 0 1 8 a t o m ■ c m 3以上である、 バイポーラ トランジスタ。
7 . 請求項 5に記載のバイポーラ トランジスタにおいて、
上記第 1 の短ライフタイム領域に含有される炭素の濃度は、 0 . 5 %以上であ る、 バイポーラ トランジスタ。
8 . 請求項 1 に記載のバイポーラ トランジスタにおいて、
動作点における電流増幅率が 3 0以下となる、 バイポーラ トランジスタ。
9 . 請求項 1 に記載のバイポーラ トランジスタにおいて、
動作点におけるエミッタ面積 1 平方マイクロメ一トルあたリのベース電流が、
2 . 5 X 1 0 _ 6アンペアより大きい、 バイポーラ トランジスタ。
1 0 . コ レクタ層と、 上記コ レクタ層の上に堆積されたべ一ス層と、 上記ベース 層の上に堆積されたェミッタ層とを有し、 上記べ一ス層は、 キャリアのライフタ ィムが上記コ レクタ層よ も短くなる短ライフタイム領域を有するパイポーラ 卜 ランジスタを含む、 集積回路装置。
PCT/JP2004/001849 2003-02-18 2004-02-18 バイポーラトランジスタおよび集積回路装置 WO2004075301A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-039076 2003-02-18
JP2003039076A JP2006179506A (ja) 2003-02-18 2003-02-18 半導体装置

Publications (1)

Publication Number Publication Date
WO2004075301A1 true WO2004075301A1 (ja) 2004-09-02

Family

ID=32905155

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001849 WO2004075301A1 (ja) 2003-02-18 2004-02-18 バイポーラトランジスタおよび集積回路装置

Country Status (2)

Country Link
JP (1) JP2006179506A (ja)
WO (1) WO2004075301A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074536A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 半導体装置の製造方法
JPS6190462A (ja) * 1984-10-09 1986-05-08 Sanyo Electric Co Ltd ライフタイムキラ−の選択導入法
JP2000106369A (ja) * 1998-09-29 2000-04-11 Hitachi Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074536A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 半導体装置の製造方法
JPS6190462A (ja) * 1984-10-09 1986-05-08 Sanyo Electric Co Ltd ライフタイムキラ−の選択導入法
JP2000106369A (ja) * 1998-09-29 2000-04-11 Hitachi Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KNOLL D. ET AL: "Influence of the Oxygen Content in SiGe on the Parameters of Si/SiGe Heterojunction Bipolar Transistors", JOURNAL OF ELECTRONIC MATERIALS, vol. 27, no. 9, 1998, pages 1022 - 1026, XP002979915 *

Also Published As

Publication number Publication date
JP2006179506A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
US6417059B2 (en) Process for forming a silicon-germanium base of a heterojunction bipolar transistor
US7135721B2 (en) Heterojunction bipolar transistor having reduced driving voltage requirements
KR20000012129A (ko) 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터
US6410396B1 (en) Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications
JP5160071B2 (ja) ヘテロ接合バイポーラトランジスタ
US6147371A (en) Bipolar transistor and manufacturing method for same
JP4882141B2 (ja) ヘテロバイポーラトランジスタ
Oka et al. Low turn-on voltage GaAs heterojunction bipolar transistors with a pseudomorphic GaAsSb base
Ren et al. Self-aligned InGaP/GaAs heterojunction bipolar transistors for microwave power application
JP3515944B2 (ja) ヘテロバイポーラトランジスタ
US6573539B2 (en) Heterojunction bipolar transistor with silicon-germanium base
US5814843A (en) Heterojunction bipolar transistor having a graded-composition base region
JP4228250B2 (ja) 化合物半導体装置
US20040115878A1 (en) Method for manufacturing a silicon germanium based device with crystal defect prevention
WO2004075301A1 (ja) バイポーラトランジスタおよび集積回路装置
US7019340B2 (en) Bipolar transistor device and method for fabricating the same
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP2021019089A5 (ja)
JP2003309128A (ja) ダブルヘテロ接合バイポーラ・トランジスタ
JP2963704B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
Pascal et al. Comparison of low-frequency noise in III-V and Si/SiGe HBTs
JP4695736B2 (ja) ヘテロ接合バイポーラトランジスタ
CN116137281A (zh) 功率器件及其制备方法、电子设备
JP2004273891A (ja) ヘテロ接合バイポーラトランジスタ
Xing et al. Progress in gallium nitride-based bipolar transistors

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP