JP2000106369A

JP2000106369A - 半導体装置

Info

Publication number: JP2000106369A
Application number: JP10274590A
Authority: JP
Inventors: Yasuhiko Kono; 恭彦河野; Mutsuhiro Mori; 森　　睦宏
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-09-29
Filing date: 1998-09-29
Publication date: 2000-04-11

Abstract

(57)【要約】【課題】水平偏向用回路の高周波化に伴い、スイッチン
グ損失の低減が重要となっている。導通状態のｈＦＥを
低下させることなく、スイッチング損失の低減を図る。【解決手段】エミッタ層，ベース層，ドリフト層からな
るトランジスタの端部のｈＦＥよりも、トランジスタ中
央部のｈＦＥを小さくする構成とすることにより、導通
状態のｈＦＥを低下させることなく、スイッチング損失
を低減でき、モニタの大型化，高精細化，低コスト化を
図れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビやパーソナ
ルコンピュータのモニタなどに使われているCRTの水平
偏向回路に適用する半導体装置にかかり、特に半導体装
置の損失低減に関する。

【０００２】

【従来の技術】テレビやパーソナルコンピュータのモニ
タのＣＲＴの水平偏向回路のスイッチング素子には、バ
イポーラトランジスタが広く使われている。水平偏向回
路とは、ＣＲＴに画像を描画する電子線をＣＲＴの水平
方向に掃引するための回路である。

【０００３】図１０はＣＲＴ用の水平偏向回路を示す。
図１０において、１００１はバイポーラトランジスタ、
１００２は駆動回路、１００３はダイオード、１００４
はコンデンサ、１００５は水平偏向コイル、１００６は
電源である。この回路の動作を図１１を使って説明す
る。

【０００４】図１１は水平偏向回路の動作波形を示す。
図１１において、１１０１はコレクタ電流波形、１１０
２はコレクタ電圧波形、１１０３はトランジスタの導通
期間、１１０４はターンオフ期間、１１０５はテール期
間、１１０６はオフ期間、１１０７はテール電流であ
る。

【０００５】動作を説明する。駆動回路１００２により
トランジスタ１００１がオンすると、電源１００６から
水平偏向コイル１００５を通ってトランジスタ１００１
に電流が流れる。これが導通期間１１０３である。この
期間は水平偏向コイル1005のインダクタンスにより決ま
る電流変化率で電流が増加していく。次に駆動回路１０
０２によりトランジスタ１００１がオフすると急激に電
流が減少し、この時のｄｉ／ｄｔにより水平偏向コイル
１００５の両端に高い電圧が発生する。

【０００６】これがコレクタ電圧１１０２で示されてい
る。水平偏向コイル１００５に蓄えられたエネルギーは
コンデンサ１００４に移り、コンデンサ１００４を充電
する。水平偏向コイル１００５の発生する電圧が減少
し、電流が反転すると、コンデンサ１００４の電荷が放
電される。コンデンサ１００４の電荷が完全に放電され
ると電流はダイオード１００３を通して流れる。これに
よりトランジスタに逆方向電流が流れるのを防いでい
る。

【０００７】さて、図１１にも示されているように、バ
イポーラトランジスタを使った水平偏向回路では、テー
ル期間にコレクタ電流がすぐに０にならず裾を引く、い
わゆるテール電流が発生する。このテール電流は一般に
は導通状態に流れる電流の１０分の１〜１０００分の１
程度と小さいが、テール期間にはコレクタ電圧が高くな
っているために、コレクタ電圧とコレクタ電流の積で発
生するジュール熱による損失が大きくなる。次にこのテ
ール電流の発生の原因を説明する。

【０００８】図１２に導通期間のバイポーラトランジス
タの断面構造を示す。図１２において、１０１はコレク
タ層、１０２はドリフト層、１０３はベース層、１０５
はエミッタ層、１０６はコンタクト層、１１０はコレク
タ電極、１１１はベース電極、１１２はエミッタ電極、
１１３はトランジスタ領域、１２０１はベース電流、１
２０２はコレクタ電流、１２０３はベース抵抗である。
コンタクト層１０６はベース層１０３とベース電極１１
１の接触抵抗を低減するために形成されているものであ
り、ベース層１０３の不純物濃度が高くベース層１０３
とベース電極１１１が十分にオーミック接触できれば必
ずしも形成する必要はない。

【０００９】次に、動作を説明する。トランジスタを導
通させるためには、ベース電極111に正の電圧を印加し
てベース電極１１１からエミッタ電極１１２に電流を流
す。これをベース電流と呼び、図１２の１２０１で示さ
れている。この電流を流すことにより、コレクタ電極１
１０からエミッタ電極１１２へ、ベース電流の数倍から
数百倍のコレクタ電流を流すことができる。この時、ベ
ース電流はベース層１０３内を図１２に示すように横方
向に流れるため、ベース層１０３の抵抗1203により、ベ
ース層１０３内に電位分布が生じる。この場合の電位
は、トランジスタ領域１１３の中央部よりもトランジス
タ領域１１３の端部、すなわちベース電極に近い方が高
くなり、トランジスタ領域１１３端部においてベース層
１０３とエミッタ層１０５の接合が強く順バイアスされ
る。このため、図１２に示すようにエミッタ層１０５の
端部に電流が集中して流れる、いわゆるエミッタクラウ
ディングが発生する。

【００１０】図１３にターンオフ期間のバイポーラトラ
ンジスタの断面構造を示す。ターンオフ期間にはドリフ
ト層１０２とベース層１０３とに蓄積されたホールを排
出するために、ベース電流が１３０１に示す様に流れ
る。このベース電流により、ベース層１０３及びドリフ
ト層１０２内のホールが排出されるとトランジスタがオ
フする。ベース層１０３の横方向抵抗が大きいと、トラ
ンジスタ領域１１３の中央部のベース層１０３−エミッ
タ層接合周辺にホールが残留してしまい、テール電流の
原因となる。また、ベース電流はベース層１０３内を１
３０１に示すように横方向に流れるため、ベース層１０
３の抵抗１２０３により、ベース層１０３内に電位分布
が生じる。

【００１１】この場合の電位は、トランジスタ領域１１
３の端部よりもトランジスタ領域１１３の中央部の方が
高くなり、トランジスタ領域１１３中央部においてベー
ス層１０３とエミッタ層１０５の接合の順バイアスが強
くなる。これにより、トランジスタ領域１１３の中央部
において、エミッタ層から電子の注入が再び発生し、電
流がなかなか減少できずテール電流を増大させる。

【００１２】さて近年、モニタの大型化に伴い、バイポ
ーラトランジスタの高周波化が必要となってきた。モニ
タが大型化すると単位時間当たりにＣＲＴを掃引する回
数が多くなり、より高周波の水平偏向回路が必要となる
ためである。トランジスタを高周波で使用すると、スイ
ッチング回数が増えるためにターンオフ時のテール電流
による損失が問題となってくる。このテール電流による
損失を低減する方策としてはベース層１０３の濃度を高
くする方法がある。

【００１３】これによれば、エミッタ層−ベース層１０
３の接合の電子の注入効率が低下するために、ターンオ
フ時の電子の再注入が抑制され、テール電流を低減でき
る。また、ベース層１０３の横方向抵抗が小さくなるた
めに残留ホールがベース電極１１１より排出されやすく
なり、テール電流を減少させる。しかし、ベース層１０
３の濃度を高くするとコレクタ−エミッタ間の耐圧を低
下してしまう。そこでこの問題の解決方法として、２重
ベース接合構造が提案されている。

【００１４】図１４に２重ベース構造を適用したバイポ
ーラトランジスタの断面構造を示す。図１４において１
４０１が２重ベース層である。これによれば、不純物濃
度が高く厚みの薄い２重ベース層１４０１をベース層１
０３内に形成して注入効率を低下させると共に、低不純
物濃度で接合の深いベース層を形成することにより、耐
圧を低下させることなくテール電流を減少させることが
できる。

【００１５】

【発明が解決しようとする課題】しかしながら、前記構
造によれば、ベース層１０３内全域にわたって高不純物
濃度の２重ベース層１４０１を形成したことにより、導
通状態における電子の注入効率も低下してしまい、導通
状態での損失が増加するという問題があった。具体的に
は導通状態では、トランジスタ領域１１３端部に集中し
て電流が流れるが、この領域の注入効率も低下してしま
うために、導通状態での損失が増加してしまい損失が増
大するという問題を有している。

【００１６】

【課題を解決するための手段】本発明は上記問題点を解
決するものであって、具体的には以下に示す手段を有す
る。

【００１７】すなわち、コレクタ面とエミッタ面を持つ
低不純物濃度のｎ形のシリコン基板と、コレクタ面から
拡散形成されてｎｐｎトランジスタのコレクタとして働
く基板より高不純物濃度のｎ形のコレクタ層と、エミッ
タ面から拡散形成されｎｐｎトランジスタのベースとし
て働くｐ形のベース層と、ベース層内にエミッタ面から
部分的に拡散形成されたｎｐｎトランジスタのエミッタ
として働くｎ形のエミッタ層と、コレクタ層に接触形成
されたコレクタ電極と、ベース層に接触形成されたベー
ス電極と、エミッタ層に接触形成されたエミッタ電極と
を有するバイポーラトランジスタにおいて、半導体基板
のｎ層とベース層とエミッタ層からなるトランジスタ領
域の中央部の電流増幅率が、端部の電流増幅率よりも小
さい手段である。

【００１８】また、前記トランジスタ領域の中央部にお
けるエミッタ層からベース層へのキャリアの注入効率が
前記トランジスタ領域の端部におけるキャリアの注入効
率より低い手段である。

【００１９】或いは、前記トランジスタ領域の中央部に
おけるベース層ベース到達率が前記トランジスタ領域の
端部におけるベース到達率より小さい手段である。

【００２０】以上の手段によれば、トランジスタ領域中
央での電流増幅率が低いために、ターンオフ時のベース
電流により発生するエミッタ層からベース層へのキャリ
アの再注入現象を抑制でき、テール損失を低減できる。
更に、本手段によれば、導通状態で電流が流れるトラン
ジスタ領域端部では電流増幅率が低下しないために、導
通状態の損失が増大しない。

【００２１】

【発明の実施の形態】（実施例１）図１乃至図２に本発
明による第１の実施例を示す。図１は第１の実施例の断
面構造図を、図２は第１の実施例の平面構造図を示して
おり、図１は図２中のＡ−Ａ′部の断面構造を示してい
る。図１乃至図２において、図１２から図１４と共通の
構成要素には同一の符号を付してある。図１において、
１０４はウェル層である。図２において、ウェル層１０
４は直接半導体基体表面から直接見えるわけではないた
め、便宜的に１０４の破線で示している。

【００２２】本実施例の特徴は、トランジスタ領域１１
３中央部でのベース接地電流利得（以下、ｈＦＥと示
す）を低下させるために、トランジスタ領域１１３中央
部のエミッタ層１０５直下にベース層１０３より高不純
物濃度のウェル層１０４を入れた点にある。ウェル層１
０４を入れることにより、エミッタ層１０５からの電子
の注入効率が低下し、ｈＦＥを低減することができる。

【００２３】その結果、ターンオフ時の電子の再注入が
抑制され、テール電流が減少してスイッチング損失を低
減できる。また本実施例によれば、導通状態で電流が流
れるトランジスタ領域１１３端部でのｈＦＥは低下させ
ることなく、トランジスタ領域１１３中央部のｈＦＥだ
けを低下させることができるため、導通状態の損失を増
加させることなく、テール損失を低減できる。

【００２４】図３に第１の実施例の不純物濃度分布を示
す。図３において、図１と共通の構成要素には同一の符
号を付してある。図３において、（ａ）は図１中のＢ−
Ｂ′断面の不純物濃度を示し、（ｂ）はＣ−Ｃ′断面の
不純物濃度を示す。図３に示すように、トランジスタ領
域１１３中央部だけにベース層１０３より高濃度で浅い
ウェル層１０４を形成している。図２ではストライプタ
イプのセルについて説明したが、本発明はストライプセ
ルに限定されるものではなく、図４に示すようなメッシ
ュセルにも適用できる。

【００２５】（実施例２）図５乃至図６に本発明による
第２の実施例を示す。図５乃至図６において、図１から
図４と共通の構成要素には同一の符号を付してある。図
５は第２の実施例の平面構造図を示しており、図６は図
５中のＤ−Ｄ′断面構造を示す。本実施例の特長はウェ
ル層１０４を延長してコンタクト層１０６に接続したウ
ェル延長部分５０１を設けた点にある。トランジスタ領
域１１３中央のベース層１０３内に残留するホールを、
低抵抗のウェル層延長領域からコンタクト層１０６を通
してベース電極１１１に排出することができ、テール電
流を低減できる。但し、ウェル層延長領域を広くすると
残留キャリアを早く排出できるがその反面、導通状態の
電流増幅率が低下するためにオン電圧が増大するという
問題もあり、ウェル延長領域の広さの最適化が必要であ
る。また、図５ではメッシュセル配列についてだけ説明
したが、ストライプセルに適用しても同様の効果を得ら
れるのは明らかである。

【００２６】（実施例３）図７に本発明による第３の実
施例を示す。図７において、図１から図６と共通の構成
要素には同一の符号を付してある。本実施例の特長は、
トランジスタ領域１１３端部のエミッタ層１０５より、
トランジスタ領域１１３中央部のエミッタ層１０５の方
が不純物濃度が低い点にある。具体的には図７に示すよ
うに、分割エミッタ層７０１を２つ連結することによ
り、従来構造と同じ幅のエミッタ層を形成する。この構
成によれば、エミッタ層の中央部分の濃度が低くなるた
めに注入効率が低下し、エミッタ中央部での電流増幅率
を低減できる。

【００２７】さて、実施例１乃至３は、電流増幅率を低
減するために、エミッタ層からの電子の注入効率を低減
したが、以下に示すようにベース到達率を低下させて電
流増幅率を抑制する方法も考えられる。

【００２８】（実施例４）図８は本発明による第４の実
施例である。本実施例の特長は、トランジスタ領域１１
３中央部のベース層１０３内にライフタイム低減領域を
設けた点にある。本構造によれば、トランジスタ領域１
１３中央部のベース層１０３内のライフタイムだけを低
減するために、ターンオフ時に最も再注入が発生しやす
いトランジスタ領域１１３中央部のベース到達率を低減
でき、オン電圧を増大させることなく、テール損失を減
らすことができる。ライフタイム低減の具体的な方法と
しては、ヘリウムやプロトンなどのライフタイムキラー
の打ち込みによる部分的な結晶欠陥の作成がある。

【００２９】（実施例５）図９に本発明による第５の実
施例を示す。図９において、図１から図７と共通の構成
要素には同一の符号を付してある。本実施例の特長は、
エミッタ層１０５中央部のベース層１０３を深くした点
にある。この構成によれば、エミッタ層１０５中央部の
ベース幅が大きくなるためにベース到達率が低下し、電
流増幅率を低減することができる。

【００３０】（実施例６）図１５に本発明による第６の
実施例を示す。図１５において、１５０１はCRT、１５
０２は水平偏向回路、１５０３は放熱フィン、１５０４
は本発明によるトランジスタ、１５０５は駆動回路であ
る。本実施例によれば、本発明のトランジスタを水平偏
向回路１５０２に適用することにより水平偏向回路の高
周波化が図れ、ＣＲＴ１５０１の大画面化，高精細化が
可能となる。また、本発明によるトランジスタは損失が
小さく、発熱量が少ないためにトランジスタの放熱のた
めの放熱フィン１５０３を小型化、もしくは除去するこ
とが可能となり、モニタの小型化，低コスト化を図れ
る。

【００３１】以上、本発明の実施例をｎｐｎ形のバイポ
ーラトランジスタについて説明したが、ｐｎｐ形のバイ
ポーラトランジスタに関しても同様の効果が得られるこ
とは明らかである。また、テール電流による損失を低減
する方法は上記実施例の方法に限ったものではなく、そ
の他の方法を用いてもトランジスタ領域１１３中央のｈ
ＦＥをトランジスタ領域１１３端部のｈＦＥより小さく
すれば同様の効果が得られることは、当業者にとって明
らかであろう。

【００３２】

【発明の効果】バイポーラトランジスタのテール電流を
抑制でき、スイッチング損失を低減できる。また、モニ
タ用の水平偏向回路を高周波化でき、モニタの大型化，
高精細化を図れる。また、放熱フィンなどの放熱部品を
小型化もしくは除去できるために、モニタを小型化，低
コスト化できる。

【図面の簡単な説明】

【図１】本発明による第１の実施例である半導体装置の
断面構造図である。

【図２】本発明による第１の実施例の平面構造図であ
る。

【図３】本発明による第１の実施例の不純物濃度分布図
である。

【図４】（ａ）及び（ｂ）は本発明による第１の実施例
の変形例を示す平面構造図である。

【図５】本発明による第２の実施例である半導体装置の
平面構造図である。

【図６】本発明による第２の実施例の断面構造図であ
る。

【図７】本発明による第３の実施例である半導体装置の
断面構造図である。

【図８】本発明による第４の実施例である半導体装置の
断面構造図である。

【図９】本発明による第２の実施例である半導体装置の
断面構造図である。

【図１０】水平偏向回路の回路図である。

【図１１】水平偏向回路の動作波形図である。

【図１２】従来のバイポーラトランジスタの導通状態の
断面構造図である。

【図１３】従来のバイポーラトランジスタのターンオフ
時の断面構造図である。

【図１４】従来のバイポーラトランジスタの断面構造図
である。

【図１５】本発明による第５の実施例であるブラウン管
の回路図である。

【符号の説明】

１０１…コレクタ層、１０２…ドリフト層、１０３…ベ
ース層、１０４…ウェル層、１０５…エミッタ層、１０
６…コンタクト層、１１０…コレクタ電極、１１１…ベ
ース電極、１１２…エミッタ電極、１１３…トランジス
タ領域、501…ウェル層延長部分、７０１…分割エミッ
タ層、８０１…局所ライフタイムコントロール領域、９
０１…深接合ベース層、１００１…バイポーラトランジ
スタ、１００２，１５０５…駆動回路、１００３…ダイ
オード、１００４…コンデンサ、１００５…水平偏向コ
イル、１００６…電源、１１０１…コレクタ電流波形、
１１０２…コレクタ電圧波形、１１０３…導通期間、１
１０４…ターンオフ期間、１１０５…テール期間、１１
０６…オフ期間、１２０１，１３０１…ベース電流、１
２０２，１３０２…コレクタ電流、１２０３…ベース層
抵抗、１４０１…２重ベース層、１５０１…ＣＲＴ、１
５０２…水平偏向回路、１５０３…放熱フィン、１５０
４…トランジスタ。

Claims

【特許請求の範囲】

【請求項１】一対の主表面を有する半導体基体と、前記
半導体基体の一方の主表面に隣接して形成された一方導
電形の第１の層と、半導体基体の他方の主表面と第１の
層とに隣接して形成された一方導電型の第２の層と、半
導体基体の他方の主表面に隣接して第２の層内に形成さ
れた他方導電型の第３の層と、半導体基体の他方の主表
面に隣接して第３の層内に選択的に形成された一方導電
型の第４の層と、第２の層と第３の層と第４の層からな
るトランジスタ領域と、第１の層と第３の層と第４の層
とにそれぞれ接触して形成された第１，第２，第３の電
極とを有する半導体装置において、トランジスタ領域の
中央部の電流増幅率が、トランジスタ領域の端部の電流
増幅率より小さくなることを特徴とする半導体装置。
【請求項２】一対の主表面を有する半導体基体と、前記
半導体基体の一方の主表面に隣接して形成された一方導
電形の第１の層と、半導体基体の他方の主表面と第１の
層とに隣接して形成された一方導電型の第２の層と、半
導体基体の他方の主表面に隣接して第２の層内に形成さ
れた他方導電型の第３の層と、半導体基体の他方の主表
面に隣接して第３の層内に選択的に形成された一方導電
型の第４の層と、第２の層と第３の層と第４の層からな
るトランジスタ領域と、第１の層と第３の層と第４の層
とにそれぞれ接触して形成された第１，第２，第３の電
極とを有する半導体装置において、トランジスタ領域の
中央部の第４層から第３の層へのキャリアの注入効率
が、トランジスタ領域の端部の第４層から第３の層への
キャリアの注入効率より小さくなることを特徴とする半
導体装置。
【請求項３】一対の主表面を有する半導体基体と、前記
半導体基体の一方の主表面に隣接して形成された一方導
電形の第１の層と、半導体基体の他方の主表面と第１の
層とに隣接して形成された一方導電型の第２の層と、半
導体基体の他方の主表面に隣接して第２の層内に形成さ
れた他方導電型の第３の層と、半導体基体の他方の主表
面に隣接して第３の層内に選択的に形成された一方導電
型の第４の層と、第２の層と第３の層と第４の層からな
るトランジスタ領域と、第１の層と第３の層と第４の層
とにそれぞれ接触して形成された第１，第２，第３の電
極とを有する半導体装置において、トランジスタ領域の
中央部の第４の層から第２の層へのキャリアの到達率
が、トランジスタ領域の端部の第４の層から第２の層へ
のキャリアの到達率より小さくなることを特徴とする半
導体装置。
【請求項４】トランジスタ領域の中央部の第３の層内
に、第３の層よりも高不純物濃度の他方導電型の第５の
層を形成したことを特徴とする請求項１又は２記載の半
導体装置。
【請求項５】第３の層の他方の主表面の露出部分に隣接
して第４の層よりも浅く、第３の層よりも高不純物濃度
の他方導電型の第６の層を有し、第５の層が部分的にト
ランジスタ領域中央部より延長されて第６の層に接触形
成されていることを特徴とする請求項４の半導体装置。
【請求項６】第４の層の不純物濃度が、トランジスタ領
域端部よりトランジスタ領域中央部で低くなっているこ
とを特徴とする請求項１又は２記載の半導体装置。
【請求項７】トランジスタ領域中央部の第３の層のキャ
リアのライフタイムがトランジスタ領域端部のキャリア
のライフタイムより短いことを特徴とする請求項１又は
３記載の半導体装置。
【請求項８】トランジスタ領域の中央部における第２の
主表面からの第３の層の厚さが、トランジスタ領域端部
における第２の主表面からの第３の層の厚さより厚くな
っていることを特徴とする請求項１又は３記載の半導体
装置。
【請求項９】請求項１から８のいずれか１項記載の半導
体装置を使った水平偏向回路及びモニタであることを特
徴とする半導体装置。