JPS6190462A - ライフタイムキラ−の選択導入法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分野 本発明は金や白金等の重金属を導入することにより特性
を向上せしめるようにした半導体装置におけるライフタ
イムキラーの選択導入法に関するものである。

（ロ）従来の技術 一般にトランジスタおよびダイオード等の半導体基板内
おけるスイッチング速度を向上させるために、半導体装
置のＰＮ接合領域に金や白金等の重金属を導入する方法
が用いられている。

従来のライフタイムキラーの導入法としては特開昭５６
−１６９３２３号公報罠示されている如く半導体基板６
ＤＫＮ型コレクタ領域報、Ｐ型ベース領域−、Ｐ　ベー
スコンタクト領域−およびＮ＋屋エミッタ領域關を所定
の方法で形成し、更に半導体基板６υの両面に二酸化シ
リコンや窒化シリコン等の絶縁膜−を被覆する。そして
絶縁膜−を蝕刻法により選択的に除去して導入窓匈を形
成しかつ半導体基板臼の一部を露出させる。その後前記
半導体基板に金や白金等を全面に蒸着し８００℃〜１０
００℃に加熱して前記金や白金等の重金属−を導入する
方法が使用されていた。

また上述においてはトランジスタの場合を述べたが他の
ダイオード等圧おいても同様な方法で導入されていた。

（ハ）発明が解決しようとする問題点 上述のような方法を用いて半導体装置６υのスイッチン
グ速度を向上させるために半導体装ｔ６υ内に金や白金
等の重金属を導入すると導入部の結晶性を損わせ結晶欠
陥を発生させたり、導入領域臼の抵抗を増大させたりす
る。その結果順方向電圧降下の増大、ｈｌｍの低下、接
合部の漏洩電流の増加等の弊害が生じていた。

また結晶欠陥がおよそ１ｘ　１ｏ”／ｃｉ１以上ある半
導体基板６υを使用すると導入された再結合中心として
働く金や白金等の重金属の一部は結晶欠陥に捕獲促進さ
れるために半導体基板ευ内に重金属−を均一に導入す
ることが困難になり最終的に半導体装１１ｆｉυの特性
にバラツキ等を発生させてしまう欠点があった。

に）問題を解決するための手段 本発明は金や白金等の重金属（２）を導入することによ
り生じる順方向電圧降下の増大、ｈＦｌの低下、接合部
の漏洩電流の増加等の問題を防止し結晶欠陥が所定の濃
度以下である半導体基板（１）を使用することで特性の
制御を容易にするもので、所定の濃度以下の結晶欠陥を
有する半導体基板（１）に導入窓を点在させ導入窓を通
して蝕刻し一２４電型（３）と逆導電型（５）の接合近
傍および接合領域を含む内部に導入窓（力を通して重金
属（８）を導入することで解決しようとするものである
。

（ホ）作用 結晶欠陥の高濃度な半導体基板（１）を使用するとライ
フタイムキラーが結晶欠陥に捕獲促進されてしまい均一
に導入することが困難となる。結晶欠陥を所定のｆｓ度
以下にした半導体基板（１）を用いるとライフタイムキ
ラーは結晶欠陥に捕獲されにく（均一に所定箇所へ導入
でき再結合中心として有効Ｋ［＃＜ようになる。

ライフタイムキラーの導入部（９）は、バルク抵抗およ
びジャンクション抵抗が上昇したり電流のリークが発生
したりするが、点在した導入窓（力を通して蝕刻しライ
フタイムキラーな導入することでライフタイムキラーの
尋人されない領域が形成され全体的にはバルク抵抗およ
びジャンクション抵抗を低減することになる。また前述
の方法により一部リークパスも減少する。

（へ）実施例 以下本発明に係る一実施例としてトランジスタにおける
ライフタイムキラーの選択導入法を図面を参照しながら
説明する。

第１図はライフタイムキラーの選択導入法を示すもので
第１の工程は第１図（イ）に示す如く、結晶欠陥がおよ
そＩ　Ｘ　１０”／（−１７１以下の半導体基板（１）
を高温の酸化雰囲気中に挿入し半導体基板（１１表面に
酸化シリコン膜（６）を成長させる。ここで酸化シリコ
ン膜の代りにＣＶＤ法による窒化シリコン膜等　−の絶
縁膜を形成させても良い。前述の箇所は本発明の特徴と
する所であり、半導体基板（１）内に存在する結晶欠陥
をおよそ１×１０３／ｄ以下にすることで半導体基板（
１）内に導入したライフタイムキラーの結晶欠陥捕獲が
全んど無視出来る状態になりライフタイムキラーが制御
の対象になり得る再結合中心として有効に働くようにな
る。また結晶欠陥の捕獲量が少いため導入を均一にする
ことができる。史に写真蝕刻法により所定の領域を開孔
し、各々ホウ素とリンを導入しベース領域（３）とエミ
ッタ領域（５）を形成し第１図（イ）のトランジスタを
形成するＯ 第２の工程は第１図（ロ）に示す如く写真蝕刻法により
エミッタ領域（５）とエミッタ領域（５）近傍に重金属
を導入できるよう導入窓（７）を点在させて形成し導入
窓を通して蝕刻する。ここで使用するマスク（４０は第
２図の如くメツシエ状に形成し、導入窓（４υの形状は
日取外に四角形、三角形等多数が考えられる。また導入
！（７）の大きさや導入窓（７）と導入窓（力の距離は
第１図に）に示される如く未導入領域が形成されるよう
適切に決定される。本工程は本発明の特徴とする所であ
り点在した導入窓（力よりライフタイムキラーを導入す
ることで一部ライフタイムキラーの導入されない部分が
形成され全体的には半導体のバルク抵抗およびジャンク
ション抵抗を低減することになり、またリークノくスも
減少する。

ここで一般的な半導体装置の順方向電圧降下■、は Ｖ、　＝Ｌ　十Ｖｌ で表わされる。■、はジャンクシ曹ン接合部の電と■、
は低減することになる。以上の公式を満たす前述の考察
より本発明が有効なのは明らかである。

第３の工程は第１図（ハ）Ｋ示す如（、導入窓（７）の
形成された半導体基板（１１表面に金や白金等の重金Ｍ
　＋８１を蒸着等により付着させる。ここで拡散ソース
の形態および導入法は色々と考えられるが第２の工程で
説明した如く導入領域（９）が点在して形成されれば良
く他にイオン注入法等も考えられる。

５ｇ４の工程は第１図に）に示す如く前工程までの半導
体基板（１）をｓｏｏ℃〜１０００℃に加熱して拡散導
入させる。ここで熱拡散時間は第２の工程で説明した如
く適切に設定する。

第５の工程として第１図（ホ）に示す如（所定の処理を
経て電極αＱを形成する。

またダイオードにおけるライフタイムキラーの選択導入
法も前述のトランジスタの例に準する。

（ト）発明の効果 本発明は以上の説明から明らかな如く、結晶欠陥が所定
の濃度以下である半導体基板（１）を使用することで半
導体装置の特性のバラツキを減少させることが可能とな
り、また導入領域（９）を点在させ未導入領域を形成さ
せることで順方向電圧降下の減少、ｈ□の増加、接合部
の漏洩電流の減少が可能となる。

拡散導入法の場合導入窓を通して蝕刻することで到達距
離を短かくでき拡散時の横広がりを抑制できるのでより
少ない面積で重金属を多数導入できる。また到達距離が
短かいため抵抗を低減でき順方向電圧を改醤できる。

【図面の簡単な説明】

第１図（イ）乃至第１図（ホ）は本発明の一実施例であ
る半導体装置の製造方法を説明する断面図、第２図は本
発明の一実施例である半導体装置を製造す置の製造方法
を説明する断面図である。 主な図番の説明 （１）は半導体基板、　（２）はコレクタ、　（３）は
ペース、　（４）はベースコンタクト、（５）はエミッ
タ、（６）は絶縁膜、　（７）は導入窓、　（８）は不
純物金属、（９）は不純物導入領域、　α１は電極であ
る。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　静　失 策１図（イ］ 第１図（Ω） 第１図（／す 第１図（ニ） 第１図（木） 第３図（イ） 第３図（ホ）

Claims (1)

【特許請求の範囲】
1. （１）結晶欠陥を押えた半導体基板内に少なくとも一導
   電型の半導体領域と該一導電型の半導体領域に接する逆
   導電型の半導体領域とを夫々具備する半導体基板の表面
   に導入窓を点在させて形成し導入窓を通して蝕刻し、少
   なくとも前記一導電型と前記逆導電型の接合近傍および
   接合領域を含む内部に前記導入窓を通して重金属を導入
   しかつ未導入領域を有することを特徴とした半導体装置
   のライフタイムキラーの選択導入法。