JP2565121B2 - 電子線直接描画方法 - Google Patents
電子線直接描画方法Info
- Publication number
- JP2565121B2 JP2565121B2 JP5312401A JP31240193A JP2565121B2 JP 2565121 B2 JP2565121 B2 JP 2565121B2 JP 5312401 A JP5312401 A JP 5312401A JP 31240193 A JP31240193 A JP 31240193A JP 2565121 B2 JP2565121 B2 JP 2565121B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- alignment mark
- electron
- pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子線直接描画方法に関
し、特に半導体集積回路などの回路パターンを半導体基
板上に直接描画する電子線直接描画方法に関する。
し、特に半導体集積回路などの回路パターンを半導体基
板上に直接描画する電子線直接描画方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路に於いては、カス
タムＬＳＩ、セミカスタムＬＳＩなどの小量多品種生産
のＬＳＩの製造が推進されている。
タムＬＳＩ、セミカスタムＬＳＩなどの小量多品種生産
のＬＳＩの製造が推進されている。
【０００３】これらの要求を満たす方法として、電子線
直接描画法が用いられている。この理由は、電子直接描
画法は、投影露光法のように、マスクやレチクルを必要
とせず、パターンデータに基づいて半導体基板上にに直
接回路パターンを形成するため、マスク、レチクル等製
造期間分、製造工期の短縮が可能であり、またマスク、
レチクルの作成費用が不要であるのでコストの低減が可
能である。
直接描画法が用いられている。この理由は、電子直接描
画法は、投影露光法のように、マスクやレチクルを必要
とせず、パターンデータに基づいて半導体基板上にに直
接回路パターンを形成するため、マスク、レチクル等製
造期間分、製造工期の短縮が可能であり、またマスク、
レチクルの作成費用が不要であるのでコストの低減が可
能である。
【０００４】図３は従来の電子線直接描画方法一例を説
明するための電子線直接描画装置の構成を示す模式図で
ある。この電子線直接描画装置は、図３に示すように、
電子を発生させ加速電源１６により加速し電子ビーム１
０を形成する電子銃部１１と電子ビーム１０のスポット
の成形、ブランキング、ビーム照射位置決め、照射量決
め等を行なうための電磁レンズやアパチャなどの各種電
極等から構成された電子鏡筒部１２を含む本体１と、描
画されるウェハー２０を載せるウェハー台及びその位置
をコントロールするためのＸ−Ｙステージ１５が包含さ
れている試料室１３とにより構成されている。
明するための電子線直接描画装置の構成を示す模式図で
ある。この電子線直接描画装置は、図３に示すように、
電子を発生させ加速電源１６により加速し電子ビーム１
０を形成する電子銃部１１と電子ビーム１０のスポット
の成形、ブランキング、ビーム照射位置決め、照射量決
め等を行なうための電磁レンズやアパチャなどの各種電
極等から構成された電子鏡筒部１２を含む本体１と、描
画されるウェハー２０を載せるウェハー台及びその位置
をコントロールするためのＸ−Ｙステージ１５が包含さ
れている試料室１３とにより構成されている。
【０００５】また、本体１の各部はそれぞれ真空ポンプ
４Ａ〜４Ｃによって真空引きされ、本体１は防震台５上
に設置されている。
４Ａ〜４Ｃによって真空引きされ、本体１は防震台５上
に設置されている。
【０００６】コンピュータ３Ｂは、データ保存部２Ｂよ
りパターンデータを受け取り、このパターンデータ及び
あらかじめ決められた各描画パラメータに従って、電子
線鏡筒部１２内の電子ビーム１０及びＸ−Ｙステージ１
５を制御し、パターン描画が行われる。
りパターンデータを受け取り、このパターンデータ及び
あらかじめ決められた各描画パラメータに従って、電子
線鏡筒部１２内の電子ビーム１０及びＸ−Ｙステージ１
５を制御し、パターン描画が行われる。
【０００７】ところで、ＬＳＩが完成するまでにパター
ン描画はウェハー上に数回〜数十回繰り返されるため、
描画パターンと描画パターンとの重ね合わせは重要であ
る。この重ね合わせが悪いと、そのＬＳＩは不良品とな
ってしまう。従って、通常はパターン描画に先立ってウ
ェハー上にあらかじめ形成されているアライメントマー
ク１８を電子ビーム１０で操作し、その時に発生した反
射電子１６を反射電子検出器１７により検出し、アライ
メントマーク１８の位置を特定した後、パターンを所定
の位置に描画する。このようにアライメトマークを規準
とすることにより常にパターンを所望の位置に描画する
事ができ、パターンとパターンとが良好に重ね合わせ
る。
ン描画はウェハー上に数回〜数十回繰り返されるため、
描画パターンと描画パターンとの重ね合わせは重要であ
る。この重ね合わせが悪いと、そのＬＳＩは不良品とな
ってしまう。従って、通常はパターン描画に先立ってウ
ェハー上にあらかじめ形成されているアライメントマー
ク１８を電子ビーム１０で操作し、その時に発生した反
射電子１６を反射電子検出器１７により検出し、アライ
メントマーク１８の位置を特定した後、パターンを所定
の位置に描画する。このようにアライメトマークを規準
とすることにより常にパターンを所望の位置に描画する
事ができ、パターンとパターンとが良好に重ね合わせ
る。
【０００８】このアライメントマークの位置認識方法
は、アライメントに用いる電子線１０をパターン描画と
同じ加速電圧（２０ｋＶ〜５０ｋＶ）を印加し加速させ
アライメントマーク１８に照射し、アライメントマーク
１８の反射電子１６を反射電子検出器１７で捕捉しアラ
イメントマーク１８の位置を認識を行っている。
は、アライメントに用いる電子線１０をパターン描画と
同じ加速電圧（２０ｋＶ〜５０ｋＶ）を印加し加速させ
アライメントマーク１８に照射し、アライメントマーク
１８の反射電子１６を反射電子検出器１７で捕捉しアラ
イメントマーク１８の位置を認識を行っている。
【０００９】また、この後に行われるパターン描画でも
電子ビームは加速電圧２０ｋＶ〜５０ｋＶに加速されウ
ェハー２０のレジスト面に所射されパターンを描画す
る。
電子ビームは加速電圧２０ｋＶ〜５０ｋＶに加速されウ
ェハー２０のレジスト面に所射されパターンを描画す
る。
【００１０】この電子ビームでパターンを描画するとき
に、加速電圧を上述の範囲より低くすると、電子ビーム
スポットの電子流密度がばらつき低くなる。このためレ
ジストを反応させるための描画に時間がかかる。さらに
収差の影響が大きくなり、小さいパターンが形成されな
くなる。また、逆に加速電圧をこれ以上にすると、電子
ビームはレジストを貫通し、レジストの感応度が低下
し、描画にかえって時間がかかる。
に、加速電圧を上述の範囲より低くすると、電子ビーム
スポットの電子流密度がばらつき低くなる。このためレ
ジストを反応させるための描画に時間がかかる。さらに
収差の影響が大きくなり、小さいパターンが形成されな
くなる。また、逆に加速電圧をこれ以上にすると、電子
ビームはレジストを貫通し、レジストの感応度が低下
し、描画にかえって時間がかかる。
【００１１】
【発明が解決しようとする課題】上述した従来の電子線
直接描画法は、アライメント時とパターン描画時とで同
じ加速電圧の電子線を用いている。しかし、アライメン
ト時、アライメントマーク上には通常厚い酸化膜やアル
ミニウム膜等の被着膜及びレジストが被着されており、
マーク部からの反射電子信号が得ることが困難である。
直接描画法は、アライメント時とパターン描画時とで同
じ加速電圧の電子線を用いている。しかし、アライメン
ト時、アライメントマーク上には通常厚い酸化膜やアル
ミニウム膜等の被着膜及びレジストが被着されており、
マーク部からの反射電子信号が得ることが困難である。
【００１２】図４（ａ）および（ｂ）は従来の問題点を
説明するためのアライメントマーク部のウェハー縦断面
図および反射電子量を示すグラフである。ここで、この
試供品であるシリコンウェハー２０１に形成されたアラ
イメントマーク２０５の上には、図４（ａ）に示すよう
に、ＳｉＯ2 膜２０２が０．５〜２μｍ、Ａｌ膜２０３
が０．５〜１．５μｍ、レジスト２０４が２１〜２．５
μｍそれぞれ被着されている。このようなシリコンウェ
ハー２０１におけるアライメントは、まず、電子線１０
をアライメントマークを横断するように操作する。この
時２０〜５０ｋＶの加速電圧で加速された電子ビーム１
０がマーク部に照射され、２次電子２２及び反射電子２
３Ｂが発生する。このとき２次電子２２のエネルギーは
１００ｅＶ以下であり、マーク２０５で発生した２次電
子２２はＳｉＯ2 膜２０２を通過することなくエネルギ
ーを失ない消滅する。従って２次電子を検出して、アラ
イメントを行なうことは元来不可能であった。これに対
し、マーク２０５で散乱された反射電子２３Ｂは入射電
子とほぼ同等のエネルギーを有しており、ＳｉＯ2膜２
０２，Ａｌ膜２０３、レジスト２０４を通過してウェハ
ー上に出てくることが可能である。
説明するためのアライメントマーク部のウェハー縦断面
図および反射電子量を示すグラフである。ここで、この
試供品であるシリコンウェハー２０１に形成されたアラ
イメントマーク２０５の上には、図４（ａ）に示すよう
に、ＳｉＯ2 膜２０２が０．５〜２μｍ、Ａｌ膜２０３
が０．５〜１．５μｍ、レジスト２０４が２１〜２．５
μｍそれぞれ被着されている。このようなシリコンウェ
ハー２０１におけるアライメントは、まず、電子線１０
をアライメントマークを横断するように操作する。この
時２０〜５０ｋＶの加速電圧で加速された電子ビーム１
０がマーク部に照射され、２次電子２２及び反射電子２
３Ｂが発生する。このとき２次電子２２のエネルギーは
１００ｅＶ以下であり、マーク２０５で発生した２次電
子２２はＳｉＯ2 膜２０２を通過することなくエネルギ
ーを失ない消滅する。従って２次電子を検出して、アラ
イメントを行なうことは元来不可能であった。これに対
し、マーク２０５で散乱された反射電子２３Ｂは入射電
子とほぼ同等のエネルギーを有しており、ＳｉＯ2膜２
０２，Ａｌ膜２０３、レジスト２０４を通過してウェハ
ー上に出てくることが可能である。
【００１３】ところが膜２０２〜２０４が厚いと、入射
電子１０がマーク部に達するまでにエネルギーを失な
い、やっとアライメントマーク２０５に達して、ほぼ同
等のエネルギーを持つ反射電子２３Ｂを生じても、これ
がウェハー上に戻るまでにエネルギーを失ってしまうの
でウェハー上で検出される反射電子数はマーク２０５で
発生した反射電子の１／１０以下の反射電子２１に減少
してしまう。
電子１０がマーク部に達するまでにエネルギーを失な
い、やっとアライメントマーク２０５に達して、ほぼ同
等のエネルギーを持つ反射電子２３Ｂを生じても、これ
がウェハー上に戻るまでにエネルギーを失ってしまうの
でウェハー上で検出される反射電子数はマーク２０５で
発生した反射電子の１／１０以下の反射電子２１に減少
してしまう。
【００１４】その結果、図４（ｂ）に示すように、反射
電子検出器で検出した反射電子信号のレベルは低く、マ
ーク部からの信号はウェハー表面で発生した２次電子２
５及び反射電子２１によるノイズに埋もれてしまう。こ
のため、Ｓ／Ｎ比がとれずアライメント精度が低下し、
描画パターンと描画パターンとの重ね合わせが悪くなり
ＬＳＩの歩留まりを低下させるという問題がある。
電子検出器で検出した反射電子信号のレベルは低く、マ
ーク部からの信号はウェハー表面で発生した２次電子２
５及び反射電子２１によるノイズに埋もれてしまう。こ
のため、Ｓ／Ｎ比がとれずアライメント精度が低下し、
描画パターンと描画パターンとの重ね合わせが悪くなり
ＬＳＩの歩留まりを低下させるという問題がある。
【００１５】従って、本発明の目的は、アライメントマ
ークの認識を向上させ描画パターンと描画パターンとの
重ね合わせを精密に行い得る電子線直接描画方法を提供
することである。
ークの認識を向上させ描画パターンと描画パターンとの
重ね合わせを精密に行い得る電子線直接描画方法を提供
することである。
【００１６】
【課題を解決するための手段】本発明の特徴は、アライ
メントマークが形成され酸化膜および金属膜が施されさ
らにその上にレジスト膜が被着された半導体基板の該ア
ライメントマークに加速された電子線を照射し前記アラ
イメントマークの位置を認識し、しかる後、該電子線で
前記レジスト膜にパターンを描画する電子線直接描画方
法において、パターン描画時の加速電圧より高い電圧で
電子線を加速し該アライメントマークに照射し、前記ア
ライメントマークより発生する二次電子を捕捉して該ア
ライメントマークの位置を認識する電子線直接描画方法
である。また、望ましくは、前記アライメントマーク認
識時における電子線加速電圧１００ｋＶから２５０ｋＶ
の範囲であって、前記酸化膜および金属膜ならびにレジ
スト膜を該電子線が貫通する程度に前記加速電圧を設定
することである。
メントマークが形成され酸化膜および金属膜が施されさ
らにその上にレジスト膜が被着された半導体基板の該ア
ライメントマークに加速された電子線を照射し前記アラ
イメントマークの位置を認識し、しかる後、該電子線で
前記レジスト膜にパターンを描画する電子線直接描画方
法において、パターン描画時の加速電圧より高い電圧で
電子線を加速し該アライメントマークに照射し、前記ア
ライメントマークより発生する二次電子を捕捉して該ア
ライメントマークの位置を認識する電子線直接描画方法
である。また、望ましくは、前記アライメントマーク認
識時における電子線加速電圧１００ｋＶから２５０ｋＶ
の範囲であって、前記酸化膜および金属膜ならびにレジ
スト膜を該電子線が貫通する程度に前記加速電圧を設定
することである。
【００１７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１８】図１は本発明の電子線直接描画方法の一実
施例を説明するためのフローチャートである。この電子
線直接描画方法は、まずステップＡで、レジストの塗布
されたウェハーが電子線直描装置内にロードされる。次
に、ステップＢでウェハーアライメントに適した加速電
圧に装置が設定される。ウェハーアライメント時の加速
電圧はマーク上に被着されたＳｉＯ2 膜やＡｌ膜等の膜
厚によって１００ｋＶ〜２５０ｋＶの範囲で設定され
る。すなわち、上記膜を電子ビームが貫通する程度の加
速電圧に設定する。半導体の成膜を貫通し放電が起きな
いように考慮すると、２００ｋＶ程度の時がどの膜厚に
対しても比較的良いアライメント精度が得られるという
知見を得た。また、加速電圧を１００ｋＶ以下にする
と、電子線の収差が大きくなり、二次電子の発生量も少
くなる。
施例を説明するためのフローチャートである。この電子
線直接描画方法は、まずステップＡで、レジストの塗布
されたウェハーが電子線直描装置内にロードされる。次
に、ステップＢでウェハーアライメントに適した加速電
圧に装置が設定される。ウェハーアライメント時の加速
電圧はマーク上に被着されたＳｉＯ2 膜やＡｌ膜等の膜
厚によって１００ｋＶ〜２５０ｋＶの範囲で設定され
る。すなわち、上記膜を電子ビームが貫通する程度の加
速電圧に設定する。半導体の成膜を貫通し放電が起きな
いように考慮すると、２００ｋＶ程度の時がどの膜厚に
対しても比較的良いアライメント精度が得られるという
知見を得た。また、加速電圧を１００ｋＶ以下にする
と、電子線の収差が大きくなり、二次電子の発生量も少
くなる。
【００１９】次に、ステップＣで、電子ビームの調整を
ウェハーステージ上に設けられたフィディシャルマーク
等を用いて行ない、その後ステップＤでウェハーアライ
メントを実施し、パターンを描画すべき位置を正確に決
定する。アライメントが終了すると、ステップＥで今度
はパターン描画に適した加速電圧（２０ｋＶ〜５０ｋ
Ｖ）に変更しステップＦで電子ビームの調整を行った後
ステップＧでパターン描画を行なう。描画が終了する
と、ステップＨで試料室からウェハーは取出される。こ
こで電子ビーム調整１及び２は必ずしも、図１のフロー
に従って行なう必要はなく、あらかじめ電子ビーム調整
を行ない、その条件を記憶しておき、加速電圧変更時に
その記憶されている条件を読み出し、設定しても良い。
ウェハーステージ上に設けられたフィディシャルマーク
等を用いて行ない、その後ステップＤでウェハーアライ
メントを実施し、パターンを描画すべき位置を正確に決
定する。アライメントが終了すると、ステップＥで今度
はパターン描画に適した加速電圧（２０ｋＶ〜５０ｋ
Ｖ）に変更しステップＦで電子ビームの調整を行った後
ステップＧでパターン描画を行なう。描画が終了する
と、ステップＨで試料室からウェハーは取出される。こ
こで電子ビーム調整１及び２は必ずしも、図１のフロー
に従って行なう必要はなく、あらかじめ電子ビーム調整
を行ない、その条件を記憶しておき、加速電圧変更時に
その記憶されている条件を読み出し、設定しても良い。
【００２０】次に、加速電圧を１００ｋＶ〜２５０ｋＶ
にすることによって、アライメント精度が向上する理由
を説明する。図２（ａ）および（ｂ）はアライメン精度
が向上する理由を説明するためのアライメントマーク部
の縦断面図および得られる２次電子信号量を示すグラフ
である。エネルギーの高い電子ビーム１０がマーク部に
照射されると、マーク２０５部から２次電子２２と反射
電子２３Ａが発生する。２次電子２２はエネルギーが小
さく、マーク２０５近傍でエネルギーを失ない消滅す
る。電子ビーム１０は高加速電圧で照射されているた
め、膜２０２〜２０４を通過し、マーク２０５に達した
時でもまだ十分高いエネルギーを有している。このため
反射電子２３Ａも、ほぼ同等の高いエネルギーを有して
発生する。従って、ウェハー表面まで達する事が可能で
ある。反射電子２３Ａがウェハー表面に達すると、表面
部で数倍〜数十倍の個数を２次電子２４を発生する。従
って２次電子２４を２次電子検出器によって検出すると
反射電子２３Ａを検出するよりも、Ｓ／Ｎの高い２次電
子信号が得られる。
にすることによって、アライメント精度が向上する理由
を説明する。図２（ａ）および（ｂ）はアライメン精度
が向上する理由を説明するためのアライメントマーク部
の縦断面図および得られる２次電子信号量を示すグラフ
である。エネルギーの高い電子ビーム１０がマーク部に
照射されると、マーク２０５部から２次電子２２と反射
電子２３Ａが発生する。２次電子２２はエネルギーが小
さく、マーク２０５近傍でエネルギーを失ない消滅す
る。電子ビーム１０は高加速電圧で照射されているた
め、膜２０２〜２０４を通過し、マーク２０５に達した
時でもまだ十分高いエネルギーを有している。このため
反射電子２３Ａも、ほぼ同等の高いエネルギーを有して
発生する。従って、ウェハー表面まで達する事が可能で
ある。反射電子２３Ａがウェハー表面に達すると、表面
部で数倍〜数十倍の個数を２次電子２４を発生する。従
って２次電子２４を２次電子検出器によって検出すると
反射電子２３Ａを検出するよりも、Ｓ／Ｎの高い２次電
子信号が得られる。
【００２１】図２（ｂ）は加速電圧２００ｋＶとし、ま
たシンチレータを２次電子検出器として用いた時に、電
子線の操作と同期して得た２次電子信号である。従来と
比べ数倍Ｓ／Ｎの良い信号が得られ、マークの位置が正
確に検出される。これによりアライメント精度は飛躍的
に向上する。
たシンチレータを２次電子検出器として用いた時に、電
子線の操作と同期して得た２次電子信号である。従来と
比べ数倍Ｓ／Ｎの良い信号が得られ、マークの位置が正
確に検出される。これによりアライメント精度は飛躍的
に向上する。
【００２２】
【発明の効果】以上説明したように本発明は、アライメ
ントマーク検出時の電子線の加速電圧をパターン描画時
の加速電圧（３０〜５０ｋＶ）より高い範囲である１０
０〜２５０ｋＶとし、さらにアライメントマークより発
生する２次電子を捕捉することによりアライメントマー
ク位置認識が向上し高いアライメント精度が得られる。
これによってパターン間の重ね合わせ精度が向上し、高
品質のＬＳＩを高歩留まりで即ち安価に大量に供給する
こたできる効果がある。
ントマーク検出時の電子線の加速電圧をパターン描画時
の加速電圧（３０〜５０ｋＶ）より高い範囲である１０
０〜２５０ｋＶとし、さらにアライメントマークより発
生する２次電子を捕捉することによりアライメントマー
ク位置認識が向上し高いアライメント精度が得られる。
これによってパターン間の重ね合わせ精度が向上し、高
品質のＬＳＩを高歩留まりで即ち安価に大量に供給する
こたできる効果がある。
【図１】本発明の電子線直接描画方法の一実施例を説明
するためのフローチャートである。
するためのフローチャートである。
【図２】アライメント精度が向上する理由を説明するた
めのアライメントマーク部縦断面図および得られる２次
電子信号量を示すグラフである。
めのアライメントマーク部縦断面図および得られる２次
電子信号量を示すグラフである。
【図３】従来の電子線直接描画方法の一例を説明するた
めの電子線描画値の模式図である。
めの電子線描画値の模式図である。
【図４】従来の問題点を説明するためのアライメントマ
ーク部の縦断面図および反射電子量を示すグラフであ
る。
ーク部の縦断面図および反射電子量を示すグラフであ
る。
１ 本体 ２Ｂ データ保存部 ３Ｂ コンピュータ ４Ａ，４Ｂ，４Ｃ 真空ポンプ ５ 防寝台 １０ 電子ビーム １１ 電子銃部 １２ 電子鏡筒部 １３ 試料室 １５ Ｘ−Ｙステージ １６，２１，２３Ａ，２３Ｂ 反射電子 １７ 反射電子検出器 １８ アライメントマーク２０５ ２０ ウェハー ２２，２４，２５ ２次電子 ２０１ シリコンウェハー ２０２ ＳｉＯ2 膜 ２０３ Ａｌ膜 ２０４ レジスト
Claims (2)
- 【請求項１】 アライメントマークが形成され酸化膜お
よび金属膜が施されさらにその上にレジスト膜が被着さ
れた半導体基板の該アライメントマークに加速された電
子線を照射し前記アライメントマークの位置を認識し、
しかる後、該電子線で前記レジスト膜にパターンを描画
する電子線直接描画方法において、パターン描画時の加
速電圧より高い電圧で電子線を加速し該アライメントマ
ークに照射し、前記アライメントマークより発生する二
次電子を捕捉して該アライメントマークの位置を認識す
ることを特徴とする電子直接描画方法。 - 【請求項２】 前記アライメントマーク認識時における
電子線加速電圧１００ｋＶから２５０ｋＶの範囲であっ
て、前記酸化膜および金属膜ならびにレジスト膜を該電
子線が貫通する程度に前記加速電圧を設定することを特
徴とする請求項１記載の電子線直接描画方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312401A JP2565121B2 (ja) | 1993-12-14 | 1993-12-14 | 電子線直接描画方法 |
| US08/354,807 US5607801A (en) | 1993-12-14 | 1994-12-13 | Direct patterning method of resist film using electron beam |
| KR1019940034075A KR0142512B1 (ko) | 1993-12-14 | 1994-12-14 | 전자 비임을 사용한 레지스트막 직접 패터닝 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312401A JP2565121B2 (ja) | 1993-12-14 | 1993-12-14 | 電子線直接描画方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169665A JPH07169665A (ja) | 1995-07-04 |
| JP2565121B2 true JP2565121B2 (ja) | 1996-12-18 |
Family
ID=18028804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5312401A Expired - Lifetime JP2565121B2 (ja) | 1993-12-14 | 1993-12-14 | 電子線直接描画方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5607801A (ja) |
| JP (1) | JP2565121B2 (ja) |
| KR (1) | KR0142512B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824441A (en) * | 1996-12-03 | 1998-10-20 | Lucent Technologies Inc. | Lithographic process for device fabrication utilizing back-scattered electron beam signal intensity for alignment |
| JPH10214779A (ja) * | 1997-01-31 | 1998-08-11 | Canon Inc | 電子ビーム露光方法及び該方法を用いたデバイス製造方法 |
| US6008060A (en) * | 1998-04-14 | 1999-12-28 | Etec Systems, Inc. | Detecting registration marks with a low energy electron beam |
| JP4454706B2 (ja) * | 1998-07-28 | 2010-04-21 | キヤノン株式会社 | 電子ビーム露光方法及び装置、ならびにデバイス製造方法 |
| JP3464925B2 (ja) | 1998-12-18 | 2003-11-10 | 株式会社東芝 | 荷電ビーム露光方法及び荷電ビーム露光装置 |
| US7316934B2 (en) * | 2000-12-18 | 2008-01-08 | Zavitan Semiconductors, Inc. | Personalized hardware |
| US9405203B2 (en) * | 2008-09-23 | 2016-08-02 | Applied Materials, Inc. | Pixel blending for multiple charged-particle beam lithography |
| US8214773B2 (en) * | 2009-02-11 | 2012-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for E-beam direct write lithography |
| KR102234659B1 (ko) | 2013-10-29 | 2021-04-05 | 삼성전자주식회사 | 고에너지 전자 빔을 이용하여 인-셀 오버레이 오프셋을 측정할 수 있는 sem 장치와 그 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264711A (en) * | 1979-12-10 | 1981-04-28 | Burroughs Corporation | Method of compensating for proximity effects in electron-beam lithography |
| JPS60246631A (ja) * | 1984-05-22 | 1985-12-06 | Fujitsu Ltd | 光電子像縮小投影方法及び装置 |
| US4576884A (en) * | 1984-06-14 | 1986-03-18 | Microelectronics Center Of North Carolina | Method and apparatus for exposing photoresist by using an electron beam and controlling its voltage and charge |
| JPS61164222A (ja) * | 1985-01-16 | 1986-07-24 | Fujitsu Ltd | 電子ビ−ム露光方法 |
| JPS61292319A (ja) * | 1985-06-20 | 1986-12-23 | Nippon Telegr & Teleph Corp <Ntt> | 微細パタ−ン形成法 |
| DE3939456A1 (de) * | 1989-11-29 | 1991-06-06 | Siemens Ag | Verfahren zur belichtung eines werkstuecks mittels elektronenstrahllithographie |
| JPH05136027A (ja) * | 1991-07-08 | 1993-06-01 | Hitachi Ltd | 転写マスク及びそれを用いた半導体装置の製造方法 |
| JPH05136035A (ja) * | 1991-11-12 | 1993-06-01 | Seiko Epson Corp | Ｅｂ描画装置 |
| US5478698A (en) * | 1993-08-12 | 1995-12-26 | Lsi Logic Corporation | Direct-write afocal electron-beam semiconductor lithography |
-
1993
- 1993-12-14 JP JP5312401A patent/JP2565121B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-13 US US08/354,807 patent/US5607801A/en not_active Expired - Fee Related
- 1994-12-14 KR KR1019940034075A patent/KR0142512B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0142512B1 (ko) | 1998-08-17 |
| KR950020977A (ko) | 1995-07-26 |
| JPH07169665A (ja) | 1995-07-04 |
| US5607801A (en) | 1997-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4528452A (en) | Alignment and detection system for electron image projectors | |
| EP0298495B1 (en) | Method and apparatus for correcting defects of x-ray mask | |
| EP0334680B1 (en) | Mask repair system | |
| US6864488B2 (en) | Charged particle beam exposure method and apparatus | |
| JP3725841B2 (ja) | 電子ビーム露光の近接効果補正方法、露光方法、半導体装置の製造方法及び近接効果補正モジュール | |
| JP2565121B2 (ja) | 電子線直接描画方法 | |
| KR20020065366A (ko) | 포토마스크의 수정 방법 및 반도체 장치의 제조 방법 | |
| JP2006032814A (ja) | 露光方法、パターン寸法調整方法及び焦点ぼかし量取得方法 | |
| JP2960746B2 (ja) | ビーム照射方法および電子ビーム描画方法とビーム照射装置並びに電子ビーム描画装置 | |
| US5004927A (en) | Process for forming a fine pattern having a high aspect ratio | |
| US6150280A (en) | Electron-beam cell projection aperture formation method | |
| US20100270475A1 (en) | Drift measuring method, charged particle beam writing method, and charged particle beam writing apparatus | |
| JP2600623B2 (ja) | 電子ビーム露光方法及びその装置 | |
| JP2655513B2 (ja) | 電子線露光装置 | |
| JPS6246976B2 (ja) | ||
| JP2001035769A (ja) | パターン形成方法及び荷電粒子ビーム露光装置 | |
| JP2956628B2 (ja) | 電子ビーム描画方法及び描画装置 | |
| JP2020056677A (ja) | 電子ビーム測定装置および電子ビーム測定方法 | |
| US6821693B2 (en) | Method for adjusting a multilevel phase-shifting mask or reticle | |
| JPS607131A (ja) | パタ−ン形成方法 | |
| JPS5856419A (ja) | 電子ビ−ム露光方法 | |
| JP2980065B2 (ja) | アライメントマーク位置の補正方法及び電子線露光方法並びに電子線露光装置 | |
| EP0081283B1 (en) | Electron beam exposure method and apparatus | |
| JP3162483B2 (ja) | 電子ビ−ム露光装置およびその露光方法 | |
| JP2623109B2 (ja) | マスク修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960806 |