JPH0782980B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0782980B2 JPH0782980B2 JP60190701A JP19070185A JPH0782980B2 JP H0782980 B2 JPH0782980 B2 JP H0782980B2 JP 60190701 A JP60190701 A JP 60190701A JP 19070185 A JP19070185 A JP 19070185A JP H0782980 B2 JPH0782980 B2 JP H0782980B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electron beam
- wiring
- manufacturing
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に金属配線工
程に於ける電子線描画に関する。
程に於ける電子線描画に関する。
近時、ゲートアレイ等、カスタムLSIのアルミ配線工程
に於いてはターン・アラウンド・タイムの短縮のため、
電子線（EB）直描によるパターン形成が行なわれてい
る。しかし、アルミニウム配線工程でEB直描を行なうと
EBが照射された部分でトランジスタの閾値電圧が変動
し、これはH2アニールによっても完全に回復せず、EB照
射されない部分と異なる閾値電圧を示す。
に於いてはターン・アラウンド・タイムの短縮のため、
電子線（EB）直描によるパターン形成が行なわれてい
る。しかし、アルミニウム配線工程でEB直描を行なうと
EBが照射された部分でトランジスタの閾値電圧が変動
し、これはH2アニールによっても完全に回復せず、EB照
射されない部分と異なる閾値電圧を示す。
従来、この変動した閾値電圧は、EB照射によって、閾値
の変化するトランジスタに対し、チャンネルドープ量の
調整により補正を行っている。
の変化するトランジスタに対し、チャンネルドープ量の
調整により補正を行っている。
この様な従来の半導体装置の製造方法に於いては、チャ
ンネルドープ量の補正は、レジストあるいはアルミニウ
ム等の金属膜あるいは酸化膜等をマスクとしてイオン注
入法によって行なうため、半導体装置の製造工程が長
く、かつ複雑になり、ターン・アラウンド・タイムが長
くなってしまうという欠点がある。
ンネルドープ量の補正は、レジストあるいはアルミニウ
ム等の金属膜あるいは酸化膜等をマスクとしてイオン注
入法によって行なうため、半導体装置の製造工程が長
く、かつ複雑になり、ターン・アラウンド・タイムが長
くなってしまうという欠点がある。
また、アルミニウム配線の幅、配線間の距離等によっ
て、EB照射による影響を受る範囲が異なり、チャンネル
ドープ量の補正は容易でないという欠点がある。
て、EB照射による影響を受る範囲が異なり、チャンネル
ドープ量の補正は容易でないという欠点がある。
本発明は、上述した従来の欠点を除去し、半導体装置の
製造過程に於いて、配線工程でのEB直描による部分的な
トランジスタの閾値電圧の変動によるチャンネルドープ
量の補正を行うためのイオン注入工程をなくし、工程が
単純化され、かつターン・アラウンド・タイムが短縮さ
れ、製造工程の作業性が向上し、高品質の半導体装置が
得られる半導体装置の製造方法を提供することを目的と
する。
製造過程に於いて、配線工程でのEB直描による部分的な
トランジスタの閾値電圧の変動によるチャンネルドープ
量の補正を行うためのイオン注入工程をなくし、工程が
単純化され、かつターン・アラウンド・タイムが短縮さ
れ、製造工程の作業性が向上し、高品質の半導体装置が
得られる半導体装置の製造方法を提供することを目的と
する。
本発明の半導体装置の製造方法は、トランジスタを複数
個含む半導体装置の形成された半導体基板上に配線用金
属膜を被着し電子線描画により配線を形成する工程を含
む半導体装置の製造方法に於いて、前記半導体装置の形
成された半導体基板上に配線用金属膜を被着する工程
と、前記配線が形成された半導体装置表面全面に電子線
照射を行う工程と、しかる後その半導体装置に水素アニ
ールを行う工程とを含むことを特徴として構成される。
個含む半導体装置の形成された半導体基板上に配線用金
属膜を被着し電子線描画により配線を形成する工程を含
む半導体装置の製造方法に於いて、前記半導体装置の形
成された半導体基板上に配線用金属膜を被着する工程
と、前記配線が形成された半導体装置表面全面に電子線
照射を行う工程と、しかる後その半導体装置に水素アニ
ールを行う工程とを含むことを特徴として構成される。
次に、本発明について図面を参照して説明する。第１
図、第２図及び第３図は、本発明の一実施例を説明する
ために工程順に示した縦断面図である。
図、第２図及び第３図は、本発明の一実施例を説明する
ために工程順に示した縦断面図である。
まず、第１図に示すように、半導体基板１上には、ソー
ス21、ドレイン22、ゲート23より成るトランジスタが形
成されており、更にトランジスタの間の配線のための金
属膜３及び配線パターニングのためのレジスト膜４が被
着されている。ここでレジスト膜４に対して、電子線５
により所望のパターンを描画し、電子線描画後、レジス
ト膜４に現像処理を施す。第２図は現像により所望のレ
ジストパターン６が形成された状況を示している。通常
の工程では、この後レジストパターン６をマスクとして
金属膜３をエッチングするが、本実施例に於いては、第
３図に示す様に、電子線７を半導体基板表面全体に照射
する。この後、レジストパターン６をマスクとして金属
膜３をエッチングする。
ス21、ドレイン22、ゲート23より成るトランジスタが形
成されており、更にトランジスタの間の配線のための金
属膜３及び配線パターニングのためのレジスト膜４が被
着されている。ここでレジスト膜４に対して、電子線５
により所望のパターンを描画し、電子線描画後、レジス
ト膜４に現像処理を施す。第２図は現像により所望のレ
ジストパターン６が形成された状況を示している。通常
の工程では、この後レジストパターン６をマスクとして
金属膜３をエッチングするが、本実施例に於いては、第
３図に示す様に、電子線７を半導体基板表面全体に照射
する。この後、レジストパターン６をマスクとして金属
膜３をエッチングする。
第４図は、本実施例に従って、電子線７を半導体基板表
面全体に照射した場合のトランジスタ及びEB直描によっ
て、EB照射の影響を受けたトランジスタの閾値電圧と、
450℃,H2アニール時間との関係を示したものである。直
線C0はEB照射を受けない場合、曲線C1,C2,C3,C4はそれ
ぞれにEB照射量が、１μC/cm2,10μC/cm2,100μC/cm230
0μC/cm2に対応する。
面全体に照射した場合のトランジスタ及びEB直描によっ
て、EB照射の影響を受けたトランジスタの閾値電圧と、
450℃,H2アニール時間との関係を示したものである。直
線C0はEB照射を受けない場合、曲線C1,C2,C3,C4はそれ
ぞれにEB照射量が、１μC/cm2,10μC/cm2,100μC/cm230
0μC/cm2に対応する。
EB照射によって、シフトした閾値電圧は約20分、450℃
のH2アニールによって、一定値VEBに収束する。これはE
B照射量に依存しない。
のH2アニールによって、一定値VEBに収束する。これはE
B照射量に依存しない。
従って、EB直描によって、EB照射の影響を受け閾値電圧
がV0からシフトしたトランジスタが存在する場合、本実
施例に従って、半導体基板表面全体にEB照射を行ない、
20分以上の450℃,H2アニールを行なえば、EB直描によっ
て、EBの影響を受けたトランジスタ、受けないトランジ
スタとも閾値電圧はVEBとなる。
がV0からシフトしたトランジスタが存在する場合、本実
施例に従って、半導体基板表面全体にEB照射を行ない、
20分以上の450℃,H2アニールを行なえば、EB直描によっ
て、EBの影響を受けたトランジスタ、受けないトランジ
スタとも閾値電圧はVEBとなる。
なお、電子線を半導体装置全面に照射するのは、レジス
トのパターニング後のみならず、配線用金属膜被着後で
あれば、どの工程でもよい。
トのパターニング後のみならず、配線用金属膜被着後で
あれば、どの工程でもよい。
以上説明したように本発明は半導体装置表面全面に電子
線を照射することにより、半導体装置の製造過程に於い
て、配線工程でのEB直描による部分的なトランジスタの
閾値電圧の変動によるチャンネルドープ量の補正を行な
うためのイオン注入工程をなくすことができ、工程が単
純化され、かつ、ターン・アラウンド・タイムが短縮さ
れ従って製造工程の作業性が向上し、高品質の半導体装
置を安価に提供できるという効果がある。
線を照射することにより、半導体装置の製造過程に於い
て、配線工程でのEB直描による部分的なトランジスタの
閾値電圧の変動によるチャンネルドープ量の補正を行な
うためのイオン注入工程をなくすことができ、工程が単
純化され、かつ、ターン・アラウンド・タイムが短縮さ
れ従って製造工程の作業性が向上し、高品質の半導体装
置を安価に提供できるという効果がある。
第１図、第２図及び第３図は本発明の一実施例を説明す
るために工程順にした縦断面図、第４図は本発明の一実
施例の効果を示す図で、EB照射を受けない場合、EB照射
量を変えた場合の試料のH2アニール時間に対する閾値電
圧の関係を示す特性図である。 １……半導体基板、21……ソース、22……ドレイン、23
……ゲート、３……金属膜、４……レジスト膜、５……
電子線、６……レジストパターン、７……電子線。
るために工程順にした縦断面図、第４図は本発明の一実
施例の効果を示す図で、EB照射を受けない場合、EB照射
量を変えた場合の試料のH2アニール時間に対する閾値電
圧の関係を示す特性図である。 １……半導体基板、21……ソース、22……ドレイン、23
……ゲート、３……金属膜、４……レジスト膜、５……
電子線、６……レジストパターン、７……電子線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/118 8832−4Ｍ Ｈ０１Ｌ 21/82 Ｍ
Claims (1)
- 【請求項１】トランジスタを複数個含む半導体装置の形
成された半導体基板上に配線用金属膜を被着し電子線描
画により配線を形成する工程を含む半導体装置の製造方
法に於いて、前記配線が形成された半導体装置表面全面
に電子線照射を行う工程と、しかる後その半導体装置に
水素アニールを行う工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190701A JPH0782980B2 (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190701A JPH0782980B2 (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6249632A JPS6249632A (ja) | 1987-03-04 |
| JPH0782980B2 true JPH0782980B2 (ja) | 1995-09-06 |
Family
ID=16262411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60190701A Expired - Lifetime JPH0782980B2 (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782980B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022124A (ja) * | 1988-06-14 | 1990-01-08 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538067A (en) * | 1978-09-12 | 1980-03-17 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS58170036A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
-
1985
- 1985-08-28 JP JP60190701A patent/JPH0782980B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6249632A (ja) | 1987-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2706460B2 (ja) | イオン注入方法 | |
| US5534455A (en) | Method for protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch | |
| US5300445A (en) | Production method of an HEMT semiconductor device | |
| JPS647510B2 (ja) | ||
| US5518943A (en) | Method of manufacturing nonvolatile semiconductor memory device having an implanted damage layer | |
| JPH0782980B2 (ja) | 半導体装置の製造方法 | |
| JPS5961185A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH0481866B2 (ja) | ||
| JPS62204524A (ja) | 半導体装置の製造方法 | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| JP2001217431A (ja) | 薄膜トランジスタの製造方法 | |
| JPH022124A (ja) | 半導体装置の製造方法 | |
| JPS621245A (ja) | 半導体装置の製造方法 | |
| JPH06350040A (ja) | トランジスタの製造方法 | |
| US4889817A (en) | Method of manufacturing schottky gate field transistor by ion implantation method | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| JPS6295827A (ja) | 半導体装置の製造方法 | |
| JPH042163A (ja) | マスクｒｏｍの製造方法 | |
| JPH0258261A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3004844B2 (ja) | 半導体装置の製造方法 | |
| JPH04246818A (ja) | 半導体装置の製造方法 | |
| JP2525150B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61263263A (ja) | 半導体記憶装置の製造方法 | |
| JPH0265139A (ja) | 半導体装置用電極の形成方法 | |
| JPS5914903B2 (ja) | イオン注入法を用いた電界効果型トランジスタの製造方法 |