JP3004844B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3004844B2 JP3004844B2 JP5204867A JP20486793A JP3004844B2 JP 3004844 B2 JP3004844 B2 JP 3004844B2 JP 5204867 A JP5204867 A JP 5204867A JP 20486793 A JP20486793 A JP 20486793A JP 3004844 B2 JP3004844 B2 JP 3004844B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- transistor
- ion implantation
- resist layer
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、しきい値が異なるトランジスター領域を
２つ以上有する半導体装置を簡便な工程によって製造す
ることができる方法に関する。
に関し、特に、しきい値が異なるトランジスター領域を
２つ以上有する半導体装置を簡便な工程によって製造す
ることができる方法に関する。
【０００２】
【従来の技術】半導体装置の製造において、半導体基板
に形成されるトランジスターのしきい値は、イオン打ち
込みによるイオン注入量によって制御される。ところ
で、異なるしきい値のトランジスターを形成するために
は、各トランジスターのしきい値に応じて、異なるイオ
ン注入量の領域を形成するために、フォトリソグラフィ
ー工程およびイオン注入工程を組み合わせた一連の工程
が行われている。例えば、ＭＯＳＦＥＴの製造におい
て、しきい値が異なる２つのトランジスター領域を形成
するためには、従来、まず、所定のしきい値を有するト
ランジスター領域を、フォトリソグラフィーまたはセル
フアライン構造によるマスク窓の形成、イオン打ち込み
によるイオン注入、さらにアニーリングによる再分布に
よって１つのしきい値の第１のトランジスター領域を形
成する。次に、同様の工程によって第２のトランジスタ
ー領域を形成する方法によって行われる。
に形成されるトランジスターのしきい値は、イオン打ち
込みによるイオン注入量によって制御される。ところ
で、異なるしきい値のトランジスターを形成するために
は、各トランジスターのしきい値に応じて、異なるイオ
ン注入量の領域を形成するために、フォトリソグラフィ
ー工程およびイオン注入工程を組み合わせた一連の工程
が行われている。例えば、ＭＯＳＦＥＴの製造におい
て、しきい値が異なる２つのトランジスター領域を形成
するためには、従来、まず、所定のしきい値を有するト
ランジスター領域を、フォトリソグラフィーまたはセル
フアライン構造によるマスク窓の形成、イオン打ち込み
によるイオン注入、さらにアニーリングによる再分布に
よって１つのしきい値の第１のトランジスター領域を形
成する。次に、同様の工程によって第２のトランジスタ
ー領域を形成する方法によって行われる。
【０００３】
【発明が解決しようとする課題】しかし、前記従来方法
のように、個々のしきい値に応じて、それぞれ別個の工
程を繰り返す方法では、工程が煩雑となり、また工数が
多いため、歩留りの低下の原因となる等の問題があっ
た。
のように、個々のしきい値に応じて、それぞれ別個の工
程を繰り返す方法では、工程が煩雑となり、また工数が
多いため、歩留りの低下の原因となる等の問題があっ
た。
【０００４】そこで本発明の目的は、簡便な工程で、し
きい値が異なる２以上のトランジスター領域を有する半
導体装置を得ることができる方法を提供することにあ
る。
きい値が異なる２以上のトランジスター領域を有する半
導体装置を得ることができる方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、基板中にイオン注入量の異なる領域を形
成することによって、しきい値が異なるトランジスター
を２つ以上有する半導体装置を製造する方法であって、
基板上に、該２つ以上のトランジスターのそれぞれのゲ
ート電極を形成する箇所を除いた所定の箇所にレジスト
層を形成した後、前記２つ以上のトランジスターの内の
１つのトランジスターのゲート電極を形成する箇所が、
該レジスト層の影になる角度で斜めにイオン注入を行な
い、次に、前記２つ以上のトランジスターのそれぞれの
ゲート電極を形成する工程を含む半導体装置の製造方法
を提供するものである。
に、本発明は、基板中にイオン注入量の異なる領域を形
成することによって、しきい値が異なるトランジスター
を２つ以上有する半導体装置を製造する方法であって、
基板上に、該２つ以上のトランジスターのそれぞれのゲ
ート電極を形成する箇所を除いた所定の箇所にレジスト
層を形成した後、前記２つ以上のトランジスターの内の
１つのトランジスターのゲート電極を形成する箇所が、
該レジスト層の影になる角度で斜めにイオン注入を行な
い、次に、前記２つ以上のトランジスターのそれぞれの
ゲート電極を形成する工程を含む半導体装置の製造方法
を提供するものである。
【０００６】以下、一方がＶth＝０．７Ｖ、他方がＶth
＝２．０Ｖとしきい値が異なる２つのｐチャネル型ＭＯ
Ｓトランジスタを有する半導体装置を、本発明の方法に
したがって製造する工程を示す図１（Ａ）〜（Ｄ）にし
たがって、本発明の半導体装置の製造方法（以下、「本
発明の方法」という）について詳細に説明する。
＝２．０Ｖとしきい値が異なる２つのｐチャネル型ＭＯ
Ｓトランジスタを有する半導体装置を、本発明の方法に
したがって製造する工程を示す図１（Ａ）〜（Ｄ）にし
たがって、本発明の半導体装置の製造方法（以下、「本
発明の方法」という）について詳細に説明する。
【０００７】まず、ｐ型基板（ρ＝１０〜１５Ω・ｃ
ｍ）に、ｎ型不純物原子としてＰ+ を１００ｋｅＶ、
１．４×１０13ｃｍ-2のイオン注入を行なった後、１１
２０℃、１６時間のアニーリングにより、注入した不純
物原子の拡散、再分布を行い、ｎウェルを形成する。次
に、ＬＯＣＯＳ法によってフィールド酸化膜１を形成す
るとともに、活性領域２を形成する。さらに、該活性領
域２上のＳｉＯ2 を除去した後、９００℃の湿式酸化に
よって厚さ３５０Å程度の犠牲酸化膜３を活性領域２上
に形成する。（図１（Ａ））
ｍ）に、ｎ型不純物原子としてＰ+ を１００ｋｅＶ、
１．４×１０13ｃｍ-2のイオン注入を行なった後、１１
２０℃、１６時間のアニーリングにより、注入した不純
物原子の拡散、再分布を行い、ｎウェルを形成する。次
に、ＬＯＣＯＳ法によってフィールド酸化膜１を形成す
るとともに、活性領域２を形成する。さらに、該活性領
域２上のＳｉＯ2 を除去した後、９００℃の湿式酸化に
よって厚さ３５０Å程度の犠牲酸化膜３を活性領域２上
に形成する。（図１（Ａ））
【０００８】次に、図１（Ｂ）に示すように、犠牲酸化
膜３の所定の箇所にレジスト層４を形成する。このと
き、後記に詳述するとおり、次の斜めイオン注入工程に
おいて、後段の工程で形成する２つのトランジスター領
域（図中に点線で示す）５および６の内、一方のゲート
電極６を形成する箇所に該レジスト層４の影によってイ
オンビームが照射されないように、レジスト層４の形成
箇所および高さ、幅、ならびにレジストの種類等が選択
される。レジスト層の形成は、常法にしたがって行なう
ことができ、特に制限されない。
膜３の所定の箇所にレジスト層４を形成する。このと
き、後記に詳述するとおり、次の斜めイオン注入工程に
おいて、後段の工程で形成する２つのトランジスター領
域（図中に点線で示す）５および６の内、一方のゲート
電極６を形成する箇所に該レジスト層４の影によってイ
オンビームが照射されないように、レジスト層４の形成
箇所および高さ、幅、ならびにレジストの種類等が選択
される。レジスト層の形成は、常法にしたがって行なう
ことができ、特に制限されない。
【０００９】次いで、図１（Ｃ）に示すように、Ｐ31の
イオン注入を１４０ｋｅＶ、２．０×１０12ｃｍ-2、か
つ入射角７°で行い、基板中にＰ31のイオン注入層７を
形成する。
イオン注入を１４０ｋｅＶ、２．０×１０12ｃｍ-2、か
つ入射角７°で行い、基板中にＰ31のイオン注入層７を
形成する。
【００１０】次に、図１（Ｄ）に示すように、Ｂ11を４
０ｋｅＶ、３．４×１０12ｃｍ-2、かつ斜め、例えば、
所定の入射角でイオン注入してＢ11のイオン注入層８を
形成する。このとき、レジスト層４の影によってトラン
ジスター領域６にイオンビームは照射されず、このトラ
ンジスター領域６には、Ｂ11のイオン注入層が形成され
ない。ここで、イオンビームの入射角４５°で、かつレ
ジスト層４の高さが１．２μｍとすれば、ゲート長０．
８μｍのトランジスターを形成するときには、トランジ
スター領域６とレジスト層４の距離は０〜０．４μｍと
なる。このように、形成するゲート長、トランジスター
領域等に応じて、レジスト層の高さ、幅、使用するレジ
ストの種類、斜めに注入するイオンビームの入射角、注
入イオン種、イオン注入量等を選択することによって、
所望の構造の半導体装置を得ることができる。
０ｋｅＶ、３．４×１０12ｃｍ-2、かつ斜め、例えば、
所定の入射角でイオン注入してＢ11のイオン注入層８を
形成する。このとき、レジスト層４の影によってトラン
ジスター領域６にイオンビームは照射されず、このトラ
ンジスター領域６には、Ｂ11のイオン注入層が形成され
ない。ここで、イオンビームの入射角４５°で、かつレ
ジスト層４の高さが１．２μｍとすれば、ゲート長０．
８μｍのトランジスターを形成するときには、トランジ
スター領域６とレジスト層４の距離は０〜０．４μｍと
なる。このように、形成するゲート長、トランジスター
領域等に応じて、レジスト層の高さ、幅、使用するレジ
ストの種類、斜めに注入するイオンビームの入射角、注
入イオン種、イオン注入量等を選択することによって、
所望の構造の半導体装置を得ることができる。
【００１１】以上の図１（Ｂ）〜（Ｄ）に示す工程によ
って、総イオン注入量（Ｐ31＋Ｂ11）が異なる２つのト
ランジスター領域５および６を形成した後、アニーリン
グ、フォトリソグラフィー、イオン注入、ＣＶＤまたは
ＰＶＤによる金属、ＳｉＯ2の堆積、熱酸化等の常法に
したがって、図２に示すとおり、ＬＤＤ構造のゲート電
極９ａおよび９ｂ、ソース１０およびドレイン１１領域
の形成、ＳｉＯ2 絶縁層１２、コンタクトホール１３、
アルミニウム等の金属からなる金属配線層１４などの形
成を行い、例えば、しきい値Ｖth＝０．７Ｖのトランジ
スターＡと、しきい値Ｖth＝２．０Ｖのトランジスター
Ｂとを有する半導体装置を製造することができる。
って、総イオン注入量（Ｐ31＋Ｂ11）が異なる２つのト
ランジスター領域５および６を形成した後、アニーリン
グ、フォトリソグラフィー、イオン注入、ＣＶＤまたは
ＰＶＤによる金属、ＳｉＯ2の堆積、熱酸化等の常法に
したがって、図２に示すとおり、ＬＤＤ構造のゲート電
極９ａおよび９ｂ、ソース１０およびドレイン１１領域
の形成、ＳｉＯ2 絶縁層１２、コンタクトホール１３、
アルミニウム等の金属からなる金属配線層１４などの形
成を行い、例えば、しきい値Ｖth＝０．７Ｖのトランジ
スターＡと、しきい値Ｖth＝２．０Ｖのトランジスター
Ｂとを有する半導体装置を製造することができる。
【００１２】以上、本発明の方法に基づいて、しきい値
が異なる２つのトランジスター領域を有する半導体装置
を製造する工程について説明したが、本発明の方法は、
上記の２つのトランジスター領域を有する半導体装置の
製造に限定されず、３以上の異なるしきい値のトランジ
スター領域を有する半導体装置の製造に適用することが
できることは勿論である。例えば、図３に示すように、
２つのレジスト層１５および１６を形成した後、基板１
７に対して、ほぼ垂直のイオン注入Ｃと、斜めのイオン
注入ＤおよびＥを行い、斜めイオン注入ＤおよびＥに際
して、レジスト層１５および１６の影によってイオンビ
ームが照射される領域を規制することによって、図中、
点線で示す３つのゲート電極１８ｆ、１８ｇおよび１８
ｈを形成する箇所に応じて、それぞれイオン注入Ｃによ
るイオン注入層１９ｃ、斜めイオン注入によるイオン注
入層１９ｄおよび１９ｅを基板１７中に形成する。次
に、常法にしたがって、ゲート電極等の形成を行えば、
しきい値が異なる３つのトランジスター領域を有する半
導体装置を得ることができる。
が異なる２つのトランジスター領域を有する半導体装置
を製造する工程について説明したが、本発明の方法は、
上記の２つのトランジスター領域を有する半導体装置の
製造に限定されず、３以上の異なるしきい値のトランジ
スター領域を有する半導体装置の製造に適用することが
できることは勿論である。例えば、図３に示すように、
２つのレジスト層１５および１６を形成した後、基板１
７に対して、ほぼ垂直のイオン注入Ｃと、斜めのイオン
注入ＤおよびＥを行い、斜めイオン注入ＤおよびＥに際
して、レジスト層１５および１６の影によってイオンビ
ームが照射される領域を規制することによって、図中、
点線で示す３つのゲート電極１８ｆ、１８ｇおよび１８
ｈを形成する箇所に応じて、それぞれイオン注入Ｃによ
るイオン注入層１９ｃ、斜めイオン注入によるイオン注
入層１９ｄおよび１９ｅを基板１７中に形成する。次
に、常法にしたがって、ゲート電極等の形成を行えば、
しきい値が異なる３つのトランジスター領域を有する半
導体装置を得ることができる。
【００１３】
【発明の効果】本発明の方法によれば、しきい値が異な
るトランジスター領域を２つ以上有する半導体装置を簡
便な工程によって製造することができる。
るトランジスター領域を２つ以上有する半導体装置を簡
便な工程によって製造することができる。
【図１】 本発明の方法の一実施態様における主要工程
を説明する模式断面図。
を説明する模式断面図。
【図２】 本発明の方法によって得られる半導体装置の
一例を示す模式断面図。
一例を示す模式断面図。
【図３】 本発明の方法の他の実施態様を説明する模式
断面図。
断面図。
１ フィールド酸化膜 ２ 活性領域 ３ 犠牲酸化膜 ４ レジスト層 ５ トランジスター領域 ６ トランジスター領域 ７ Ｐ31のイオン注入層 ８ Ｂ11のイオン注入層 ９ａ，９ｂ ゲート電極 １０ ソース領域 １１ ドレイン領域 １２ ＳｉＯ2 絶縁層 １３ コンタクトホール １４ 金属配線層 １５ レジスト層 １６ レジスト層 １７ 基板 １８ｆ，１８ｇ，１８ｈ ゲート電極 １９ｃ，１９ｄ，１９ｅ イオン注入層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265 H01L 21/8234 H01L 27/088
Claims (1)
- 【請求項１】基板中にイオン注入量の異なる領域を形成
することによって、しきい値が異なるトランジスターを
２つ以上有する半導体装置を製造する方法であって、基
板上に、該２つ以上のトランジスターのそれぞれのゲー
ト電極を形成する箇所を除いた所定の箇所にレジスト層
を形成した後、前記２つ以上のトランジスターの内の１
つのトランジスターのゲート電極を形成する箇所が、該
レジスト層の影になる角度で斜めにイオン注入を行な
い、次に、前記２つ以上のトランジスターのそれぞれの
ゲート電極を形成する工程を含む半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204867A JP3004844B2 (ja) | 1993-08-19 | 1993-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204867A JP3004844B2 (ja) | 1993-08-19 | 1993-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758052A JPH0758052A (ja) | 1995-03-03 |
| JP3004844B2 true JP3004844B2 (ja) | 2000-01-31 |
Family
ID=16497719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5204867A Expired - Fee Related JP3004844B2 (ja) | 1993-08-19 | 1993-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3004844B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828202B1 (en) * | 2002-10-01 | 2004-12-07 | T-Ram, Inc. | Semiconductor region self-aligned with ion implant shadowing |
-
1993
- 1993-08-19 JP JP5204867A patent/JP3004844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758052A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3050717B2 (ja) | 半導体装置の製造方法 | |
| JP2980057B2 (ja) | 半導体装置の製造方法 | |
| US5930615A (en) | Method of forming CMOS having simultaneous formation of halo regions of PMOS and part of source/drain of NMOS | |
| JPH0691201B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPS63314868A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH03161936A (ja) | バイポーラトランジスタの製造方法 | |
| JP2004508717A (ja) | 薄いゲート酸化物ＭＯＳＦＥＴｓでのゲート誘起ドレイン漏洩（ＧＩＤＬ）電流を減らす方法およびデバイス | |
| JP2990498B2 (ja) | 半導体素子の三重ウェル形成方法 | |
| JP3004844B2 (ja) | 半導体装置の製造方法 | |
| JPH01259560A (ja) | 半導体集積回路装置 | |
| JPH05110003A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JP3399119B2 (ja) | 半導体装置およびその製造方法 | |
| JP2569809B2 (ja) | 半導体装置の製造方法 | |
| JPS60213051A (ja) | 半導体装置の製造方法 | |
| JP3421005B2 (ja) | 半導体装置の製造方法 | |
| JPH0521454A (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JP3051445B2 (ja) | 半導体薄膜トランジスタおよびその製造方法 | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JPH061775B2 (ja) | 半導体装置の製造方法 | |
| JPH08227936A (ja) | 半導体装置及びその製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991019 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |