JPS59163822A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は大規模集積回路（ＬＳＩ）等における電極形成
に係り、シリコン基板上にバリア材として９　伝導性金
属膜を被着形成し、且つ平坦化した電極３窓にアルミ電
極を蒸着形成する高集積化、信頼性に有効な半導体装置
及びその製造方法に関する。

（ｂ）　　技術の背景 微細加工技術の進展に伴い集積回路の高密度化、高集積
化が増大するにつれて糧々の問題が生ずる。

例えば一般的なｎチャンネル型シリコンゲートのＭＯ８
半導体デバイスでは、シリコンゲート長が１〜２μ程度
の微細長であり、ソース、ドレインの形成法特に拡散層
の深さ制御が重要な要素とな９、熱処理の低温化が必要
である。従って高温処理を必要とするりんシリケートガ
ラス膜（ＰＳＧ）のメルト工程にも限界がみえてきてい
る。

一方集積回路基板の電極又は回路構成に用いられる伝導
材料はアルミニウム（Ａｔ）又はアルミニウムとシリコ
ン（Ｓｉ）の合金であり、スパッタ法等によシ形成され
るアルミニウム又はアルミ合金は抵抗値が小さくシリコ
ン酸化膜等に対して接着性加工性にすぐれている反面、
マイグレーシ、ンを起し易く、シリコンと共晶点を持つ
ため基板に施す熱処理によって共晶合金を作り、シリコ
ン層に深いビットを生じコンタクト抵抗が高くなシブバ
イスの信頼性が得られにくい。このため電極窓と電極間
に伝導性金属膜を介在させ、高集積化及びデバイスの性
能向上を計った半導体装置が提案されている。

（ｃ）　　従来技術と問題点 第１図は電極窓に伝導性金属層を形成して構成される半
導体装置を示す従来例の工程図である。

（ａ）図において集積回路基板１に多結晶シリコンのゲ
ート電極２．抵抗電極３を設け、ゲート電極２をマスク
として不純物をドープしソース、ドレイン領域４．５を
拡散形成したＭＯ８型デバイスの一例であって、ＣＶＤ
法により絶縁膜例えばりんシリケートガラス膜（ＰＳＧ
）６で被着形成させ更にドライエツチング等によりそれ
ぞれの電極窓３亀４ａ、５ａの窓開き処理する。

次いで（ｂ）に示すようにスパッタ法により集積回路基
板１−ヒに伝導性金属膜７を被着形成させる。

金属膜７は図のように電極窓３ａ、４ａ、５ａに堆積さ
れる。伝導性金属膜７はタンタル、チタン、タングステ
ン、モリブデンあるいはこれらのシリサイド等を用いシ
リコン層との接着性がよい部材が適している。

次いで（ｃ）に示すようにＣＶＤ法によシ多結晶シリコ
ン８　（ｐｏｌｙ　ｓｔ）：。−″着形成させ電極窓内
を埋めた後リアクティブイオンエツチング装置（ＲＩＥ
）等により全面エツチングし多結晶シリコン８及び金属
膜７を電極窓３ａ、４ａ、５ａに残し他を除去するに際
しくｄ）に示すようにドライエツチングの面内分布の不
均一性及びローデング効果のために電極窓内までエツチ
ングされる。即ちドレイン領域５に形成される′シ極窓
５ａには金属膜７及び僅小の多結晶シリコン８が被着形
成されるに対し、他の電極窓３ａ、４ａには窓内部の金
属膜７がエツチングされりんシリケートガラス膜６との
境界面で急峻なエッヂをなす段差部を形成する。このた
め各電極窓に図のようにアルミ電極９をスパッタ法によ
り蒸着形成するに際しこの段差部でアルミ電極９の膜厚
が薄くなり断線の原因となる不都合を生ずる。

（ｄ）　　発明の目的 本発明は上記の欠点に鑑み、集積回路基板に金属膜を被
着形成した後に電極窓開きエツチングを導入するプロセ
スを提供して信頼度の高い半導体３− 装置を得ることを目的とする。

（ｅ）　　発明の構成 上記目的は本発明によれば基板上の絶縁層を窓開きして
形成した電極窓に金属膜を被着形成し、該電極窓及びそ
の周辺一部を残して該金属膜をエツチングする工程と、
該金属膜上に多結晶シリコン膜を被着形成させ、該多結
晶シリコン膜及び該金属膜をエツチングする工程と、該
電極窓の該金属膜上に電極形成する工程とを含むことに
よって達せられる。

（ｆ）　　発明の実施例 以下本発明の実施例を図面によシ詳述する。

第２図（ａ）〜（ｆ）は本発明の一実施例である半導体
装置の製造プロセスを示す工程図である。

（ａ）に示すようにセルファライン法を用い、集積回路
基板１１に設けたゲート電極１２をマスクとして不純物
をドープしソース、ドレイン領域１４．１５を拡散形成
する。例えば一般的に用いられるｎチャネル型ＭＯＳデ
バイスではｐ型シリコン基板にりん（Ｐ）或いはひ素（
Ａｓ）が拡散されてｎ領域を形４− 成する。

次いでＣＶＤ法によりりんシリケートガラス膜（ＰＳＧ
）１６を被着形成させソース、ドレイン領域１４．１５
の電極窓１４ａ、１５ａ及び抵抗電極１３の電極窓１３
ａをエツチングにより窓開き処理する。

通常プロセスはこの段階で集積回路基板１１に加熱処理
（１，１００℃）を施し、ＰＳＧＩＩ莫１６の段差部を
なだらかにするメルト処理を行ないアルミ電極を蒸着す
るが、上記の高温加熱によりｎ領域が四方向に拡散進行
し半導体特性に悪影響を及ぼす。

次いで（ｂ）に示すようにスパッタ法により集積回路１
１上にタンタル（Ｔ　ａ　）、チタン（Ｔ　Ｉ　）ｓ　
　タングステン（Ｗ）、モリブデン（Ｍｏ）、　　ある
いはこれらのシリサイド等の伝導性金属膜１７を被着形
成させる。次いで（ｃ）では電極窓１３　ａ、　１４　
ａ、　１５　ａをマスクし、リアクティブイオンエツチ
ング装置によりドライエツチングし、電極窓周辺部が数
１０００Ｘ程度残るようにエツチングエンドポイントを
求めて処理される。例えばＰＳＧ膜１６に被着される金
属膜１７の膜厚を１μとすれば３０００久程度がエツチ
ング処理されることになる。次いで（ｄ、）に示すよう
にＣＶＤ法により多結晶シリコン膜１８（ｐｏｌｙａｉ
）を被着形成させ次に（ｅ）に示すように前述の（ｃ）
と同様ＲＴＥ（リアクティブイオンエツチング装置）に
より多結晶シリコン膜１８及び金属膜１７をエツチング
除去する。との際電極窓１３ａ、　１４ａ、１５ａが図
示するようか形状となるようにエツチングの終端検出を
規定することにより、電極窓部は金属膜１７が埋込まれ
、上面には少量の多結晶シリコン膜１８が残り段差のな
い緩やかな電極窓を形成させることができる。次いで（
ｆ）に示すようにスパッタ法によりアルミニウム又はア
ルミニウムとシリコンの合金で組成されるアルミ電極１
９を所定の＠極窓１３ａ、１４ａ、１５ａにそれぞれ蒸
着形成する。少量の多結晶シリコン膜１８はアルミ電極
１９と反応し、アルミ電極１９は金属膜１７をけしてソ
ース、ドレイン領域１４．１５及び抵抗電極１３と電気
的に接続する半導体装置が得られる。

集積回路基板にこのような電極形成を施すことにより電
極窓内が平坦化され又アルミ電極は異種金属ノー（本実
施例ではタンタル、チタン、タングステン、モリブデン
及びこれらのシリサイド）を介して接続されることにな
り、史にｉ１１述した測温熱処理によるｌ）　Ｓ　Ｇの
メルト工程が不要となる。更に熱処理によるアルミ電極
とシリコンの共晶は阻止され半導体特性の向上、信頼性
が期待できる。

（ｇ）　　発明の効果 以上詳細に説明したように本発明の電極窓内金平坦化し
異種金属膜を介してアルミ電極を形成することによりア
ルミニウムとシリコンとの共晶は防止でき、半導体の特
性を安定させ、電極窓端におけるアルミ断線が防止でき
る等優れた効果が得られる。

【図面の簡単な説明】

第１図は電極窓に伝導性金属膜を形成して構成される半
導体装置を示す従来例の工程図、第２図は本発明の一実
施例である半導体装置の製造プロセスを示す工程図であ
る。 図中１１・・・・・・集積回路基板）１２，１３・・・
・・・電極。 １４、１５・・・・・・ソース、ドレイン領域、１６・
曲・りん７− ジリケートガラス膜、１７・・・・・・金属膜、１８・
・・・・・多結晶シリコン膜、１９・・・・・・アルミ
電極。 ８− 第１　図 竿２　図 第　２Ｉ２１ エグニ

Claims (1)

【特許請求の範囲】
1. 基板上の絶縁層を窓開きして形成した電極窓に金属膜を
   被着形成し、該電極窓及びその周辺一部を残して該金属
   膜をエツチングする工程と、該金属膜上に多結晶シリコ
   ン膜を被着形成させ該多結晶シリコン膜及び該金属膜を
   エツチングする工程と該電極窓の該金属膜上に電極形成
   する工程とを含むことを特徴とする半導体装置の製造方
   法。