JP6041676B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6041676B2
JP6041676B2 JP2013002302A JP2013002302A JP6041676B2 JP 6041676 B2 JP6041676 B2 JP 6041676B2 JP 2013002302 A JP2013002302 A JP 2013002302A JP 2013002302 A JP2013002302 A JP 2013002302A JP 6041676 B2 JP6041676 B2 JP 6041676B2
Authority
JP
Japan
Prior art keywords
polyimide film
oxygen
film
electrodes
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013002302A
Other languages
English (en)
Other versions
JP2014135375A (ja
Inventor
敏郎 坂本
敏郎 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2013002302A priority Critical patent/JP6041676B2/ja
Publication of JP2014135375A publication Critical patent/JP2014135375A/ja
Application granted granted Critical
Publication of JP6041676B2 publication Critical patent/JP6041676B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置の製造方法に関し、特に、ポリイミド膜とモールド樹脂との間の密着性を向上できるようにした半導体装置の製造方法に関する。
従来から、半導体装置として半導体チップの表面にパッシベーション膜を形成し、この半導体チップをモールド樹脂で封止した構造が知られている。また、モールド樹脂側からの応力緩和のために、モールド樹脂とパッシベーション膜の間にバッファ層としてポリイミド膜を設けた構造が知られている。
このポリイミド膜を設けた構造において、ポリイミド膜の表面状態が良好でない場合は、モールド樹脂とポリイミド膜との界面で剥離が生じ易くなり、半導体チップの信頼性低下の原因となる。上記の剥離を防ぐためには、例えば非特許文献1及び非特許文献2に記載されているように、ポリイミド膜の表面を酸素プラズマに晒す方法がある。酸素プラズマに晒すことにより、ポリイミド膜表面のカルボキシル基やカルボニル基を増加させ、これら官能基とモールド樹脂との間の水素結合を強化させて密着性を向上させるという方法である。
NIKKEI MICRODEVICE 1992年3月号 pp.83−88 日本接着学会誌 Vol.38 No.12 (2002) pp.477−484
ところで、非特許文献1及び非特許文献2に記載の表面処理(即ち、ポリイミド膜の表面を酸素プラズマに晒す処理)を実施しても、ポリイミド膜/モールド樹脂間の密着性を十分に得られない場合があった。
これに対し、本発明者は、ポリイミド膜の表面処理技術について鋭意検討した結果、表面処理時の荷電粒子の有無によっては、ポリイミド膜/モールド樹脂間の密着性強度が低下してしまうという、従来知見されることのなかった課題を見出した。
そこで、本発明は、本発明者が見出した上記課題に鑑みてなされたものであり、ポリイミド膜とモールド樹脂との間の密着性を向上できるようにした半導体装置の製造方法の提供を目的とする。
上記課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、半導体基板上に第1の絶縁膜を介して金属配線を形成する工程と、前記金属配線上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にポリイミド膜を形成する工程と、前記ポリイミド膜をパターン加工する工程と、一対の高周波電極間に酸素ガスのみが存在するように酸素ガスを導入し、前記高周波電極間に高周波電圧を印加して酸素ラジカル及び荷電粒子を含む酸素プラズマを発生させ、前記荷電粒子が前記高周波電極付近の電界に引き寄せられることにより、前記酸素ラジカル及び酸素分子のみを含み且つ前記荷電粒子を含まないように酸素ラジカル環境を生成すると共に、前記パターン加工されたポリイミド膜の表面を前記酸素ラジカル環境下に晒して前記ポリイミド膜の表面からエッチングガスに由来するフッ素を除去し、前記ポリイミド膜表面のカルボニル基、カルボキシル基を増加させ、前記ポリイミド膜表面の凹凸を増加させる表面処理を行う表面処理工程と、前記表面処理が行われた後の前記半導体基板の表面をモールド樹脂で封止する工程と、を有することを特徴とする。
また、上記の半導体装置の製造方法において、前記表面処理工程では、ガス上流側に配置された電極間に酸素ガスを導入すると共に、該電極間に高周波電圧を印加して酸素プラズマを発生させ、前記酸素プラズマ中で生じる酸素ラジカル及び、酸素分子を、前記電極間から離れた位置であってチャンバ内のガス下流側に配置されたステージ側へ排気で引き寄せることを特徴としてもよい。
また、上記の半導体装置の製造方法において、前記表面処理工程を行う前に、前記パターン加工されたポリイミド膜をマスクに前記第2の絶縁膜をエッチングすることによって、前記ポリイミド膜及び前記第2の絶縁膜下から前記金属配線のボンディングパッドを露出させる工程、をさらに有することを特徴としてもよい。
本発明の一態様によれば、パターン加工されたポリイミド膜の表面を、荷電粒子を含まない酸素ラジカル環境下に晒す表面処理工程、を有する。これにより、荷電粒子によるポリイミド膜表面の官能基(即ち、表面官能基)の破壊反応を抑制することができる。また、ポリイミド膜表面のカルボニル基やカルボキシル基を増加させ、これら表面官能基とモールド樹脂との間の水素結合を強化することができる。これにより、ポリイミド膜とモールド樹脂との間の密着性を向上させることができる。
実施形態に係る半導体装置100の製造方法を工程順に示した断面図。 実施形態に係る半導体装置100の製造方法を工程順に示した断面図。 実施形態に係る半導体装置100の製造方法を工程順に示した断面図。 実施形態に係る半導体装置100の製造方法を工程順に示した断面図。 実施形態に係る半導体装置100の製造方法を工程順に示した断面図。 実施形態に係る半導体装置100の製造方法を工程順に示した断面図。 実施形態で用いるダウンフロー型ドライエッチング装置200の構成例を示す概念図。 比較形態で用いる平行平板型ドライエッチング装置300の構成例を示す概念図。 XPSによるポリイミド膜表面のC1sスペクトル評価結果を示す図。 酸素プラズマに晒した後のポリイミド膜表面の元素濃度と表面粗さを調査した結果を示す表。
以下、本発明の実施形態を図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(製造方法)
図1〜図6は、本発明の実施形態に係る半導体装置100の製造方法を工程順に示した断面図である。
まず、図1に示すように、図示しない素子が形成された半導体基板(ウエーハ)1上に絶縁膜3を形成し、この絶縁膜3上にスパッタ技術等を用いて例えばAlなどの金属膜5を形成する。次に、金属膜5上に図示しないフォトレジストを塗布し、感光、現像、エッチングを行う。これにより、図2に示すように、金属膜からなる配線パターン(即ち、金属配線パターン)6を形成する。金属配線パターン6は、例えば半導体基板1の側からみて最上層の配線パターンであり、配線部6aと、ボンディングパッド6bとを有する。
続いて、図3に示すように、形成した金属配線パターン6上にCVD(Chemical Vapor Deposition)法等でパッシベーション膜11を形成する。なお、図3では、パッシベーション膜11としてSiO膜7、SiN膜9を堆積させる場合を示しているが、パッシベーション膜11は必ずしも2層にする必要はなく、SiO膜7とSiN膜9のどちらか1層のみでもよく、或いは3層以上の絶縁膜でもよい。
次に、パッシベーション膜11上にポリイミド膜13を形成する。そして、図4に示すようにポリイミド膜13をパターン加工して、ボンディングパッド6bの上方を開口させる。ポリイミド膜13の形成は、例えばスピンコータを用いてパッシベーション膜11上にポリイミドを塗布することにより行う。また、ポリイミド膜13のパターン加工は、フォトレジストを用いたエッチングによって行ってもよいし、感光性ポリイミドを用いた露光によって行ってもよい。
本実施形態では、ポリイミド膜13として、感光性ポリイミドを用いる場合の説明を行う。露光によって感光性ポリイミド膜をパターン加工してボンディングパッド6bの上方を開口させた後、例えば、300℃〜400℃の温度範囲内で、且つ60分〜300分の時間範囲内の適切な条件で熱処理(即ち、ベーク)を行い、パターン加工された感光性ポリイミド膜を硬化させる。その後、パターン加工された感光性ポリイミド膜をマスクに、パッシベーション膜11を例えばCFを用いた反応性イオンエッチング等によりエッチングして、ボンディングパッド6bを露出させる。なお、感光性ポリイミドには、露光した部分が不溶化して露光部が除去されるネガ型と、露光した部分が溶解して未露光部が残るポジ型とがある。本実施形態では、感光性ポリイミドにネガ型、ポジ型の何れを用いてもよい。
その後、図5に示すように、酸素ラジカル及び酸素分子を含み且つ荷電粒子を含まない酸素ラジカル環境(以下、単に、荷電粒子を含まない酸素ラジカル環境という。)下にウエハを晒して、ポリイミド膜13の表面処理を行う。この表面処理は、エッチングガスに由来するフッ素を除去すること、ポリイミド膜13表面のカルボニル基、カルボキシル基を増加させること、ポリイミド膜13表面の凹凸を増加させること等を目的としている。
荷電粒子を含まない酸素ラジカル環境を作り出す方法として、例えば、図7に示すようなダウンフロー型ドライエッチング装置200を用いる方法が挙げられる。即ち、ダウンフロー型ドライエッチング装置200では、高周波電源204に接続された高周波(RF)電極205、206はガス上流側に配置され、ウエハ1を載せるためのステージ203はRF電極205、206間から離れた位置であって、チャンバ201内のガス下流側に配置されている。このダウンフロー型ドライエッチング装置200において、RF電極205、206間に酸素ガスを導入すると共に、RF電極205、206間に高周波電圧を印加して酸素プラズマを発生させる。酸素プラズマ中で酸素ラジカル及び荷電粒子が生じるが、荷電粒子はRF電極205、206付近の電界に引き寄せられるためウエハには到達しない。一方、酸素ラジカルと酸素分子は電荷を帯びていないため、上記電界の影響を受けず、排気によりステージ203側へ引き寄せられる。これにより、ステージ203の周囲に荷電粒子を含まない酸素ラジカル環境が作り出される。
なお、図7に示したようなダウンフロー型ドライエッチング装置200として、例えばTE8500S−ATC(東京エレクトロン株式会社製)を用いることができる。TE8500S−ATCを用いた表面処理条件は、例えば、RFパワー:550W、O流量:400sccm、圧力:1400mTorr、ステージ温度150℃、処理時間30sと、プラズマ表面処理としては非常に軽めの処理条件である。本表面処理によるポリイミド膜13の膜減り量は200〜500Å程度である。
これ以降は、通常の半導体装置100の製造方法と同じである。例えば、ウエハをダイシングして複数個のICチップに個片化する。次に、個片化したICチップをリードフレームのアイランドに搭載する。さらに、ICチップのボンディングパッドと、リードフレームのリード部とを金線などの導電部材で接続する。そして、図6に示すように、ICチップをモールド樹脂20で封止する。このような工程を経て、半導体装置100を完成させる。
この実施形態では、絶縁膜3が本発明の第1の絶縁膜に対応し、パッシベーション膜11が本発明の第2の絶縁膜に対応している。また、金属配線パターン6が本発明の金属配線に対応している。
(実施形態の効果)
本発明の実施形態は、以下の効果を奏する。
(1)パターン加工されたポリイミド膜13の表面を、荷電粒子を含まない酸素ラジカル環境下に晒す表面処理工程、を有する。これにより、荷電粒子による表面官能基の破壊反応を抑制することができる。また、ポリイミド膜13表面のカルボニル基やカルボキシル基を増加させ、これら表面官能基とモールド樹脂20との間の水素結合を強化することができる。これにより、ポリイミド膜13とモールド樹脂20との間の密着性を向上させることができる。
(2)また、表面処理工程では、ダウンフロー型ドライエッチング装置200を用いて、パターン加工されたポリイミド膜13の表面処理を行う。即ち、ガス上流側に配置されたRF電極205、206間に酸素ガスを導入すると共に、該RF電極205、206間に高周波電圧を印加して酸素プラズマを発生させ、酸素プラズマ中で生じる酸素ラジカル及び、酸素分子を、RF電極205、206間から離れた位置であって、チャンバ201内のガス下流側に配置されたステージ203側へ排気で引き寄せる。
これにより、ステージ203の周囲に、荷電粒子を含まない酸素ラジカル環境を容易に、再現性高く作り出すことができ、酸素ラジカル及び酸素分子のみを、パターン加工されたポリイミド膜13の表面に到達させることができる。
なお、ポリイミド膜の表面処理をドライエッチング装置で行う場合、当業者であれば、平行平板型ドライエッチング装置を用いることが技術常識となる。これは、平行平板型ドライエッチング装置は、ダウンフロー型ドライエッチング装置よりも著しく高スループットであり、半導体装置の製造技術ではまず第1にスループットを重視するからである。しかしながら、本実施形態では、当業者の技術常識に反するが、平行平板型ドライエッチング装置と比較して著しく低スループットであるダウンフロー型ドライエッチング装置を、ポリイミド膜の表面処理にあえて使用する。
即ち、ダウンフロー型ドライエッチング装置による表面処理では、表面処理環境が荷電粒子を含まない分、平行平板型ドライエッチング装置に比べて処理速度が大変遅い。表面処理を実施する膜がベークで硬化させたポリイミド膜であるため、数100Åの膜減りが得られるまで処理することを考えると、ポリイミド膜の表面処理は平行平板型ドライエッチング装置で行うことが技術常識となる。事実、本発明者が得た知見では、ポリイミド膜の膜減りスピードは平行平板型ドライエッチング装置の方がダウンフロー型ドライエッチング装置よりも5倍以上速かった。しかしながら、本発明の実施形態では、技術常識に反するが、ポリイミド膜の表面処理にダウンフロー型ドライエッチング装置をあえて使用する。これにより、本発明の実施形態は、実施形態の効果(2)を奏する。
(その他)
本発明は、以上に記載した実施形態に限定されうるものではない。当業者の知識に基づいて実施形態に設計の変更等を加えることが可能であり、そのような変形が加えられた態様も本発明の範囲に含まれる。
次に、本発明者が行った実験とその結果について説明する。
図8に示すような平行平板型ドライエッチング装置300では、チャンバ301内に配置されたステージ303が高周波電源304に接続されており、このステージ303とその上方に配置された上部電極305との間で酸素プラズマを発生させる。酸素プラズマ中の荷電粒子は、ステージ303と上部電極305間の電界の影響を受けてステージ303に引き寄せられるため、ステージ303上のウエハ1は荷電粒子を含む酸素プラズマ環境下に晒されることになる。
本発明者は、図7に示したようなダウンフロー型ドライエッチング装置200を用いてポリイミド膜の表面を荷電粒子を含まない酸素ラジカル環境下に晒した場合(即ち、実施形態)と、図8に示したような平行平板型ドライエッチング装置300を用いてポリイミド膜の表面を荷電粒子を含む酸素プラズマ環境下に晒した場合(以下、比較形態という。)とについて、処理後のポリイミド膜表面をそれぞれ分析する実験を行った。その結果を図9に示す。
図9は、X線光電子分光(XPS)によるポリイミド膜表面のC1sスペクトル評価結果を示す図である。図9の横軸は電子の結合エネルギー(Binding Energy)を示し、縦軸は光電子の検出強度(Intensity(a.u.))を示す。実施形態では、比較形態に比べて、288eVのピークが1.5倍程度大きいことを確認した。288eVのピークはカルボニル基、カルボキシル基の存在を示すものであり、288eVのピークが高いほどポリイミド表面にカルボニル基、カルボキシル基が多く存在することを示している。
図10は、ポリイミド膜表面の元素濃度と表面粗さを調査した結果を示す表である。ポリイミド膜の表面を酸素ラジカルに晒す表面処理は、モールド樹脂との密着性低下の一因とされるポリイミド膜表面に付着したフッ素を除去する効果や、ポリイミド膜表面の凹凸を増加させる効果を奏する。図10に示すように、実施形態は比較形態と比べて、表面処理後のポリイミド膜表面のフッ素濃度[F]が低く、表面粗さRaが大きい。このため、実施形態は比較形態と比べて、ポリイミド膜とモールド樹脂との密着性をより一層向上させることができることを確認した。
1 半導体基板(ウエーハ)
3 絶縁膜
5 金属膜
6 金属配線パターン
6a 配線部
6b ボンディングパッド
7 SiO膜
9 SiN膜
11 パッシベーション膜
13 ポリイミド膜
20 モールド樹脂
100 半導体装置
200 ダウンフロー型ドライエッチング装置
201 チャンバ
203 ステージ
204 高周波電源
205、206 RF電極
300 平行平板型ドライエッチング装置
301 チャンバ
303 ステージ
304 高周波電源
305 上部電極

Claims (3)

  1. 半導体基板上に第1の絶縁膜を介して金属配線を形成する工程と、
    前記金属配線上に第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜上にポリイミド膜を形成する工程と、
    前記ポリイミド膜をパターン加工する工程と、
    一対の高周波電極間に酸素ガスのみが存在するように酸素ガスを導入し、前記高周波電極間に高周波電圧を印加して酸素ラジカル及び荷電粒子を含む酸素プラズマを発生させ、前記荷電粒子が前記高周波電極付近の電界に引き寄せられることにより、前記酸素ラジカル及び酸素分子のみを含み且つ前記荷電粒子を含まないように酸素ラジカル環境を生成すると共に、前記パターン加工されたポリイミド膜の表面を前記酸素ラジカル環境下に晒して前記ポリイミド膜の表面からエッチングガスに由来するフッ素を除去し、前記ポリイミド膜表面のカルボニル基、カルボキシル基を増加させ、前記ポリイミド膜表面の凹凸を増加させる表面処理を行う表面処理工程と、
    前記表面処理が行われた後の前記半導体基板の表面をモールド樹脂で封止する工程と、を有する半導体装置の製造方法。
  2. 前記表面処理工程では、ガス上流側に配置された電極間に酸素ガスを導入すると共に、該電極間に高周波電圧を印加して酸素プラズマを発生させ、前記酸素プラズマ中で生じる酸素ラジカル及び、酸素分子を、前記電極間から離れた位置であってチャンバ内のガス下流側に配置されたステージ側へ排気で引き寄せることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記表面処理工程を行う前に、
    前記パターン加工されたポリイミド膜をマスクに前記第2の絶縁膜をエッチングすることによって、前記ポリイミド膜及び前記第2の絶縁膜下から前記金属配線のボンディングパッドを露出させる工程、をさらに有することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
JP2013002302A 2013-01-10 2013-01-10 半導体装置の製造方法 Expired - Fee Related JP6041676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013002302A JP6041676B2 (ja) 2013-01-10 2013-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013002302A JP6041676B2 (ja) 2013-01-10 2013-01-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014135375A JP2014135375A (ja) 2014-07-24
JP6041676B2 true JP6041676B2 (ja) 2016-12-14

Family

ID=51413456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013002302A Expired - Fee Related JP6041676B2 (ja) 2013-01-10 2013-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6041676B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034192A (ja) * 2015-08-05 2017-02-09 株式会社東芝 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817664B2 (ja) * 1995-04-24 1998-10-30 日本電気株式会社 半導体装置の製造方法
JP3009032B2 (ja) * 1996-06-25 2000-02-14 日本電気株式会社 半導体装置の製造方法
JP4297652B2 (ja) * 2002-07-03 2009-07-15 新光電気工業株式会社 半導体装置の製造方法
JP5400964B2 (ja) * 2010-07-01 2014-01-29 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014135375A (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
US11462387B2 (en) Substrate processing apparatus and substrate processing method
JP6385677B2 (ja) 基板加工方法
JP5661928B2 (ja) 積層体の製造方法、基板の処理方法および積層体
JP6841198B2 (ja) 発光素子の製造方法
US20140113452A1 (en) Wafer edge trimming method
JPH0530050B2 (ja)
US8163094B1 (en) Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process
KR100870997B1 (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
JP2005251837A (ja) プラズマ処理方法及びプラズマ処理装置
JP6041676B2 (ja) 半導体装置の製造方法
JP2006245468A (ja) 半導体装置の製造方法
US9934945B2 (en) Methods for removing particles from etching chamber
JPH08293492A (ja) 半導体装置の製造方法
CN112259466A (zh) 一种重新布线层的制备方法
JP2003229408A (ja) プラズマ処理装置
JP2013207068A (ja) 半導体装置の製造方法
JP3250240B2 (ja) 半導体装置の製造方法
CN104078413B (zh) 接触孔的制造方法
TW409276B (en) Method of manufacturing semiconductor device
JP2006253437A (ja) 半導体装置の製造方法
JP6403017B2 (ja) インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法
WO2016150287A1 (zh) 用于制造半导体器件的方法及设备
WO2024080013A1 (ja) 接合ウェーハの接合不良部除去方法及び接合ウェーハの製造方法
JP7186921B2 (ja) 半導体素子の製造方法
CN103426750B (zh) 一种无金属线切口问题的金属湿法蚀刻方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161108

R150 Certificate of patent or registration of utility model

Ref document number: 6041676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees