JP6041676B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6041676B2 JP6041676B2 JP2013002302A JP2013002302A JP6041676B2 JP 6041676 B2 JP6041676 B2 JP 6041676B2 JP 2013002302 A JP2013002302 A JP 2013002302A JP 2013002302 A JP2013002302 A JP 2013002302A JP 6041676 B2 JP6041676 B2 JP 6041676B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide film
- oxygen
- film
- electrodes
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
これに対し、本発明者は、ポリイミド膜の表面処理技術について鋭意検討した結果、表面処理時の荷電粒子の有無によっては、ポリイミド膜/モールド樹脂間の密着性強度が低下してしまうという、従来知見されることのなかった課題を見出した。
図1〜図6は、本発明の実施形態に係る半導体装置100の製造方法を工程順に示した断面図である。
まず、図1に示すように、図示しない素子が形成された半導体基板(ウエーハ)1上に絶縁膜3を形成し、この絶縁膜3上にスパッタ技術等を用いて例えばAlなどの金属膜5を形成する。次に、金属膜5上に図示しないフォトレジストを塗布し、感光、現像、エッチングを行う。これにより、図2に示すように、金属膜からなる配線パターン(即ち、金属配線パターン)6を形成する。金属配線パターン6は、例えば半導体基板1の側からみて最上層の配線パターンであり、配線部6aと、ボンディングパッド6bとを有する。
この実施形態では、絶縁膜3が本発明の第1の絶縁膜に対応し、パッシベーション膜11が本発明の第2の絶縁膜に対応している。また、金属配線パターン6が本発明の金属配線に対応している。
本発明の実施形態は、以下の効果を奏する。
(1)パターン加工されたポリイミド膜13の表面を、荷電粒子を含まない酸素ラジカル環境下に晒す表面処理工程、を有する。これにより、荷電粒子による表面官能基の破壊反応を抑制することができる。また、ポリイミド膜13表面のカルボニル基やカルボキシル基を増加させ、これら表面官能基とモールド樹脂20との間の水素結合を強化することができる。これにより、ポリイミド膜13とモールド樹脂20との間の密着性を向上させることができる。
なお、ポリイミド膜の表面処理をドライエッチング装置で行う場合、当業者であれば、平行平板型ドライエッチング装置を用いることが技術常識となる。これは、平行平板型ドライエッチング装置は、ダウンフロー型ドライエッチング装置よりも著しく高スループットであり、半導体装置の製造技術ではまず第1にスループットを重視するからである。しかしながら、本実施形態では、当業者の技術常識に反するが、平行平板型ドライエッチング装置と比較して著しく低スループットであるダウンフロー型ドライエッチング装置を、ポリイミド膜の表面処理にあえて使用する。
本発明は、以上に記載した実施形態に限定されうるものではない。当業者の知識に基づいて実施形態に設計の変更等を加えることが可能であり、そのような変形が加えられた態様も本発明の範囲に含まれる。
図8に示すような平行平板型ドライエッチング装置300では、チャンバ301内に配置されたステージ303が高周波電源304に接続されており、このステージ303とその上方に配置された上部電極305との間で酸素プラズマを発生させる。酸素プラズマ中の荷電粒子は、ステージ303と上部電極305間の電界の影響を受けてステージ303に引き寄せられるため、ステージ303上のウエハ1は荷電粒子を含む酸素プラズマ環境下に晒されることになる。
3 絶縁膜
5 金属膜
6 金属配線パターン
6a 配線部
6b ボンディングパッド
7 SiO膜
9 SiN膜
11 パッシベーション膜
13 ポリイミド膜
20 モールド樹脂
100 半導体装置
200 ダウンフロー型ドライエッチング装置
201 チャンバ
203 ステージ
204 高周波電源
205、206 RF電極
300 平行平板型ドライエッチング装置
301 チャンバ
303 ステージ
304 高周波電源
305 上部電極
Claims (3)
- 半導体基板上に第1の絶縁膜を介して金属配線を形成する工程と、
前記金属配線上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上にポリイミド膜を形成する工程と、
前記ポリイミド膜をパターン加工する工程と、
一対の高周波電極間に酸素ガスのみが存在するように酸素ガスを導入し、前記高周波電極間に高周波電圧を印加して酸素ラジカル及び荷電粒子を含む酸素プラズマを発生させ、前記荷電粒子が前記高周波電極付近の電界に引き寄せられることにより、前記酸素ラジカル及び酸素分子のみを含み且つ前記荷電粒子を含まないように酸素ラジカル環境を生成すると共に、前記パターン加工されたポリイミド膜の表面を前記酸素ラジカル環境下に晒して、前記ポリイミド膜の表面からエッチングガスに由来するフッ素を除去し、前記ポリイミド膜表面のカルボニル基、カルボキシル基を増加させ、前記ポリイミド膜表面の凹凸を増加させる表面処理を行う表面処理工程と、
前記表面処理が行われた後の前記半導体基板の表面をモールド樹脂で封止する工程と、を有する半導体装置の製造方法。 - 前記表面処理工程では、ガス上流側に配置された電極間に酸素ガスを導入すると共に、該電極間に高周波電圧を印加して酸素プラズマを発生させ、前記酸素プラズマ中で生じる酸素ラジカル及び、酸素分子を、前記電極間から離れた位置であってチャンバ内のガス下流側に配置されたステージ側へ排気で引き寄せることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記表面処理工程を行う前に、
前記パターン加工されたポリイミド膜をマスクに前記第2の絶縁膜をエッチングすることによって、前記ポリイミド膜及び前記第2の絶縁膜下から前記金属配線のボンディングパッドを露出させる工程、をさらに有することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013002302A JP6041676B2 (ja) | 2013-01-10 | 2013-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013002302A JP6041676B2 (ja) | 2013-01-10 | 2013-01-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014135375A JP2014135375A (ja) | 2014-07-24 |
JP6041676B2 true JP6041676B2 (ja) | 2016-12-14 |
Family
ID=51413456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013002302A Expired - Fee Related JP6041676B2 (ja) | 2013-01-10 | 2013-01-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6041676B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017034192A (ja) * | 2015-08-05 | 2017-02-09 | 株式会社東芝 | 半導体装置とその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2817664B2 (ja) * | 1995-04-24 | 1998-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3009032B2 (ja) * | 1996-06-25 | 2000-02-14 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4297652B2 (ja) * | 2002-07-03 | 2009-07-15 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP5400964B2 (ja) * | 2010-07-01 | 2014-01-29 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-01-10 JP JP2013002302A patent/JP6041676B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014135375A (ja) | 2014-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11462387B2 (en) | Substrate processing apparatus and substrate processing method | |
JP6385677B2 (ja) | 基板加工方法 | |
JP5661928B2 (ja) | 積層体の製造方法、基板の処理方法および積層体 | |
US8163094B1 (en) | Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process | |
US20090021109A1 (en) | Under bump metal film, method for forming same, and surface acoustic wave device | |
JP6841198B2 (ja) | 発光素子の製造方法 | |
JPH0530050B2 (ja) | ||
CN107180788A (zh) | 元件芯片的制造方法 | |
JP2012038965A (ja) | 半導体装置及びその製造方法 | |
US9934945B2 (en) | Methods for removing particles from etching chamber | |
JP2007266099A (ja) | 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体 | |
JP6041676B2 (ja) | 半導体装置の製造方法 | |
JPH08293492A (ja) | 半導体装置の製造方法 | |
JP2003229408A (ja) | プラズマ処理装置 | |
JP2013207068A (ja) | 半導体装置の製造方法 | |
CN112259466A (zh) | 一种重新布线层的制备方法 | |
JP2023135340A (ja) | 接合型ウェーハの製造方法 | |
JP3250240B2 (ja) | 半導体装置の製造方法 | |
CN104078413B (zh) | 接触孔的制造方法 | |
CN103426750B (zh) | 一种无金属线切口问题的金属湿法蚀刻方法 | |
TW409276B (en) | Method of manufacturing semiconductor device | |
JP2006253437A (ja) | 半導体装置の製造方法 | |
JP6403017B2 (ja) | インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法 | |
WO2016150287A1 (zh) | 用于制造半导体器件的方法及设备 | |
WO2024080013A1 (ja) | 接合ウェーハの接合不良部除去方法及び接合ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6041676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |