JP2017034192A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2017034192A JP2017034192A JP2015155255A JP2015155255A JP2017034192A JP 2017034192 A JP2017034192 A JP 2017034192A JP 2015155255 A JP2015155255 A JP 2015155255A JP 2015155255 A JP2015155255 A JP 2015155255A JP 2017034192 A JP2017034192 A JP 2017034192A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- bonding pad
- bonding
- protective film
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Abstract
【解決手段】一つの実施形態によれば、半導体装置の製造方法は、半導体基板に形成されたボンディングパッド電極を覆う被覆層に開口を形成し、前記ボンディング電極の表面の一部を露出させる工程を有する。前記露出されたボンディングパッド電極の表面に保護膜を堆積する工程を有する。ワイヤボンディング工程において前記保護膜を破壊して、ボンディングワイヤと前記ボンディングパッド電極を電気的に接続する。
【選択図】図1
Description
図1は、第1の実施形態の半導体装置の製造方法の工程を模式的に示す図である。図1(A)に示す様に、例えばシリコンからなる半導体基板10の表面に、ボンディングパッド電極12が形成される。ボンディングパッド電極12は、例えば、アルミニウム(Al)又はアルミニウムと銅(Cu)の合金等、アルミニウムを主成分とする金属膜で構成される。半導体基板10には、半導体基板10に形成された所定の半導体領域(図示せず)間を接続する、例えば、銅(Cu)で構成される下層配線(図示せず)が形成され、ボンディングパッド電極12は、その下層配線に電気的に接続される場合が有る。
図3は、第2の実施形態の半導体装置の製造方法の工程を模式的に示す図である。既述の実施形態に対応する構成要素には同一の符号を付している。
Claims (7)
- 半導体基板に形成されたボンディングパッド電極を覆う被覆層に開口を形成し、前記ボンディングパッド電極の表面の一部を露出させる工程と、
前記露出されたボンディングパッド電極の表面に保護膜を堆積する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記ボンディングパッド電極はアルミニウムを主成分とする材料で形成し、前記開口は、フッ素イオンを含む反応性イオンエッチングにより形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記保護膜を堆積する工程に続き、前記開口において、ボンディングワイヤと前記ボンディングパッド電極を電気的に接続する工程を更に具備することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記ボンディングワイヤと前記ボンディングパッド電極を電気的に接続する工程に先立ち、前記ボンディングパッド電極の表面に堆積した前記保護膜を除去する工程を具備することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記保護膜を堆積する工程は、酸化シリコン膜を5nmから15nmの厚みで形成する工程を具備することを特徴とする請求項1から4のいずれか一項に記載の半導体装置の製造方法。
- 前記保護膜を堆積する工程は、400℃以下の温度で行われることを特徴とする請求項1から5のいずれか一項に記載の半導体装置の製造方法。
- 半導体基板に形成されたボンディングパッド電極と、
前記ボンディングパッド電極の表面を覆い、前記ボンディングパッド電極上にボンディング領域を画定する開口を有する被覆層と、
前記被覆層の開口が位置する前記ボンディングパッド電極の表面において、その先端部が前記ボンディングパッド電極と電気的に接続されるボンディングワイヤと、
前記ボンディングパッド電極の表面に堆積により形成され、前記ボンディングパッド電極の表面において前記ボンディングワイヤとボンディングパッド電極の接続部の周囲を覆う保護膜と、
を具備することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015155255A JP2017034192A (ja) | 2015-08-05 | 2015-08-05 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015155255A JP2017034192A (ja) | 2015-08-05 | 2015-08-05 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017034192A true JP2017034192A (ja) | 2017-02-09 |
Family
ID=57989409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015155255A Pending JP2017034192A (ja) | 2015-08-05 | 2015-08-05 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017034192A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522471B2 (en) | 2017-08-10 | 2019-12-31 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04130742A (ja) * | 1990-09-21 | 1992-05-01 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
JPH06333977A (ja) * | 1993-05-25 | 1994-12-02 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JP2003142521A (ja) * | 2001-11-01 | 2003-05-16 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009272494A (ja) * | 2008-05-08 | 2009-11-19 | Alps Electric Co Ltd | 電子デバイス及びその製造方法、ならびに、前記電子デバイスを用いた接続構造体及びその製造方法 |
JP2014135375A (ja) * | 2013-01-10 | 2014-07-24 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
-
2015
- 2015-08-05 JP JP2015155255A patent/JP2017034192A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04130742A (ja) * | 1990-09-21 | 1992-05-01 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
JPH06333977A (ja) * | 1993-05-25 | 1994-12-02 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JP2003142521A (ja) * | 2001-11-01 | 2003-05-16 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009272494A (ja) * | 2008-05-08 | 2009-11-19 | Alps Electric Co Ltd | 電子デバイス及びその製造方法、ならびに、前記電子デバイスを用いた接続構造体及びその製造方法 |
JP2014135375A (ja) * | 2013-01-10 | 2014-07-24 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522471B2 (en) | 2017-08-10 | 2019-12-31 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
US10964643B2 (en) | 2017-08-10 | 2021-03-30 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5365514B2 (ja) | 半導体装置およびその製造方法 | |
KR100808719B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5433228B2 (ja) | 半導体装置の製造方法 | |
JP4926918B2 (ja) | 半導体装置の製造方法 | |
JP2007503719A (ja) | ボンドパッドの形成方法 | |
JP2017034192A (ja) | 半導体装置とその製造方法 | |
JP4504791B2 (ja) | 半導体回路装置及びその製造方法 | |
US20070284702A1 (en) | Semiconductor device having a bonding pad and fuse and method for forming the same | |
JP2005142481A (ja) | 半導体装置の製造方法 | |
JP2007214178A (ja) | 半導体装置およびその製造方法 | |
JP5876893B2 (ja) | 半導体装置及びその製造方法 | |
US10892163B2 (en) | Semiconductor device with side wall protection film for bond pad and wiring | |
CN111095526B (zh) | 用于制造半导体器件的方法以及半导体器件 | |
JP5655844B2 (ja) | 半導体装置およびその製造方法 | |
JP2012119444A (ja) | 半導体装置 | |
JP2003142521A (ja) | 半導体装置およびその製造方法 | |
CN107346743B (zh) | 半导体结构及其制造方法 | |
JP2007115853A (ja) | 半導体装置及びその製造方法 | |
KR100681676B1 (ko) | 반도체 소자의 패드 형성 방법 | |
JP2012033607A (ja) | 半導体装置の製造方法 | |
JP4932944B2 (ja) | 半導体装置およびその製造方法 | |
JP2007123509A (ja) | 半導体装置およびその製造方法 | |
JP5541345B2 (ja) | 半導体装置およびその製造方法 | |
KR100790268B1 (ko) | 금속 패드의 부식 방지를 위한 반도체 소자의 제조 방법 | |
KR20090046574A (ko) | 반도체 소자의 패드 오픈 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180531 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181127 |