CN105826240A - 避免晶圆产生尖端放电缺陷的方法 - Google Patents

避免晶圆产生尖端放电缺陷的方法 Download PDF

Info

Publication number
CN105826240A
CN105826240A CN201510006761.2A CN201510006761A CN105826240A CN 105826240 A CN105826240 A CN 105826240A CN 201510006761 A CN201510006761 A CN 201510006761A CN 105826240 A CN105826240 A CN 105826240A
Authority
CN
China
Prior art keywords
edge
metal level
wafer
preset width
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510006761.2A
Other languages
English (en)
Other versions
CN105826240B (zh
Inventor
陈林
郑展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510006761.2A priority Critical patent/CN105826240B/zh
Publication of CN105826240A publication Critical patent/CN105826240A/zh
Application granted granted Critical
Publication of CN105826240B publication Critical patent/CN105826240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提出了一种避免晶圆产生尖端放电缺陷的方法，在每一层金属层形成之后，采用洗边处理去除金属层的边缘预定宽度，层间介质层的边缘能够包围金属层的边缘，从而避免金属层的边缘暴露出，在后续刻蚀中能够避免金属层边缘与等离子体直接接触，减少电荷在金属层上的积聚，避免尖端放电缺陷的产生，进而提高晶圆的良率。

Description

避免晶圆产生尖端放电缺陷的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种避免晶圆产生尖端放电缺陷的方法。
背景技术
晶圆在制备过程中，尤其是后段制程形成金属互连线时，通常刻蚀会引入电荷的积聚，电荷积聚过大带来的后果便是在尖端处发生放电，从而造成尖端放电缺陷(Arcingdefect)。尖端放电缺陷对晶圆来说十分致命，发生面积稍大便会造成整个晶圆的报废。
在金属互连线完成之后，需要形成一层钝化层(PAS)，接着对钝化层进行刻蚀，暴露出后续需要连线的金属层(例如铝焊垫)。而尖端放电缺陷通常会产生在对钝化层进行刻蚀之后。
具体的，请参考图1，图1为对钝化层进行刻蚀的结构示意图，其中，晶圆20放置在反应腔室内的固定装置10(例如是ESC)上，晶圆20上形成有金属互连层，包括层间介质层21和位于层间介质层21之间的金属层22(图1中仅示意少量层数)，钝化层23形成于金属互连层之上，在进行刻蚀时，会涂覆一层光阻(PR，图未示出)，接着采用等离子体30(Plasma)对钝化层23进行刻蚀，形成窗口，暴露出金属层22。
然而，由于光阻采用旋涂方式形成，通常会喷涂在晶圆20的中心区域，晶圆20进行旋转，借助离心力将光阻由晶圆20的中心区域旋涂至晶圆20的边缘区域，这样的形成方式必然导致了晶圆20边缘区域的光阻较薄，在进行刻蚀时容易出现缺陷，进而暴露出金属层22的边缘(如图1中虚线框所示)。由于现有工艺中金属层22的边缘与层间介质层21的边缘表面齐平，因此，层间介质层21无法遮挡住金属层22的边缘，刻蚀的等离子体30则会与金属层22的边缘发生接触，电荷会迅速积聚在金属层22上。当刻蚀的窗口尺寸大小在一定范围时，由于电荷聚集过多，无法释放，则会在窗口的尖端处发生放电现象，进而形成尖端放电缺陷31，再慢慢由晶圆20的边缘扩散至整个晶圆20的表面，造成大面积的尖端放电缺陷的形成，导致晶圆20报废。
因此，如何避免晶圆产生尖端放电缺陷则变得尤为重要。
发明内容
本发明的目的在于提供一种避免晶圆产生尖端放电缺陷的方法，能够避免晶圆在钝化层刻蚀使产生尖端放电缺陷，提高晶圆的良率。
为了实现上述目的，本发明提出了一种避免晶圆产生尖端放电缺陷的方法，包括步骤：
提供晶圆，所述晶圆上形成有金属连线层，所述金属连线层由多层相互交错堆叠的金属层和层间介质层；
在每一层金属层形成之后，均对所述金属层进行洗边处理，去除所述金属层边缘预定宽度。
进一步的，所述金属层边缘去除的预定宽度的范围是0.5mm～6mm。
进一步的，对所述层间介质层进行洗边处理，去除所述层间介质层边缘预定宽度，且所述层间介质层边缘去除的预定宽度小于所述金属层边缘去除的预定宽度。
进一步的，所述层间介质层边缘去除的预定宽度范围是0～5mm。
进一步的，所述金属连线层上形成钝化层，对所述钝化层进行洗边处理，去除所述钝化层边缘预定宽度。
进一步的，所述钝化层边缘去除的预定宽度与所述层间介质层边缘去除的预定宽度相同。
进一步的，不同层的金属层去除的预定宽度大小一致。
进一步的，不同层的金属层去除的预定宽度大小不同。
进一步的，所述金属层为铜或铝。
进一步的，所述层间介质层为氧化硅或氮氧化硅。
与现有技术相比，本发明的有益效果主要体现在：在每一层金属层形成之后，采用洗边处理去除金属层的边缘预定宽度，层间介质层的边缘能够包围金属层的边缘，从而避免金属层的边缘暴露出，在后续刻蚀中能够避免金属层边缘与等离子体直接接触，减少电荷在金属层上的积聚，避免尖端放电缺陷的产生，进而提高晶圆的良率。
附图说明
图1为现有技术中对钝化层进行刻蚀的结构示意图；
图2为本发明一实施例中避免晶圆产生尖端放电缺陷的方法的流程图；
图3为本发明一实施例中对钝化层进行刻蚀的结构示意图。
具体实施方式
下面将结合示意图对本发明的避免晶圆产生尖端放电缺陷的方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中，提出了一种避免晶圆产生尖端放电缺陷的方法，包括步骤：
S100：提供晶圆，所述晶圆上形成有金属连线层，所述金属连线层由多层相互交错堆叠的金属层和层间介质层；
S200：在每一层金属层形成之后，均对所述金属层进行洗边处理，去除所述金属层边缘预定宽度。
具体的请参考图3，晶圆200放置在反应腔室内的固定装置100上，所述晶圆200上依次形成层间介质层210和金属层220，在对所述金属层220形成之后，先在所述金属层220的边缘处涂覆光阻，接着对金属层220边缘处的光阻进行曝光处理，然后再对金属层220的中心区域进行正常的涂覆光阻、曝光等工艺，接着，采用显影，去除金属层220的中心区域及边缘去除被曝光的光阻，接着，采用刻蚀，去除暴露出的金属层220，同时去除金属层220边缘处的预定宽度。
在本实施例中，所述金属层220边缘去除的预定宽度的范围是0.5mm～6mm，例如是3mm。
接着再形成层间介质层210覆盖至所述金属层220的表面，由于金属层220经过洗边处理，因此，层间介质层210能够覆盖所述金属层220的边缘，如图3中虚线框所示。
通常情况下，晶圆200的边缘处形成有晶圆标识，为了能够暴露出晶圆标识，也需要对层间介质层210进行洗边处理，洗边处理的方式与对金属层220进行洗边处理的方式相同，不同的是层间介质层210边缘去除的预定宽度小于所述金属层220边缘去除的预定宽度，保证层间介质层210依旧能够覆盖金属层220的边缘。所述层间介质层210边缘去除的预定宽度范围是0～5mm，例如是2mm。
在本实施例中，会在金属连线层上形成钝化层230，之后也会对所述钝化层230进行洗边处理，去除所述钝化层230边缘预定宽度，所述钝化层230边缘去除的预定宽度与所述层间介质层210边缘去除的预定宽度相同。
在本实施例中，不同层的金属层220去除的预定宽度大小一致，例如均去除1.4mm；然而，在某些工艺条件下，洗边去除的宽度一致会导致后面几层的金属层220发生剥离现象(Peeling)。因此，优选的，还可以使不同层的金属层220去除的预定宽度大小不同，例如第一层金属层220去除1.4mm，第二层金属层220去除0.5mm等等，从而能避免剥离现象，进一步确保形成的晶圆的良率。
通常情况下，所述金属层220的材质可以为铜或铝等其他金属材质。所述层间介质层210为氧化硅、氮氧化硅或其他低介电常数的介质材料。
综上，在本发明实施例提供的避免晶圆产生尖端放电缺陷的方法中，在每一层金属层形成之后，采用洗边处理去除金属层的边缘预定宽度，层间介质层的边缘能够包围金属层的边缘，从而避免金属层的边缘暴露出，在后续刻蚀中能够避免金属层边缘与等离子体直接接触，减少电荷在金属层上的积聚，避免尖端放电缺陷的产生，进而提高晶圆的良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种避免晶圆产生尖端放电缺陷的方法，其特征在于，包括步骤：
提供晶圆，所述晶圆上形成有金属连线层，所述金属连线层由多层相互交错堆叠的金属层和层间介质层；
在每一层金属层形成之后，均对所述金属层进行洗边处理，去除所述金属层边缘预定宽度。
2.如权利要求1所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，所述金属层边缘去除的预定宽度的范围是0.5mm～6mm。
3.如权利要求2所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，对所述层间介质层进行洗边处理，去除所述层间介质层边缘预定宽度，且所述层间介质层边缘去除的预定宽度小于所述金属层边缘去除的预定宽度。
4.如权利要求3所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，所述层间介质层边缘去除的预定宽度范围是0～5mm。
5.如权利要求4所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，所述金属连线层上形成钝化层，对所述钝化层进行洗边处理，去除所述钝化层边缘预定宽度。
6.如权利要求5所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，所述钝化层边缘去除的预定宽度与所述层间介质层边缘去除的预定宽度相同。
7.如权利要求1所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，不同层的金属层去除的预定宽度大小一致。
8.如权利要求1所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，不同层的金属层去除的预定宽度大小不同。
9.如权利要求1所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，所述金属层为铜或铝。
10.如权利要求1所述的避免晶圆产生尖端放电缺陷的方法，其特征在于，所述层间介质层为氧化硅或氮氧化硅。
CN201510006761.2A 2015-01-07 2015-01-07 避免晶圆产生尖端放电缺陷的方法 Active CN105826240B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510006761.2A CN105826240B (zh) 2015-01-07 2015-01-07 避免晶圆产生尖端放电缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510006761.2A CN105826240B (zh) 2015-01-07 2015-01-07 避免晶圆产生尖端放电缺陷的方法

Publications (2)

Publication Number Publication Date
CN105826240A true CN105826240A (zh) 2016-08-03
CN105826240B CN105826240B (zh) 2019-05-31

Family

ID=56514839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510006761.2A Active CN105826240B (zh) 2015-01-07 2015-01-07 避免晶圆产生尖端放电缺陷的方法

Country Status (1)

Country Link
CN (1) CN105826240B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405372A (zh) * 2016-08-22 2017-02-15 上海华力微电子有限公司 一种避免电子束扫描过程中产生电弧放电的缺陷检测方法
CN115036207A (zh) * 2022-06-28 2022-09-09 上海华力集成电路制造有限公司 改善晶圆尖端放电缺陷的方法
CN117226829A (zh) * 2023-09-06 2023-12-15 泓浒(苏州)半导体科技有限公司 一种用于晶圆传输机器人的控制方法及系统
CN117293083A (zh) * 2023-11-27 2023-12-26 江西萨瑞半导体技术有限公司 一种降低晶圆电弧放电的晶圆处理方法及晶圆结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213773A (ja) * 1996-01-30 1997-08-15 Kyocera Corp ウェハ保持部材及び耐プラズマ用部材
US20010037858A1 (en) * 2000-05-08 2001-11-08 Hiroki Taniyama Processing apparatus, processing system and processing method
CN101241854A (zh) * 2007-02-06 2008-08-13 中芯国际集成电路制造(上海)有限公司 一种晶圆生产工艺
CN102110638A (zh) * 2009-12-23 2011-06-29 中芯国际集成电路制造(上海)有限公司 解决半导体器件在制作过程中放电缺陷的方法及结构
CN102683173A (zh) * 2012-03-31 2012-09-19 上海宏力半导体制造有限公司 减少晶圆电弧放电的方法以及集成电路制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213773A (ja) * 1996-01-30 1997-08-15 Kyocera Corp ウェハ保持部材及び耐プラズマ用部材
US20010037858A1 (en) * 2000-05-08 2001-11-08 Hiroki Taniyama Processing apparatus, processing system and processing method
CN101241854A (zh) * 2007-02-06 2008-08-13 中芯国际集成电路制造(上海)有限公司 一种晶圆生产工艺
CN102110638A (zh) * 2009-12-23 2011-06-29 中芯国际集成电路制造(上海)有限公司 解决半导体器件在制作过程中放电缺陷的方法及结构
CN102683173A (zh) * 2012-03-31 2012-09-19 上海宏力半导体制造有限公司 减少晶圆电弧放电的方法以及集成电路制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405372A (zh) * 2016-08-22 2017-02-15 上海华力微电子有限公司 一种避免电子束扫描过程中产生电弧放电的缺陷检测方法
CN115036207A (zh) * 2022-06-28 2022-09-09 上海华力集成电路制造有限公司 改善晶圆尖端放电缺陷的方法
CN117226829A (zh) * 2023-09-06 2023-12-15 泓浒(苏州)半导体科技有限公司 一种用于晶圆传输机器人的控制方法及系统
CN117226829B (zh) * 2023-09-06 2024-08-06 泓浒(苏州)半导体科技有限公司 一种用于晶圆传输机器人的控制方法及系统
CN117293083A (zh) * 2023-11-27 2023-12-26 江西萨瑞半导体技术有限公司 一种降低晶圆电弧放电的晶圆处理方法及晶圆结构
CN117293083B (zh) * 2023-11-27 2024-02-06 江西萨瑞半导体技术有限公司 一种降低晶圆电弧放电的晶圆处理方法及晶圆结构

Also Published As

Publication number Publication date
CN105826240B (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
CN101393842B (zh) 沟槽的形成方法
CN105826240A (zh) 避免晶圆产生尖端放电缺陷的方法
JP5796412B2 (ja) 半導体素子の製造方法
JP2009543344A (ja) 液体メニスカスによるポストエッチウエハ表面洗浄
US8808063B2 (en) Method for removing polishing byproducts and polishing device
US9355823B2 (en) Methods for removing particles from etching chamber
KR20170137935A (ko) 기판 처리 장치 및 기판 처리 방법
CN108666203A (zh) 改善晶圆边缘形貌的方法
DE112013007641B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
CN104882407A (zh) 一种半导体器件的制造方法
CN101308764B (zh) 消除蚀刻工序残留聚合物的方法
JP2001068463A5 (zh)
CN104752233A (zh) 一种焊垫制备方法
KR101652803B1 (ko) 정전기 배출 구조를 가지는 크롬 마스크
CN110473775A (zh) 改善薄膜剥离的方法
CN104241129B (zh) 金属栅极晶体管的形成方法
CN109300773B (zh) 晶圆的表面处理方法
JP2006173260A (ja) 半導体装置の製造方法及び装置
TWI744515B (zh) 被加工物的加工方法
CN109308996A (zh) 一种硅片一次负压扩散工艺
CN103972051B (zh) 一种消除晶边颗粒残留的铝刻蚀前置工艺方法
CN102082070B (zh) 一种在晶片减薄过程中保护金属层的方法
CN101989545A (zh) 去除氮氧化硅膜残留物的方法
CN104407503B (zh) 曝光方法和半导体器件的制造方法
CN104952845B (zh) 检测喷头静电结构和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant