CN102082070B - 一种在晶片减薄过程中保护金属层的方法 - Google Patents
一种在晶片减薄过程中保护金属层的方法 Download PDFInfo
- Publication number
- CN102082070B CN102082070B CN2009102412965A CN200910241296A CN102082070B CN 102082070 B CN102082070 B CN 102082070B CN 2009102412965 A CN2009102412965 A CN 2009102412965A CN 200910241296 A CN200910241296 A CN 200910241296A CN 102082070 B CN102082070 B CN 102082070B
- Authority
- CN
- China
- Prior art keywords
- metal level
- wafer
- layer
- metal layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开了一种在晶片减薄过程中保护金属层的方法,以解决现有技术中,在晶片减薄过程中,撕掉保护膜时容易将晶片的金属层一起撕掉的问题。该方法包括:在晶片的金属层表面涂光刻胶层,对所述金属层进行去边胶处理,去边胶宽度大于压边宽度;对去边胶处理后的所述金属层进行曝光处理和显影处理后,将去边胶区域的金属层中的部分金属层刻蚀掉,形成保护槽,刻蚀掉的部分金属层为去边胶区域与压边区域不重叠的部分金属层。采用本发明技术方案,可在很大程度上降低金属层在晶片减薄过程中被撕掉的几率。
Description
技术领域
本发明涉及半导体芯片制造工艺领域,尤其涉及一种在晶片减薄过程中保护金属层的方法。
背景技术
在半导体芯片制造工艺中,必须对芯片的晶片进行减薄处理,针对目前尺寸越来越小的晶片,若不对晶片进行减薄处理,则会由于晶片的高度远大于横向尺寸而导致晶片易倒向一边的问题,不利于封装,并且针对部分分立器件,如DMOS(Double diffused Metal Oxide Semiconductor transistor,双扩散金属氧化物半导体晶体管)芯片,导通电流需要竖直流过该DMOS芯片的晶片表面,为减少导通电阻,也需要对芯片的晶片进行减薄处理,因此,对晶片进行减薄处理势在必行。
目前,对晶片12进行减薄处理过程如图1a、1b、1c、1d、1e、1f所示,上述各图描述了晶片12在减薄过程中的示意图。如图1a所示,晶片11的正面还包括一层金属层11,对晶片11减薄流程如下:在金属层11的表面均匀的涂上光刻胶,形成一层光刻胶层13,如图1b所示;对光刻胶层13进行去边胶处理,去边胶宽度d1小于刻蚀机14的压边宽度d2,如图1c所示;对金属层11进行曝光、显影处理后,利用刻蚀机14对金属层11进行刻蚀处理,如图1d所示;淀积钝化层并对其进行刻蚀后,在金属层11上贴上有机保护膜15,如图1e所示;对晶片12的背面进行减薄处理,对晶片12厚度减薄至理想的厚度之后,将有机保护膜15揭掉,如图1f所示。
现有技术中,在金属层表面敷上一层有机保护膜,并且由于减薄过程中,可能将有机保护膜与金属层表面贴的比较紧,因此,在对晶片进行减薄处理之后,在揭掉有机保护膜过程中容易将晶片的金属层也一起撕掉,对于需要对晶片进行压边处理的情况,在撕掉有机保护膜时连同金属层一起撕掉的可能性更高。
发明内容
本发明实施例提供了一种在晶片减薄过程中保护金属层的方法,以解决现技术中在晶片减薄过程中揭开保护膜时容易将金属层撕开的问题。
一种在晶片减薄过程中保护金属层的方法,包括步骤:
在所述晶片的金属层表面涂光刻胶层;
对所述涂有光刻胶层的金属层进行去边胶处理,去边胶宽度大于压边宽度;
对去边胶处理后的所述金属层进行曝光处理和显影处理后,将去边胶区域的金属层中的部分金属层刻蚀掉,形成保护槽,刻蚀掉的部分金属层为去边胶区域与压边区域不重叠的部分金属层。
本发明的上述实施例中,在对晶片中的金属层涂光刻胶层之后,对金属层进行去边胶处理,其中去边胶宽度大于压边宽度;在对所述金属层进行曝光处理和显影处理之后,将去边胶区域的金属层中的部分金属层刻蚀掉(刻蚀掉的部分金属层为去边胶区域与压边区域不重叠的部分金属层),形成保护槽。采用本发明技术方案,在金属层上形成保护槽,由于金属层表面的保护槽可起到缓冲作用,从而降低了在揭膜过程中金属层随同保护膜一起被揭掉的可能性。
附图说明
图1a、1b、1c、1d、1e、1f分别为现有技术中晶片减薄过程示意图;
图2为本发明实施例中晶体减薄过程中保护金属层的流程图;
图3a、3b、3c、3d、3e、3f分别为本发明实施例中晶片减薄过程示意图。
具体实施方式
针对现有技术存在的上述问题,本发明实施例提供一种在晶片减薄过程中保护金属层的方法,以解决上述技术问题。
下面结合附图对本发明实施例进行详细描述。
参见图2,为本发明实施例中在晶片减薄过程中保护金属层的方法流程,如图1a所示,晶片32的正面上还包括一层金属层31,该流程包括:
步骤201、在晶片32的金属层31上均匀涂上光刻胶,在金属层31上覆盖一层光刻胶层33,如图3b所示。
步骤202、对光刻胶33进行去边胶操作,去边胶的宽度为d1,如图2c所示。
步骤203、使用掩膜对金属层31进行常规曝光处理,将涂有光刻胶层33的晶片32放入显影液中,对金属层31进行显影处理(显影时间根据光刻胶层33的厚度决定)。
步骤204、通过刻蚀机34对该金属层31进行刻蚀处理(刻蚀机34的压边宽度为d2,其中d2<d1),将去边胶区域的金属层中的部分金属层刻蚀掉,以形成保护槽35,如图3d所示。
该刻蚀掉的部分金属层为去边胶区域与压边区域不重叠的部分金属层,保护槽35的宽度为(d1-d2),该保护槽35由刻蚀机34将宽度为(d1-d2)的金属层31给刻蚀后所形成的;(d1-d2)的取值范围为1~2毫米。
该步骤中,保护槽35的横截面的形状为方形(正方形或长方形)。本领域技术人员应该可以理解,保护槽35的横截面形状并不仅限于本发明实施例中所列举的方形,还可以是其他的几何形状,如梯形。
步骤205、将光刻胶33去除,淀积钝化层(没有在附图中标出),并对该钝化层进行刻蚀处理。
该步骤中,淀积钝化层、对钝化层进行刻蚀可采用现有较为常规的方式实现。去除光刻胶层33可采用湿法或干法去除光刻胶层33。
步骤206、在金属层31及保护槽35中贴上有机保护膜36,如图3e所示。
步骤207、对晶片32的背面进行减薄处理,将晶片32的厚度减薄到理想厚度之后,将有机保护膜36揭掉,如图3f所示。
较佳地,为进一步防止金属层31在揭膜过程中随同保护膜一起被揭掉的风险,可在去边胶区域与压边区域不重叠的金属层上形成多个保护槽,保护槽的数量可根据实际应用而定。
本发明实施例中,由于在对光刻胶层去边胶时,将去边胶的宽度大于刻蚀机的压边宽度,从而在刻蚀机对金属层进行刻蚀时,将去边胶区域与压边区域不重叠的部分金属层刻蚀掉,在晶片边缘形成一圈保护槽,该保护槽相当于缓冲地带;在揭保护膜过程中,由于该保护槽能起到缓冲作用,从而在很大程度上降低了金属层在揭膜过程中随同保护膜一起被揭掉的风险,更好的保护金属层。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应包涵在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。
Claims (6)
1.一种在晶片减薄过程中保护金属层的方法,在所述晶片的金属层表面涂光刻胶层,其特征在于,包括步骤:
对所述涂有光刻胶层的金属层进行去边胶处理,去边胶宽度大于压边宽度;
对去边胶处理后的所述金属层进行曝光处理和显影处理后,将去边胶区域的金属层中的部分金属层刻蚀掉,形成保护槽,刻蚀掉的部分金属层为去边胶区域与压边区域不重叠的部分金属层。
2.如权利要求1所述的方法,其特征在于,所述保护槽的宽度为所述去边胶宽度与压边宽度的差值。
3.如权利要求2所述的方法,其特征在于,所述保护槽宽度的取值范围为1~2毫米。
4.如权利要求1~3任一项所述的方法,其特征在于,所述保护槽的横截面为方形或梯形。
5.如权利要求1所述的方法,其特征在于,在所述金属层中形成保护槽之后,还包括:去除所述光刻胶层;淀积钝化层,并对淀积钝化层进行刻蚀处理;
在所述金属层上贴有机保护膜;
对所述晶片进行减薄处理,并将所述有机保护膜撕掉。
6.如权利要求5所述的方法,其特征在于,去除所述光刻胶层,具体为:
通过湿法或干法去除所述光刻胶层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102412965A CN102082070B (zh) | 2009-11-27 | 2009-11-27 | 一种在晶片减薄过程中保护金属层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102412965A CN102082070B (zh) | 2009-11-27 | 2009-11-27 | 一种在晶片减薄过程中保护金属层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102082070A CN102082070A (zh) | 2011-06-01 |
CN102082070B true CN102082070B (zh) | 2012-07-11 |
Family
ID=44087956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102412965A Active CN102082070B (zh) | 2009-11-27 | 2009-11-27 | 一种在晶片减薄过程中保护金属层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102082070B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9899285B2 (en) * | 2015-07-30 | 2018-02-20 | Semtech Corporation | Semiconductor device and method of forming small Z semiconductor package |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326206A (ja) * | 2000-05-16 | 2001-11-22 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ |
US6713366B2 (en) * | 2002-06-12 | 2004-03-30 | Intel Corporation | Method of thinning a wafer utilizing a laminated reinforcing layer over the device side |
CN1897225A (zh) * | 2005-07-12 | 2007-01-17 | 探微科技股份有限公司 | 薄化晶片的方法 |
JP2008521214A (ja) * | 2004-11-17 | 2008-06-19 | エス テ マイクロエレクトロニクス エス アー | 半導体ウエハの薄型化 |
WO2008125543A2 (en) * | 2007-04-17 | 2008-10-23 | Interuniversitair Microelektronica Centrum (Imec) | Method for reducing the thickness of substrates |
CN101308778A (zh) * | 2008-06-06 | 2008-11-19 | 无锡中微高科电子有限公司 | 一种半导体芯片的减薄方法 |
-
2009
- 2009-11-27 CN CN2009102412965A patent/CN102082070B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326206A (ja) * | 2000-05-16 | 2001-11-22 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ |
US6713366B2 (en) * | 2002-06-12 | 2004-03-30 | Intel Corporation | Method of thinning a wafer utilizing a laminated reinforcing layer over the device side |
JP2008521214A (ja) * | 2004-11-17 | 2008-06-19 | エス テ マイクロエレクトロニクス エス アー | 半導体ウエハの薄型化 |
CN1897225A (zh) * | 2005-07-12 | 2007-01-17 | 探微科技股份有限公司 | 薄化晶片的方法 |
WO2008125543A2 (en) * | 2007-04-17 | 2008-10-23 | Interuniversitair Microelektronica Centrum (Imec) | Method for reducing the thickness of substrates |
CN101308778A (zh) * | 2008-06-06 | 2008-11-19 | 无锡中微高科电子有限公司 | 一种半导体芯片的减薄方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102082070A (zh) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180097116A1 (en) | Thin film transistor and method of manufacturing same | |
KR20130062726A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
CN102082070B (zh) | 一种在晶片减薄过程中保护金属层的方法 | |
EP2933829A1 (en) | Method for reducing defects in shallow trench isolation | |
JP5471064B2 (ja) | 半導体装置の製造方法 | |
CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
CN103779232B (zh) | 一种薄膜晶体管的制作方法 | |
CN105826240A (zh) | 避免晶圆产生尖端放电缺陷的方法 | |
TW201737360A (zh) | 一種金氧半導體元件的製作方法 | |
CN102446727A (zh) | 一种对包含氮化硅的刻蚀硬掩膜层的刻蚀方法 | |
TWI570941B (zh) | 在移除控制閘極期間使用流動材料以形成字元線端的半導體裝置及其製造方法 | |
US11664235B2 (en) | Photoresist removal | |
CN103311144A (zh) | 基于钨金属的电子束对准标记的制作方法 | |
CN106783859A (zh) | 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 | |
CN104882407A (zh) | 一种半导体器件的制造方法 | |
CN106505042B (zh) | 半导体器件的制备方法 | |
CN104716017A (zh) | 改善晶圆边缘处理的方法 | |
CN102856168B (zh) | 改善岛状光刻胶剥落的方法 | |
CN105632920B (zh) | 薄膜晶体管基板的制作方法 | |
US20150228537A1 (en) | Contact Critical Dimension Control | |
CN106128951A (zh) | 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法 | |
US20070001214A1 (en) | Method of manufacturing flash memory device | |
CN104241129A (zh) | 金属栅极晶体管的形成方法 | |
KR20080084423A (ko) | 반도체 소자의 제조 방법 | |
CN107146791A (zh) | 一种阵列基板的制作方法、阵列基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220726 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |