CN105762086A - 焊盘结构的制作方法、键合结构的制作方法及键合结构 - Google Patents
焊盘结构的制作方法、键合结构的制作方法及键合结构 Download PDFInfo
- Publication number
- CN105762086A CN105762086A CN201410784459.5A CN201410784459A CN105762086A CN 105762086 A CN105762086 A CN 105762086A CN 201410784459 A CN201410784459 A CN 201410784459A CN 105762086 A CN105762086 A CN 105762086A
- Authority
- CN
- China
- Prior art keywords
- pad
- manufacture method
- protective layer
- layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种焊盘结构的制作方法、键合结构的制作方法及键合结构。该焊盘结构的制作方法包括以下步骤：在半导体基体上形成焊盘，并在焊盘上形成钝化层；在焊盘中未被钝化层覆盖的表面上形成保护层，以阻挡刻蚀等离子体与焊盘接触。该保护层能够阻挡刻蚀等离子体与焊盘接触，从而避免了由于刻蚀等离子体与焊盘反应导致的焊盘腐蚀，进而提高了焊盘的键合效果。同时，该保护层还能避免由于操作失误或操作仪器故障导致的焊盘表面发生划伤，以及落在焊盘表面上的污染物，从而进一步提高了焊盘的键合效果。
Description
技术领域
本申请涉及半导体集成电路的技术领域，具体而言，涉及一种焊盘结构的制作方法、键合结构的制作方法及键合结构。
背景技术
在芯片的制造过程中，需要在晶圆上形成焊盘，并通过引线键合将焊盘与外部器件、电路连接起来，以在芯片的内部世界与外部电路之间架起沟通的重要桥梁。因此，焊盘是半导体器件极为重要的连接构件，焊盘的质量直接影响引线连接等封装工艺，甚至还会影响芯片的运行速度等性能。
随着半导体工业的不断发展，焊盘的引线键合问题成为影响芯片性能的重要因素之一。所谓引线键合是指用金属引线将焊盘与引线框架上对应的电极键合连接，实现芯片内部电路与外部电话连接的过程。在引线键合的过程中，焊盘的表面状态会决定键合工艺是否成功。当焊盘发生腐蚀、结晶缺陷或被划伤等缺陷时，将会导致键合工艺失败或所形成芯片的可靠性下降。
在形成上述焊盘步骤之后至引线键合步骤之间，焊盘表面暴露在周围环境中。在此过程中会存在等离子体刻蚀等步骤，刻蚀等离子体通常包括CF4、CHF3和SF6，而氟离子和水汽会与焊盘发生反应，使得焊盘被腐蚀。同时，由于操作失误或操作仪器故障导致的焊盘表面发生划伤，以及落在焊盘表面上的污染物，也会影响焊盘的键合效果。如何解决上述问题，目前还没有有效的解决方法。
发明内容
本申请旨在提供一种焊盘结构的制作方法、键合结构的制作方法及键合结构，以阻挡刻蚀等离子体与焊盘接触，进而提高焊盘的键合效果。
为了实现上述目的，本申请提供了一种焊盘结构的制作方法，该制作方法包括以下步骤：在半导体基体上形成焊盘，并在焊盘上形成钝化层；在焊盘中未被钝化层覆盖的表面上形成保护层，以阻挡刻蚀等离子体与焊盘接触。
进一步地，保护层为无定型碳层或聚酯薄膜层。
进一步地，聚酯薄膜层为聚对苯二甲酸乙二醇酯或聚对苯二甲酸丁二醇酯。
进一步地，在形成保护层的步骤中，形成覆盖焊盘和钝化层的保护层。
进一步地，形成保护层的工艺为化学气相沉积。
进一步地，在形成保护层的步骤中，形成厚度为焊盘的厚度的1/10～1/4的保护层。
进一步地，形成钝化层的步骤包括：在焊盘的表面上形成钝化材料层；刻蚀部分钝化材料层至露出焊盘，并将剩余钝化材料层作为钝化层。
同时，本申请还提供了一种键合结构的制作方法，该制作方法包括以下步骤：形成焊盘结构，该焊盘结构由本申请上述的制作方法制作而成；去除焊盘结构中的保护层；将金属引线与焊盘结构中的焊盘进行键合。
进一步地，去除保护层的工艺为湿法清洗或等离子体清洗。
进一步地，保护层为无定型碳层，采用丙酮溶液或氢等离子体去除保护层。
同时，本申请还提供了一种键合结构，该键合结构由本申请上述的制作方法制作而成。
本申请在形成焊盘之后，在焊盘的表面上形成了保护层。该保护层能够阻挡刻蚀等离子体与焊盘接触，从而避免了由于刻蚀等离子体与焊盘反应导致的焊盘腐蚀，进而提高了焊盘的键合效果。同时，该保护层还能避免由于操作失误或操作仪器故障导致的焊盘表面发生划伤，以及落在焊盘表面上的污染物，从而进一步提高了焊盘的键合效果。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了本申请实施方式所提供的焊盘结构的制作方法的流程示意图；以及
图2示出了本申请实施方式所提供的键合结构的制作方法的流程示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的，在形成焊盘步骤之后至引线键合步骤之间，焊盘表面暴露在周围环境中，使得在此过程中的刻蚀等离子体焊盘发生反应，使得焊盘被腐蚀，从而影响焊盘的键合效果。本申请的发明人针对上述问题进行研究，提出了一种焊盘结构的制作方法。如图1所示，该制作方法包括以下步骤：在半导体基体上形成焊盘，并在焊盘上形成钝化层；在焊盘中未被钝化层覆盖的表面上形成保护层，以阻挡刻蚀等离子体与焊盘接触。
上述制作方法在形成焊盘之后，在焊盘的表面上形成了保护层。该保护层能够阻挡刻蚀等离子体与焊盘接触，从而避免了由于刻蚀等离子体与焊盘反应导致的焊盘腐蚀，进而提高了焊盘的键合效果。同时，该保护层还能避免由于操作失误或操作仪器故障导致的焊盘表面发生划伤，以及污染物落在焊盘表面上，从而进一步提高了焊盘的键合效果。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，在半导体基体上形成焊盘，并在焊盘上形成钝化层。在步骤中，半导体基体的材料一般为硅片，也可以为单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)、绝缘体上硅(SOI)以及砷化镓等III-V族化合物。
上述焊盘的制作通常有两种方法。一种方法是采用物理气相沉积(PVD)工艺在已形成互连金属层的晶圆表面形成焊盘材料薄膜层，接着采用光刻工艺和蚀刻工艺形成焊盘，然后对焊盘进行灰化处理，以去除光刻胶，再对焊盘进行湿法清洗形成焊盘。另一种方法是在已形成互连金属层的晶圆表面上涂上光刻胶，用具有焊盘图形的掩膜对导电层进行光刻和刻蚀，形成焊盘的图形，然后采用物理气相沉积工艺沉积焊盘材料薄膜层，最后在焊盘上形成聚酰亚胺保护层。当然，焊盘的制作方法并不限于上述两种方法。
形成上述钝化层的步骤通常包括：在焊盘的表面上形成钝化材料层；刻蚀部分钝化材料层至露出焊盘，并将剩余钝化材料层作为钝化层。其中，钝化材料层的材料一般为氮化硅或二氧化硅层，形成钝化材料层的工艺可以为化学气相沉积或溅射沉积等。当采用化学气相沉积形成SiN时，一种可选的方案中，SiH4和NH3为反应气体，SiH4的流量为300～500sccm，NH3的流量为200～400sccm，反应室内的压强为5～10torr，沉积温度为400～600℃，沉积时间为20～80秒。
在刻蚀钝化材料层的步骤中，所形成钝化层通常位于焊盘的四周边缘上，以露出焊盘的表面。刻蚀钝化材料层的工艺可以为干法刻蚀，例如等离子体刻蚀。当采用等离子法刻蚀钝化材料层时，一种可选的方案中，其工艺条件为：刻蚀气体为CF4和CHF3，溅射功率为400～1000瓦，刻蚀温度为25～60℃，刻蚀时间为30～360秒。
完成在半导体基体上形成焊盘，并在焊盘上形成钝化层的步骤之后，在焊盘中未被钝化层覆盖的表面上形成保护层，以阻挡刻蚀等离子体与焊盘接触。该保护层能够阻挡刻蚀等离子体与焊盘接触，从而避免了由于刻蚀等离子体与焊盘反应导致的焊盘腐蚀，进而提高了焊盘的键合效果。同时，该保护层还能避免由于操作失误或操作仪器故障导致的焊盘表面发生划伤，以及污染物落在焊盘表面上，从而进一步提高了焊盘的键合效果。
在该步骤中，保护层可以为能够刻蚀等离子体与焊盘接触的任意材料，本领域的技术人员可以根据本申请的教导设定保护层的材料。优选地，进一步地，保护层为无定型碳层或聚酯薄膜层。更为优选地，聚酯薄膜层为聚对苯二甲酸乙二醇酯或聚对苯二甲酸丁二醇酯。采用上述材料作为保护层时，在后续步骤中保护层可以通过有机溶剂去除，且不会在焊盘上产生残留物，从而进一步提高焊盘的键合效果。
在形成保护层的步骤中，优选形成覆盖焊盘和钝化层的保护层，同时优选形成厚度为焊盘的厚度的1/10～1/4的保护层，以进一步提高焊盘的键合效果。形成保护层的工艺可以为化学气相沉积等，其工艺参数可以参照现有技术。当采用等离子增强化学气相沉积工艺形成无定型碳层时，包括以下步骤：向沉积室中通入至少包括烃化合物和惰性气体的气体混合物，烃化合物的流量为200～1000sccm，惰性气体的流量为200～10000sccm；在射频功率为50～2000W.的条件下，使得气体混合物形成等离子体；在沉积温度为250～450℃的条件下沉积无定型碳，沉积时间为30s～300s。其中，烃化合物可以为戊烷、己烷、庚烷、辛烷、乙烯、丙烯、丁烯、己二烯、环丙烷、环丁烷、甲苯、苯乙烯、苯甲酸甲酯等，惰性气体可以为氩气或氦气。
同时，本申请还提供了一种键合结构的制作方法。如图2所示，该制作方法包括以下步骤：形成焊盘结构，该焊盘结构由本申请上述的制作方法制作而成；去除焊盘结构中的保护层；将金属引线与焊盘结构中的焊盘进行键合。
上述制作方法中，由于保护层阻挡了刻蚀等离子体与焊盘接触，从而避免了由于刻蚀等离子体与焊盘反应导致的焊盘腐蚀，因此提高了焊盘的键合效果。同时，由于保护层避免了由于操作失误或操作仪器故障导致的焊盘表面发生划伤，以及污染物落在焊盘表面上，从而进一步提高了焊盘的键合效果。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，形成焊盘结构，该焊盘结构由本申请上述的制作方法制作而成。该步骤包括：在半导体基体上形成焊盘，并在焊盘上形成钝化层；在焊盘中未被钝化层覆盖的表面上形成保护层，以阻挡刻蚀等离子体与焊盘接触。其具体工艺过程参考本申请上述的焊盘结构的制作方法，在此不再赘述。
完成形成焊盘结构的步骤之后，去除焊盘结构中的保护层。具体地，去除保护层的工艺可以为湿法清洗或等离子体清洗。当保护层为无定型碳层时，采用丙酮溶液或氢等离子体去除保护层。其具体工艺过程参照现有技术，在此不再赘述。
完成去除焊盘结构中的保护层的步骤之后，将金属引线与焊盘结构中的焊盘进行键合。在进行键合前，需要采用导电胶或钎料合金将芯片的背面(焊盘一面)与芯片载体连接起来，然后通过键合工具(劈刀或楔)进行连接。根据能量的供给方式，引线键合可以分为热压键合、超声波键合及热超声键合三种方式。另外，引线键合还分为球形键合与楔形键合两种基本形式。这两种键合形式的不同之处在于：球形键合在每次焊接的开始阶段会形成一个焊球，然后把这个焊球焊接到焊盘上；楔形键合则是将引线在加热加压或者超声能量作用下直接焊接到焊盘上。
同时，本申请还提供了一种键合结构，该键合结构由本申请上述的制作方法制作而成。该键合结构中焊盘表面上没有发生腐蚀、结晶缺陷或被划伤等缺陷，从而提高了键合结构的可靠性。
下面将结合实施例进一步说明本申请提供的焊盘结构的制作方法。
实施例1
本实施例提供了一种焊盘结构的制作方法，包括以下步骤：在硅片上形成厚度为500nm的焊盘(由Al构成)，并在焊盘上形成钝化层(由SiN构成)；在焊盘中未被钝化层覆盖的表面上形成厚度为100nm的保护层(由聚对苯二甲酸乙二醇酯构成)；将金属引线与焊盘进行键合之前，采用丙酮溶剂去除保护层。
实施例2
本实施例提供了一种焊盘结构的制作方法，包括以下步骤：在硅片上形成厚度为500nm的焊盘(由Al构成)，并在焊盘上形成钝化层(由SiN构成)；在焊盘中未被钝化层覆盖的表面上形成厚度为200nm的保护层(由无定型碳构成)；将金属引线与焊盘进行键合之前，采用三氟乙酸溶剂去除保护层。
对比例1
本实施例提供了一种焊盘结构的制作方法，包括以下步骤：在硅片上形成厚度为500nm的焊盘(由Al构成)，并在焊盘上形成钝化层(由SiN构成)
测试：采用扫描电镜观察实施例1至实施例2以及对比例1提供的焊盘的表面，并获得其表面图像。测试结果表明，本申请实施例1至2所提供的焊盘的表面光滑平整，没有产生腐蚀、结晶缺陷或被划伤等缺陷；本申请对比例1所提供的焊盘的表面被腐蚀。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
(1)本申请在形成焊盘之后，在焊盘的表面上形成了保护层。该保护层能够阻挡刻蚀等离子体与焊盘接触，从而避免了由于刻蚀等离子体与焊盘反应导致的焊盘腐蚀，进而提高了焊盘的键合效果。
(2)该保护层还能避免由于操作失误或操作仪器故障导致的焊盘表面发生划伤，以及落在焊盘表面上的污染物，从而进一步提高了焊盘的键合效果。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (11)
1.一种焊盘结构的制作方法，其特征在于，所述制作方法包括以下步骤：
在半导体基体上形成焊盘，并在所述焊盘上形成钝化层；
在所述焊盘中未被所述钝化层覆盖的表面上形成保护层，以阻挡刻蚀等离子体与所述焊盘接触。
2.根据权利要求1所述的制作方法，其特征在于，所述保护层为无定型碳层或聚酯薄膜层。
3.根据权利要求2所述的制作方法，其特征在于，聚酯薄膜层为聚对苯二甲酸乙二醇酯或聚对苯二甲酸丁二醇酯。
4.根据权利要求1至3中任一项所述的制作方法，其特征在于，在形成所述保护层的步骤中，形成覆盖所述焊盘和所述钝化层的所述保护层。
5.根据权利要求4所述的制作方法，其特征在于，形成所述保护层的工艺为化学气相沉积。
6.根据权利要求4所述的制作方法，其特征在于，在形成所述保护层的步骤中，形成厚度为所述焊盘的厚度的1/10～1/4的所述保护层。
7.根据权利要求1所述的制作方法，其特征在于，形成所述钝化层的步骤包括：
在所述焊盘的表面上形成钝化材料层；
刻蚀部分所述钝化材料层至露出所述焊盘，并将剩余所述钝化材料层作为所述钝化层。
8.一种键合结构的制作方法，其特征在于，所述制作方法包括以下步骤：
形成焊盘结构，所述焊盘结构由权利要求1至7中任一项所述的制作方法制作而成；
去除所述焊盘结构中的保护层；
将金属引线与所述焊盘结构中的焊盘进行键合。
9.根据权利要求8所述的制作方法，其特征在于，去除所述保护层的工艺为湿法清洗或等离子体清洗。
10.根据权利要求9所述的制作方法，其特征在于，所述保护层为无定型碳层，采用丙酮溶液或氢等离子体去除所述保护层。
11.一种键合结构，其特征在于，所述键合结构由权利要求8至10中任一项所述的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410784459.5A CN105762086A (zh) | 2014-12-16 | 2014-12-16 | 焊盘结构的制作方法、键合结构的制作方法及键合结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410784459.5A CN105762086A (zh) | 2014-12-16 | 2014-12-16 | 焊盘结构的制作方法、键合结构的制作方法及键合结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105762086A true CN105762086A (zh) | 2016-07-13 |
Family
ID=56339424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410784459.5A Pending CN105762086A (zh) | 2014-12-16 | 2014-12-16 | 焊盘结构的制作方法、键合结构的制作方法及键合结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105762086A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111276399A (zh) * | 2020-02-19 | 2020-06-12 | 武汉新芯集成电路制造有限公司 | 焊盘结晶缺陷的返工方法及半导体器件 |
| CN111883486A (zh) * | 2020-07-20 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN112582333A (zh) * | 2019-09-27 | 2021-03-30 | 中芯长电半导体（江阴）有限公司 | 一种重新布线层及其制备方法 |
| CN114628262A (zh) * | 2020-12-10 | 2022-06-14 | 武汉新芯集成电路制造有限公司 | 半导体器件的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1357913A (zh) * | 2000-12-04 | 2002-07-10 | 联华电子股份有限公司 | 保护层的制造方法 |
| CN1725458A (zh) * | 2004-07-22 | 2006-01-25 | 中芯国际集成电路制造(上海)有限公司 | 除去半导体器件的焊盘区中的晶格缺陷的方法 |
| CN101593711A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(上海)有限公司 | 减少芯片焊盘区晶格缺陷形成的方法及相应焊盘形成方法 |
-
2014
- 2014-12-16 CN CN201410784459.5A patent/CN105762086A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1357913A (zh) * | 2000-12-04 | 2002-07-10 | 联华电子股份有限公司 | 保护层的制造方法 |
| CN1725458A (zh) * | 2004-07-22 | 2006-01-25 | 中芯国际集成电路制造(上海)有限公司 | 除去半导体器件的焊盘区中的晶格缺陷的方法 |
| CN101593711A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(上海)有限公司 | 减少芯片焊盘区晶格缺陷形成的方法及相应焊盘形成方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582333A (zh) * | 2019-09-27 | 2021-03-30 | 中芯长电半导体（江阴）有限公司 | 一种重新布线层及其制备方法 |
| CN111276399A (zh) * | 2020-02-19 | 2020-06-12 | 武汉新芯集成电路制造有限公司 | 焊盘结晶缺陷的返工方法及半导体器件 |
| CN111276399B (zh) * | 2020-02-19 | 2024-02-27 | 武汉新芯集成电路制造有限公司 | 焊盘结晶缺陷的返工方法及半导体器件 |
| CN111883486A (zh) * | 2020-07-20 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示装置 |
| WO2022016618A1 (zh) * | 2020-07-20 | 2022-01-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示装置 |
| CN111883486B (zh) * | 2020-07-20 | 2023-11-28 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示装置 |
| US11869904B2 (en) | 2020-07-20 | 2024-01-09 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, method for fabricating same, and display device |
| CN114628262A (zh) * | 2020-12-10 | 2022-06-14 | 武汉新芯集成电路制造有限公司 | 半导体器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11652083B2 (en) | Processed stacked dies | |
| US6900110B1 (en) | Chip scale package with compliant leads | |
| US7262078B2 (en) | Method of forming a wear-resistant dielectric layer | |
| JP2014146793A (ja) | 基板加工方法 | |
| CN105762086A (zh) | 焊盘结构的制作方法、键合结构的制作方法及键合结构 | |
| JP4408713B2 (ja) | 半導体装置の製造方法 | |
| US20110129999A1 (en) | Method for manufacturing semiconductor device | |
| US7893465B2 (en) | Semiconductor device and method of manufacturing same | |
| TW201801134A (zh) | 半導體結構及其製造方法 | |
| TWI732329B (zh) | 半導體結構及其製造方法 | |
| JP2009524932A (ja) | 接合用の隣接収納部を有する半導体相互接続、及び形成方法 | |
| US20080237854A1 (en) | Method for forming contact pads | |
| JP4130706B2 (ja) | バンプ製造方法および半導体装置の製造方法 | |
| US9355905B2 (en) | Methods and structure for carrier-less thin wafer handling | |
| TW202303716A (zh) | 半導體裝置之製造方法、清洗裝置、清洗方法及半導體裝置 | |
| CN111739813A (zh) | 芯片封装方法与芯片封装结构 | |
| US8765593B2 (en) | Controlled collapse chip connection (C4) structure and methods of forming | |
| US11923205B2 (en) | Method for manufacturing semiconductor device | |
| US20170345780A1 (en) | Surface Conditioning And Material Modification In A Semiconductor Device | |
| US11721610B2 (en) | Method for manufacturing semiconductor structure same | |
| CN102420201A (zh) | 硅通孔结构及其制造方法 | |
| US8536062B2 (en) | Chemical removal of oxide layer from chip pads | |
| US20070298547A1 (en) | Semiconductor device having a composite passivation layer and method of manufacturing the same | |
| US20060063365A1 (en) | Aluminum cap for reducing scratch and wire-bond bridging of bond pads | |
| CN104733328A (zh) | 晶圆级芯片封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160713 |