JP2014146793A - 基板加工方法 - Google Patents

基板加工方法 Download PDF

Info

Publication number
JP2014146793A
JP2014146793A JP2014007690A JP2014007690A JP2014146793A JP 2014146793 A JP2014146793 A JP 2014146793A JP 2014007690 A JP2014007690 A JP 2014007690A JP 2014007690 A JP2014007690 A JP 2014007690A JP 2014146793 A JP2014146793 A JP 2014146793A
Authority
JP
Japan
Prior art keywords
substrate
film
carrier
release film
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014007690A
Other languages
English (en)
Other versions
JP2014146793A5 (ja
JP6385677B2 (ja
Inventor
Chung-Sun Lee
忠 善 李
Jung-Hwan Kim
晶 ▲カン▼ 金
Kwang-Chul Choi
光 ▲チュル▼ 崔
Un-Byoung Kang
芸 ▲ビョン▼ 姜
Jeon Il Lee
全 一 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014146793A publication Critical patent/JP2014146793A/ja
Publication of JP2014146793A5 publication Critical patent/JP2014146793A5/ja
Application granted granted Critical
Publication of JP6385677B2 publication Critical patent/JP6385677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】キャリヤが基板に熱的安定性を有するように結合できる基板加工方法を提供する。
【解決手段】本発明による基板加工方法は、基板とキャリヤとの間に結合膜を提供して前記基板を前記キャリヤに結合し、前記基板が前記キャリヤによって支持された状態で前記基板を加工し、そして前記結合膜を除去して前記基板を前記キャリヤから分離することを包含することができる。前記結合膜は、熱硬化性接着膜と前記熱硬化性接着膜の両面に提供された熱硬化性剥離膜とを包含することができる。
【選択図】 図１Ｉ

Description

本発明は基板加工方法に係り、より具体的には基板を薄型化する方法に関する。
半導体工程において、バックラップ（ｂａｃｋ ｌａｐ）工程等でシリコンウエハのような基板の厚さを薄く加工するために、基板を支持できるキャリヤを接着膜と剥離膜とを利用して基板に結合することが一般的である。紫外線（ＵＶ）硬化形接着剤を使用するために接着剤にＵＶを照射しなければならないが、ＵＶ照射によって基板に損傷が加わる恐れがある。熱可塑性接着剤を利用すると、接着剤の熱的安定性が低下して高温工程に適用できない問題点がある。したがって、基板に損傷を加えることなく高温工程で安定性があるようにキャリヤを基板に結合できる方法が必要性となる。
米国特許第８，３１３，９８２号公報
本発明は上述した従来技術で要求される必要性に応えるために案出されたものであって、本発明の目的はキャリヤが基板に熱的安定性を、持って結合できる基板加工方法を提供することである。
本発明の他の目的はキャリヤを基板から容易に分離できる基板加工方法を提供することである。
前記目的を達成するための本発明による基板加工方法は接着膜と剥離膜を熱硬化性物質で形成することを特徴とする。本発明は接着膜の両面に剥離膜を形成することを他の特徴とする。本発明は物理的な方法でキャリヤと接着膜とを基板から分離することをその他の特徴とする。本発明は基板に形成された剥離膜を化学的な方法で除去することをその他の特徴とする。
前記特徴を具現できる本発明の一実施形態による基板加工方法は、基板とキャリヤとの間に熱硬化性接着膜と前記熱硬化性接着膜との両面上に提供された熱硬化性剥離膜を含む結合膜を提供して前記基板と前記キャリヤとを結合し、前記キャリヤによって前記基板が支持された状態で前記基板を加工し、前記結合膜を除去して前記基板を前記キャリヤから分離することを包含することができる。
一実施形態の方法において、前記基板と前記結合膜との間の結合力は前記キャリヤと前記結合膜との間の結合力に比べて大きくなり得る。
一実施形態の方法において、前記熱硬化性剥離膜は、前記熱硬化性接着膜と前記基板との間に提供された第１剥離膜と、前記熱硬化性接着膜と前記キャリヤとの間に提供された第２剥離膜と、を包含することができる。
一実施形態の方法において、前記結合膜を提供することは、前記基板上に第１熱硬化性物質を提供して前記第１剥離膜を形成し、前記キャリヤ上に第２熱硬化性物質を提供して前記第２剥離膜を形成し、前記基板及び前記キャリヤの中で少なくともいずれか１つ上に第３熱硬化性物質を提供して前記接着膜を形成することを包含することができる。
一実施形態の方法において、前記第１剥離膜を形成することは、ポリジメチルシロキサン（ＰＤＭＳ）とヘキサメチルジシロキサン（ＨＭＤＳＯ）とを含む前駆体を前記基板上にコーティングして前駆体膜を形成し、前記ヘキサメチルジシロキサン（ＨＭＤＳＯ）を反応ガスとして採択した化学気相蒸着で前記前駆体膜上に蒸着膜を形成することを包含することができる。
一実施形態の方法において、前記第２剥離膜を形成することは、ポリジメチルシロキサン（ＰＤＭＳ）とヘキサメチルジシロキサン（ＨＭＤＳＯ）とを含む前駆体を前記キャリヤ上にコーティングして前駆体膜を形成し、前記ヘキサメチルジシロキサン（ＨＭＤＳＯ）と酸素を反応ガスとして採択した化学気相蒸着で前記前駆体膜上に蒸着膜を形成することを包含することができる。
一実施形態の方法において、前記接着膜を形成することは、前記第１剥離膜と前記第２剥離膜との中で少なくとも１つ上にシロキサン（ｓｉｌｏｘａｎｅ）或いは前記シロキサンを含む熱硬化性物質をコーティングすることを包含することができる。
一実施形態の方法において、前記結合膜を提供することは、前記第１及び第２剥離膜と前記接着膜とを硬化させることをさらに含むことができる。
一実施形態の方法において、前記基板を前記キャリヤから分離することは、前記接着膜の縁にクラックを形成し、前記キャリヤを前記接着膜から分離し、前記接着膜をプラズマ処理し、前記接着膜を前記基板から分離し、前記基板を洗浄することを包含することができる。
一実施形態の方法において、前記接着膜をプラズマ処理することは、酸素、窒素、アルゴンの中で少なくともいずれか１つを含むプラズマによって前記第２剥離膜の残留物を前記接着膜から除去することを包含することができる。
一実施形態の方法において、前記基板を洗浄することは、前記基板上に洗浄液を提供して前記基板から前記第１剥離膜の残留物を除去することを含み、前記洗浄液はＤＢＵ（Ｄｉａｚａｂｉｃｙｃｌｏｕｎｄｅｃｅｎｅ）及びテトラ−ｎ−ブチルアンモニウムフルオライド（ＴＢＡＦ）の中で少なくともいずれか１つと混合されたアセテート（ａｃｅｔａｔｅ）を包含することができる。
一実施形態の方法において、前記結合膜を提供することは、前記基板上に第１熱硬化性物質を提供して前記第１剥離膜を形成し、そして前記基板の縁を露出させ、前記キャリヤ上に第２熱硬化性物質を提供して前記第２剥離膜を形成し、そして前記キャリヤの縁を露出させ、前記基板及び前記キャリヤの中で少なくともいずれか１つ上に第３熱硬化性物質を提供して前記接着膜を形成することを包含することができる。
前記接着膜は、前記基板及び前記キャリヤの露出された縁と接触することができる。
前記特徴を具現できる本発明の他の実施形態による基板加工方法は、基板上に熱硬化性第１剥離膜を形成し、キャリヤ上に熱硬化性第２剥離膜を形成し、前記基板と前記キャリヤとの間に第１剥離膜及び前記第２剥離膜と接着される熱硬化性接着膜を提供して前記基板を前記キャリヤに結合し、前記キャリヤによって支持された状態で前記基板を薄型化し、前記キャリヤを前記基板から分離し、前記接着膜をプラズマ処理して前記接着膜上の前記第２剥離膜を除去し、前記接着膜を前記薄形化された基板から分離し、前記薄形化された基板上の前記第１剥離膜を除去することを包含することができる。
他の実施形態の方法において、前記基板を薄型化することは、前記基板の中で前記第１剥離膜が形成された第１面の反対面である第２面をリセスすることを包含することができる。前記薄形化された基板のリセスされた第２面を通じて前記基板に含まれた貫通電極が露出され得る。
他の実施形態の方法において、前記第１剥離膜と前記第２剥離膜との中で少なくともいずれか１つは、ポリジメチルシロキサン（ＰＤＭＳ）とヘキサメチルジシロキサン（ＨＭＤＳＯ）との中で少なくともいずれか１つを包含することができる。前記接着膜は、シロキサン（ｓｉｌｏｘａｎｅ）を包含することができる。
他の実施形態の方法において、前記基板は、複数個のバンプと前記バンプと電気的に連結された複数個の貫通電極を含む半導体ウエハであり得る。前記キャリヤは、前記基板と同一な物質或いはガラスを包含することができる。
他の実施形態の方法において、前記第１剥離膜を除去することは、前記薄形化された基板を洗浄することを包含することができる。
前記特徴を具現できる本発明のその他の実施形態による基板加工方法は、基板の第１面とキャリヤの第１面とに結合され、前記基板との結合力が前記キャリヤとの結合力に比べて大きい結合膜を提供し、前記結合膜が前記基板と結合され、前記キャリヤが前記結合膜に結合された状態で、前記基板の前記第１面の反対面である前記基板の第２面を加工し、前記基板から前記結合膜を除去することを包含することができる。
その他の実施形態の方法において、前記結合膜は、熱硬化性物質を包含することができる。
その他の実施形態の方法において、前記結合膜を提供することは、前記結合膜を熱に露出させて前記結合膜を強化させることを包含することができる。
その他の実施形態の方法において、前記結合膜は、接着膜と、前記基板の前記第１面と前記接着膜に結合される第１剥離膜と、前記キャリヤの前記第１面と前記接着膜に結合される第２剥離膜と、を包含することができる。
その他の実施形態の方法において、前記結合膜を除去することは、前記第２剥離膜にしたがってクラックを伝搬させて前記キャリヤを前記結合膜から分離し、前記キャリヤが前記結合膜から分離された以後に前記第２剥離膜と前記接着膜との中で少なくともいずれか１つを前記基板から除去することを包含することができる。
その他の実施形態の方法において、前記接着膜は、前記基板の縁と前記キャリヤの縁との中で少なくともいずれか１つに直接的に結合され得る。
本発明によると、接着膜と剥離膜とを熱硬化性物質で形成することによって、キャリヤと基板とが熱的安定性を有するように結合することができる。これによって、高温工程でも基板がキャリヤに堅固に結合された状態で加工することができる。さらに、熱硬化性接着膜と剥離膜とを使用しても物理的にキャリヤを容易に分離することができる。その上に、貫通電極を有する半導体装置の量産に適用できるので、品質安定性を確保することができる。
本発明の一実施形態による基板加工方法を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 図１Ｂの一部を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 図１Ｄの一部を示した断面図。 図１Ｂの変形形態を示した断面図。 図１Ｂの他の変形形態を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 図１Ｈの一部を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 本発明の一実施形態による基板加工方法を示した断面図。 本発明の一実施形態による基板加工方法を利用する半導体チップの製造方法を示した断面図。 本発明の一実施形態による基板加工方法を利用する半導体パッケージの製造方法を示した断面図。 本発明の他の実施形態による基板加工方法を示した断面図。 本発明の他の実施形態による基板加工方法を示した断面図。 本発明の他の実施形態による基板加工方法を示した断面図。 図２Ｃの一部を拡大示した断面図。 本発明の他の実施形態による基板加工方法を示した断面図。 本発明の他の実施形態による基板加工方法を示した断面図。 本発明の実施形態による基板加工方法を通じて得られた半導体装置を具備するメモリカードを示したブロック図。 本発明の実施形態による基板加工方法を通じて得られた半導体装置を応用した情報処理システムを示したブロック図。
以下、本発明による基板加工方法を添付した図面を参照して詳細に説明する。
本発明と従来技術とを比較した長所は添付された図面を参照した詳細な説明と特許請求の範囲を通じて明確になり得る。特に、本発明は特許請求の範囲で明確に請求される。しかし、本発明は添付された図面に関連して次の詳細な説明を参照することによって最も良く理解することができる。図面において、同一の参照符号は多様な図面を通じて同一の構成要素を示す。
＜実施形態１＞
図１Ａ乃至図１Ｐは本発明の一実施形態による基板加工方法を示した断面図である。図１Ｃ、図１Ｅ及び図１Ｉは図１Ｂ、図１Ｄ及び図１Ｈの一部を各々示した断面図である。図１Ｆ及び図１Ｇは図１Ｂの変形形態を示した断面図である。
図１Ａを参照すれば、基板１００が提供される。基板１００は半導体で構成されたウエハレベルの基板、例えばシリコンウエハであり得る。以下では基板１００をウエハと称する。ウエハ１００は集積回路１０５が形成される上面１００ａとその反対面である下面１００ｂとを包含する。集積回路１０５はメモリ回路、ロジック回路或いはこれらの組合せを包含することができる。ウエハ１００はその厚さ方向に延長され、ウエハ１００を貫通しない長さを有する集積回路１０５と電気的に連結された複数個の貫通電極１１１を包含することができる。ウエハ１００の上面１００ａには貫通電極１１１と電気的に連結された複数個のバンプ１１３が設けられ得る。
図１Ｂ及び図１Ｃを参照すれば、ウエハ１００の上面１００ａ上に第１剥離膜（ｆｉｒｓｔ ｒｅｌｅａｓｅ ｌａｙｅｒ）２１０と接着膜（ｇｌｕｅ ｌａｙｅｒ）２５０とを形成することができる。第１剥離膜２１０と接着膜２５０とは熱硬化性物質を包含することができる。一実施形態によれば、下記の化学式を有するシリコン（ｓｉｌｉｃｏｎｅ）を含む物質を前駆体として採用し、化学気相蒸着を利用して第１剥離膜２１０を形成することができる。
Figure 2014146793
例えば、ポリジメチルシロキサン（ＰＤＭＳ：ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）、ヘキサメチルジシロキサン（ＨＭＤＳＯ：ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌｏｘａｎｅ）、或いはこれらの組合せのようなシロキサン系列の物質を前駆体として使用し、ヘキサメチルジシロキサン（ＨＭＤＳＯ）をソースとして使用した化学気相蒸着で第１剥離膜２１０を形成することができる。
第１剥離膜２１０は前駆体のコーティングと蒸着とによって形成することができる。例えば、第１剥離膜２１０のメイン物質としてＰＤＭＳを溶媒である液相のＨＭＤＳＯに約１：５０乃至１：２００の比率に（例：ＰＤＭＳ：ＨＭＤＳＯ＝１：５０）混合した前駆体をウエハ１００の上面１００ａ上にスピンコーティングして第１前駆体膜２１１を形成することができる。そして、気相のＨＭＤＳＯをソースとして使用したプラズマ化学気相蒸着（ＰＥＣＶＤ）によって第１前駆体膜２１１上にシリコン（ｓｉｌｉｃｏｎｅ）のような第１ＣＶＤ膜２１３を形成することができる。
スピンコーティングは数十秒（例：２０秒）間に進行することができる。プラズマ化学気相蒸着は約数十Ｗ（例：４０Ｗ）の高周波（ＲＦ）パワー、約数十ｍＴｏｒｒ（例：４０ｍＴｏｒｒ）のチャンバ圧力、約数十秒乃至数十分（例：６５秒）のプラズマ時間（ｐｌａｓｍａ ｔｉｍｅ）、約数十ｓｃｃｍ（例：１５ｓｃｃｍ）のＨＭＤＳＯガス流量（ｇａｓ ｆｌｏｗ）の条件によって進行することができる。本実施形態によれば、第１剥離膜２１０は第１前駆体膜２１１上にシリコン（ｓｉｌｉｃｏｎｅ）のような第１ＣＶＤ膜２１３が積層され、ＳｉＯ２のような表面２１０ｓを有する多重膜構造を有することができる。他の例として、第１剥離膜２１０はシロキサン（ｓｉｌｏｘａｎｅ）系列の物質を含む単一膜構造で形成することができる。
第１剥離膜２１０はウエハ１００の上面１００ａにしたがって延長されてウエハ１００と結合することができる。例えば、第１剥離膜２１０はバンプ１１３のプロフィールにしたがって延長された曲がった形状を有することができる。
接着膜２５０は第１剥離膜２１０上に前記化学式を有するシリコン（ｓｉｌｉｃｏｎｅ）或いはこれを含む熱硬化性樹脂（ｒｅｓｉｎ）をコーティングして形成することができる。一例として、接着膜２５０はシロキサン（ｓｉｌｏｘａｎｅ）系列の物質で形成することができる。他の例として、接着膜２５０はトリプロピレンメラミン（ＴＭＡＴ：ｔｒｉｐｒｏｐｙｌｅｎｅｍｅｌａｍｉｎｅ）或いはこれを含む物質で形成することができる。
接着膜２５０はバンプ１１３の高さＨｂの約１１０乃至１２０％或いはこれよりさらに厚い厚さＴｇとすることができる。第１剥離膜２１０は接着膜２５０の厚さＴｇより薄い厚さＴｒ１とすることができる。第１剥離膜２１０の厚さＴｒ１はバンプ１１３の高さＨｂより小さいことがあり得る。接着膜２５０は約数十乃至数百μｍの厚さＴｇを第１剥離膜２１０は数十乃至数百ｎｍの厚さＴｒ１を有することができる。一例として、接着膜２５０は約７０乃至１２０μｍの厚さＴｇを有することができる。第１前駆体膜２１１は約５０乃至７０ｎｍの厚さＴｐ１を第１ＣＶＤ膜２１３は約１５０ｎｍの厚さＴｄ１を有し、第１剥離膜２１０は約２００乃至２２０ｎｍの厚さＴｒ１を有することができる。第１剥離膜２１０の厚さＴｒ１は単なる一例であり、本発明をこれに限定しようとする意図ではない。例えば、第１剥離膜２１０は２０乃至２３０ｎｍ、具体的に５０乃至１５０ｎｍの厚さＴｒ１を有することができる。
接着膜２５０は第１剥離膜２１０の表面２１０ｓをなすＳｉＯ２と比較的強い力で結合することができるが、第１前駆体膜２１１はウエハ１００の上面１００ａと比較的弱い力（例：Ｖａｎ ｄｅｒ Ｗａｓｌｓ ｆｏｒｃｅ）によって結合することができる。このように、第１剥離膜２１０はウエハ１００と接着膜２５０との間に弱い結合を提供することによって、接着膜２５０とウエハ１００との容易な分離を可能としている。
第１剥離膜２１０の厚さＴｒ１が厚いほど、接着膜２５０をウエハ１００から分離するのに必要である力は低くなり得る。第１剥離膜２１０の厚さＴｒ１は第１前駆体膜２１１の厚さＴｐ１及び／又はプラズマ化学気相蒸着条件によって異なり得る。
第１剥離膜２１０の厚さＴｒ１は第１前駆体膜２１１の厚さＴｐ１に比例させることができる。例えばＰＤＭＳとＨＭＤＳＯとの比率が多くなるほど（即ち、ＨＭＤＳＯの含量が多くなるほど）、コーティングスピード（ｃｏａｔｉｎｇ ｓｐｅｅｄ）が遅いほど（即ち、スピン回転速度が遅いほど）、第１前駆体膜２１１の厚さＴｐ１が厚くなり、これによって第１剥離膜２１０の厚さＴｒ１が厚くなり得る。
第１剥離膜２１０の厚さＴｒ１は蒸着速度に比例させることができる。例えば、高周波（ＲＦ）パワーが高いほど、チャンバ圧力が低いほど、プラズマ時間（即ち、工程時間）が長いほど、蒸着速度が速くなり、これによって第１剥離膜２１０の厚さＴｒ１が厚くなり得る。
プラズマ強度が強いほど、プラズマ時間が長いほど、第１剥離膜２１０は硬く（ｈａｒｄ）なり得る。これと異なり、プラズマ強度が弱いほど、プラズマ時間が短いほど、第１剥離膜２１０は軟らか（ｓｏｆｔ）になり得る。第１剥離膜２１０があまりにも硬くなれば、第１剥離膜２１０の自己剥離（ｓｅｌｆ−ｄｅｌａｍｉｎａｔｉｏｎ）やクラック（ｃｒａｃｋ）が生じる恐れがあり、あまりにも軟らかになれば、第１剥離膜２１０が液相状態に留まって容易に剥がれてしまう。前述のプラズマ蒸着条件によれば、完全架橋結合された（ｆｕｌｌｙ ｃｒｏｓｓ−ｌｉｎｋｅｄ）或いはこれと類似な構造を有する安定的な第１剥離膜２１０が形成され得る。
図１Ｄ及び図１Ｅを参照すれば、キャリヤ３００を提供することができる。キャリヤ３００はウエハ１００と同一又は類似な大きさ（例：直径）と物質を有するシリコン基板であり得る。他の例として、キャリヤ３００はウエハ１００と同一又は類似な大きさ（例：直径）を有する透明性基板、例えばガラス基板であり得る。キャリヤ３００は上面３００ａとその反対面である下面３００ｂとを含み、その上面３００ａ上に第２剥離膜（ｓｅｃｏｎｄ ｒｅｌｅａｓｅ ｌａｙｅｒ）２２０を形成することができる。
第２剥離膜２２０は第１剥離膜２１０と同一又は類似な熱硬化性物質を包含することができる。例えば、第２剥離膜２２０のメイン物質としてＰＤＭＳを溶媒である液相のＨＭＤＳＯに約１：５０乃至１：２００比率に（例：ＰＤＭＳ：ＨＭＤＳＯ＝１：２００）混合した前駆体をキャリヤ３００の上面３００ａ上にスピンコーティングして第２前駆体膜２２１を形成することができる。そして、気相のＨＭＤＳＯをソースとして使用したプラズマ化学気相蒸着（ＰＥＣＶＤ）によって第２前駆体膜２２１上に第２ＣＶＤ膜２２３を形成することができる。他の例として、第２剥離膜２２０はシロキサン（ｓｉｌｏｘａｎｅ）系列の物質を含む単一膜構造に形成することができる。
第２前駆体膜２２１とキャリヤ３００とは比較的弱い力（例：Ｖａｎ ｄｅｒ Ｗａａｌｓ ｆｏｒｃｅ）によって結合され得る。この弱い結合力によって、図１Ｊで後述するように、ウエハ１００を加工する時、キャリヤ３００はウエハ１００を安定的に支持することができない。
本実施形態によれば、第２剥離膜２２０とキャリヤ３００との結合力を向上させるためにＨＭＤＳＯソースガスとして酸素Ｏ２をさらに添加してプラズマ化学気相蒸着工程を進行することができる。このように酸素Ｏ２がさらに添加されることによって、第２剥離膜２２０はその密度、キャリヤ３００との界面等が改善されてキャリヤ３００との結合力が向上され得る。
スピンコーティングは数十秒間（例：２０秒）で進行することができる。プラズマ化学気相蒸着は約数十Ｗ（例：４０Ｗ）のＲＦパワー、約数十ｍＴｏｒｒ（例：４０ｍＴｏｒｒ）のチャンバ圧力、約数十秒乃至数十分（例：６５秒）のプラズマ時間（ｐｌａｓｍａ ｔｉｍｅ）、約数十ｓｃｃｍ（例：１５ｓｃｃｍ）のＨＭＤＳＯガス流量（ｇａｓ ｆｌｏｗ）と約数十ｓｃｃｍ（例：１５ｓｃｃｍ）の酸素Ｏ２ガス流量（ｇａｓ ｆｌｏｗ）との条件によって進行することができる。本実施形態によれば、第２剥離膜２１０は第２前駆体膜２２１上にシリコン（ｓｉｌｉｃｏｎｅ）のような第２ＣＶＤ膜２２３が積層され、ＳｉＯ２のような表面２２０ｓを有する多重膜構造を有することができる。
第２剥離膜２２０は第１剥離膜２１０と同一又は類似な厚さＴｒ２を有することができる。例えば、第２前駆体膜２２１は約５０乃至７０ｎｍの厚さＴｐ２を第２ＣＶＤ膜２２３は約１５０ｎｍの厚さＴｄ２を有して第２剥離膜２２０は約２００乃至２２０ｎｍの厚さＴｒ２を有することができる。他の例として、第２剥離膜２２０は２０乃至２３０ｎｍ、具体的に５０乃至１５０ｎｍの厚さＴｒ２を有することができる。
図１Ｉを参照して後述するようにウエハ１００とキャリヤ３００とが結合した場合、接着膜２５０は第２剥離膜２１０の表面２２０ｓをなすＳｉＯ２と比較的強い力によって結合できるが、第２前駆体膜２２１はキャリヤ３００の上面３００ａと比較的弱い力（例：Ｖａｎ ｄｅｒ Ｗａｓｌｓ ｆｏｒｃｅ）によって結合することができる。このように、第２剥離膜２２０はキャリヤ３００と接着膜２５０との間に弱い結合を提供することによって、接着膜２５０とキャリヤ２００との容易な分離が可能になり得る。
第２剥離膜２２０の厚さＴｒ２が大きいほど、キャリヤ３００を接着膜２５０から除去するのに必要である力は低くなり得る。第１剥離膜２１０と同一又は類似に、第２剥離膜２２０の厚さＴｒ２は第２前駆体膜２２１の厚さＴｐ２及び／又は蒸着速度と比例関係であり得る。
他の例として、図１Ｆに示したように接着膜２５０をキャリヤ３００上に形成することができる。一例として、ウエハ１００の上面１００ａ上に第１剥離膜２１０を形成し、キャリヤ３００の上面３００ａ上に第２剥離膜２２０と接着膜２５０とを順次形成することができる。
その他の例として、図１Ｇに図示したようにウエハ１００及びキャリヤ３００上に第１接着膜２５０ａと第２接着膜２５０ｂとを各々形成することができる。例えば、ウエハ１００の上面１００ａ上に第１剥離膜２１０と第１接着膜２５０ａを順次形成し、キャリヤ３００の上面３００ａ上に第２剥離膜２２０と第２接着膜２５０ｂとを順次形成することができる。図１Ｈを参照して後述するように、ウエハ１００とキャリヤ３００とが結合する時、第１接着膜２５０ａと第２接着膜２５０ｂとが互いに接着されて接着膜２５０を構成することができる。第１接着膜２５０ａは第１厚さＴｇａを第２接着膜２５０ｂは第２厚さＴｇｂを有し、第１厚さＴｇａと第２厚さＴｇｂの合計が図１Ｃの接着膜２５０の厚さＴｇに相当する。第１接着膜２５０ａ及び第２接着膜２５０ｂは各々接着膜２５０と同一な物質で構成することができる。
図１Ｈ及び図１Ｉを参照すれば、ウエハ１００とキャリヤ３００とを結合することができる。例えば、ウエハ１００の上面１００ａとキャリヤ３００の上面３００ａを対面させてウエハ１００にキャリヤ３００を接着させることができる。これによって、ウエハ１００とキャリヤ３００とは接着膜２５０及び接着膜２５０の両面に付着された第１剥離膜２１０と第２剥離膜２２０とで構成された結合膜（ｂｏｎｄｉｎｇ ｌａｙｅｒ）２００によって互いに結合され得る。選択的に、熱を提供することによって第１剥離膜２１０と、第２剥離膜２２０と、接着膜２５０とを硬化（強化）させて、耐熱性及び／又は接着力を向上させることができる。前記強化は第１剥離膜２１０と第２剥離膜２２０と、接着膜２５０とが熱硬化性物質で構成された場合に可能になり得る。
結合膜２００が比較的高温で速やかに硬化されると、クラックが発生され得る。前記硬化は蒸着チャンバ内で低い温度、例えば結合膜２００が硬化されない温度に１次ベーキングした後、ウエハ１００をオーブン或いはベークチャンバに投入して高い温度、例えば結合膜２００が硬化される温度に２次ベーキングすることができる。前記２段階方法によって結合膜２００のクラックが防止され得る。１次ベーキング及び２次ベーキングは数分間で進行することができる。一例として、１次ベーキングは５乃至１５分の間に１００乃至１８０℃条件で、２次ベーキングは５乃至１５分間に１５０乃至２５０℃条件で進行され得る。
ウエハ１００の上面１００ａはバンプ１１３が形成されているので、トポロジ（ｔｏｐｏｌｏｇｙ）乃至粗さ（ｒｏｕｇｈｎｅｓｓ）を有することがある。第１剥離膜２１０とウエハ１００とがファンデルワールス力で結合されても、ウエハ１００と第１剥離膜２１０との間の結合力はウエハ１００のトポロジ（ｔｏｐｏｌｏｇｙ）乃至粗さ（ｒｏｕｇｈｎｅｓｓ）によって強くなり得る。バンプ１１３は一般的に球形（ｓｐｈｅｒｅ）であるので、ウエハ１００と第１剥離膜２１０との間の結合力をさらに向上させることができる。
キャリヤ３００の上面３００ａはウエハ１００の上面３００ａに比べてすんなりした表面を有することができる。前記すんなりした表面及び／又はファンデルワールス力によってキャリヤ３００は第２剥離膜２２０と比較的弱い力によって結合され得るが、上述したようにヘキサメチルジシロキサン（ＨＭＤＳＯ）に酸素Ｏ２をさらに添加することによって第２剥離膜２２０とキャリヤ３００との間の結合力が向上され得る。
一実施形態によれば、キャリヤ３００と第２剥離膜２２０との間の結合力が酸素添加によって向上されてもウエハ１００の上面３００ａが有するトポロジ乃至粗さはウエハ１００と第１剥離膜２１０との結合力を向上させることができるので、ウエハ１００と第１剥離膜２１０との間の結合力に比べて低いことがあり得る。したがって、ウエハ１００と結合膜２００との間の第１結合力Ｆ１はキャリヤ３００と結合膜２００との間の第２結合力Ｆ２に比べて高いことがあり得る。第１結合力Ｆ１はウエハ１００と結合膜２００を分離するのに所要される力として定義され、第２結合力Ｆ２はキャリヤ３００と結合膜２００を分離するのに所要とされる力として定義される。
結合力Ｆ１は結合力Ｆ２に比べて約１．３倍程度であり得る。結合力Ｆ１と結合力Ｆ２との差異は第１剥離膜２１０と第２剥離膜２２０の形成条件によって異なり得る。例えば、第１剥離膜２１０と第２剥離膜２２０とを形成する時、第１剥離膜２１０と第２剥離膜２２０とのソース濃度差異、厚さ差異、ガス含量条件等によって結合力Ｆ１、Ｆ２が異なり得る。
図１Ｊを参照すれば、ウエハ１００をバックラップ（ｂａｃｋ ｌａｐ）することができる。本実施形態によれば、キャリヤ３００がウエハ１００を支持した状態で、即ち結合膜２００によってキャリヤ３００がウエハ１００の上面１００ａに付着された状態でウエハ１００の下面１００ｂに対して化学機械的研磨、湿式エッチング、乾式エッチング、スピンエッチング、グラインディング等を１回或いは数回進行してウエハ１００を薄型化することによって、貫通電極１１１を突出させることができる。
一例として、ウエハ１００の下面１００ｂを化学機械的に研磨して貫通電極１１１が露出されないこともあり得る第２下面１００ｃまでリセスできる。続いて、第２下面１００ｃを乾式エッチングによって貫通電極１１１を突出させる第３下面１００ｄまでウエハ１００をさらにリセスできる。他の例として、ウエハ１００の下面１００ｂを１回の化学機械的な研磨で第３下面１００ｄまでリセスできる。本明細書ではウエハ１００の上面１００ａを活性面であるという用語と第３下面１００ｄを非活性面であるという用語とが混用されている。
前記バックラップ工程によってウエハ１００を第１厚さＴｗ１より薄い第２厚さＴｗ２を有するように薄型化することができる。例えば、第１厚さＴｗ１は数百μｍであり、第２厚さＴｗ２は数十ｎｍであり得る。このように薄形化されたウエハ１００は損傷無しでハンドリングするのが困難であり得る。しかし、ウエハ１００に付着されたキャリヤ３００によってウエハ１００を容易にハンドリングすることができる。
図１Ｋを参照すれば、ウエハ１００の非活性面１００ｄを覆う下部絶縁膜１０７を形成し、下部絶縁膜１０７上に貫通電極１１１と電気的に連結されるパッド１１５を形成することができる。一例として、非活性面１００ｄ上に貫通電極１１１を覆う絶縁体を蒸着した後、貫通電極１１１が露出されるように平坦化して下部絶縁膜１０７を形成することができる。続いて、下部絶縁膜１０７上に導電体の蒸着とパターニングとにより貫通電極１１１と接続するパッド１１５を形成することができる。
本実施形態によれば、図１Ｊでのウエハ薄型化及び／又は図１Ｋでのポスト製造（ｐｏｓｔ ＦＡＢ）工程の時、高温を必要とすることがあり得る。このような高温工程で接着膜２５０と剥離膜２１０、２２０とは熱硬化性物質を包含するので、接着膜２５０と剥離膜２１０、２２０との中で少なくともいずれか１つが熱可塑性物質を包含する場合に比べて、高温安定性を有することができる。したがって、高温工程でもウエハ１００とキャリヤ３００との間の安定的な結合を維持することができる。
図１Ｌを参照すれば、接着膜２５０にクラック４２０を形成することができる。クラック４２０は物理的な方法で形成することができる。一例として、ブレードのようなイニシエータ（ｉｎｉｔｉａｔｏｒ）４００で接着膜２５０に衝撃を加えてクラック４２０を形成することができる。キャリヤ３００をウエハ１００から取り外す時、クラック４２０はキャリヤ３００及び／又は第２剥離膜２２０に沿って伝搬され得る。第２剥離膜２２０はキャリヤ３００上に形成されるので、第２剥離膜２２０は実質的に直線延長された形態を有するが、第１剥離膜２１０はバンプ１１３上に形成されるので、実質的に曲がった形態を有する。したがって、第２剥離膜２２０はクラック伝搬に低い抵抗を有する経路を構成するので、クラック４２０は第１剥離膜２１０の代わりに第２剥離膜２２０に沿って優先的に伝搬される。選択的に、ウエハ１００の非活性面１００ｄに保護テープ５００を付着し、ホルダ５１０をさらに提供してウエハ１００をクラック４２０が伝搬される間安定的に固定させ得る。
図１Ｍを参照すれば、第２剥離膜２２０にしたがって伝搬されたクラック４２０によって及び／又は図１Ｉで前述したようにウエハ１００と結合膜２００との間の結合力Ｆ１がキャリヤ３００と結合膜２００との間の結合力Ｆ２に比べて大きいので、キャリヤ３００が接着膜２５０から容易に分離され得る。キャリヤ３００の分離の時、接着膜２５０上に第２剥離膜２２０の残留物２２０ａが残ることがあり得る。
本実施形態と異なり、キャリヤ３００の分離の時、接着膜２５０が共に分離される場合、バンプ１１３はインターロッキングされ得る。バンプ１１３が大体に大きい高さを有するかバンプ密度が比較的大きい場合に、インターロッキング（ｉｎｔｅｒｌｏｃｋｉｎｇ）がさらに大きくなってキャリヤ３００がウエハ１００から分離される時、バンプ１１３が損傷されるか、或いはウエハ１００から取り外され得る。しかし、本実施形態によれば、クラック４２０は第２剥離膜２２０にしたがって優先的に伝搬されるので、キャリヤ３００がウエハ１００から分離される時、バンプ１１３に加えられるインターロッキングが減少するか、或いは発生しない。したがって、ウエハ１００からキャリヤ３００が分離された以後にバンプ１１３は損傷から自由になり得る。
図１Ｎを参照すれば、第２剥離膜残留物２２０ａを除去することができる。接着膜２５０上の第２剥離膜残留物２２０ａは接着膜２５０を分離させるローリングテープ（図１Ｏの６００）と接着膜２５０との接触力を弱化させて接着膜２５０の分離を難しくすることがあり得る。このため、第２剥離膜残留物２２０ａを除去するためにプラズマ処理をさらに進行することができる。プラズマ処理は酸素Ｏ２、窒素Ｎ２、アルゴンＡｒの中で少なくともいずれか１つを含むプラズマを利用することができる。
図１Ｏを参照すれば、接着膜２５０を除去することができる。接着膜２５０は一例としてウエハ１００にしたがって水平移動するローリングテープ６００に接着されてウエハ１００から分離され得る。ローリングテープ６００と接着膜２５０との間の接着力が接着膜２５０と第１剥離膜２１０との間の結合力と同一であるか、或いは大きくなり得る。図１Ｎで前述したようにプラズマによって接着膜２５０上に残留された第２剥離膜残留物２２０ａが除去されることによって、ローリングテープ６００と接着膜２５０との接着力が弱化されないので、容易に接着膜２５０の分離が可能になり得る。第１剥離膜２１０は接着膜２５０と共にウエハ１００から除去されるか、或いはウエハ１００上に残留物２１０ａとして残るか、或いは一部は接着膜２５０と共に分離され、他の一部はウエハ１００上に残留することがあり得る。
図１Ｐを参照すれば、ウエハ１００を洗浄することができる。この洗浄工程の時、ウエハ１００の上面１００ａ上の第１剥離膜残留物２１０ａを除去することができる。一例として、ＤＢＵ（Ｄｉａｚａｂｉｃｙｃｌｏｕｎｄｅｃｅｎｅ）とテトラ−ｎ−ブチルアンモニウムフルオライド（ＴＢＡＦ：Ｔｅｔｒａ−ｎ−ｂｕｔｙｌａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ）との中で少なくともいずれか１つを溶媒（例：ａｃｅｔａｔｅ）に混合した洗浄液をスプレ７００を通じてウエハ１００上に提供して第１剥離膜残留物２１０ａを除去することができる。前記一連の過程を通じて貫通電極１１１を含む薄形化されたウエハ１００が得られる。このようにして得られたウエハ１００は次のような工程でパッケージングされ得る。
＜半導体装置の製造方法例＞
図１Ｑは本発明の一実施形態による基板加工方法を利用する半導体チップの製造方法を示した断面図である。図１Ｒは本発明の一実施形態による基板加工方法を利用する半導体パッケージの製造方法を示した断面図である。
図１Ｑを参照すれば、ウエハ１００を複数個の半導体チップ１０に分離することができる。カッティングホィール８００によってウエハ１００のスクライブレーンを切断することによってウエハ１００を複数個の半導体チップ１０に分離するウエハ切断（ｗａｆｅｒ ｓａｗｉｎｇ）工程を進行することができる。このようにウエハ１００から分離された複数個の半導体チップ１０の中で少なくとも１つをパッケージングすることができる。他の例として、レーザ或いはその他のカッティング器具を利用して前記ウエハ切断工程を進行することができる。
図１Ｒを参照すれば、パッケージングの一例として少なくとも１つの半導体チップ１０を印刷回路基板９００上に実装し、モールディングすることによって、半導体パッケージ１を形成することができる。例えば、１つ或いはその以上の半導体チップ１０を印刷回路基板９００上に実装し、エポキシモールディングコンパウンド（ＥＭＣ）のような絶縁物でモールド膜９１０を形成することができる。半導体パッケージ１において、半導体チップ１０はフリップチップボンディングされ、貫通電極１１１は印刷回路基板９００とチップ１０との間及び／又は複数の半導体チップ１０の間に入出力される電気的信号の経路として提供され得る。印刷回路基板９００の下面にソルダボールのような外部端子９２０をさらに付着することができる。
＜実施形態２＞
図２Ａ乃至図２Ｆは本発明の他の実施形態による基板加工方法を示した断面図である。図２Ｄは図２Ｃの一部を拡大示した断面図である。
図２Ａを参照すれば、ウエハ１００の活性面１００ａ上に第１剥離膜２１０と接着膜２５０とを形成することができる。例えば、ウエハ１００の活性面１００ａ上に熱硬化性物質をスピンコーティングし、プラズマ化学気相蒸着した後、パターニングして第１剥離膜２１０を形成することができる。前記パターニングによって第１剥離膜２１０はウエハ１００の縁１００ｅを露出させ得る。接着膜２５０は第１剥離膜２１０上に形成され、ウエハ１００の縁１００ｅと結合され得る。
図２Ｂを参照すれば、キャリヤ３００上に第２剥離膜２２０を形成することができる。第２剥離膜２２０は第１剥離膜２１０と同一又は類似な熱硬化性物質をコーティングし、プラズマ化学気相蒸着した後、パターニングして形成することができる。第２剥離膜２２０はキャリヤ３００の縁３００ｅを露出させ得る。キャリヤ３００の縁３００ｅは図２Ａに図示されたウエハ１００の縁１００ｅに対応され得る。
他の例として、図１Ｆのように接着膜２５０はキャリヤ３００上に形成され得る。その他の例として、図１Ｇのようにウエハ１００とキャリヤ３００との上に第１接着膜２５０ａと第２接着膜２５０ｂとが各々形成され得る。
図２Ｃ及び図２Ｄを参照すれば、ウエハ１００の活性面１００ａとキャリヤ３００の上面３００ａとを対面させてウエハ１００とキャリヤ３００とを結合することができる。選択的に、熱を提供することによって第１剥離膜２１０と第２剥離膜２２０及び接着膜２５０を硬化させることができる。本実施形態によれば、図２Ｄの点線に表示された部分のように、接着膜２５０は第１剥離膜２１０と第２剥離膜２２０との間に配置されウエハ１００の縁１００ｅでウエハ１００及びキャリヤ３００と直接接触され得る。これによって、ウエハ１００の縁１００ｅでウエハ１００とキャリヤ３００とが堅固に結合され得る。他の例として、ウエハ１００を化学溶液に浸けるか、或いは超音波（ｕｌｔｒａｓｏｎｉｃ）やレーザ或いはその他のカッティング器具を利用して接着膜２５０の一部、例えばウエハ１００の縁１００ｅに形成された接着膜２５０を除去することができる。
図２Ｅを参照すれば、ウエハ１００の下面１００ｂを化学機械的に研磨して貫通電極１１１が露出されない第２下面１００ｃまでリセスし、第２下面１００ｃを乾式エッチングして非活性面１００ｄまでリセスできる。その次に、非活性面１００ｄ上に下部絶縁膜１０７を形成し、下部絶縁膜１０７上に貫通電極１１１と連結されるパッド１１５を形成することができる。
図２Ｆを参照すれば、図１Ｌで説明された工程と類似にウエハ１００の非活性面１００ｄ上に保護テープ５００を付着し、イニシエータ４００によって接着膜２５０にクラック４２０を形成することができる。クラック４２０は第２剥離膜２２０に沿って優先的に伝搬されてキャリヤ３００が接着膜２５０から分離され得る。その次に、図１Ｎのように第２剥離膜残留物２２０ａをプラズマ処理して除去し、図１Ｏのように接着膜２５０をローリングテープ６００を利用して分離し、そして図１Ｐで説明したように第１剥離膜残留物２１０ａを洗浄液で除去することによって、貫通電極１１１を含む薄形化されたウエハ１００を得られる。
＜応用例＞
図３Ａは本発明の実施形態による基板加工方法を通じて得られた半導体装置を具備するメモリカードを示したブロック図である。図３Ｂは本発明の実施形態による基板加工方法を通じて得られた半導体装置を応用した情報処理システムを示したブロック図である。
図３Ａを参照すれば、上述した本発明の実施形態による基板加工方法を通じて得られた半導体チップ１０或いは半導体パッケージ１を含む半導体メモリ１２１０はメモリカード１２００に応用され得る。一例として、メモリカード１２００はホスト１２３０とメモリ１２１０との間の諸般のデータ交換を制御するメモリコントローラ１２２０を包含することができる。ＳＲＡＭ１２２１は中央処理装置１２２２の動作メモリとして使用され得る。ホストインターフェイス１２２３はメモリカード１２００と接続されるホストのデータ交換プロトコルを具備することができる。誤謬修正コード１２２４はメモリ１２１０から読出されたデータに含まれる誤謬を検出及び訂正できる。メモリインターフェイス１２２５はメモリ１２１０とインターフェイシングする。中央処理装置１２２２はメモリコントローラ１２２０のデータを交換するための諸般の制御動作を遂行できる。ＳＲＡＭ１２２１、中央処理装置１２２２、ホストインターフェイス１２２３、誤謬修正コード１２２４、及びメモリインターフェイス１２２５はバス１２２６を通じて電気的に連結され得る。
図３Ｂを参照すれば、情報処理システム１３００は本発明の実施形態による基板加工方法を通じて得られた半導体チップ１０或いは半導体パッケージ１を具備するメモリシステム１３１０を包含することができる。情報処理システム１３００はモバイル機器やコンピューター等を包含することができる。一例として、情報処理システム１３００はシステムバス１３６０に電気的に連結されたメモリシステム１３１０、モデム１３２０、中央処理装置１３３０、ＲＡＭ１３４０、ユーザインターフェイス１３５０を包含することができる。メモリシステム１３１０はメモリ１３１１とメモリコントローラ１３１２とを包含でき、図３Ａのメモリカード１２００と実質的に同様に構成することができる。このようなメモリシステム１３１０には中央処理装置１３３０によって処理されたデータ又は外部から入力されたデータが格納され得る。情報処理システム１３００はメモリカード、半導体ディスク装置（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）、カメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｓｅｎｓｏｒ）及びその他の応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ Ｃｈｉｐｓｅｔ）として提供され得る。
本発明の実施形態は熱硬化性物質を利用してウエハ１００をキャリヤ３００に付着するものであるが、本発明の概念は熱硬化性物質に限定されるものではないことに留意しなければならない。第１結合力Ｆ１と第２結合力Ｆ２とが制御されてキャリヤ３００がウエハ１００から容易に分離できる限り、加工工程の間にウエハ１００とキャリヤ３００とが熱的安定性を有するように結合できる何らかの物質であれば使用され得る。
以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではなく、本発明の要旨を逸脱しない範囲内で多様な他の組合せ、変更及び環境で使用することができる。添付された請求の範囲は他の実施状態も含むものとして解釈しなければならない。
１０・・・半導体チップ
１００・・・基板
１０５・・・集積回路
１１１・・・貫通電極
１１３・・・バンプ
２００・・・結合膜
２１０・・・第１剥離膜
２２０・・・第２剥離膜
２５０・・・接着膜
３００・・・キャリヤ
４００・・・イニシエータ
５００・・・保護テープ
６００・・・ローリングテープ
７００・・・スプレ
８００・・・カッティングホィール
９００・・・印刷回路基板
９１０・・・モールド膜
９２０・・・外部端子

Claims (23)

  1. 基板とキャリヤとの間に熱硬化性接着膜と前記熱硬化性接着膜との両面上に提供された熱硬化性剥離膜を含む結合膜を提供して前記基板と前記キャリヤとを結合し、
    前記キャリヤによって前記基板が支持された状態で前記基板を加工し、
    前記結合膜を除去して前記基板を前記キャリヤから分離することを含む基板加工方法。
  2. 前記基板と前記結合膜との間の結合力は前記キャリヤと前記結合膜との間の結合力に比べて大きい請求項１に記載の基板加工方法。
  3. 前記熱硬化性剥離膜は、
    前記熱硬化性接着膜と前記基板との間に提供された第１剥離膜と、
    前記熱硬化性接着膜と前記キャリヤとの間に提供された第２剥離膜と、を含む請求項１に記載の基板加工方法。
  4. 前記結合膜を提供することは、
    前記基板上に第１熱硬化性物質を提供して前記第１剥離膜を形成し、
    前記キャリヤ上に第２熱硬化性物質を提供して前記第２剥離膜を形成し、
    前記基板及び前記キャリヤの中で少なくともいずれか１つの上に第３熱硬化性物質を提供して前記接着膜を形成することを含む請求項３に記載の基板加工方法。
  5. 前記第１剥離膜を形成することは、
    ポリジメチルシロキサン（ＰＤＭＳ）とヘキサメチルジシロキサン（ＨＭＤＳＯ）とを含む前駆体を前記基板上にコーティングして前駆体膜を形成し、
    前記ヘキサメチルジシロキサン（ＨＭＤＳＯ）を反応ガスとして使用した化学気相蒸着で前記前駆体膜上に蒸着膜を形成することを含む請求項４に記載の基板加工方法。
  6. 前記第２剥離膜を形成することは、
    ポリジメチルシロキサン（ＰＤＭＳ）とヘキサメチルジシロキサン（ＨＭＤＳＯ）とを含む前駆体を前記キャリヤ上にコーティングして前駆体膜を形成し、
    前記ヘキサメチルジシロキサン（ＨＭＤＳＯ）と酸素を反応ガスとして使用した化学気相蒸着で前記前駆体膜上に蒸着膜を形成することを含む請求項４に記載の基板加工方法。
  7. 前記接着膜を形成することは、
    前記第１剥離膜と前記第２剥離膜との中で少なくとも１つ上にシロキサン（ｓｉｌｏｘａｎｅ）或いは前記シロキサンを含む熱硬化性物質をコーティングすることを含む請求項４に記載の基板加工方法。
  8. 前記結合膜を提供することは、
    前記第１及び第２剥離膜と前記接着膜を硬化させることをさらに含む請求項４に記載の基板加工方法。
  9. 前記基板を前記キャリヤから分離することは、
    前記接着膜の縁にクラックを形成し、
    前記キャリヤを前記接着膜から分離し、
    前記接着膜をプラズマ処理し、
    前記接着膜を前記基板から分離し、
    前記基板を洗浄することを含む請求項３に記載の基板加工方法。
  10. 前記接着膜をプラズマ処理することは、
    酸素、窒素、アルゴンの中で少なくともいずれか１つを含むプラズマで前記第２剥離膜の残留物を前記接着膜から除去することを含む請求項９に記載の基板加工方法。
  11. 前記基板を洗浄することは、
    前記基板上に洗浄液を提供して前記基板から前記第１剥離膜の残留物を除去することを含み、
    前記洗浄液はＤＢＵ（Ｄｉａｚａｂｉｃｙｃｌｏｕｎｄｅｃｅｎｅ）及びテトラ−ｎ−ブチルアンモニウムフルオライド（ＴＢＡＦ）の中で少なくともいずれか１つと混合されたアセテート（ａｃｅｔａｔｅ）を含む請求項９に記載の基板加工方法。
  12. 前記結合膜を提供することは、
    前記基板上に第１熱硬化性物質を提供して前記第１剥離膜を形成し、そして前記基板の縁を露出させ、
    前記キャリヤ上に第２熱硬化性物質を提供して前記第２剥離膜を形成し、そして前記キャリヤの縁を露出させ、
    前記基板及び前記キャリヤの中で少なくともいずれか１つ上に第３熱硬化性物質を提供して前記接着膜を形成することを含み、
    前記接着膜は、前記基板及び前記キャリヤの露出された縁と接触する請求項３に記載の基板加工方法。
  13. 基板上に熱硬化性第１剥離膜を形成し、
    キャリヤ上に熱硬化性第２剥離膜を形成し、
    前記基板と前記キャリヤとの間に第１剥離膜及び前記第２剥離膜と接着される熱硬化性接着膜を提供して前記基板を前記キャリヤに結合し、
    前記キャリヤによって支持された状態で前記基板を薄型化し、
    前記キャリヤを前記基板から分離し、
    前記接着膜をプラズマ処理して前記接着膜上の前記第２剥離膜を除去し、
    前記接着膜を前記薄形化された基板から分離し、
    前記薄形化された基板上の前記第１剥離膜を除去することを含む基板加工方法。
  14. 前記基板を薄型化することは、
    前記基板の中で前記第１剥離膜が形成された第１面の反対面である第２面をリセスすることを含み、
    前記薄形化された基板のリセスされた第２面を通じて前記基板に含まれた貫通電極が露出される請求項１３に記載の基板加工方法。
  15. 前記第１剥離膜と前記第２剥離膜との中で少なくともいずれか１つは、ポリジメチルシロキサン（ＰＤＭＳ）とヘキサメチルジシロキサン（ＨＭＤＳＯ）との中で少なくともいずれか１つを含み、前記接着膜は、シロキサン（ｓｉｌｏｘａｎｅ）を含む請求項１３に記載の基板加工方法。
  16. 前記基板は、複数個のバンプと前記バンプと電気的に連結された複数個の貫通電極を含む半導体ウエハであり、そして前記キャリヤは、前記基板と同一な物質或いはガラスを含む請求項１３に記載の基板加工方法。
  17. 前記第１剥離膜を除去することは、前記薄形化された基板を洗浄することを含む請求項１３に記載の基板加工方法。
  18. 基板の第１面とキャリヤの第１面とに結合され、前記基板との結合力が前記キャリヤとの結合力に比べて大きい結合膜を提供し、
    前記結合膜が前記基板と結合され、前記キャリヤが前記結合膜に結合された状態で、前記基板の前記第１面の反対面である前記基板の第２面を加工し、
    前記基板から前記結合膜を除去することを含む基板加工方法。
  19. 前記結合膜は、熱硬化性物質を含む請求項１８に記載の基板加工方法。
  20. 前記結合膜を提供することは、
    前記結合膜を熱に露出させて前記結合膜を強化させることを含む請求項１９に記載の基板加工方法。
  21. 前記結合膜は、
    接着膜と、
    前記基板の前記第１面と前記接着膜に結合される第１剥離膜と、
    前記キャリヤの前記第１面と前記接着膜に結合される第２剥離膜と、を含む請求項１８に記載の基板加工方法。
  22. 前記結合膜を除去することは、
    前記第２剥離膜にしたがってクラックを伝搬させて前記キャリヤを前記結合膜から分離し、
    前記キャリヤが前記結合膜から分離された以後に前記第２剥離膜と前記接着膜との中で少なくともいずれか１つを前記基板から除去することを含む請求項２１に記載の基板加工方法。
  23. 前記接着膜は、前記基板の縁と前記キャリヤの縁との中で少なくともいずれか１つに直接的に結合される請求項２１に記載の基板加工方法。
JP2014007690A 2013-01-25 2014-01-20 基板加工方法 Active JP6385677B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130008695A KR102077248B1 (ko) 2013-01-25 2013-01-25 기판 가공 방법
KR10-2013-0008695 2013-01-25

Publications (3)

Publication Number Publication Date
JP2014146793A true JP2014146793A (ja) 2014-08-14
JP2014146793A5 JP2014146793A5 (ja) 2017-03-30
JP6385677B2 JP6385677B2 (ja) 2018-09-05

Family

ID=51223376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014007690A Active JP6385677B2 (ja) 2013-01-25 2014-01-20 基板加工方法

Country Status (3)

Country Link
US (1) US9595446B2 (ja)
JP (1) JP6385677B2 (ja)
KR (1) KR102077248B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017221772A1 (ja) * 2016-06-22 2017-12-28 日産化学工業株式会社 ポリジメチルシロキサンを含有する接着剤
KR20210008519A (ko) 2018-10-16 2021-01-22 쇼와 덴코 가부시키가이샤 조성물, 접착성 폴리머의 세정 방법, 디바이스 웨이퍼의 제조 방법, 및 지지 웨이퍼의 재생 방법
JP2021509135A (ja) * 2017-12-29 2021-03-18 スリーエム イノベイティブ プロパティズ カンパニー 熱硬化性２剤型加工用接着剤組成物
WO2022045026A1 (ja) 2020-08-27 2022-03-03 日産化学株式会社 積層体及び剥離剤組成物
KR102703576B1 (ko) 2017-12-29 2024-09-04 쓰리엠 이노베이티브 프로퍼티즈 컴파니 열경화성 2 파트 가공 접착제 조성물

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064686B2 (en) 2010-04-15 2015-06-23 Suss Microtec Lithography, Gmbh Method and apparatus for temporary bonding of ultra thin wafers
KR20120082165A (ko) * 2011-01-13 2012-07-23 삼성전기주식회사 그린 시트 및 이의 제조방법
KR102046534B1 (ko) * 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법
JP6023737B2 (ja) * 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US10157766B2 (en) 2014-03-19 2018-12-18 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device
JP6193813B2 (ja) * 2014-06-10 2017-09-06 信越化学工業株式会社 ウエハ加工用仮接着材料、ウエハ加工体及びこれらを使用する薄型ウエハの製造方法
DE102015000451A1 (de) * 2015-01-15 2016-07-21 Siltectra Gmbh Unebener Wafer und Verfahren zum Herstellen eines unebenen Wafers
US10894935B2 (en) 2015-12-04 2021-01-19 Samsung Electronics Co., Ltd. Composition for removing silicone resins and method of thinning substrate by using the same
AU2017221372B2 (en) 2016-02-18 2019-04-18 Ecolab Usa Inc. Solvent application in bottle wash using amidine based formulas
JP6691504B2 (ja) * 2016-05-12 2020-04-28 信越化学工業株式会社 ウエハ加工体及びその製造方法並びにウエハ上における有機膜の被覆性確認方法
CN110178212B (zh) * 2016-12-28 2024-01-09 艾德亚半导体接合科技有限公司 堆栈基板的处理
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US20220262755A1 (en) * 2021-02-15 2022-08-18 Brewer Science, Inc. Temporary bonding and debonding process to prevent deformation of metal connection in thermocompression bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050221598A1 (en) * 2004-03-31 2005-10-06 Daoqiang Lu Wafer support and release in wafer processing
WO2012118700A1 (en) * 2011-02-28 2012-09-07 Dow Corning Corporation Wafer bonding system and method for bonding and debonding thereof
US20120329249A1 (en) * 2011-06-22 2012-12-27 Ahn Jung-Seok Methods of processing substrates

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US6230569B1 (en) 1999-05-24 2001-05-15 Micron Technology, Inc. Use of a stream of compressed gas to detect semiconductor interconnect problems
JP4137310B2 (ja) * 1999-09-06 2008-08-20 リンテック株式会社 両面粘着シートに固定された物品の剥離方法および剥離装置
US20030107927A1 (en) 2001-03-12 2003-06-12 Yeda Research And Development Co. Ltd. Method using a synthetic molecular spring device in a system for dynamically controlling a system property and a corresponding system thereof
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP3832408B2 (ja) 2002-09-11 2006-10-11 松下電器産業株式会社 半導体装置の製造方法
US20040265531A1 (en) 2003-06-30 2004-12-30 Mckean Dennis R. Sliders bonded by a debondable silicon-based encapsulant
US20050066995A1 (en) * 2003-09-30 2005-03-31 International Business Machines Corporation Non-hermetic encapsulant removal for module rework
US20070134846A1 (en) 2003-10-07 2007-06-14 Nagase & Co. Ltd. Electronic member fabricating method and ic chip with adhesive material
JP2005129653A (ja) 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
US7196872B2 (en) 2004-04-29 2007-03-27 Hitachi Global Storage Netherlands, B.V. Sliders bonded by a debondable encapsulant comprising different polymers formed via in situ polymerization
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
MY148064A (en) 2006-10-30 2013-02-28 Sumitomo Bakelite Co Liquid resin composition, semiconductor wafer having adhesive layer, semiconductor element having adhesive layer, semiconductor package , process for manufacturing semiconductor element and process for manufacturing semiconductor package.
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
DE102007020655A1 (de) * 2007-04-30 2008-11-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen dünner Schichten und entsprechende Schicht
US20080302481A1 (en) * 2007-06-07 2008-12-11 Tru-Si Technologies, Inc. Method and apparatus for debonding of structures which are bonded together, including (but not limited to) debonding of semiconductor wafers from carriers when the bonding is effected by double-sided adhesive tape
JP2009141070A (ja) * 2007-12-05 2009-06-25 Lintec Corp 剥離装置及び剥離方法
JP2009209345A (ja) 2008-02-06 2009-09-17 Hitachi Chem Co Ltd 粘接着シート
US8092628B2 (en) 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
US8919412B2 (en) 2009-04-16 2014-12-30 Suss Microtec Lithography, Gmbh Apparatus for thermal-slide debonding of temporary bonded semiconductor wafers
US8871609B2 (en) 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
US8236118B2 (en) 2009-08-07 2012-08-07 Guardian Industries Corp. Debonding and transfer techniques for hetero-epitaxially grown graphene, and products including the same
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US8398804B2 (en) 2010-01-11 2013-03-19 Navaid Baqai Pressure sensitive textile adhesive
US8017439B2 (en) 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP5583080B2 (ja) 2010-07-07 2014-09-03 古河電気工業株式会社 ウエハ加工用テープおよびそれを用いた半導体加工方法
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
FR2964048B1 (fr) * 2010-08-30 2012-09-21 Commissariat Energie Atomique Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère
US8313982B2 (en) 2010-09-20 2012-11-20 Texas Instruments Incorporated Stacked die assemblies including TSV die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050221598A1 (en) * 2004-03-31 2005-10-06 Daoqiang Lu Wafer support and release in wafer processing
WO2012118700A1 (en) * 2011-02-28 2012-09-07 Dow Corning Corporation Wafer bonding system and method for bonding and debonding thereof
JP2014514728A (ja) * 2011-02-28 2014-06-19 ダウ コーニング コーポレーション ウェハ接着システム、及びその接着並びに剥離方法
US20120329249A1 (en) * 2011-06-22 2012-12-27 Ahn Jung-Seok Methods of processing substrates

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017221772A1 (ja) * 2016-06-22 2017-12-28 日産化学工業株式会社 ポリジメチルシロキサンを含有する接着剤
JPWO2017221772A1 (ja) * 2016-06-22 2019-04-11 日産化学株式会社 ポリジメチルシロキサンを含有する接着剤
US11183415B2 (en) 2016-06-22 2021-11-23 Nissan Chemical Corporation Adhesive containing polydimethyl siloxane
JP2021509135A (ja) * 2017-12-29 2021-03-18 スリーエム イノベイティブ プロパティズ カンパニー 熱硬化性２剤型加工用接着剤組成物
JP7262468B2 (ja) 2017-12-29 2023-04-21 スリーエム イノベイティブ プロパティズ カンパニー 熱硬化性２剤型加工用接着剤組成物
KR102703576B1 (ko) 2017-12-29 2024-09-04 쓰리엠 이노베이티브 프로퍼티즈 컴파니 열경화성 2 파트 가공 접착제 조성물
KR20210008519A (ko) 2018-10-16 2021-01-22 쇼와 덴코 가부시키가이샤 조성물, 접착성 폴리머의 세정 방법, 디바이스 웨이퍼의 제조 방법, 및 지지 웨이퍼의 재생 방법
US11807837B2 (en) 2018-10-16 2023-11-07 Resonac Corporation Composition, method for cleaning adhesive polymer, method for producing device wafer, and method for regenerating support wafer
WO2022045026A1 (ja) 2020-08-27 2022-03-03 日産化学株式会社 積層体及び剥離剤組成物
KR20230058653A (ko) 2020-08-27 2023-05-03 닛산 가가쿠 가부시키가이샤 적층체 및 박리제 조성물

Also Published As

Publication number Publication date
KR102077248B1 (ko) 2020-02-13
US9595446B2 (en) 2017-03-14
US20140213039A1 (en) 2014-07-31
KR20140095824A (ko) 2014-08-04
JP6385677B2 (ja) 2018-09-05

Similar Documents

Publication Publication Date Title
JP6385677B2 (ja) 基板加工方法
US9412636B2 (en) Methods for processing substrates
JP7129427B2 (ja) 処理された積層ダイ
JP6197422B2 (ja) 半導体装置の製造方法および支持基板付きウェハ
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
TW202236439A (zh) 直接接合方法及結構
JP5756334B2 (ja) 積層体、およびその積層体の分離方法
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
KR20190092574A (ko) 적층된 기판의 처리
US9287222B1 (en) Integrated semiconductor device and method for fabricating the same
JP5661928B2 (ja) 積層体の製造方法、基板の処理方法および積層体
JP2004282035A (ja) 半導体装置の製造方法
US20170025370A1 (en) Chip scale sensing chip package and a manufacturing method thereof
TWI401752B (zh) 晶片封裝結構之製造方法
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
TWI503933B (zh) 半導體封裝件及其製法
CN111370360A (zh) 基底贴膜方法及封装方法
CN111524849A (zh) 半导体结构及其制作方法
CN104934365B (zh) 一种半导体器件的制作方法
JP2008235723A (ja) ウェハー構造体及びその製造方法
US9997390B2 (en) Semiconductor manufacturing method and laminated body
JP2008187203A (ja) 半導体装置の製造方法
US12080672B2 (en) Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US20240170299A1 (en) Method for manufacturing semiconductor device
JP2005268552A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180808

R150 Certificate of patent or registration of utility model

Ref document number: 6385677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250