CN104733328A - 晶圆级芯片封装方法 - Google Patents

Abstract

一种晶圆级芯片封装方法，该封装方法包括：提供晶圆和基底，所述晶圆具有第一表面和第二表面，所述晶圆的第一表面具有导电结构；将所述晶圆的第一表面与所述基底粘结；沿所述晶圆的第二表面，在所述晶圆内形成沟槽；对所述晶圆和基底进行烘烤，所述烘烤的温度为第一温度；烘烤之后，在所述晶圆第二表面以及沟槽内形成低温氧化物层，形成所述低温氧化物层的温度为第二温度，所述第二温度小于第一温度。所述封装方法能够避免低温氧化物层从晶圆表面剥落的问题。

Description

晶圆级芯片封装方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种晶圆级封装方法。

背景技术

晶圆级封装(Wafer Level Packaging，WLP)是芯片封装方式的一种，是整片晶圆生产完成后，直接在晶圆上进行封装和测试，完成之后才切割制成单颗芯片，不须经过打线或填胶。晶圆级封装具有封装尺寸小和封装后电性能优良的优点，晶圆级封装还容易与晶圆制造和芯片组装兼容，简化晶圆制造到产品出货的过程，降低整体生产成本。

但是实践中发现，晶圆级封装结构中使用的低温氧化物层易脱落。

因此，需要对晶圆级封装方法进行改进。

发明内容

本发明要解决的问题是提供一种晶圆级芯片封装方法，可以防止或者减轻低温氧化物层易脱落的问题。

为解决上述问题，本发明提供了一种晶圆级芯片封装方法，包括：

提供晶圆和基底，所述晶圆具有第一表面和第二表面，所述晶圆的第一表面具有导电结构；

将所述晶圆的第一表面与所述基底粘结；

沿所述晶圆的第二表面，在所述晶圆内形成沟槽；

对所述晶圆和基底进行烘烤，所述烘烤的温度为第一温度；

烘烤之后，在所述晶圆第二表面以及沟槽内形成低温氧化物层，形成所述低温氧化物层的温度为第二温度，所述第二温度小于第一温度。

可选的，所述晶圆级芯片封装方法还包括：在烘烤之后、形成低温氧化物层之前，清洗所述晶圆的第二表面和沟槽侧壁和底部。

可选的，所述清洗采用臭氧水、稀释的氢氟酸或者丙酮进行。

可选的，所述晶圆的第一表面与所述基底粘结采用环氧树脂(Epoxy)、聚酰亚胺（PI）、苯环丁烯或者聚苯恶唑进行。

可选的，所述第一温度小于或者等于200℃。

可选的，所述低温氧化物层的厚度为

可选的，所述低温氧化物层采用等离子体增强化学气相沉积法形成。

可选的，所述低温氧化物层的形成工艺包括：调整反应腔体的气压为3～4torr，温度为170～200℃，向反应腔体内通入TEOS和O₂或是TEOS和O₃，所述TEOS的流量为1000～1500sccm，O₂或O₃的流量为2500～3200sccm。

可选的，所述晶圆级芯片封装方法还包括：

去除所述沟槽底部的低温氧化物层，露出所述晶圆第一表面的导电结构；

在所述低温氧化物层上、所述沟槽的侧壁和底部形成金属互连线层；

在所述金属互连线层上形成焊盘，所述金属互连线层与所述焊盘电连接；

在所述金属互连线层层和所述焊盘上形成钝化层;

在所述钝化层内形成开口，所述开口暴露出所述焊盘；

在所述开口中的焊盘上形成焊球。

与现有技术相比，本发明的技术方案具有以下优点：

根据本发明实施例提供的晶圆级封装方法，在形成低温氧化物层之前，先对采用粘胶剂粘合的晶圆和基底进行烘烤，使胶粘剂中的易挥发性气体释放出来，之后再进行低温氧化物层的沉积工艺。因此，能够避免因为胶粘剂中的易挥发性气体的释放对低温氧化物层与晶圆表面的粘附性能的影响，进而解决所述低温氧化物层从晶圆表面剥离的问题。

进一步地，所述低温氧化物层的沉积工艺的温度设定在低于对晶圆和基底进行烘烤的温度，这样在进行低温氧化物层的沉积工艺时就不会有挥发性气体从胶粘剂中释放出来，避免所述易挥发性气体的释放对低温氧化物层与晶圆表面的粘附性能的不利影响。

而且，在烘烤之后，本发明实施例还对待形成低温氧化物层的表面进行清洗去除附着在晶圆表面的气体，更进一步加强低温氧化物层与所述晶圆之间的结合力。

附图说明

为了更完整地理解本公开以及其优点，现在结合附图参考以下描述，除非指明，否则不同附图中的相应标记和符号一般表示相应的部分。绘制附图是为了清晰地示出本公开内容的实施方式的有关方面，而未必是按照比例绘制的。

图1是本发明的一个实施例的晶圆级芯片封装方法的流程示意图;

图2至图8是本发明实施例的晶圆级芯片封装方法的中间结构的剖面结构示意图。

具体实施方式

现有晶圆级封装方法中，需要先在半导体晶圆表面形成一层低温氧化物层作为隔离层，以将晶圆与后续在所述半导体晶圆表面形成的导电结构隔离开来。然而在实际制造过程中发现，采用现有工艺在所述半导体晶圆表面形成的隔离层与半导体晶圆的结合强度较差，经常会出现隔离层从半导体晶圆剥落的现象，其严重降低了封装后形成的半导体器件的稳定性。

经研究发现，造成现有的晶圆级芯片封装方法中，位于晶圆表面的低温氧化物层易剥落的原因为：

现有晶圆级芯片封装方法中，用来粘接晶圆和基板的胶粘剂一般为有机胶粘剂，比如：环氧树脂胶粘剂，后续工艺可能导致其中的挥发性气体从胶粘剂中释放出来，影响低温氧化物层在晶圆表面的附着性能，甚至导致其从晶圆表面剥落。

为此，本发明提供一种新的晶圆级芯片封装方法，所述方法在形成低温氧化物层之前，先对晶圆和基底进行烘烤，使胶粘剂中的易挥发性气体释放出来，并清洗去除附着在晶圆表面的气体，之后再进行低温氧化物层的沉积工艺，这样就能改善所述低温氧化物层与晶圆的粘附性能，避免因胶粘剂中释放出来的气体而导致其从晶圆表面剥离。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种晶圆级芯片封装方法，图1给出本发明实施例的晶圆级芯片封装方法的流程示意图，图2至图8是本发明实施例的晶圆级芯片封装方法的中间结构的剖面结构示意图，下面结合图1和图2至图8加以详细说明。

请参考图1和图2，在S101中，提供晶圆100和基底200，所述晶圆100具有第一表面100A和相对第一表面设置的第二表面100B。在S102中，采用胶粘剂300将所述晶圆100的第一表面100A所述基底200粘接。

晶圆100中可以形成有多个芯片单元，芯片单元之间可具有切割道，每个芯片单元经过封装和切割之后可以形成单个芯片，在沿第一表面100A上还形成有导电结构，所述导电结构可以使所述晶圆100中形成的半导体器件电连接。在本实施例中，所述半导体晶圆100为硅晶圆，其中具有多个图像传感器芯片单元。

本实施例中，第一表面100A为晶圆100的有源面，第二表面100B为晶圆100的背面。

在一些实施例中，所述晶圆100的第二表面可以是经过对原始晶圆减薄的表面。

在本发明的本实施例中，胶粘剂300的材料可以是环氧树脂(Epox_y)、聚酰亚胺（PI）、苯环丁烯、聚苯恶唑等有机材料。虽然有机胶粘剂相对于无机胶粘剂而言，耐热温度较低，但是有机胶粘剂具有粘着速度快、不影响粘接结构、易拆除、成本低和粘接强度高等特点，因此，在本发明的本实施例中，采用有机胶粘剂将晶圆100的第一表面100A与基板200粘接在一起。具体的，胶粘剂300为环氧树脂。

由于本实施例的晶圆100中，芯片单元为图像传感器芯片单元，因此，晶圆100的第一表面100A上制作有感光阵列单元。此时，基板200需要具有透光性能，以保证光线能够照射到图像传感器芯片单元中的感光阵列单元。所以本实施例中，基板200可以选用玻璃基板，因为玻璃基板具有良好的透光性能。

请参考图1和图3，在S103中，在所述晶圆100的第二表面100B上形成沟槽（TSV）400。所述沟槽400与所述半导体晶圆100第一表面的导电结构位置对应。

在本发明的实施例中，所述沟槽400的形成工艺为：在所述晶圆100的第二表面100B上形成图形化的掩膜层500，所述图形化的掩膜层500定义出需要形成沟槽400的位置；以所述图形化的掩膜层500为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述晶圆100，在所述晶圆100内形成沟槽400。所述掩膜层500的材料为光刻胶或氮化硅。这些步骤均为本领域技术成熟技术，在此不再赘述。

请参考图1和图4，去除所述掩膜层500。所述掩膜层500的去除工艺为灰化或者湿法刻蚀。在本发明的实施例中，所述掩膜层500采用第一试剂进行湿法刻蚀去除。在另外的实施例中，所述掩膜层500也可以采用灰化加湿法刻蚀的方法去除：首先采用灰化工艺去除部分光刻胶层，然后采用湿法刻蚀工艺去除剩余的光刻胶层。所述第一试剂可以为臭氧水、稀释的氢氟酸、丙酮，或者其他任何适用于湿法刻蚀工艺的试剂。在本发明的实施例中，所述第一试剂选用丙酮。

请继续参考图4，在S104中，去除所述掩膜层500后，对所述结构进行烘烤。由于胶粘剂300的材料是环氧树脂(Epoxy)、聚酰亚胺（PI）、苯环丁烯、聚苯恶唑等有机材料，受热容易产生较多的含硫、碳、氟、氢等成分的挥发性气体，对其进行烘烤可以使其中的挥发性气体释放出来，从而避免后续形成隔离层时因其释放影响所述隔离层在晶圆100的第二表面100B的附着性能，甚至导致所述隔离层从晶圆表面剥落。

所述烘烤工艺具体包括：将图4所示的结构放进恒温烘箱进行烘烤，烘箱温度设定为第一温度。在本实施例中，所述烘烤在氮气的保护下进行。这里需要注意的是，本实施例中是采用有机胶粘剂将晶圆100的第一表面100A与基板200粘接在一起，具体的，所述有机胶粘剂可以为环氧树脂胶粘剂，其耐热温度较低，因此所述烘烤工艺的温度设置不能太高。在本发明的实施例中，所述烘烤的第一温度小于或者等于200℃。烘烤时间根据烘烤温度进行调整。在本实施例中，所述第一温度设定为200℃，烘烤时间设定为2小时。在上述实施例中，所述烘烤在形成沟槽400之后进行，还可以再形成沟槽400之前进行。

请继续参考图4，采用第二试剂清洗晶圆100的第二表面100B以去除附着在其上的气体。

在本发明的实施例中，所述第二试剂可以为臭氧水、稀释的氢氟酸、丙酮，或者其他任何适用于清洗晶圆表面的试剂。所述第二试剂可以和第一试剂相同或者不同。在本实施例中，所述第二试剂选用与第一试剂相同的丙酮。在其他实施例中，所述第二试剂可以和第一试剂不相同。

请参考图1和图5，在S105中，去除附着在晶圆100的第二表面100B上的挥发性气体以后，在第二温度条件下，直接在晶圆100的第二表面100B形成隔离层600，用于将晶圆100与后续形成的导电结构隔离开来。需要注意的是，所述第二温度小于第一温度，从而避免在形成隔离层600的工艺过程所述胶粘剂300再次挥发出挥发性气体，影响所述隔离层600在所述晶圆100的第二表面100B上的附着性能。

在本发明的实施例中，隔离层600的材料可选用低温氧化物。低温氧化物的形成温度较低，因此，可以避免胶粘剂300因为受热过高而释放挥发性气体。

在本发明的实施例中，可采用等离子体增强化学气相沉积法（PlasmaEnhanced Chemical Vapor Deposition，PECVD）形成由二氧化硅组成的隔离层600。等离子体增强化学气相沉积法利用低温等离子体作能量源，将晶圆100置于低气压下辉光放电的阴极上，利用辉光放电（或另加发热体）使晶圆100升温到预定的温度，然后通入适量的反应气体，气体经一系列化学反应和等离子体反应，在晶圆100表面形成固态薄膜，即隔离层600。

在本发明的实施例中所采用的等离子体增强化学气相沉积法中，等离子体中含有大量高能量的电子，它们可以提供化学气相沉积过程所需的激活能。电子与气相分子的碰撞可以促进气体分子的分解、化合、激发和电离过程，生成活性很高的各种化学基团，因而显著降低化学气相沉积中薄膜沉积的温度范围，使得原来需要在高温下才能进行的化学气相沉积过程得以在低温实现。除了能够在低温条件下实现薄膜沉积之外，等离子体增强化学气相沉积法本身还具有钝化作用，所述钝化作用可以进一步提高所形成的隔离层600的隔离性能。

在本实施例中，所述低温氧化物具体可以为二氧化硅，所述第二温度为设置为170℃。所述PECVD具体包括：调整PECVD的反应腔体的气压为3～4torr，进一步可选地为3.5torr左右，向反应腔体内通入TEOS（正硅酸乙酯）和O₂，或是TEOS和O₃。在向所述反应腔内通入TEOS和O₂（或O₃）后，所述TEOS在O₂（或O₃）作用发生分解反应，从而在所述半导体晶圆100的第二表面100B上形成一层SiO₂层。

本实施例中，所述TEOS的流量为1000～1500sccm，进一步可选为1200sccm左右，所述O₂或O₃的流量为2500～3200sccm，进一步可选为2900sccm左右。上述反应物流量控制可在所述半导体晶圆100的第二表面100B上形成厚度均匀的隔离层600。

进一步可选地，在通入所述TEOS和O₂或O₃时，可同时向所述反应腔中通入惰性气体，以作为稀释气体。本实施例中，所述惰性气体可选为氦气（He）或是氮气（N₂），流量可选为1900sccm～2300sccm，进一步可选为2100sccm左右。上述流量控制的惰性气体，可有效控制TEOS的反应速率，以形成厚度均匀的SiO₂层同时，提高反应系统的安全性。

在本发明的实施例中，隔离层600的厚度如果太小，则不能够起到很好的隔离作用，但是如果隔离层600的厚度太大，则会增加后续工艺（例如在制作金属互连线时需要在隔离层600中开孔）的难度，并且造成不必要的浪费，综合考虑上述两方面的因素，在本发明的实施例中，隔离层600的厚度范围可以为

参考图1和图6所示，在所述半导体晶圆100的第二表面100B，以及沟槽400的侧壁和底部形成所述隔离层600后，沿着所述沟槽400刻蚀所述沟槽400底部的隔离层600，直至露出所述沟槽400底部的导电结构。

参考图1和图7所示，在所述隔离层600上，以及沟槽400的侧壁，以及所述沟槽400底部裸露的半导体晶圆100的表面形成金属互连线层700，所述金属互连线层700与所述半导体晶圆100内的器件电连接。

本实施例中，所述金属互连线层700的材料可选为Al。其形成工艺可为PVD（物理气相沉积法）。

参考图1和图8所示，在所述金属互连线层700上形成焊盘800，所述金属互连线层700与所述焊盘800电连接，之后在所述金属互连线层700和所述焊盘800上形成钝化层900；刻蚀所述钝化层900，在所述钝化层中形成开口（图中未标示），所述开口暴露至少部分所述焊盘800，之后，在所述开口以及暴露在开口中的焊盘800上形成金属层110，并在所述金属层110上形成焊球120。

本实施例中，所述焊盘800的材料可以包括铝、铜、银、金、镍、钨中的一种或者多种的任意组合。钝化层900的材料既可以是环氧树脂(Epoxy)、聚酰亚胺（PI）、苯环丁烯、聚苯恶唑等有机材料，也可以是氮化硅、氮氧化硅或者氧化硅等无机材料。金属层110可以包括有扩散层、势垒层、润湿层和抗氧化层等多层结构。焊球120的材料可以为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑等金属中的一种或者多种的任意组合，并且焊球120中可以包括有活性剂，焊球120可通过电镀工艺和回流焊工艺形成。

综上所述，根据本发明实施例提供的晶圆级封装方法，在形成低温氧化物层之前，先对晶圆和基底进行烘烤，使胶粘剂中的易挥发性气体释放出来，并清洗去除附着在晶圆表面的气体，之后再进行低温氧化物层的沉积工艺。因此，能够避免因为胶粘剂中的易挥发性气体的释放对低温氧化物层与晶圆表面的粘附性能的影响，进而解决所述低温氧化物层从晶圆表面剥离的问题。

进一步地，所述低温氧化物层的沉积工艺的温度设定在低于对晶圆和基底进行烘烤的温度，这样在进行低温氧化物层的沉积工艺时就不会有挥发性气体从胶粘剂中释放出来，避免所述易挥发性气体的释放对低温氧化物层与晶圆表面的粘附性能的不利影响。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种晶圆级芯片封装方法，其特征在于，包括：

提供晶圆和基底，所述晶圆具有第一表面和第二表面，所述晶圆的第一表面具有导电结构；

将所述晶圆的第一表面与所述基底粘结；

沿所述晶圆的第二表面，在所述晶圆内形成沟槽；

对所述晶圆和基底进行烘烤，所述烘烤的温度为第一温度；

烘烤之后，在所述晶圆第二表面以及沟槽内形成低温氧化物层，形成所述低温氧化物层的温度为第二温度，所述第二温度小于第一温度。

2.根据权利要求1所述的封装方法，其特征在于，还包括：在烘烤之后、形成低温氧化物层之前，清洗所述晶圆的第二表面和沟槽侧壁和底部。

3.根据权利要求2所述的封装方法，其特征在于，所述清洗采用臭氧水、稀释的氢氟酸或者丙酮进行。

4.根据权利要求1所述的封装方法，其特征在于，所述晶圆的第一表面与所述基底粘结采用环氧树脂(Epoxy)、聚酰亚胺（PI）、苯环丁烯或者聚苯恶唑进行。

5.根据权利要求1所述的封装方法，其特征在于，所述第一温度小于或者等于200℃。

6.根据权利要求1所述的封装方法，其特征在于，所述低温氧化物层的厚度为

7.根据权利要求1所述的封装方法，其特征在于，所述低温氧化物层采用等离子体增强化学气相沉积法形成。

8.根据权利要求7所述的封装方法，其特征在于，所述低温氧化物层的形成工艺包括：调整反应腔体的气压为3～4torr，温度为170～200℃，向反应腔体内通入TEOS和O₂或是TEOS和O₃，所述TEOS的流量为1000～1500sccm，O₂或O₃的流量为2500～3200sccm。

9.根据权利要求1所述的封装方法，其特征在于，所述低温氧化物层为二氧化硅。

10.根据权利要求1所述的封装方法，其特征在于，还包括：

去除所述沟槽底部的低温氧化物层，露出所述晶圆第一表面的导电结构；

在所述低温氧化物层上、所述沟槽的侧壁和底部形成金属互连线层；

在所述金属互连线层上形成焊盘，所述金属互连线层与所述焊盘电连接；

在所述金属互连线层层和所述焊盘上形成钝化层;

在所述钝化层内形成开口，所述开口暴露出所述焊盘；

在所述开口中的焊盘上形成焊球。