CN104011888A - 单片集成的cmos声波器件 - Google Patents
单片集成的cmos声波器件 Download PDFInfo
- Publication number
- CN104011888A CN104011888A CN201280063596.9A CN201280063596A CN104011888A CN 104011888 A CN104011888 A CN 104011888A CN 201280063596 A CN201280063596 A CN 201280063596A CN 104011888 A CN104011888 A CN 104011888A
- Authority
- CN
- China
- Prior art keywords
- piezoelectric membrane
- thin film
- cmos
- sensor electrode
- acoustic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000012528 membrane Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 13
- 238000010897 surface acoustic wave method Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 12
- 238000001816 cooling Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 54
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 10
- 229910017083 AlN Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000006396 nitration reaction Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000615 nonconductor Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 125000006239 protecting group Chemical group 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/0296—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties
- H03H9/02976—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties with semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
- H10N30/302—Sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
一种集成CMOS和声波器件，包括：具有相对的第一和第二表面的电绝缘压电薄膜；形成在设置在压电薄膜的第一表面的一个或多个部分上的半导体薄膜中的一个或多个CMOS器件；以及具有设置在压电薄膜的第一和第二表面的至少一个上的导电传感器电极的至少一个声波结构。
Description
技术领域
本发明涉及单片集成的声波CMOS器件，以及用于生产该单片集成的声波CMOS器件的工艺。
背景技术
比如表面声波(SAW)和薄膜体声波谐振器(FBAR)器件这样的声波器件对许多应用(包括电信和传感)来说是很重要的。这些应用通常需要微米级或纳米级的机械声波结构来提供例如带通滤波器、色散延迟线和振荡器等。为了促进这些结构与CMOS电子设备的使用，期望以相对低的成本通过集成对应的制造/工艺技术生产一种单一器件，其包括CMOS电子设备和一个或多个声波结构/器件。然而，此集成在技术上具有挑战性，到目前为止主要呈现混合集成或异构集成的形式；例如，通过将一个或多个预制声波器件倒装结合到预制CMOS器件上。虽然文献中存在均匀或单片集成的报告，但是在范围上仍然十分有限，并通常涉及在完成的预先存在CMOS器件的金属层的顶部上形成声波结构和压电材料。
期望提供一种缓解现有技术的一个或多个困难或至少提供有用替代方案的集成的CMOS声波器件以及用于生产集成的CMOS声波器件的工艺。
发明内容
根据本发明，一种集成的CMOS声波器件，包括：
具有相对的第一和第二表面的电绝缘压电薄膜；
一个或多个绝缘体上半导体(SOI)CMOS器件，形成在设置在电绝缘压电薄膜的第一表面的一个或多个部分上的半导体薄膜中；以及
至少一个声波结构，具有设置在压电薄膜的第一和第二表面中的至少一个上的导电传感器电极。
在某些实施方式中，CMOS器件包括部分耗尽和全部耗尽CMOS器件中的至少一个。
在某些实施方式中，压电薄膜为CMOS器件提供实质性冷却路径。在某些实施方式中，压电薄膜基本上是无支撑的并且通过压电薄膜的大部分冷却是沿着压电薄膜的平面的。
在某些实施方式中，导电传感器电极至少设置在压电薄膜的第二表面上。
在某些实施方式中，导电传感器电极设置在压电薄膜的第一和第二表面上。
在某些实施方式中，压电薄膜的第一表面上的导电传感器电极的至少一部分与压电薄膜的第二表面上的导电传感器电极中的对应电极对齐。
在某些实施方式中，包括穿过压电薄膜的导电触点(contact)。
在某些实施方式中，导电传感器电极限定交叉型声波传感器。
在某些实施方式中，至少一个声波结构包括至少一个表面声波结构。在某些实施方式中，至少一个声波结构包括至少一个体声波结构。
在某些实施方式中，该装置包括经由一个或多个层结合到半导体薄膜的第一侧上的处理衬底，一个或多个层包括一个或多个互连层。
在某些实施方式中，半导体薄膜是硅薄膜并且压电薄膜是AlN薄膜。
根据本发明，提出了一种用于生产集成的CMOS声波器件的工艺，包括：
形成或接收具有设置在电绝缘压电薄膜上的半导体薄膜的绝缘体上半导体(SOI)衬底，电绝缘压电薄膜设置在支撑衬底上；
在半导体薄膜的一个或多个第一部分中形成CMOS器件；以及
形成具有设置在压电薄膜的至少一个表面上的相互间隔的导电传感器电极的至少一个声波结构，至少一种介电材料设置在导电传感器电极之间并设置在压电薄膜的至少一个表面上。
在某些实施方式中，压电薄膜具有相对的第一和第二表面，半导体薄膜设置在压电薄膜的第一表面上，并且传感器电极设置在压电薄膜的至少第二表面上。在某些实施方式中，传感器电极设置在压电薄膜的第一和第二表面上。
在某些实施方式中，该工艺包括形成穿过压电薄膜以跨越压电薄膜互连传感器电极的导电触点。
在某些实施方式中，CMOS器件包括部分耗尽和全部耗尽CMOS器件中的至少一个。
在某些实施方式中，压电薄膜为CMOS器件提供实质性冷却路径。在某些实施方式中，该工艺包括移除支撑衬底以暴露压电薄膜，其中，通过压电薄膜的大部分冷却是沿着压电薄膜的平面的。
在某些实施方式中，该工艺包括：
在CMOS器件上形成一个或多个另外的层，一个或多个另外的层包括一个或多个互连层；
将处理衬顶(superstrate)结合到一个或多个层中的最外侧的层上；以及
移除支撑衬底以暴露压电薄膜。
在某些实施方式中，该工艺包括选择性地移除半导体薄膜的一个或多个第二部分以将半导体薄膜的一个或多个第一部分形成为压电薄膜上的相互间隔的半导体岛。
在某些实施方式中，半导体薄膜是硅薄膜并且压电薄膜是AlN薄膜。
附图说明
本发明的一些实施例在下文中仅通过实例的方式参照附图进行描述，其中：
图1是用于生产单片集成的CMOS声波器件的工艺的流程图；
图2是图1的工艺的第一接触工艺的流程图；
图3是图1的工艺的第二接触工艺的流程图；
图4是绝缘体上半导体(SOI)晶片或衬底的示意性横截面侧视图，其中半导体薄膜下方的埋入式绝缘层是具有适用于生成并传输声波的压电特性的电绝缘体；
图5至图14各自包括在图1的工艺的连续步骤中的图4的SOI衬底的一部分的示意性平面图和对应横截面侧视图；并且
图15和图16各自包括由图1至图3的工艺生产的最终集成的SOICMOS声波结构/器件的一部分的示意性平面图和对应横截面侧视图，其中，声波结构分别是体声波结构或表面声波结构。
具体实施方式
本文中描述了单片集成的CMOS(互补金属氧化物半导体)声波器件以及用于生产单片集成的CMOS声波器件的集成工艺，其中，CMOS器件形成在薄膜绝缘体上半导体(SOI)结构中。SOI结构包括设置在薄膜绝缘体上的半导体薄膜，该薄膜绝缘体也是压电的并为声波结构/器件提供声波介质。因此，声波结构包括压电薄膜的一个或多个第一部分，压电薄膜的一个或多个第二部分提供SOI衬底的绝缘体，CMOS器件由该绝缘体形成。CMOS器件可以包括部分耗尽和/或全部耗尽CMOS器件。
本文中描述的声波结构包括设置在压电薄膜的至少一侧上的导电传感器电极。即，压电薄膜具有相对的第一和第二平面表面或面，并且传感器电极可以只设置在第一表面上，或可以只设置在第二表面上，或设置在压电薄膜的两个表面上。
在下面详细描述的实施例中，半导体是硅(Si)并且压电薄膜是氮化铝(AlN)薄膜，尽管是电绝缘体，但其具有相对高的热导率并因此为来自CMOS器件的热流提供实质性导热路径。在CMOS器件下面的AlN薄膜在CMOS器件下面没有支撑的实施例中这可能尤其是重要的，即，在AlN薄膜下面不存在提供有效热路径的衬底或实质性基底(underlying)层，其可以是独立的(freestanding)，或充其量在其下侧只通过一个或多个薄层覆盖，一个或多个薄层本身不提供实质性热路径以传导来自CMOS器件的热量。这要求CMOS器件通过沿AlN薄膜的平面的横向热流有效冷却，而不是正交地通过至散热器的膜而冷却。
图1至图3是用于生产单片集成的CMOS声波器件的工艺的流程图。该工艺开始于步骤102，接收或形成SOI衬底或晶片400，如图4中的横截面侧视图中所示，其中半导体薄膜402设置在电绝缘压电薄膜404上，反过来，该电绝缘压电薄膜404设置在支撑衬底或晶片406上。在该说明书中，尤其在权利要求中，除非上下文另外说明，为了查阅方便，使用单词“晶片”，并且其不应该被解释为局限于整个圆盘状衬底的普通含义，而是应该广泛理解为包含任何形状或形式的衬底或层，包括完整晶片或完整晶片的一部分。
在所描述的实施例中，SOI衬底或晶片400包括设置在电绝缘AlN薄膜404上的硅薄膜402，反过来，该电绝缘AlN薄膜404设置在支撑衬底406上，该支撑衬底406本身可以是硅衬底或晶片。SOI衬底可以是美国专利申请No.61/556,121中和国际专利申请No.PCT/AU2012/001348中描述的类型(和/或可以由如其中所述的工艺形成)，这两项申请的题目都为“Method of Producing a Silicon-On-Insulator Article”，其全部通过引用由此明确地并入本文。然而，对本领域技术人员显而易见的是，SOI衬底或晶片的其他形式和/或组成可选择地可用于其他实施例中，条件是衬底或晶片的电绝缘体由同样是足够压电的以用于形成声波器件的材料组成。
如图5的上部分中示意性地所示，平面图中SOI晶片400的可用面积可以被视为分为不同的区域，包括一个或多个CMOS器件区域502和一个或多个声波器件/结构区域504，一个或多个CMOS器件形成在CMOS器件区域502中，并且一个或多个表面声波(SAW)和/或体声波(BAW)器件/结构形成在声波器件/结构区域504的每一个中。
在下面详细描述的实施例中，开始SOI衬底400由厚度大约为至的硅的薄器件质量层402组成(100)，该薄器件质量层设置在厚度大约为的氮化铝(AlN)的层404上，反过来，该AlN层又设置在厚度大约为675μm的直径为150mm的硅衬底406上。然而，本领域技术人员将理解，这些值仅仅是示例性的，并且其他值可以用于其他实施例中。
在步骤102中，硅层402选择性地从声波器件/结构区域504上移除，并且新暴露的压电薄膜404然后由至少一个保护层保护，如下所述。首先，并且如下面的表1的工艺流程所示，厚度大约为11nm的垫氧化物506生长在整个SOI晶片之上。145nm的氮化硅(通常为Si3N4)层508然后设置在垫氧化层506上并设置在整个晶片之上。光致抗蚀剂层510然后通过使用标准光学光刻技术沉积并图案化，使得剩余光致抗蚀剂510保护CMOS器件区域502中的氮化层508，同时暴露声波器件/结构区域504中的氮化层508，如图5的下部分所示。在该图和以下图中，每个图的下部中的横截面侧视图沿该图的上部中的平面图中所示的水平虚线截取。
表1
如在下面的表2的工艺流程中所示，暴露氮化层508然后通过蚀刻从声波器件/结构区域504移除，光致抗蚀剂掩模510被条带化，使得氮化层508仅保留在CMOS器件区域502中。
声波器件区域504中的硅层506的暴露部分然后使用标准LOCOS工艺完全氧化，由此产生的220nm的SiO2层然后部分被蚀刻回至大约145nm的厚度以提供场氧化层602，该场氧化层602在后续CMOS器件形成工艺106期间保护基底压电薄膜404。因此，硅层402仅保留在CMOS器件区域502中。由此产生的结构在图6中示出。虽然为了清晰起见只示出了硅层402的一个区域或“岛”604，但是通常存在许多这样的岛；在一些实施例中，每个MOS晶体管都有一个岛。
表2
CMOS器件形成
由于硅层402已经从声波器件/结构区域504移除，并且另外暴露的这些区域中的压电薄膜404由场氧化层602保护，在步骤106中，CMOS器件形成在保留在CMOS器件区域502中的硅岛604中。
本质上，任何标准CMOS SOI工艺都可以用于在相应薄膜硅岛604中形成CMOS器件。许多这样的合适工艺将为本领域技术人员来所知或对其来说有效，并且因此在这里不需要进行任何详细描述。在所描述的工艺106中，标准CMOS SOI工艺用于在保留在SOI晶片400的CMOS器件区域502中的硅岛604中形成CMOS器件，但是仅涉及用于形成至CMOS器件的电触点的步骤，或更具体地，涉及沉积层间介电(ILD)层的步骤。尽管形成了CMOS器件，但是压电薄膜绝缘体404仍然由衬底400的声波器件/结构区域504中的至少一个保护层保护。
按照定义，CMOS器件包括具有n型和p型沟道的MOS晶体管。在所描述的实施例中，这些器件通过将合适的掺杂物种类以掩蔽离子方式注入到硅薄膜岛604的对应区域中以掺杂每个MOS晶体管的源极区域、漏极区域和沟道区域。表3、表4和表5概括了涉及接触掩模限定步骤的一个可能的CMOS SOI工艺流程。然而，许多其他合适的工艺对本领域技术人员来说将是显而易见的。
如在下面的表3的工艺流程中所示，CMOS SOI工艺流程开始于首先条带化来自岛604的氮化物掩模508和11nm的垫氧化物506，然后在新暴露的硅岛604上生长大致11nm的薄牺牲氧化层。
表3
如在下面的表4的工艺流程中所示，涉及并包括P+源极和漏极注入步骤的CMOS处理使声波器件区域在这些处理步骤期间被掩蔽和保护。
表4
除此之外，表4的CMOS处理仅仅是为本领域技术人员所知的且可用于在硅岛604中形成CMOS器件的任何数量的标准CMOS工艺之一，并因此不需要在本文中进一步描述。
这完成了工艺100的CMOS器件形成部分106。最终结果包括硅薄膜岛604中的完整CMOS器件，唯一缺少通常的互连层。如本领域技术人员显而易见的是，尽管所述图的示意图仅示出了具有单一CMOS器件和相关联栅叠层的单一硅岛604，但是在任何实际实施例中，看可以存在许多CMOS器件并且这些器件可以形成在许多硅岛604中，这主要取决于应用需求。
声波器件形成
一旦在步骤106中形成CMOS器件，CMOS器件就互连，如果器件包括任何体声波(BAW)结构，则形成体声波结构电极和触点。首先，使用第一触点工艺108在压电薄膜404的CMOS器件(上部)侧上形成这些触点和电极，如在图2的流程图中所示。
如本领域技术人员所知的，在本质上任何标准的CMOS器件工艺中，互连层通过交替沉积图案化金属和层间介电(ILD)层而形成在CMOS器件上。在所描述的实施例中，通过在步骤202中将厚的(例如，1μm)多层PECVD BPSG(等离子体增强化学气相沉积硼磷硅玻璃)沉积在整个晶片上，然后使沉积层致密化来形成单一ILD层702，以形成图7中所示的通用结构。因此，ILD层702形成在声波器件/结构区域504中的保护场氧化层602上，并形成在CMOS器件区域502中的未金属化CMOS器件上。在其他实施例中，可以沉积多个交替的ILD和金属层。
同样如在图7的上部分的平面图中所示，从与CMOS晶体管本体横向间隔开的栅极触点704(尚未金属化)并经由在图的下部分中的横截面侧视图中同样可见的对应细长栅极电极/叠层706提供至每个CMOS晶体管的栅极电压。为了方便起见，栅极触点704从其他平面图(图11除外)中省略，但应被理解成存在。
表5
在步骤204中，接触光致抗蚀剂掩模用于选择性地蚀刻ILD层702和基底场氧化层602的区域，如下面的表6所示，以从这些区域完全移除IDL层702，如图8所示。由此产生的开口802正好向下延伸以形成至晶片上的每个电子器件的触点，除CMOS器件区域504中的每个MOS晶体管的源极、漏极和栅极触点之外还包括任何电阻器和电容器以允许一个或多个触点金属沉积在这些开口802中。如果器件包括任何体声波(BAW)结构，则开口802也向下延伸至声波器件/结构区域502中的压电层404，如图所示，以限定体声波结构的一个或多个背板电极。每个BAW结构可以呈一组交叉型指状电极(IDT)的形式，如图所示，或可选择地作为设置在压电层404上并平行于压电层404的单一板。否则，如果声波结构器件全部是SAW结构，则不存在形成在声波结构区域502中的开口802。
表6
在步骤206中，一个或多个触点金属902使用比如下面的表7中所示的这样工艺沉积在晶片(例如，总厚度为1μm的金属)上，不但完全填充了ILD层702中的开口802，而且在致密化的ILD层702上形成了覆盖平面层，如图9所示。为了简单起见，在图9中只示出了单一金属层902，但实际上通常沉积了多达三个金属层。在任何情况下，金属层902接触体声波器件/结构区域504中的压电层404，并接触CMOS器件区域502中的MOS晶体管结构的栅极叠层、源极和漏极。
表7
在步骤208，沉积金属层902使用标准光刻和蚀刻工艺比如下面的表8中所示的工艺进行选择性蚀刻(即，图案化)，以产生图10中所示的结构。在该实施例中，金属蚀刻掩模经配置使得，除了互连声波传感器电极1004和声波器件接触垫1006的细长导线1002之外，金属层的在体声波器件/结构区域504中的剩余ILD702之上的部分被完全蚀刻掉，只留下金属层902的填充站在ILD层702之上的金属层702中的开口802的部分。相反，在CMOS器件区域502中，剩余金属接触区域1008比ILD层702中的对应开口宽，使得这些金属区域1008具有与ILD层702的上表面的对应部分接触的肩部分。该布置为MOS晶体管的更小栅极、源极和漏极区域提供了相对大的接触面积。
表8
返回图1，在步骤110中，一个或多个钝化层1102使用工艺比如下面的表20中所示的工艺沉积在图案化金属层902和图案化ILD层702上，由此产生图11中所示的结构。
表9
在步骤112中，处理晶片或衬顶1202结合到钝化层1102的上表面上，如图12所示。如果需要，在结合步骤之前，例如可以使用标准CMP(化学机械平坦化)工艺来使钝化层1102平坦化。在步骤114中，移除原来的支持衬底或晶片510，由此暴露压电薄膜404的下表面1302，如图13所示。
在步骤116中，第二接触工艺116，如图3所示，用于在压电层404的新暴露下表面1302上形成第二组触点/电极。在第二接触工艺116的步骤302中，对准光刻技术步骤用于在压电薄膜404的下表面1302上形成光致抗蚀剂掩模，并且然后完全蚀刻掉压电层404的暴露区域以形成开口，所述开口正好延伸通过压电薄膜404至基底触点至CMOS器件并至基底触点至任何体声波器件/结构触点金属区域，由此暴露这些触点以便接触。
在步骤304中，一个或多个金属(例如，铝，用于传感应用，接着是任选薄保护金层)沉积在压电薄膜404的表面1302和通过压电薄膜404中的开口暴露的触点金属区域上。在步骤306中，另外的对准光刻技术步骤用于在新沉积的金属层上形成另一个光致抗蚀剂掩模以限定对准但互补于压电薄膜404的另一侧上的触点金属区域和任何BAW电极的开口，并且通过掩模暴露的金属层的区域通过蚀刻完全移除，由此产生图14中所示的声波器件触点/电极结构。
图14中所示的声波器件结构包括压电薄膜404的一侧上的多对交叉型指状电极1402，其与压电薄膜404的另一侧上的对应多对交叉型指状电极1404相互对准，由此构成体声波谐振器(BAR)结构。至压电薄膜404的两侧上的电极结构1402、1404的触点经由共用的声波结构触点1406制造，所述共用的声波结构触点1406通过延伸通过此膜404而互连压电薄膜404的任一侧上的声波结构1402、1404。至压电薄膜404的另一侧上的CMOS器件的触点以相同的方式形成，但在图中未示出。
总体来说，最终处理的晶片可以包括仅与(i)SAW结构结合，仅与(ii)BAW/FBAR结构结合，或SAW结构和BAW/FBAR结构结合的CMOS器件，这主要取决于应用。通常，RF滤波器和/或振荡器可以使用SAW结构或BAW结构。对于传感应用，BAW结构通常用于感测液体，而SAW结构用于感测气体。
由此产生的整体结构在图15中示意性地示出，倒装或颠倒，使得处理晶片1202变为用于CMOS器件和体声波器件/结构的支撑衬底，如图所示。通过对照，图16示出了相同的器件，但声波结构是表面声波结构，而不是如图15中所示的体声波结构。当然，实际上可以包括任何一种或两种声波结构。
如对本领域技术人员来说显而易见的是，由此产生的声波器件/结构的交叉型电极(IDT)在压电层404的两侧上对准，并且一起构成薄膜体声波谐振器(FBAR)器件。暴露的IDT上不存在加载，因为只有额外的层是非加载保护聚合物(未示出)。对于传感应用，省略保护聚合物，使得暴露IDT以利用待感测的物质进行加载。
在不背离本发明的范围的情况下，许多修改对本领域技术人员来说是显而易见的。
Claims (23)
1.一种集成的CMOS声波器件，包括：
具有相对的第一和第二表面的电绝缘压电薄膜；
一个或多个绝缘体上半导体(SOI)CMOS器件，形成在设置在所述电绝缘压电薄膜的所述第一表面的一个或多个部分上的半导体薄膜中；以及
至少一个声波结构，具有设置在所述压电薄膜的所述第一和第二表面中的至少一个上的导电传感器电极。
2.根据权利要求1所述的器件，其中，所述CMOS器件包括部分耗尽和全部耗尽CMOS器件中的至少一个。
3.根据权利要求1或2所述的器件，其中，所述压电薄膜为所述CMOS器件提供实质性冷却路径。
4.根据权利要求3所述的器件，其中，所述压电薄膜基本上是无支撑的并且通过所述压电薄膜的大部分冷却是沿着所述压电薄膜的平面的。
5.根据权利要求1至4中的任一项所述的器件，其中，所述导电传感器电极至少设置在所述压电薄膜的所述第二表面上。
6.根据权利要求1至5中的任一项所述的器件，其中，所述导电传感器电极设置在所述压电薄膜的所述第一和第二表面上。
7.根据权利要求6所述的器件，其中，所述压电薄膜的所述第一表面上的所述导电传感器电极的至少一部分与所述压电薄膜的所述第二表面上的所述导电传感器电极中的对应电极对齐。
8.根据权利要求1至7中的任一项所述的器件，包括穿过所述压电薄膜的导电触点。
9.根据权利要求1至8中的任一项所述的器件，其中，所述导电传感器电极限定交叉型声波传感器。
10.根据权利要求1至9中的任一项所述的器件，其中，所述至少一个声波结构包括至少一个表面声波结构。
11.根据权利要求1至10中的任一项所述的器件，其中，所述至少一个声波结构包括至少一个体声波结构。
12.根据权利要求1至11中的任一项所述的器件，包括经由一个或多个层结合到所述半导体薄膜的第一侧上的处理衬底，所述一个或多个层包括一个或多个互连层。
13.根据权利要求1至12中的任一项所述的器件，其中，所述半导体薄膜是硅薄膜并且所述压电薄膜是AlN薄膜。
14.一种用于生产集成的CMOS声波器件的工艺，包括：
形成或接收具有设置在电绝缘压电薄膜上的半导体薄膜的绝缘体上半导体(SOI)衬底，所述电绝缘压电薄膜设置在支撑衬底上；
在所述半导体薄膜的一个或多个第一部分中形成CMOS器件；以及
形成具有设置在所述压电薄膜的至少一个表面上的相互间隔的导电传感器电极的至少一个声波结构，至少一种介电材料设置在所述导电传感器电极之间并设置在所述压电薄膜的所述至少一个表面上。
15.根据权利要求14所述的工艺，其中，所述压电薄膜具有相对的第一和第二表面，所述半导体薄膜设置在所述压电薄膜的所述第一表面上，并且所述传感器电极设置在所述压电薄膜的至少所述第二表面上。
16.根据权利要求15所述的工艺，其中，所述传感器电极设置在所述压电薄膜的所述第一和第二表面上。
17.根据权利要求16所述的工艺，包括形成穿过所述压电薄膜以跨越所述压电薄膜互连所述传感器电极的导电触点。
18.根据权利要求14至17中的任一项所述的工艺，其中，所述CMOS器件包括部分耗尽和全部耗尽CMOS器件中的至少一个。
19.根据权利要求14至18中的任一项所述的工艺，其中，所述压电薄膜为所述CMOS器件提供实质性冷却路径。
20.根据权利要求19所述的工艺，包括移除所述支撑衬底以暴露所述压电薄膜，其中，通过所述压电薄膜的大部分冷却是沿着压电薄膜的平面的。
21.根据权利要求14至20中的任一项所述的工艺，包括：
在所述CMOS器件上形成一个或多个另外的层，所述一个或多个另外的层包括一个或多个互连层；
将处理衬顶结合到所述一个或多个层中的最外侧的层上；以及
移除所述支撑衬底以暴露所述压电薄膜。
22.根据权利要求14至21中的任一项所述的工艺，包括选择性地移除所述半导体薄膜的一个或多个第二部分以将所述半导体薄膜的一个或多个第一部分形成为所述压电薄膜上的相互间隔的半导体岛。
23.根据权利要求14至22中的任一项所述的工艺，其中，所述半导体薄膜是硅薄膜并且所述压电薄膜是AlN薄膜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161578219P | 2011-12-20 | 2011-12-20 | |
| US61/578,219 | 2011-12-20 | ||
| PCT/AU2012/001475 WO2013090980A1 (en) | 2011-12-20 | 2012-12-04 | Monolithically integrated cmos and acoustic wave device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104011888A true CN104011888A (zh) | 2014-08-27 |
Family
ID=48667487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280063596.9A Pending CN104011888A (zh) | 2011-12-20 | 2012-12-04 | 单片集成的cmos声波器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20150228694A1 (zh) |
| JP (1) | JP2015510292A (zh) |
| KR (1) | KR20140114351A (zh) |
| CN (1) | CN104011888A (zh) |
| WO (1) | WO2013090980A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107169416A (zh) * | 2017-04-14 | 2017-09-15 | 杭州士兰微电子股份有限公司 | 超声波指纹传感器及其制造方法 |
| WO2022143968A1 (zh) * | 2020-12-31 | 2022-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | 一种mems器件及其制作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201411810A (zh) * | 2012-07-16 | 2014-03-16 | Silanna Group Pty Ltd | 薄膜型塊體聲波共振器之ｃｍｏｓ製作 |
| US10669152B2 (en) | 2015-10-14 | 2020-06-02 | Agency For Science, Technology And Research | Device arrangement |
| US10573482B2 (en) * | 2017-01-30 | 2020-02-25 | International Business Machines Corporation | Piezoelectric vacuum transistor |
| CN109427975B (zh) * | 2017-08-23 | 2021-01-22 | 京东方科技集团股份有限公司 | 柔性基板及其制备方法、检测弯曲的方法以及柔性显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256483B2 (en) * | 2004-10-28 | 2007-08-14 | Philips Lumileds Lighting Company, Llc | Package-integrated thin film LED |
| US7586158B2 (en) * | 2005-07-07 | 2009-09-08 | Infineon Technologies Ag | Piezoelectric stress liner for bulk and SOI |
| JP4544288B2 (ja) * | 2007-10-19 | 2010-09-15 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
-
2012
- 2012-12-04 KR KR1020147018081A patent/KR20140114351A/ko not_active Application Discontinuation
- 2012-12-04 US US14/367,892 patent/US20150228694A1/en not_active Abandoned
- 2012-12-04 JP JP2014547628A patent/JP2015510292A/ja active Pending
- 2012-12-04 WO PCT/AU2012/001475 patent/WO2013090980A1/en active Application Filing
- 2012-12-04 CN CN201280063596.9A patent/CN104011888A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107169416A (zh) * | 2017-04-14 | 2017-09-15 | 杭州士兰微电子股份有限公司 | 超声波指纹传感器及其制造方法 |
| WO2022143968A1 (zh) * | 2020-12-31 | 2022-07-07 | 中芯集成电路（宁波）有限公司上海分公司 | 一种mems器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150228694A1 (en) | 2015-08-13 |
| JP2015510292A (ja) | 2015-04-02 |
| WO2013090980A1 (en) | 2013-06-27 |
| KR20140114351A (ko) | 2014-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10693019B2 (en) | Film scheme for a high density trench capacitor | |
| CN104011888A (zh) | 单片集成的cmos声波器件 | |
| US10615139B2 (en) | Semiconductor device including built-in crack-arresting film structure | |
| CN112039456B (zh) | 体声波谐振器的封装方法及封装结构 | |
| US11145711B2 (en) | Capacitor and method for manufacturing capacitor | |
| TWI566362B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US10950543B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009027008A (ja) | 半導体装置およびその製造方法 | |
| CN104205633A (zh) | 弹性波滤波器元件以及其制造方法 | |
| CN104425617A (zh) | 半导体器件 | |
| US20090267187A1 (en) | Method for manufacturing an energy storage device and structure therefor | |
| JPWO2017217132A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| US9536822B2 (en) | Drawn dummy FeCAP, via and metal structures | |
| CN113555343A (zh) | 集成电路芯片及其形成方法 | |
| KR20090022687A (ko) | 반도체 소자의 인덕터 및 그 제조방법 | |
| JP7127413B2 (ja) | 抵抗素子及びその製造方法 | |
| US20090206477A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20190035878A1 (en) | Systems And Methods For Forming A Thin Film Resistor Integrated In An Integrated Circuit Device | |
| TWI278981B (en) | Semiconductor device and production method therefor | |
| US20200006222A1 (en) | Semiconductor device | |
| CN113161324A (zh) | 半导体装置及其制作方法 | |
| JP2014078579A (ja) | 半導体装置の製造方法 | |
| CN108475724B (zh) | 集成磁通门装置 | |
| CN102130023A (zh) | 铝垫的形成方法 | |
| JP5286804B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C05 | Deemed withdrawal (patent law before 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140827 |