JP2000114299A - 半導体集積装置およびその製造方法 - Google Patents
半導体集積装置およびその製造方法Info
- Publication number
- JP2000114299A JP2000114299A JP10280624A JP28062498A JP2000114299A JP 2000114299 A JP2000114299 A JP 2000114299A JP 10280624 A JP10280624 A JP 10280624A JP 28062498 A JP28062498 A JP 28062498A JP 2000114299 A JP2000114299 A JP 2000114299A
- Authority
- JP
- Japan
- Prior art keywords
- wiring metal
- metal film
- film
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】突起電極の密着強度を高くした半導体集積装置
を提供すること。 【解決手段】フィールド酸化膜２上に第１層目の配線用
金属膜３と第１層間酸化膜４を形成し、ＳＯＧ等の有機
物を塗布し、エッチバックして、第１層間酸化膜４上を
平坦化し、第１層目の配線用金属膜３上と第１層間酸化
膜４上に第２層間酸化膜５を形成する。第２層間酸化膜
５上に第２層目の配線金属膜６を形成し、第２層目の配
線用金属膜６上と第２層間酸化膜５上に表面保護膜７を
形成する。第１層目の配線用金属膜３が露出するまで、
表面保護膜７と第２層間酸化膜５を選択的にテーパー状
１０にエッチングして、除去し、この箇所にバリアメタ
ル８を形成し、バリアメタル８上に突起電極９を形成す
る。
を提供すること。 【解決手段】フィールド酸化膜２上に第１層目の配線用
金属膜３と第１層間酸化膜４を形成し、ＳＯＧ等の有機
物を塗布し、エッチバックして、第１層間酸化膜４上を
平坦化し、第１層目の配線用金属膜３上と第１層間酸化
膜４上に第２層間酸化膜５を形成する。第２層間酸化膜
５上に第２層目の配線金属膜６を形成し、第２層目の配
線用金属膜６上と第２層間酸化膜５上に表面保護膜７を
形成する。第１層目の配線用金属膜３が露出するまで、
表面保護膜７と第２層間酸化膜５を選択的にテーパー状
１０にエッチングして、除去し、この箇所にバリアメタ
ル８を形成し、バリアメタル８上に突起電極９を形成す
る。
Description
【発明の属する技術分野】この発明は、突起電極を有す
る多層配線された半導体集積装置に関する。
る多層配線された半導体集積装置に関する。
【従来の技術】半導体集積装置において、高集積度の半
導体集積装置の配線では、１層の配線では半導体チップ
の表面積が不足し、配線を層間絶縁膜で積層する多層配
線が多く用いられている。図４は、従来の突起電極を有
する多層配線構造の要部断面図である。シリコン基板２
１上にフィールド酸化膜２２を形成し、このフィールド
酸化膜２２上に１層目の配線用金属膜２３を形成する。
その後、ＣＶＤ法などで第１層間酸化膜２４を形成し、
ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ：シラノールなど
の有機シリコン化合物をエタノールなどの溶剤と混合し
た有機物）等の有機物を塗布し、この有機物をバックエ
ッチして、第１層目の配線用金属膜２３の表面と第１層
間酸化膜２４の表面が段差がなくなるように平坦化す
る。その後、第２層間酸化膜２５を形成する。つぎに、
第１層目の配線用金属膜２３が露出するまで、第２層間
酸化膜２５を選択的に開口し、ビアホール３１（Ｖｉａ
Ｈｏｌｅ：接続孔）を形成する。つぎに、第２層目の
配線用金属膜２６を形成し、第１層目の配線用金属膜２
３と第２層目の配線金属膜２６とをビアホール３１を介
して電気的に接続する。つぎに、露出面に表面保護膜２
７を形成し、この表面保護膜２７を選択的に開口し、第
２層目の配線用金属膜２６を露出させる。露出した第２
層目の配線用金属膜２６上にバリアメタル２８を形成
し、このバリアメタル２８上に突起電極２９（通称、バ
ンプと言われているもの）を形成する。図２はこれらの
工程を経て形成された多層配線構造の要部断面図であ
る。
導体集積装置の配線では、１層の配線では半導体チップ
の表面積が不足し、配線を層間絶縁膜で積層する多層配
線が多く用いられている。図４は、従来の突起電極を有
する多層配線構造の要部断面図である。シリコン基板２
１上にフィールド酸化膜２２を形成し、このフィールド
酸化膜２２上に１層目の配線用金属膜２３を形成する。
その後、ＣＶＤ法などで第１層間酸化膜２４を形成し、
ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ：シラノールなど
の有機シリコン化合物をエタノールなどの溶剤と混合し
た有機物）等の有機物を塗布し、この有機物をバックエ
ッチして、第１層目の配線用金属膜２３の表面と第１層
間酸化膜２４の表面が段差がなくなるように平坦化す
る。その後、第２層間酸化膜２５を形成する。つぎに、
第１層目の配線用金属膜２３が露出するまで、第２層間
酸化膜２５を選択的に開口し、ビアホール３１（Ｖｉａ
Ｈｏｌｅ：接続孔）を形成する。つぎに、第２層目の
配線用金属膜２６を形成し、第１層目の配線用金属膜２
３と第２層目の配線金属膜２６とをビアホール３１を介
して電気的に接続する。つぎに、露出面に表面保護膜２
７を形成し、この表面保護膜２７を選択的に開口し、第
２層目の配線用金属膜２６を露出させる。露出した第２
層目の配線用金属膜２６上にバリアメタル２８を形成
し、このバリアメタル２８上に突起電極２９（通称、バ
ンプと言われているもの）を形成する。図２はこれらの
工程を経て形成された多層配線構造の要部断面図であ
る。
【発明が解決しようとする課題】この従来の多層配線構
造では、第１層間酸化膜２４と第層間酸化膜２５の界面
４０に平坦化工程で用いた有機物４１が残る場合があ
り、この有機物４１が残った場合は、第１層間酸化膜２
４と第２層間酸化膜２５の密着性が低下して、その結
果、突起電極２９の密着強度試験で、第２層間酸化膜２
５が第１層間酸化膜２４から剥離することが生ずる。つ
まり、従来の多層配線構造は突起電極２９の密着強度が
低くなる場合が生ずる。この発明の目的は、前記の課題
を解決して、突起電極の密着強度を高くした多層配線構
造を有する半導体集積装置を提供することにある。
造では、第１層間酸化膜２４と第層間酸化膜２５の界面
４０に平坦化工程で用いた有機物４１が残る場合があ
り、この有機物４１が残った場合は、第１層間酸化膜２
４と第２層間酸化膜２５の密着性が低下して、その結
果、突起電極２９の密着強度試験で、第２層間酸化膜２
５が第１層間酸化膜２４から剥離することが生ずる。つ
まり、従来の多層配線構造は突起電極２９の密着強度が
低くなる場合が生ずる。この発明の目的は、前記の課題
を解決して、突起電極の密着強度を高くした多層配線構
造を有する半導体集積装置を提供することにある。
【課題を解決するための手段】前記の目的を達成するた
めに、第１層目の配線用金属膜と電気的に接続する突起
電極を有する多層配線構造の半導体集積装置において、
第１層目の配線用金属膜を形成し、該第１層目の配線用
金属膜上に層間絶縁膜を介して第２層目の配線用金属膜
を形成し、前記第１層目の配線用金属膜上に突起電極を
形成する構成とする。配線用金属膜上に突起電極を有す
る多層配線構造の半導体集積装置において、第１層目の
配線用金属膜を形成し、該第１層目の配線用金属膜上に
層間絶縁膜を形成し、前記第１層目の配線用金属膜表面
を除く箇所の層間絶縁膜を選択的に除去し、該層間絶縁
膜が除去された箇所に、第１層目の配線用金属膜と電気
的に接続する第２層目の配線用金属膜を形成し、前記層
間絶縁膜が除かれた箇所の該第２層目の配線用金属膜上
に突起電極を形成する構成とする。配線用金属膜上に突
起電極を有する多層配線構造の半導体集積装置の製造方
法において、絶縁膜上に第１層目の配線用金属膜を形成
する工程と、該第１層目の配線用金属膜上に第１層間絶
縁膜を形成する工程と、前記第１層目の配線用金属膜上
および第１層間絶縁膜上に、平坦化のための有機物を塗
布する工程と、該有機物を除去し、前記第１層目の配線
用金属膜と段差のないように、前記第１層間絶縁膜を平
坦化する工程と、平坦化された前記第１層目の配線用金
属膜上と前記第１層間絶縁膜上に第２層間絶縁膜を形成
する工程と、前記第２層間絶縁膜上に第２層目の配線用
金属膜を形成する工程と、該第２層目の配線用金属膜上
と第２層間絶縁膜上に表面保護膜を形成する工程と、該
表面保護膜と第２層間絶縁膜を選択的に除去して、前記
第１層目の配線用金属膜を露出する工程と、露出した前
記第１層目の配線用金属膜上にバリアメタルを形成する
工程と、該バリアメタル上に突起電極を形成する工程を
含む製造方法とする。配線用金属膜上に突起電極を有す
る多層配線構造の半導体集積装置の製造方法において、
絶縁膜上に第１層目の配線用金属膜を形成する工程と、
該第１層目の配線用金属膜上に第１層間絶縁膜を形成す
る工程と、前記第１層目の配線用金属膜上および第１層
間絶縁膜上に、平坦化のための有機物を塗布する工程
と、該有機物を除去し、前記第１層目の配線用金属膜と
段差のないように、前記第１層間絶縁膜を平坦化する工
程と、平坦化された前記第１層目の配線用金属膜上と前
記第１層間絶縁膜上に第２層間絶縁膜を形成する工程
と、前記第１層目の配線用金属膜上の前記第２層間絶縁
膜を選択的に除去し、第１開口部を形成する工程と、前
記第１層目の配線用金属膜表面以外の箇所の第１層間絶
縁膜と第２層間絶縁膜を選択的に除去し、第２開口部を
形成する工程と、該第１開口部と第２開口部および第２
層間絶縁膜上に、第２層目の配線用金属膜を形成し、前
記第１層目の配線用金属膜と前記第２層目の配線金属膜
とを前記第１開口部で電気的に接続する工程と、前記第
２開口部の該第２層目の配線用金属膜上に突起電極を形
成する工程とを含む製造工程とする。前記絶縁層にエッ
チングストッパー層としてのポリシリコン層が形成さ
れ、前記第１層間絶縁膜と第２層間絶縁膜を、このポリ
シリコン層が露出さるまで選択的にエッチングで除去す
るとよい。このように、突起電極を第１層目の配線用金
属膜上に形成して、突起電極の下に層間絶縁膜を介在さ
せない構造とするか、または第２層目の配線用金属膜上
に突起電極を形成する場合も、突起電極の下の層間絶縁
膜を介在させない構造とすることで、例え、エッチバッ
クで第１層間絶縁膜と第２層間絶縁膜の間に平坦化処理
で用いた有機物が残留しても、突起電極の下には層間絶
縁膜が存在しないために、従来構造と比べると突起電極
の密着度は高くなる。
めに、第１層目の配線用金属膜と電気的に接続する突起
電極を有する多層配線構造の半導体集積装置において、
第１層目の配線用金属膜を形成し、該第１層目の配線用
金属膜上に層間絶縁膜を介して第２層目の配線用金属膜
を形成し、前記第１層目の配線用金属膜上に突起電極を
形成する構成とする。配線用金属膜上に突起電極を有す
る多層配線構造の半導体集積装置において、第１層目の
配線用金属膜を形成し、該第１層目の配線用金属膜上に
層間絶縁膜を形成し、前記第１層目の配線用金属膜表面
を除く箇所の層間絶縁膜を選択的に除去し、該層間絶縁
膜が除去された箇所に、第１層目の配線用金属膜と電気
的に接続する第２層目の配線用金属膜を形成し、前記層
間絶縁膜が除かれた箇所の該第２層目の配線用金属膜上
に突起電極を形成する構成とする。配線用金属膜上に突
起電極を有する多層配線構造の半導体集積装置の製造方
法において、絶縁膜上に第１層目の配線用金属膜を形成
する工程と、該第１層目の配線用金属膜上に第１層間絶
縁膜を形成する工程と、前記第１層目の配線用金属膜上
および第１層間絶縁膜上に、平坦化のための有機物を塗
布する工程と、該有機物を除去し、前記第１層目の配線
用金属膜と段差のないように、前記第１層間絶縁膜を平
坦化する工程と、平坦化された前記第１層目の配線用金
属膜上と前記第１層間絶縁膜上に第２層間絶縁膜を形成
する工程と、前記第２層間絶縁膜上に第２層目の配線用
金属膜を形成する工程と、該第２層目の配線用金属膜上
と第２層間絶縁膜上に表面保護膜を形成する工程と、該
表面保護膜と第２層間絶縁膜を選択的に除去して、前記
第１層目の配線用金属膜を露出する工程と、露出した前
記第１層目の配線用金属膜上にバリアメタルを形成する
工程と、該バリアメタル上に突起電極を形成する工程を
含む製造方法とする。配線用金属膜上に突起電極を有す
る多層配線構造の半導体集積装置の製造方法において、
絶縁膜上に第１層目の配線用金属膜を形成する工程と、
該第１層目の配線用金属膜上に第１層間絶縁膜を形成す
る工程と、前記第１層目の配線用金属膜上および第１層
間絶縁膜上に、平坦化のための有機物を塗布する工程
と、該有機物を除去し、前記第１層目の配線用金属膜と
段差のないように、前記第１層間絶縁膜を平坦化する工
程と、平坦化された前記第１層目の配線用金属膜上と前
記第１層間絶縁膜上に第２層間絶縁膜を形成する工程
と、前記第１層目の配線用金属膜上の前記第２層間絶縁
膜を選択的に除去し、第１開口部を形成する工程と、前
記第１層目の配線用金属膜表面以外の箇所の第１層間絶
縁膜と第２層間絶縁膜を選択的に除去し、第２開口部を
形成する工程と、該第１開口部と第２開口部および第２
層間絶縁膜上に、第２層目の配線用金属膜を形成し、前
記第１層目の配線用金属膜と前記第２層目の配線金属膜
とを前記第１開口部で電気的に接続する工程と、前記第
２開口部の該第２層目の配線用金属膜上に突起電極を形
成する工程とを含む製造工程とする。前記絶縁層にエッ
チングストッパー層としてのポリシリコン層が形成さ
れ、前記第１層間絶縁膜と第２層間絶縁膜を、このポリ
シリコン層が露出さるまで選択的にエッチングで除去す
るとよい。このように、突起電極を第１層目の配線用金
属膜上に形成して、突起電極の下に層間絶縁膜を介在さ
せない構造とするか、または第２層目の配線用金属膜上
に突起電極を形成する場合も、突起電極の下の層間絶縁
膜を介在させない構造とすることで、例え、エッチバッ
クで第１層間絶縁膜と第２層間絶縁膜の間に平坦化処理
で用いた有機物が残留しても、突起電極の下には層間絶
縁膜が存在しないために、従来構造と比べると突起電極
の密着度は高くなる。
【発明の実施の形態】図１は、この発明の第１実施例の
突起電極を有する多層配線構造の要部断面図である。こ
こでは製造工程も含めて説明する。シリコン基板１上に
フィールド酸化膜２を形成する。このフィールド酸化膜
２上に第１層目の配線用金属膜３と第１層間酸化膜４を
形成する。つぎに、図示しないＳＯＧ等の有機物を塗布
し、有機物で表面を平坦にする。この平坦になった有機
物をエッチバックで除去し、第１層目の配線用金属膜３
を露出させ、第１層目の配線用金属膜３と段差のないよ
うに第１層間酸化膜４を平坦化する。このとき第１層間
酸化膜４に凹部があると、有機物で埋められ表面は平坦
化される。第１層目の配線用金属膜３上と第１層間酸化
膜４上に第２層間酸化膜５を形成する。第２層間酸化膜
５上に第２層目の配線金属膜６を形成し、第２層目の配
線用金属膜６上と第２層間酸化膜５上に表面保護膜７を
形成する。第１層目の配線用金属膜３が露出するまで、
表面保護膜７と第２層間酸化膜５を選択的にテーパー状
１０にエッチングして、除去する。その後、この箇所に
バリアメタル８を形成し、バリアメタル８上に通称バン
プと言われる突起電極９を形成する。前記のようにテー
パーエッチングするのは、バリアメタル８の断線を防止
するためである。この多層配線構造では、突起電極９の
下に第１層間酸化膜４および第２層間酸化膜５が存在し
ない。そのため、第１層間酸化膜４と第２層間酸化膜５
の間に有機物が残留しても、突起電極９の下にこの有機
物が介在する訳ではないので、突起電極９の接着強度を
従来構造より高めることができる。図２は、この発明の
第２実施例の突起電極を有する多層配線構造の要部断面
図である。ここでは製造工程も含めて説明する。シリコ
ン基板１上にフィールド酸化膜２を形成する。このフィ
ールド酸化膜２上に第１層目の配線用金属膜３と第１層
間酸化膜４を形成する。つぎに、図示しないＳＯＧ等の
有機物を塗布し、有機物で表面を平坦にする。この平坦
になった有機物をエッチバックで除去し、第１層目の配
線用金属膜３を露出させ、第１層目の配線用金属膜３と
段差のないように第１層間酸化膜４を平坦化する。この
とき第１層間酸化膜４に凹部があると有機物で埋められ
表面は平坦化される。第１層目の配線用金属膜３上と第
１層間酸化膜４上に第２層間酸化膜５を形成する。第２
層間酸化膜５を選択的にエッチングして第１層目の配線
用金属膜３を露出させ、ビアホール１１を形成する。ま
た、第１層間酸化膜４と第２層間酸化膜５を選択的にエ
ッチングして、下地のフィールド酸化膜２を露出させ
る。表面に第２層目の配線用金属膜６を形成し、第１層
目の配線用金属膜３とビアホール１１で電気的に接続す
る。また、第２層目の配線用金属膜６はフィールド酸化
膜２とも接触する。このフィールド酸化膜２と接触した
第２層目の配線金属膜６上にバリアメタル８を介して突
起電極９を形成する。このように、突起電極９の下に、
従来構造のような第１層間酸化膜４および第２層間酸化
膜５が介在させないことで、突起電極９の密着強度を高
めることができる。図３は、この発明の第３実施例の突
起電極を有する多層配線構造の要部断面図である。図２
との違いは、突起電極９を形成する箇所のフィールド酸
化膜２内にエッチング時のストッパーの役割をさせるエ
ッチングストッパー層としてポリシリコン層１５を埋め
込んだ点である。このポリシリコン層１５に達するまで
エッチングすることで、第１層間酸化膜４と第２層間酸
化膜５を確実に除去することができる。
突起電極を有する多層配線構造の要部断面図である。こ
こでは製造工程も含めて説明する。シリコン基板１上に
フィールド酸化膜２を形成する。このフィールド酸化膜
２上に第１層目の配線用金属膜３と第１層間酸化膜４を
形成する。つぎに、図示しないＳＯＧ等の有機物を塗布
し、有機物で表面を平坦にする。この平坦になった有機
物をエッチバックで除去し、第１層目の配線用金属膜３
を露出させ、第１層目の配線用金属膜３と段差のないよ
うに第１層間酸化膜４を平坦化する。このとき第１層間
酸化膜４に凹部があると、有機物で埋められ表面は平坦
化される。第１層目の配線用金属膜３上と第１層間酸化
膜４上に第２層間酸化膜５を形成する。第２層間酸化膜
５上に第２層目の配線金属膜６を形成し、第２層目の配
線用金属膜６上と第２層間酸化膜５上に表面保護膜７を
形成する。第１層目の配線用金属膜３が露出するまで、
表面保護膜７と第２層間酸化膜５を選択的にテーパー状
１０にエッチングして、除去する。その後、この箇所に
バリアメタル８を形成し、バリアメタル８上に通称バン
プと言われる突起電極９を形成する。前記のようにテー
パーエッチングするのは、バリアメタル８の断線を防止
するためである。この多層配線構造では、突起電極９の
下に第１層間酸化膜４および第２層間酸化膜５が存在し
ない。そのため、第１層間酸化膜４と第２層間酸化膜５
の間に有機物が残留しても、突起電極９の下にこの有機
物が介在する訳ではないので、突起電極９の接着強度を
従来構造より高めることができる。図２は、この発明の
第２実施例の突起電極を有する多層配線構造の要部断面
図である。ここでは製造工程も含めて説明する。シリコ
ン基板１上にフィールド酸化膜２を形成する。このフィ
ールド酸化膜２上に第１層目の配線用金属膜３と第１層
間酸化膜４を形成する。つぎに、図示しないＳＯＧ等の
有機物を塗布し、有機物で表面を平坦にする。この平坦
になった有機物をエッチバックで除去し、第１層目の配
線用金属膜３を露出させ、第１層目の配線用金属膜３と
段差のないように第１層間酸化膜４を平坦化する。この
とき第１層間酸化膜４に凹部があると有機物で埋められ
表面は平坦化される。第１層目の配線用金属膜３上と第
１層間酸化膜４上に第２層間酸化膜５を形成する。第２
層間酸化膜５を選択的にエッチングして第１層目の配線
用金属膜３を露出させ、ビアホール１１を形成する。ま
た、第１層間酸化膜４と第２層間酸化膜５を選択的にエ
ッチングして、下地のフィールド酸化膜２を露出させ
る。表面に第２層目の配線用金属膜６を形成し、第１層
目の配線用金属膜３とビアホール１１で電気的に接続す
る。また、第２層目の配線用金属膜６はフィールド酸化
膜２とも接触する。このフィールド酸化膜２と接触した
第２層目の配線金属膜６上にバリアメタル８を介して突
起電極９を形成する。このように、突起電極９の下に、
従来構造のような第１層間酸化膜４および第２層間酸化
膜５が介在させないことで、突起電極９の密着強度を高
めることができる。図３は、この発明の第３実施例の突
起電極を有する多層配線構造の要部断面図である。図２
との違いは、突起電極９を形成する箇所のフィールド酸
化膜２内にエッチング時のストッパーの役割をさせるエ
ッチングストッパー層としてポリシリコン層１５を埋め
込んだ点である。このポリシリコン層１５に達するまで
エッチングすることで、第１層間酸化膜４と第２層間酸
化膜５を確実に除去することができる。
【発明の効果】この発明によれば、突起電極の下に層間
絶縁膜を介在させないことで、突起電極の接着強度を高
めることができる。
絶縁膜を介在させないことで、突起電極の接着強度を高
めることができる。
【図１】この発明の第１実施例の突起電極を有する多層
配線構造の要部断面図
配線構造の要部断面図
【図２】この発明の第２実施例の突起電極を有する多層
配線構造の要部断面図
配線構造の要部断面図
【図３】この発明の第３実施例の突起電極を有する多層
配線構造の要部断面図
配線構造の要部断面図
【図４】従来の突起電極を有する多層配線構造の要部断
面図
面図
１ シリコン基板 ２ フィールド酸化膜 ３ 第１層目の配線用金属膜 ４ 第２層間絶縁膜 ５ 第２層間絶縁膜 ６ 第２層目の配線用金属膜 ７ 表面保護膜 ８ バリアメタル ９ 突起電極 １０ テーパー １１ ビアホール １５ ポリシリコン ２１ シリコン基板 ２２ フィールド酸化膜 ２３ 第１層目の配線用金属膜 ２４ 第２層間絶縁膜 ２５ 第２層間絶縁膜 ２６ 第２層目の配線用金属膜 ２７ 表面保護膜 ２８ バリアメタル ２９ 突起電極 ３１ ビアホール ４０ 界面 ４１ 有機物
Claims (5)
- 【請求項１】第１層目の配線用金属膜と電気的に接続す
る突起電極を有する多層配線構造の半導体集積装置にお
いて、第１層目の配線用金属膜を形成し、該第１層目の
配線用金属膜上に層間絶縁膜を介して第２層目の配線用
金属膜を形成し、前記第１層目の配線用金属膜上に突起
電極を形成することを特徴とする半導体集積装置。 - 【請求項２】配線用金属膜上に突起電極を有する多層配
線構造の半導体集積装置において、第１層目の配線用金
属膜を形成し、該第１層目の配線用金属膜上に層間絶縁
膜を形成し、前記第１層目の配線用金属膜表面を除く箇
所の層間絶縁膜を選択的に除去し、該層間絶縁膜が除去
された箇所に、前記第１層目の配線用金属膜と電気的に
接続する第２層目の配線用金属膜を形成し、前記層間絶
縁膜が除かれた箇所の前記第２層目の配線用金属膜上に
突起電極を形成することを特徴とする半導体集積装置。 - 【請求項３】配線用金属膜上に突起電極を有する多層配
線構造の半導体集積装置の製造方法において、絶縁膜上
に第１層目の配線用金属膜を形成する工程と、該第１層
目の配線用金属膜上に第１層間絶縁膜を形成する工程
と、前記第１層目の配線用金属膜上および第１層間絶縁
膜上に、平坦化のための有機物を塗布する工程と、該有
機物を除去し、前記第１層目の配線用金属膜と段差がな
いように前記第１層間絶縁膜を平坦化する工程と、平坦
化された前記第１層目の配線用金属膜上と前記第１層間
絶縁膜上に第２層間絶縁膜を形成する工程と、前記第２
層間絶縁膜上に第２層目の配線用金属膜を形成する工程
と、該第２層目の配線用金属膜上と第２層間絶縁膜上に
表面保護膜を形成する工程と、該表面保護膜と前記第２
層間絶縁膜を選択的に除去して、前記第１層目の配線用
金属膜を露出する工程と、露出した前記第１層目の配線
用金属膜上にバリアメタルを形成する工程と、該バリア
メタル上に突起電極を形成する工程を含むことを特徴と
する半導体集積回路の製造方法。 - 【請求項４】配線用金属膜上に突起電極を有する多層配
線構造の半導体集積装置の製造方法において、絶縁膜上
に第１層目の配線用金属膜を形成する工程と、該第１層
目の配線用金属膜上に第１層間絶縁膜を形成する工程
と、前記第１層目の配線用金属膜上および第１層間絶縁
膜上に、平坦化のための有機物を塗布する工程と、該有
機物を除去し、前記第１層目の配線用金属膜と段差がな
いように前記第１層間絶縁膜を平坦化する工程と、平坦
化された前記第１層目の配線用金属膜上と前記第１層間
絶縁膜上に第２層間絶縁膜を形成する工程と、前記第１
層目の配線用金属膜上の前記第２層間絶縁膜を選択的に
除去し、第１開口部を形成する工程と、前記第１層目の
配線用金属膜表面以外の箇所の第１層間絶縁膜と第２層
間絶縁膜を選択的に除去し、第２開口部を形成する工程
と、該第１開口部と第２開口部および第２層間絶縁膜上
に、第２層目の配線用金属膜を形成し、前記第１層目の
配線用金属膜と前記第２層目の配線金属膜とを前記第１
開口部で電気的に接続する工程と、前記第２開口部の該
第２層目の配線用金属膜上に突起電極を形成する工程を
含むことを特徴とする半導体集積装置の製造方法。 - 【請求項５】前記絶縁層にエッチングストッパー層とし
てのポリシリコン層が形成され、前記第１層間絶縁膜と
第２層間絶縁膜を、このポリシリコン層が露出さるまで
選択的にエッチングで除去することを特徴とする請求項
４に記載の半導体集積装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10280624A JP2000114299A (ja) | 1998-10-02 | 1998-10-02 | 半導体集積装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10280624A JP2000114299A (ja) | 1998-10-02 | 1998-10-02 | 半導体集積装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114299A true JP2000114299A (ja) | 2000-04-21 |
Family
ID=17627654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10280624A Withdrawn JP2000114299A (ja) | 1998-10-02 | 1998-10-02 | 半導体集積装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114299A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7218008B2 (en) | 2003-06-30 | 2007-05-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
-
1998
- 1998-10-02 JP JP10280624A patent/JP2000114299A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7218008B2 (en) | 2003-06-30 | 2007-05-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
| US7981792B2 (en) | 2003-06-30 | 2011-07-19 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291331B1 (en) | Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP2001015403A (ja) | 半導体装置 | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPH1092817A (ja) | 半導体装置及びその製造方法 | |
| JPH1084042A (ja) | 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法 | |
| JP2000223527A (ja) | 半導体装置 | |
| KR100368115B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그 제조방법 | |
| US6960492B1 (en) | Semiconductor device having multilayer wiring and manufacturing method therefor | |
| US7112881B2 (en) | Semiconductor device | |
| KR102076305B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| JPH11150185A (ja) | 半導体装置及びその製造方法 | |
| JP2000114299A (ja) | 半導体集積装置およびその製造方法 | |
| JP3123948B2 (ja) | 半導体装置 | |
| US6091097A (en) | Semiconductor device and a method of manufacturing the same | |
| JP2544750B2 (ja) | 半導体装置の製造方法 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH04369853A (ja) | 半導体装置 | |
| JP2000340652A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2000260872A (ja) | 半導体装置およびその製造方法 | |
| JPH04266048A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040506 |