JP2000260872A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000260872A JP2000260872A JP11367017A JP36701799A JP2000260872A JP 2000260872 A JP2000260872 A JP 2000260872A JP 11367017 A JP11367017 A JP 11367017A JP 36701799 A JP36701799 A JP 36701799A JP 2000260872 A JP2000260872 A JP 2000260872A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- contact hole
- film
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 壁面に堆積したタングステンを完全に除去す
ることのできる半導体装置およびその製造方法を提供す
る。 【解決手段】 半導体装置５０は、半導体基板５６の上
部に絶縁膜５４を介して第１金属配線５２が設けてあ
る。半導体基板５６の上部全面に設けた層間絶縁膜５５
には、第１金属配線５２の上部にコンタクトホール５８
とボンディングパッド６０が形成してある。コンタクト
ホール５８は垂直孔部からなり、その内部にタングステ
ン６７を埋め込み可能としている。一方ボンディングパ
ッド６０の壁面６０Ａは斜面が形成されている。このよ
うな構成を持つ半導体装置５０では、ＣＶＤ工程により
壁面６０Ａに堆積したタングステン６７をエッチバック
で除去する際、壁面６０Ａにサイドウォールが形成され
ることがない。このためサイドウォールがはがれ、塵埃
となるのを防止することができる。
ることのできる半導体装置およびその製造方法を提供す
る。 【解決手段】 半導体装置５０は、半導体基板５６の上
部に絶縁膜５４を介して第１金属配線５２が設けてあ
る。半導体基板５６の上部全面に設けた層間絶縁膜５５
には、第１金属配線５２の上部にコンタクトホール５８
とボンディングパッド６０が形成してある。コンタクト
ホール５８は垂直孔部からなり、その内部にタングステ
ン６７を埋め込み可能としている。一方ボンディングパ
ッド６０の壁面６０Ａは斜面が形成されている。このよ
うな構成を持つ半導体装置５０では、ＣＶＤ工程により
壁面６０Ａに堆積したタングステン６７をエッチバック
で除去する際、壁面６０Ａにサイドウォールが形成され
ることがない。このためサイドウォールがはがれ、塵埃
となるのを防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板にトラ
ンジスタなどの複数の素子を形成した半導体装置および
その製造方法に係り、特に複数の金属配線層が設けてあ
る多層配線構造を有する半導体装置およびその製造方法
に関する。
ンジスタなどの複数の素子を形成した半導体装置および
その製造方法に係り、特に複数の金属配線層が設けてあ
る多層配線構造を有する半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】半導体装置は、集積度が急速に向上して
おり、これに伴って素子や配線の微細化が図られるとと
もに、素子を上下方向に多層に形成することが行われ、
金属配線も上下方向に多層に配線されるようになってい
る。そして、下層の配線と上層の配線とを接続する場
合、下層の素子と上層の素子とを分離している層間絶縁
膜に形成したコンタクトホールを介して行われる。図４
は、このような多層配線構造を有する半導体装置の製造
方法に係る工程を示す部分断面図である。
おり、これに伴って素子や配線の微細化が図られるとと
もに、素子を上下方向に多層に形成することが行われ、
金属配線も上下方向に多層に配線されるようになってい
る。そして、下層の配線と上層の配線とを接続する場
合、下層の素子と上層の素子とを分離している層間絶縁
膜に形成したコンタクトホールを介して行われる。図４
は、このような多層配線構造を有する半導体装置の製造
方法に係る工程を示す部分断面図である。
【０００３】図４（１）において、シリコンからなる半
導体基板１０の上部には、図示しないＭＯＳトランジス
タや抵抗、容量などの素子が形成してある。そして、半
導体基板１０の上部全面に、素子を覆ってシリコン酸化
膜（ＳｉＯ2膜）からなる絶縁層１２が熱ＣＶＤなどに
よって形成される。その後、絶縁層１２の上部にアルミ
またはアルミ合金からなる金属膜をスパッタなどによっ
て堆積し、この金属膜をエッチングして所定形状の１層
目の金属配線１４を形成する。この１層目の金属配線１
４は、絶縁層１２に形成した図示しない貫通孔を介して
前記した素子に接続してある。
導体基板１０の上部には、図示しないＭＯＳトランジス
タや抵抗、容量などの素子が形成してある。そして、半
導体基板１０の上部全面に、素子を覆ってシリコン酸化
膜（ＳｉＯ2膜）からなる絶縁層１２が熱ＣＶＤなどに
よって形成される。その後、絶縁層１２の上部にアルミ
またはアルミ合金からなる金属膜をスパッタなどによっ
て堆積し、この金属膜をエッチングして所定形状の１層
目の金属配線１４を形成する。この１層目の金属配線１
４は、絶縁層１２に形成した図示しない貫通孔を介して
前記した素子に接続してある。
【０００４】次に、図４（２）に示したように、半導体
基板１０の上部全体を覆って層間絶縁膜１６を形成す
る。この層間絶縁膜１６の形成は、プラズマＣＶＤ法に
よって第１のＳｉＯ2膜１８を半導体基板１０の上部全
体を覆って堆積したのち、層間絶縁膜１６の上面の平坦
化を図るためのＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）
膜２０をスピンコート法によって塗布して形成し、さら
にＳｉＯ2膜１８とＳＯＧ膜２０とを覆って第２のＳｉ
Ｏ2膜２２をプラズマＣＶＤ法によって堆積することに
より行われる。
基板１０の上部全体を覆って層間絶縁膜１６を形成す
る。この層間絶縁膜１６の形成は、プラズマＣＶＤ法に
よって第１のＳｉＯ2膜１８を半導体基板１０の上部全
体を覆って堆積したのち、層間絶縁膜１６の上面の平坦
化を図るためのＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）
膜２０をスピンコート法によって塗布して形成し、さら
にＳｉＯ2膜１８とＳＯＧ膜２０とを覆って第２のＳｉ
Ｏ2膜２２をプラズマＣＶＤ法によって堆積することに
より行われる。
【０００５】その後、図示しないレジスト膜をマスクと
してドライエッチングを行い、図４（３）に示したよう
に、１層目の金属配線１４の上部の層間絶縁膜１６を貫
通したコンタクトホール２４と、開口部となる接続用パ
ッド３２とを形成する。なおコンタクトホール２４は、
上下層に形成される金属配線同士の導通を図るために設
けられるものであり、一方接続用パッド３２はＬＳＩチ
ップをパッケージに組み立てるためのアルミの薄膜から
なるワイヤボンディング用の引出し部であり、金線（ワ
イヤボンディング）をボンディングさせるために設けら
れたものである。
してドライエッチングを行い、図４（３）に示したよう
に、１層目の金属配線１４の上部の層間絶縁膜１６を貫
通したコンタクトホール２４と、開口部となる接続用パ
ッド３２とを形成する。なおコンタクトホール２４は、
上下層に形成される金属配線同士の導通を図るために設
けられるものであり、一方接続用パッド３２はＬＳＩチ
ップをパッケージに組み立てるためのアルミの薄膜から
なるワイヤボンディング用の引出し部であり、金線（ワ
イヤボンディング）をボンディングさせるために設けら
れたものである。
【０００６】さらに次段の工程では図４（４）に示すよ
うに、第２のＳｉＯ2膜２２の上部にＣＶＤにより導電
性金属となるタングステン２８を形成し、このＣＶＤに
よりコンタクトホール２４をタングステン２８で埋める
ようにする。
うに、第２のＳｉＯ2膜２２の上部にＣＶＤにより導電
性金属となるタングステン２８を形成し、このＣＶＤに
よりコンタクトホール２４をタングステン２８で埋める
ようにする。
【０００７】そしてコンタクトホール２４をタングステ
ン２８で埋めた後、図５（１）に示すように第２のＳｉ
Ｏ2膜２２の上部にエッチバックを施し、当該第２のＳ
ｉＯ2膜２２の上部および接続用パッド３２から堆積し
たタングステン２８を除去し、当該タングステン２８
は、コンタクトホール２４だけに残留させ、タングステ
ンプラグを形成させる。
ン２８で埋めた後、図５（１）に示すように第２のＳｉ
Ｏ2膜２２の上部にエッチバックを施し、当該第２のＳ
ｉＯ2膜２２の上部および接続用パッド３２から堆積し
たタングステン２８を除去し、当該タングステン２８
は、コンタクトホール２４だけに残留させ、タングステ
ンプラグを形成させる。
【０００８】こうしてタングステン２８を、コンタクト
ホール２４に残留させた後は、半導体基板１０の上部全
体にアルミまたはアルミ合金などの金属膜をスパッタな
どによって堆積し、これを所定の形状にエッチングして
図５（２）に示したように２層目の金属配線３０と接続
用パッド３２を形成する。この２層目の金属配線３０と
接続用パッド３２は、コンタクトホール２４および接続
用パッド３２を介して１層目の金属配線１４に接続され
る。
ホール２４に残留させた後は、半導体基板１０の上部全
体にアルミまたはアルミ合金などの金属膜をスパッタな
どによって堆積し、これを所定の形状にエッチングして
図５（２）に示したように２層目の金属配線３０と接続
用パッド３２を形成する。この２層目の金属配線３０と
接続用パッド３２は、コンタクトホール２４および接続
用パッド３２を介して１層目の金属配線１４に接続され
る。
【０００９】そして図５（３）に示すように２層目の金
属配線３０と接続用パッド３２を形成した後は、その上
部から第３のＳｉＯ2膜３４を形成するとともにマスク
工程により接続用パッド３２の上方の第３のＳｉＯ2膜
３４を除去し、接続用パッド３２を露出させる。
属配線３０と接続用パッド３２を形成した後は、その上
部から第３のＳｉＯ2膜３４を形成するとともにマスク
工程により接続用パッド３２の上方の第３のＳｉＯ2膜
３４を除去し、接続用パッド３２を露出させる。
【００１０】
【発明が解決しようとする課題】ところで、上記のごと
くして形成される従来の半導体装置においては、エッチ
バックを施しコンタクトホール２４の内側だけにタング
ステンプラグを残留させようとするが、タングステン２
８が他の場所にも残留してしまう問題があった。図６
は、第２のＳｉＯ2膜２２の上部および接続用パッド３
２に堆積したタングステン２８を除去した後の状態を示
す断面図を示す。すなわち同図に示すように、第２のＳ
ｉＯ2膜２２の上部にＣＶＤによりタングステン２８を
形成し、このＣＶＤによりコンタクトホール２４をタン
グステン２８で埋めた後、ウェハ全面にエッチバックを
施し、当該第２のＳｉＯ2膜２２の上部および接続用パ
ッド３２から堆積したタングステン２８を除去しようと
するが、接続用パッド３２を形成する壁面３２Ａのタン
グステン２８がサイドウォール３６として残留する場合
があった。ところで半導体基板１０はタングステン２８
のエッチバック工程後、タングステンプラグのストレス
を除去するため、および１層目の金属配線とタングステ
ンとの界面の安定化のためにアニール工程に投入させる
が、当該アニール工程への投入により、サイドウォール
３６が脱落し、当該サイドウォール３６が塵埃となるお
それがあった。
くして形成される従来の半導体装置においては、エッチ
バックを施しコンタクトホール２４の内側だけにタング
ステンプラグを残留させようとするが、タングステン２
８が他の場所にも残留してしまう問題があった。図６
は、第２のＳｉＯ2膜２２の上部および接続用パッド３
２に堆積したタングステン２８を除去した後の状態を示
す断面図を示す。すなわち同図に示すように、第２のＳ
ｉＯ2膜２２の上部にＣＶＤによりタングステン２８を
形成し、このＣＶＤによりコンタクトホール２４をタン
グステン２８で埋めた後、ウェハ全面にエッチバックを
施し、当該第２のＳｉＯ2膜２２の上部および接続用パ
ッド３２から堆積したタングステン２８を除去しようと
するが、接続用パッド３２を形成する壁面３２Ａのタン
グステン２８がサイドウォール３６として残留する場合
があった。ところで半導体基板１０はタングステン２８
のエッチバック工程後、タングステンプラグのストレス
を除去するため、および１層目の金属配線とタングステ
ンとの界面の安定化のためにアニール工程に投入させる
が、当該アニール工程への投入により、サイドウォール
３６が脱落し、当該サイドウォール３６が塵埃となるお
それがあった。
【００１１】本発明は上記従来の問題点に着目し、タン
グステン２８のエッチバック工程にて接続用パッド３２
を形成する壁面３２Ａに堆積したタングステンを完全に
除去することのできる半導体装置およびその製造方法を
提供することを目的とする。
グステン２８のエッチバック工程にて接続用パッド３２
を形成する壁面３２Ａに堆積したタングステンを完全に
除去することのできる半導体装置およびその製造方法を
提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板上に絶縁層を介して設けた第１金属配線
と、この第１金属配線を覆って前記半導体基板の上部全
体に設けられた層間絶縁膜と、前記第１金属配線の上部
の前記層間絶縁膜を貫通して設けられ、前記半導体基板
の面にほぼ垂直な壁面を有するコンタクトホールと、こ
のコンタクトホールに埋め込まれ前記第１金属配線との
導通をなす導電性金属と、前記第１金属配線の上部の前
記層間絶縁膜を貫通して設けられ、前記半導体基板の面
に対して傾斜した壁面を有する前記コンタクトホールよ
り大径な開口部と、前記導電性金属の上部と、前記開口
部より露出する前記第１金属配線の上部に設けられ前記
第１金属配線に導通する第２金属配線と、を有すること
を特徴としている。
は、半導体基板上に絶縁層を介して設けた第１金属配線
と、この第１金属配線を覆って前記半導体基板の上部全
体に設けられた層間絶縁膜と、前記第１金属配線の上部
の前記層間絶縁膜を貫通して設けられ、前記半導体基板
の面にほぼ垂直な壁面を有するコンタクトホールと、こ
のコンタクトホールに埋め込まれ前記第１金属配線との
導通をなす導電性金属と、前記第１金属配線の上部の前
記層間絶縁膜を貫通して設けられ、前記半導体基板の面
に対して傾斜した壁面を有する前記コンタクトホールよ
り大径な開口部と、前記導電性金属の上部と、前記開口
部より露出する前記第１金属配線の上部に設けられ前記
第１金属配線に導通する第２金属配線と、を有すること
を特徴としている。
【００１３】このように構成した本発明では、大径な開
口部の壁面にテーパを形成したことから、エッチバック
時にサイドウォールが形成されることがない。
口部の壁面にテーパを形成したことから、エッチバック
時にサイドウォールが形成されることがない。
【００１４】ところで上記半導体装置において、垂直な
壁面を有するコンタクトホールの形成条件は、 ＣＦ4：ＣＨＦ3＝１：Ａ（０．３≦Ａ＜０．７） で設定される。
壁面を有するコンタクトホールの形成条件は、 ＣＦ4：ＣＨＦ3＝１：Ａ（０．３≦Ａ＜０．７） で設定される。
【００１５】一方、大径な開口部の壁面にテーパを（エ
ッチングにより）形成する条件は、 ＣＦ4：ＣＨＦ3＝１：Ｘ（０．３＜Ｘ≦０．７、但しＡ
＜Ｘ） で示される。
ッチングにより）形成する条件は、 ＣＦ4：ＣＨＦ3＝１：Ｘ（０．３＜Ｘ≦０．７、但しＡ
＜Ｘ） で示される。
【００１６】このためエッチバック後の壁面にはサイド
ウォールが形成されることがなく、エッチバック後に半
導体基板をアニール工程に投入してもサイドウォールが
壁面から剥離し、当該サイドウォールが塵埃となるのを
防止することができる。なお半導体基板の水平方向に対
しての壁面の傾斜角度（いわゆるテーパ角度）は８０度
以下であればよりエッチバックが容易となり、さらにア
スペクト比が１以上のコンタクトホールであれば当該コ
ンタクトホールに容易に進入することのできるタングス
テンを導電性金属として用いることが望ましい。また第
２金属配線と導電性金属の下部にバリアメタルを形成す
れば、第２金属配線を構成する金属膜の付着をより改善
することができるとともに、金属膜に切断部が生じた場
合であっても、バリアメタルによって電気的導通を確保
することができ、信頼性を向上することができる。
ウォールが形成されることがなく、エッチバック後に半
導体基板をアニール工程に投入してもサイドウォールが
壁面から剥離し、当該サイドウォールが塵埃となるのを
防止することができる。なお半導体基板の水平方向に対
しての壁面の傾斜角度（いわゆるテーパ角度）は８０度
以下であればよりエッチバックが容易となり、さらにア
スペクト比が１以上のコンタクトホールであれば当該コ
ンタクトホールに容易に進入することのできるタングス
テンを導電性金属として用いることが望ましい。また第
２金属配線と導電性金属の下部にバリアメタルを形成す
れば、第２金属配線を構成する金属膜の付着をより改善
することができるとともに、金属膜に切断部が生じた場
合であっても、バリアメタルによって電気的導通を確保
することができ、信頼性を向上することができる。
【００１７】なお、この発明において、金属配線とは、
アルミ（Ａｌ）またはアルミ合金などの導電性金属また
はその化合物によって形成したものをいう。
アルミ（Ａｌ）またはアルミ合金などの導電性金属また
はその化合物によって形成したものをいう。
【００１８】上記の半導体装置を得るための半導体装置
の製造方法は、半導体基板の上部に絶縁層を介して第１
金属配線を形成する第１配線形成工程と、前記第１金属
配線を覆って前記半導体基板の上部全体にシリコン酸化
膜を形成する層間絶縁膜形成工程と、前記シリコン酸化
膜の上部にレジスト膜を形成するとともに、前記第１金
属配線の上方の前記レジスト膜を除去する第１マスク形
成工程と、前記レジスト膜を保護マスクとした第１ドラ
イエッチングによって前記シリコン酸化膜をほぼ垂直に
貫通しコンタクトホールを形成する第１エッチング形成
工程と、前記シリコン酸化膜の上部に前記コンタクトホ
ールを覆うようレジスト膜を形成するとともに、前記第
１金属配線の上方の前記レジスト膜を除去する第２マス
ク形成工程と、前記レジスト膜を保護マスクとした第２
ドライエッチングにて前記シリコン酸化膜にその壁面に
斜面を有した開口部を形成する第２エッチング形成工程
と、前記コンタクトホールと前記開口部とを形成した後
のシリコン酸化膜の上部に導電性金属を堆積させた後、
エッチバックにより前記導電性金属を前記コンタクトホ
ールだけに残す導電性金属形成工程と、前記コンタクト
ホールの上部と、前記開口部より露出する前記第１金属
配線の上部とに設けられ前記第１金属配線に導通する第
２金属配線を形成する第２配線形成工程と、を有するこ
とを特徴としている。
の製造方法は、半導体基板の上部に絶縁層を介して第１
金属配線を形成する第１配線形成工程と、前記第１金属
配線を覆って前記半導体基板の上部全体にシリコン酸化
膜を形成する層間絶縁膜形成工程と、前記シリコン酸化
膜の上部にレジスト膜を形成するとともに、前記第１金
属配線の上方の前記レジスト膜を除去する第１マスク形
成工程と、前記レジスト膜を保護マスクとした第１ドラ
イエッチングによって前記シリコン酸化膜をほぼ垂直に
貫通しコンタクトホールを形成する第１エッチング形成
工程と、前記シリコン酸化膜の上部に前記コンタクトホ
ールを覆うようレジスト膜を形成するとともに、前記第
１金属配線の上方の前記レジスト膜を除去する第２マス
ク形成工程と、前記レジスト膜を保護マスクとした第２
ドライエッチングにて前記シリコン酸化膜にその壁面に
斜面を有した開口部を形成する第２エッチング形成工程
と、前記コンタクトホールと前記開口部とを形成した後
のシリコン酸化膜の上部に導電性金属を堆積させた後、
エッチバックにより前記導電性金属を前記コンタクトホ
ールだけに残す導電性金属形成工程と、前記コンタクト
ホールの上部と、前記開口部より露出する前記第１金属
配線の上部とに設けられ前記第１金属配線に導通する第
２金属配線を形成する第２配線形成工程と、を有するこ
とを特徴としている。
【００１９】なお前記第１ドライエッチングと前記第２
ドライエッチングとに用いるエッチングガスをＣＦ4、
ＣＨＦ3、Ａｒの混合ガスとし、前記第１ドライエッチ
ングの際には前記エッチングガスにおける前記ＣＨＦ3
の量と前記ＣＦ4の量とを調整し、垂直形状のドライエ
ッチングするとともに、前記第２ドライエッチングの際
には前記ＣＨＦ3の量を前記第１ドライエッチングより
も増やしエッチングを行い、開口部の壁面の横方向に削
る量（サイドエッチングの量）を調整するようにしてい
る。
ドライエッチングとに用いるエッチングガスをＣＦ4、
ＣＨＦ3、Ａｒの混合ガスとし、前記第１ドライエッチ
ングの際には前記エッチングガスにおける前記ＣＨＦ3
の量と前記ＣＦ4の量とを調整し、垂直形状のドライエ
ッチングするとともに、前記第２ドライエッチングの際
には前記ＣＨＦ3の量を前記第１ドライエッチングより
も増やしエッチングを行い、開口部の壁面の横方向に削
る量（サイドエッチングの量）を調整するようにしてい
る。
【００２０】
【発明の実施の形態】以下に本発明に係る半導体装置お
よびその製造方法に係る具体的実施の形態を図面を参照
して詳細に説明する。なお、前記従来技術において説明
した部分に対応する部分については、その説明を省略す
る。
よびその製造方法に係る具体的実施の形態を図面を参照
して詳細に説明する。なお、前記従来技術において説明
した部分に対応する部分については、その説明を省略す
る。
【００２１】図１は本実施の形態に係る半導体装置の構
成を示す断面説明図を示す。同図に示すように、半導体
装置５０は、第１金属配線（１層目の金属配線）５２が
絶縁層５４を介して半導体基板５６の上部に形成してあ
る。絶縁層５４は、例えばＳｉＯ2膜からなり、半導体
基板５６の上部に形成した図示しないトランジスタや抵
抗、容量などの素子を覆っている。そして、第１金属配
線５２（５２Ａ、５２Ｂ）は、例えばＡｌまたはＡｌ−
ＣｕやＡｌ−Ｓｉ−Ｃｕなどのアルミまたはアルミ合金
から形成してあって、絶縁層５４に形成した接続孔（図
示せず）を介して素子に接続してある。
成を示す断面説明図を示す。同図に示すように、半導体
装置５０は、第１金属配線（１層目の金属配線）５２が
絶縁層５４を介して半導体基板５６の上部に形成してあ
る。絶縁層５４は、例えばＳｉＯ2膜からなり、半導体
基板５６の上部に形成した図示しないトランジスタや抵
抗、容量などの素子を覆っている。そして、第１金属配
線５２（５２Ａ、５２Ｂ）は、例えばＡｌまたはＡｌ−
ＣｕやＡｌ−Ｓｉ−Ｃｕなどのアルミまたはアルミ合金
から形成してあって、絶縁層５４に形成した接続孔（図
示せず）を介して素子に接続してある。
【００２２】絶縁層５４を覆って設けた層間絶縁膜５５
には、第１金属配線５２の上部の部分に垂直に拡開した
一辺が約１μm程度のコンタクトホール５８と、一辺が
約１００μm程度の開口部となるボンディングパッド６
０が形成されている。そしてコンタクトホール５８の内
側およびボンディングパッド６０の内側には、バリアメ
タル層６２が設けられている。当該バリアメタル層６２
は、図１（２）に示したように、高融点金属であるチタ
ン（Ｔｉ）からなるＴｉ層６４と、その上に形成したＴ
ｉＮ（窒化チタン）層６６とからなっている。ところで
コンタクトホール５８におけるバリアメタル層６２の内
側には導電性金属となるタングステン６７が埋め込ま
れ、第１金属配線５２Ａとの導通をバリアメタル層６２
を介して行うようにしている。なお図１（２）は同図
（１）におけるＥ部の拡大図である。
には、第１金属配線５２の上部の部分に垂直に拡開した
一辺が約１μm程度のコンタクトホール５８と、一辺が
約１００μm程度の開口部となるボンディングパッド６
０が形成されている。そしてコンタクトホール５８の内
側およびボンディングパッド６０の内側には、バリアメ
タル層６２が設けられている。当該バリアメタル層６２
は、図１（２）に示したように、高融点金属であるチタ
ン（Ｔｉ）からなるＴｉ層６４と、その上に形成したＴ
ｉＮ（窒化チタン）層６６とからなっている。ところで
コンタクトホール５８におけるバリアメタル層６２の内
側には導電性金属となるタングステン６７が埋め込ま
れ、第１金属配線５２Ａとの導通をバリアメタル層６２
を介して行うようにしている。なお図１（２）は同図
（１）におけるＥ部の拡大図である。
【００２３】バリアメタル層６２におけるＴｉＮ層６６
の上部には、配線本体６８（６８Ａ、６８Ｂ）が形成さ
れている。この配線本体６８は、アルミまたはＡｌ−Ｃ
ｕ、Ａｌ−Ｓｉ−Ｃｕなどのアルミ合金によって形成さ
れており、さらに配線本体６８の上部には例えばＴｉＮ
からなる反射防止膜６９が形成されている。そして配線
本体６８、反射防止膜６９からなる第２金属配線７２
は、バリアメタル層６２およびタングステン６７を介し
て、あるいはバリアメタル層６２だけを介して第１金属
配線５２に接触していてこれと電気的に接続してあると
ともに、層間絶縁膜５５の上部に延在している。
の上部には、配線本体６８（６８Ａ、６８Ｂ）が形成さ
れている。この配線本体６８は、アルミまたはＡｌ−Ｃ
ｕ、Ａｌ−Ｓｉ−Ｃｕなどのアルミ合金によって形成さ
れており、さらに配線本体６８の上部には例えばＴｉＮ
からなる反射防止膜６９が形成されている。そして配線
本体６８、反射防止膜６９からなる第２金属配線７２
は、バリアメタル層６２およびタングステン６７を介し
て、あるいはバリアメタル層６２だけを介して第１金属
配線５２に接触していてこれと電気的に接続してあると
ともに、層間絶縁膜５５の上部に延在している。
【００２４】このように構成した実施形態の半導体装置
５０は、第２金属配線７２を構成する配線本体６８の下
部にバリアメタル層６２が設けられていることから金属
膜の付着性を改善できるとともに、仮に配線本体６８に
切断部が生じたとしても、バリアメタル層６２によって
電気的導通を確保することができる。
５０は、第２金属配線７２を構成する配線本体６８の下
部にバリアメタル層６２が設けられていることから金属
膜の付着性を改善できるとともに、仮に配線本体６８に
切断部が生じたとしても、バリアメタル層６２によって
電気的導通を確保することができる。
【００２５】なお、前記実施の形態においては、バリア
メタル層６２を構成する高融点金属としてＴｉ、ＴｉＮ
を用いた場合について説明したが、バリアメタル層６２
はＴｉ単層もしくはモリブデン（Ｍｏ）やタングステン
（Ｗ）などの他の高融点金属、あるいはこれらのシリサ
イドを用いて形成してもよい。また、配線本体６８は、
銅や銅合金などの他の導電性金属やその化合物によって
形成してもよい。また第２金属配線７２の上部には層間
絶縁膜７１が形成され、第２金属配線の保護をなすよう
にしている。
メタル層６２を構成する高融点金属としてＴｉ、ＴｉＮ
を用いた場合について説明したが、バリアメタル層６２
はＴｉ単層もしくはモリブデン（Ｍｏ）やタングステン
（Ｗ）などの他の高融点金属、あるいはこれらのシリサ
イドを用いて形成してもよい。また、配線本体６８は、
銅や銅合金などの他の導電性金属やその化合物によって
形成してもよい。また第２金属配線７２の上部には層間
絶縁膜７１が形成され、第２金属配線の保護をなすよう
にしている。
【００２６】図２および図３は、上記した半導体装置５
０の主要な製造工程を示したものである。図２（１）に
示した半導体基板５６の上面または上部には、トランジ
スタなどの素子が従来と同様の方法によって形成してあ
る。そして、素子を形成した半導体基板５６の上部に８
０００〜１００００オングストロームの厚さの絶縁膜５
４を形成する。この絶縁膜５４は、例えばＣＶＤ法によ
って堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成してあ
る。
０の主要な製造工程を示したものである。図２（１）に
示した半導体基板５６の上面または上部には、トランジ
スタなどの素子が従来と同様の方法によって形成してあ
る。そして、素子を形成した半導体基板５６の上部に８
０００〜１００００オングストロームの厚さの絶縁膜５
４を形成する。この絶縁膜５４は、例えばＣＶＤ法によ
って堆積したＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏ−
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）によって形成してあ
る。
【００２７】その後、絶縁膜５４が設けられた半導体基
板５６を圧力２〜５ｍＴｏｒｒ、温度１５０〜３００℃
のアルゴン雰囲気中に配置し、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ
−Ｃｕ、Ａｌ−Ｓｉなどをターゲットとし、ＤＣ９〜１
２ｋＷの入力電力でスパッタを行い、これらのターゲッ
トと同じ組成を有する第１金属配線５２を形成するため
の金属膜７０を４０００〜６０００オングストローム堆
積する。次に、金属膜７０の上部にフォトレジスト膜７
６を塗布し、フォトリソグラフィーによってパターニン
グし、第１金属配線５２を形成する部分以外のフォトレ
ジスト膜７６を除去する。
板５６を圧力２〜５ｍＴｏｒｒ、温度１５０〜３００℃
のアルゴン雰囲気中に配置し、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ
−Ｃｕ、Ａｌ−Ｓｉなどをターゲットとし、ＤＣ９〜１
２ｋＷの入力電力でスパッタを行い、これらのターゲッ
トと同じ組成を有する第１金属配線５２を形成するため
の金属膜７０を４０００〜６０００オングストローム堆
積する。次に、金属膜７０の上部にフォトレジスト膜７
６を塗布し、フォトリソグラフィーによってパターニン
グし、第１金属配線５２を形成する部分以外のフォトレ
ジスト膜７６を除去する。
【００２８】その後、フォトレジスト膜７６をマスクと
して金属膜７０をエッチングし、図２（２）に示したよ
うに、第１金属配線５２を形成する。そして、フォトレ
ジスト膜７６を除去したのち、第１金属配線５２を覆っ
て半導体基板５６の上部全体に層間絶縁膜５５を構成す
る第１ＳｉＯ2膜５５Ａを１０００〜２０００オングス
トローム形成する。この第１ＳｉＯ2膜５５Ａは、例え
ば減圧したアルゴン雰囲気中にテトラエトキシシラン
（ＴＥＯＳ）と酸素ガスとを導入したプラズマＣＶＤ法
によって形成される。次に、層間絶縁膜５５の表面の平
坦化を図るため、無機ＳＯＧをスピンコートして第１Ｓ
ｉＯ2膜５５Ａの低い部分に配置し、これを固化させて
１５００〜２０００オングストロームのＳＯＧ膜５５Ｂ
を形成する。さらに、第１ＳｉＯ2膜５５ＡとＳＯＧ膜
５５Ｂとを覆って厚さ４０００〜５０００オングストロ
ームの第２ＳｉＯ2膜５５Ｃを半導体基板５６の上部全
体に設け、層間絶縁膜５５を形成する。この第２のＳｉ
Ｏ2膜５５Ｃは、第１ＳｉＯ2膜５５Ａと同様に、ＴＥＯ
Ｓと酸素ガスとを用いたプラズマＣＶＤ法によって形成
される。
して金属膜７０をエッチングし、図２（２）に示したよ
うに、第１金属配線５２を形成する。そして、フォトレ
ジスト膜７６を除去したのち、第１金属配線５２を覆っ
て半導体基板５６の上部全体に層間絶縁膜５５を構成す
る第１ＳｉＯ2膜５５Ａを１０００〜２０００オングス
トローム形成する。この第１ＳｉＯ2膜５５Ａは、例え
ば減圧したアルゴン雰囲気中にテトラエトキシシラン
（ＴＥＯＳ）と酸素ガスとを導入したプラズマＣＶＤ法
によって形成される。次に、層間絶縁膜５５の表面の平
坦化を図るため、無機ＳＯＧをスピンコートして第１Ｓ
ｉＯ2膜５５Ａの低い部分に配置し、これを固化させて
１５００〜２０００オングストロームのＳＯＧ膜５５Ｂ
を形成する。さらに、第１ＳｉＯ2膜５５ＡとＳＯＧ膜
５５Ｂとを覆って厚さ４０００〜５０００オングストロ
ームの第２ＳｉＯ2膜５５Ｃを半導体基板５６の上部全
体に設け、層間絶縁膜５５を形成する。この第２のＳｉ
Ｏ2膜５５Ｃは、第１ＳｉＯ2膜５５Ａと同様に、ＴＥＯ
Ｓと酸素ガスとを用いたプラズマＣＶＤ法によって形成
される。
【００２９】次に、第２ＳｉＯ2膜５５Ｃの上部全体に
フォトレジスト膜７６を塗布し、コンタクトホール５８
を形成するために、これをパターニングして第１金属配
線５２Ａの上方のフォトレジスト膜７６を除去する。そ
してフォトレジスト膜７６をマスクとして層間絶縁膜５
５をドライエッチング、すなわちＣＦ4とＣＨＦ3とＡｒ
との混合ガスを用いた反応性イオンドライエッチングを
第１金属配線５２Ａに達するまで行い、図２（４）に示
したような垂直孔部となるコンタクトホール５８を完成
させる。なお層間絶縁膜５５をドライエッチングする混
合ガスにおいては、ＣＦ4とＣＨＦ3との混合比率を調整
し、ドライエッチングにより形成される層間絶縁膜５５
の側壁、すなわちコンタクトホール５８の側壁にポリマ
ーからなる保護膜（Ｃ2Ｆy）の量を調整し垂直形状のコ
ンタクトホール５８を形成する。
フォトレジスト膜７６を塗布し、コンタクトホール５８
を形成するために、これをパターニングして第１金属配
線５２Ａの上方のフォトレジスト膜７６を除去する。そ
してフォトレジスト膜７６をマスクとして層間絶縁膜５
５をドライエッチング、すなわちＣＦ4とＣＨＦ3とＡｒ
との混合ガスを用いた反応性イオンドライエッチングを
第１金属配線５２Ａに達するまで行い、図２（４）に示
したような垂直孔部となるコンタクトホール５８を完成
させる。なお層間絶縁膜５５をドライエッチングする混
合ガスにおいては、ＣＦ4とＣＨＦ3との混合比率を調整
し、ドライエッチングにより形成される層間絶縁膜５５
の側壁、すなわちコンタクトホール５８の側壁にポリマ
ーからなる保護膜（Ｃ2Ｆy）の量を調整し垂直形状のコ
ンタクトホール５８を形成する。
【００３０】このようにコンタクトホール５８を形成し
た後は、再び第２ＳｉＯ2膜５５Ｃの上部全体にフォト
レジスト膜７６を塗布し、今度はボンディングパッド６
０の形成を行う。第２ＳｉＯ2膜５５Ｃの上部全体にフ
ォトレジスト膜７６を塗布した後は、ボンディングパッ
ド６０を形成するために、これをパターンニングして第
１金属配線５２Ｂの上方のフォトレジスト膜７６を除去
する。この状態を図２（３）に示す。そしてコンタクト
ホール５８と同様に、フォトレジスト膜７６をマスクと
して層間絶縁膜５５をドライエッチング、すなわちＣＦ
4とＣＨＦ3とＡｒとの混合ガスを用いた反応性イオンド
ライエッチングを第１金属配線５２Ｂに達するまで行
い、図２（４）に示したように壁面にテーパのついた壁
面が形成されるボンディングパッド６０を完成させる。
なお層間絶縁膜５５をドライエッチングする混合ガスに
おいては、ＣＦ4とＣＨＦ3との混合比率を前記コンタク
トホール５８形成時のドライエッチング時のＣＨＦ3量
よりも増加させることで側壁保護膜の形成量が増え、テ
ーパー形状にボンディングパッドを形成することができ
る。このため上記の比率の混合ガスを用いれば層間絶縁
膜５５を貫通させるとともにその周囲にテーパ斜面を有
したボンディングパッド６０を形成することができる。
なおテーパー斜面の傾斜角度は８０度以下であることが
望ましい（図２（４）参照）。
た後は、再び第２ＳｉＯ2膜５５Ｃの上部全体にフォト
レジスト膜７６を塗布し、今度はボンディングパッド６
０の形成を行う。第２ＳｉＯ2膜５５Ｃの上部全体にフ
ォトレジスト膜７６を塗布した後は、ボンディングパッ
ド６０を形成するために、これをパターンニングして第
１金属配線５２Ｂの上方のフォトレジスト膜７６を除去
する。この状態を図２（３）に示す。そしてコンタクト
ホール５８と同様に、フォトレジスト膜７６をマスクと
して層間絶縁膜５５をドライエッチング、すなわちＣＦ
4とＣＨＦ3とＡｒとの混合ガスを用いた反応性イオンド
ライエッチングを第１金属配線５２Ｂに達するまで行
い、図２（４）に示したように壁面にテーパのついた壁
面が形成されるボンディングパッド６０を完成させる。
なお層間絶縁膜５５をドライエッチングする混合ガスに
おいては、ＣＦ4とＣＨＦ3との混合比率を前記コンタク
トホール５８形成時のドライエッチング時のＣＨＦ3量
よりも増加させることで側壁保護膜の形成量が増え、テ
ーパー形状にボンディングパッドを形成することができ
る。このため上記の比率の混合ガスを用いれば層間絶縁
膜５５を貫通させるとともにその周囲にテーパ斜面を有
したボンディングパッド６０を形成することができる。
なおテーパー斜面の傾斜角度は８０度以下であることが
望ましい（図２（４）参照）。
【００３１】こうして層間絶縁膜５５にコンタクトホー
ル５８をボンディングパッド６０とを形成した後は、図
３（１）に示すようにフォトレジスト膜７６を除去する
とともに、ボンディングパット６０および層間絶縁膜５
５の表面、さらにコンタクトホール５８の内面にバリア
メタル層６２をスパッタにより堆積させる。そしてバリ
アメタル層６２を堆積させた後は、同範囲にタングステ
ン６７をＣＶＤにより堆積させる。なおＣＶＤ時の圧
力、温度、入力電圧、時間等の条件は、当該ＣＶＤ工程
にてコンタクトホール５８がタングステン６７により埋
まる条件に設定しておく。なおタングステンＣＶＤは２
段の工程からなり、最初の工程ではＷＦ6とＳｉＨ4とＡ
ｒの雰囲気中で行われ、最後の工程ではＷＦ6とＨ2の雰
囲気中で行われる。
ル５８をボンディングパッド６０とを形成した後は、図
３（１）に示すようにフォトレジスト膜７６を除去する
とともに、ボンディングパット６０および層間絶縁膜５
５の表面、さらにコンタクトホール５８の内面にバリア
メタル層６２をスパッタにより堆積させる。そしてバリ
アメタル層６２を堆積させた後は、同範囲にタングステ
ン６７をＣＶＤにより堆積させる。なおＣＶＤ時の圧
力、温度、入力電圧、時間等の条件は、当該ＣＶＤ工程
にてコンタクトホール５８がタングステン６７により埋
まる条件に設定しておく。なおタングステンＣＶＤは２
段の工程からなり、最初の工程ではＷＦ6とＳｉＨ4とＡ
ｒの雰囲気中で行われ、最後の工程ではＷＦ6とＨ2の雰
囲気中で行われる。
【００３２】スパッタにてバリアメタル層６２と、ＣＶ
Ｄにてタングステン６７を堆積させた後は、図３（２）
に示すようにエッチバックを施し、タングステン６７を
コンタクトホール５８だけに残留させようとする。ここ
でボンディングパッド６０における壁面６２Ａにはサイ
ドエッチングが施され、テーパーが形成されていること
から、エッチバックが確実に行われ、壁面６２Ａにタン
グステン６７がサイドウォールとして残留することがな
い。このためエッチバック工程後に半導体基板５６をア
ニール工程に投入しても、サイドウォールが脱落し、塵
埃となることを防止することができる。
Ｄにてタングステン６７を堆積させた後は、図３（２）
に示すようにエッチバックを施し、タングステン６７を
コンタクトホール５８だけに残留させようとする。ここ
でボンディングパッド６０における壁面６２Ａにはサイ
ドエッチングが施され、テーパーが形成されていること
から、エッチバックが確実に行われ、壁面６２Ａにタン
グステン６７がサイドウォールとして残留することがな
い。このためエッチバック工程後に半導体基板５６をア
ニール工程に投入しても、サイドウォールが脱落し、塵
埃となることを防止することができる。
【００３３】そしてタングステン６７をコンタクトホー
ル５８だけに残留させた後は、図３（３）に示すよう
に、まずＡｌ−Ｃｕ、Ａｌ−Ｓｉ−ＣｕまたはＡｌ−Ｓ
ｉをターゲットとしたスパッタを行い、ＴｉＮ層６６の
上に配線本体６８を形成するための本体層（図示せず）
を８０００〜１００００オングストローム形成する。な
おこのスパッタ条件は、圧力２〜５ｍＴｏｒｒ、温度１
５０〜３００℃のＡｒ雰囲気中においてＡｌ−Ｃｕ、Ａ
ｌ−Ｓｉ−ＣｕまたはＡｌ−Ｓｉをターゲットとし、ス
パッタ入力電力ＤＣ９〜１２ｋＷで行う。さらに、Ｔｉ
Ｎ層６６を形成したと同じスパッタ条件により、ＴｉＮ
をターゲットとしたスパッタまたはＡｒとＮ2との混合
ガスの雰囲気中におけるＴｉターゲットを用いた反応性
スパッタを行い、本体層の上部全体にＴｉＮを５００〜
１０００オングストローム堆積して反射防止膜６９を形
成する。その後、反射防止膜６９の上にフォトレジスト
膜を塗布して所定の形状にパターニングし、フォトレジ
スト膜をマスクとしたウエットエッチングまたはドライ
エッチングを行い、反射防止膜６９、配線本体層を所定
の配線形状にエッチングして第２金属配線７２を形成す
る。そして第２金属配線７２を形成した後は、図３
（４）に示すようにその上部に層間絶縁膜７１を形成
し、第２金属配線の保護をなす。また本実施の形態では
導電性金属をタングステンとしたがコンタクトホールの
アスペクト比が１より小さければ前記タングステンの代
わりに他の金属、例えばアルミ合金等を用いるようにし
てもよい。
ル５８だけに残留させた後は、図３（３）に示すよう
に、まずＡｌ−Ｃｕ、Ａｌ−Ｓｉ−ＣｕまたはＡｌ−Ｓ
ｉをターゲットとしたスパッタを行い、ＴｉＮ層６６の
上に配線本体６８を形成するための本体層（図示せず）
を８０００〜１００００オングストローム形成する。な
おこのスパッタ条件は、圧力２〜５ｍＴｏｒｒ、温度１
５０〜３００℃のＡｒ雰囲気中においてＡｌ−Ｃｕ、Ａ
ｌ−Ｓｉ−ＣｕまたはＡｌ−Ｓｉをターゲットとし、ス
パッタ入力電力ＤＣ９〜１２ｋＷで行う。さらに、Ｔｉ
Ｎ層６６を形成したと同じスパッタ条件により、ＴｉＮ
をターゲットとしたスパッタまたはＡｒとＮ2との混合
ガスの雰囲気中におけるＴｉターゲットを用いた反応性
スパッタを行い、本体層の上部全体にＴｉＮを５００〜
１０００オングストローム堆積して反射防止膜６９を形
成する。その後、反射防止膜６９の上にフォトレジスト
膜を塗布して所定の形状にパターニングし、フォトレジ
スト膜をマスクとしたウエットエッチングまたはドライ
エッチングを行い、反射防止膜６９、配線本体層を所定
の配線形状にエッチングして第２金属配線７２を形成す
る。そして第２金属配線７２を形成した後は、図３
（４）に示すようにその上部に層間絶縁膜７１を形成
し、第２金属配線の保護をなす。また本実施の形態では
導電性金属をタングステンとしたがコンタクトホールの
アスペクト比が１より小さければ前記タングステンの代
わりに他の金属、例えばアルミ合金等を用いるようにし
てもよい。
【００３４】
【発明の効果】以上説明したように本発明によれば、半
導体基板上に絶縁層を介して設けた第１金属配線と、こ
の第１金属配線を覆って前記半導体基板の上部全体に設
けられた層間絶縁膜と、前記第１金属配線の上部の前記
層間絶縁膜を貫通して設けられ、前記半導体基板の面に
ほぼ垂直な壁面を有するコンタクトホールと、このコン
タクトホールに埋め込まれ前記第１金属配線との導通を
なす導電性金属と、前記第１金属配線の上部の前記層間
絶縁膜を貫通して設けられ、前記半導体基板の面に対し
て傾斜した壁面を有する前記コンタクトホールより大径
な開口部と、前記導電性金属の上部と、前記開口部より
露出する前記第１金属配線の上部に設けられ前記第１金
属配線に導通する第２金属配線と、を有したことから、
その製造工程において開口部の壁面に導電性金属のサイ
ドウォールが形成されず、塵埃の発生を防止することが
できる。
導体基板上に絶縁層を介して設けた第１金属配線と、こ
の第１金属配線を覆って前記半導体基板の上部全体に設
けられた層間絶縁膜と、前記第１金属配線の上部の前記
層間絶縁膜を貫通して設けられ、前記半導体基板の面に
ほぼ垂直な壁面を有するコンタクトホールと、このコン
タクトホールに埋め込まれ前記第１金属配線との導通を
なす導電性金属と、前記第１金属配線の上部の前記層間
絶縁膜を貫通して設けられ、前記半導体基板の面に対し
て傾斜した壁面を有する前記コンタクトホールより大径
な開口部と、前記導電性金属の上部と、前記開口部より
露出する前記第１金属配線の上部に設けられ前記第１金
属配線に導通する第２金属配線と、を有したことから、
その製造工程において開口部の壁面に導電性金属のサイ
ドウォールが形成されず、塵埃の発生を防止することが
できる。
【図１】本実施の形態に係る半導体装置の構成を示す断
面説明図を示す。
面説明図を示す。
【図２】半導体装置５０の主要な製造工程を示す図であ
る。
る。
【図３】半導体装置５０の主要な製造工程を示す図であ
る。
る。
【図４】多層配線構造を有する半導体装置の製造方法に
係る工程を示す部分断面図である。
係る工程を示す部分断面図である。
【図５】多層配線構造を有する半導体装置の製造方法に
係る工程を示す部分断面図である。
係る工程を示す部分断面図である。
【図６】第２のＳｉＯ2膜２２の上部および接続用パッ
ド３２に堆積したタングステン２８を除去した後の状態
を示す断面図を示す。
ド３２に堆積したタングステン２８を除去した後の状態
を示す断面図を示す。
１０ 半導体基板 １２ 絶縁層 １６ 層間絶縁膜 １８ 第１シリコン酸化膜（第１ＳｉＯ2膜） ２０ ＳＯＧ膜 ２２ 第２シリコン酸化膜（第２ＳｉＯ2膜） ２４ コンタクトホール ２８ タングステン ３０ 金属配線 ３２ 接続用パッド ３２Ａ 壁面 ３４ 第３シリコン酸化膜（第３ＳｉＯ2膜） ３６ サイドウォール ５０ 半導体装置 ５２ 第１金属配線 ５４ 絶縁膜 ５５ 層間絶縁膜 ５６ 半導体基板 ５８ コンタクトホール ６０ ボンディングパッド ６２ バリアメタル層 ６２Ａ 壁面 ６４ Ｔｉ層 ６６ ＴｉＮ（窒化チタン）層 ６７ タングステン ６８ 配線本体 ６９ 反射防止膜 ７１ 層間絶縁膜 ７２ 第２金属配線 ７６ フォトレジスト膜
Claims (6)
- 【請求項１】 半導体基板上に絶縁層を介して設けた第
１金属配線と、 この第１金属配線を覆って前記半導体基板の上部全体に
設けられた層間絶縁膜と、 前記第１金属配線の上部の前記層間絶縁膜を貫通して設
けられ、前記半導体基板の面にほぼ垂直な壁面を有する
コンタクトホールと、 このコンタクトホールに埋め込まれ前記第１金属配線と
の導通をなす導電性金属と、 前記第１金属配線の上部の前記層間絶縁膜を貫通して設
けられ、前記半導体基板の面に対して傾斜した壁面を有
する前記コンタクトホールより大径な開口部と、 前記導電性金属の上部と、前記開口部より露出する前記
第１金属配線の上部に設けられ前記第１金属配線に導通
する第２金属配線と、 を有することを特徴とする半導体装置。 - 【請求項２】 前記壁面の傾斜角度は８０度以下である
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 アスペクト比が１以上の前記コンタクト
ホールには前記導電性金属にタングステンを用いること
を特徴とする請求項１または請求項２に記載の半導体装
置。 - 【請求項４】 前記第２金属配線と前記導電性金属の下
部にバリアメタルを形成したことを特徴とする請求項１
乃至請求項３に記載の半導体装置。 - 【請求項５】 半導体基板の上部に絶縁層を介して第１
金属配線を形成する第１配線形成工程と、 前記第１金属配線を覆って前記半導体基板の上部全体に
シリコン酸化膜を形成する層間絶縁膜形成工程と、 前記シリコン酸化膜の上部にレジスト膜を形成するとと
もに、前記第１金属配線の上方の前記レジスト膜を除去
する第１マスク形成工程と、 前記レジスト膜を保護マスクとした第１ドライエッチン
グによって前記シリコン酸化膜をほぼ垂直に貫通しコン
タクトホールを形成する第１エッチング形成工程と、 前記シリコン酸化膜の上部に前記コンタクトホールを覆
うようレジスト膜を形成するとともに、前記第１金属配
線の上方の前記レジスト膜を除去する第２マスク形成工
程と、 前記レジスト膜を保護マスクとした第２ドライエッチン
グにて前記シリコン酸化膜にその壁面に斜面を有した開
口部を形成する第２エッチング形成工程と、 前記コンタクトホールと前記開口部とを形成した後のシ
リコン酸化膜の上部に導電性金属を堆積させた後、エッ
チバックにより前記導電性金属を前記コンタクトホール
だけに残す導電性金属形成工程と、 前記コンタクトホールの上部と、前記開口部より露出す
る前記第１金属配線の上部とに設けられ前記第１金属配
線に導通する第２金属配線を形成する第２配線形成工程
と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記第１ドライエッチングと前記第２ド
ライエッチングとに用いるエッチングガスをＣＦ4、Ｃ
ＨＦ3、Ａｒの混合ガスとし、前記第１ドライエッチン
グの際にはコンタクトホール形状が垂直になるようなＣ
Ｆ4とＣＨＦ3との比率でドライエッチングするととも
に、前記第２ドライエッチングの際には前記第１ドライ
エッチングの際の比率よりもＣＨＦ3の量を増やし、壁
面に斜面を有しドライエッチングを行うことを特徴とす
る請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36701799A JP3267281B2 (ja) | 1999-01-08 | 1999-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-2923 | 1999-01-08 | ||
| JP292399 | 1999-01-08 | ||
| JP36701799A JP3267281B2 (ja) | 1999-01-08 | 1999-12-24 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346447A Division JP2002208637A (ja) | 1999-01-08 | 2001-11-12 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260872A true JP2000260872A (ja) | 2000-09-22 |
| JP3267281B2 JP3267281B2 (ja) | 2002-03-18 |
Family
ID=26336417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36701799A Expired - Fee Related JP3267281B2 (ja) | 1999-01-08 | 1999-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267281B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10159797A1 (de) * | 2001-12-05 | 2003-03-13 | Infineon Technologies Ag | Verfahren zur Ausbildung einer Kontaktfläche auf einem Halbleiter-Chip sowie Halbleiter-Chip |
| US7466389B2 (en) * | 2004-02-18 | 2008-12-16 | Hitachi Displays Co., Ltd. | Display device having contact holes' taper angle larger in display region than in terminal region |
-
1999
- 1999-12-24 JP JP36701799A patent/JP3267281B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10159797A1 (de) * | 2001-12-05 | 2003-03-13 | Infineon Technologies Ag | Verfahren zur Ausbildung einer Kontaktfläche auf einem Halbleiter-Chip sowie Halbleiter-Chip |
| US7466389B2 (en) * | 2004-02-18 | 2008-12-16 | Hitachi Displays Co., Ltd. | Display device having contact holes' taper angle larger in display region than in terminal region |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3267281B2 (ja) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7250683B2 (en) | Method to solve via poisoning for porous low-k dielectric | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| KR100288496B1 (ko) | 집적회로구조체의구리오염방지방법 | |
| KR100367137B1 (ko) | 무경계비어(via)를갖는집적회로 | |
| JP4125485B2 (ja) | 新規なパッシベーション構造とその製造方法 | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| JPH04271144A (ja) | 半導体装置 | |
| JPH1084042A (ja) | 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法 | |
| US20030001264A1 (en) | Apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure | |
| JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| JP3101248B2 (ja) | 金属−金属キャパシタを集積回路に組み込むための方法 | |
| US7632755B2 (en) | Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby | |
| JP2003037163A (ja) | 半導体装置及びその製造方法 | |
| KR20010098572A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JP3267281B2 (ja) | 半導体装置の製造方法 | |
| US6146987A (en) | Method for forming a contact plug over an underlying metal line using an etching stop layer | |
| JP2002208637A (ja) | 半導体装置およびその製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JP3065003B2 (ja) | 半導体装置及びその製造方法 | |
| JP2659285B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |