JP2003037163A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003037163A
JP2003037163A JP2001223328A JP2001223328A JP2003037163A JP 2003037163 A JP2003037163 A JP 2003037163A JP 2001223328 A JP2001223328 A JP 2001223328A JP 2001223328 A JP2001223328 A JP 2001223328A JP 2003037163 A JP2003037163 A JP 2003037163A
Authority
JP
Japan
Prior art keywords
insulating film
etching
end point
film
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001223328A
Other languages
English (en)
Other versions
JP3946471B2 (ja
Inventor
Takeshi Umemoto
武 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001223328A priority Critical patent/JP3946471B2/ja
Priority to KR10-2002-0042504A priority patent/KR100478317B1/ko
Priority to TW091116398A priority patent/TW550747B/zh
Priority to US10/201,646 priority patent/US6765283B2/en
Priority to CNB021269513A priority patent/CN1199266C/zh
Publication of JP2003037163A publication Critical patent/JP2003037163A/ja
Application granted granted Critical
Publication of JP3946471B2 publication Critical patent/JP3946471B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】層間容量を低減させるとともに、高選択比を利
用したエッチングストップではなく、終点検出をより精
度よく制御してエッチングを止めることができ、反応生
成物の少ないエッチングを可能として、電気抵抗の低い
配線を有する半導体装置及びその製造方法を提供するこ
とを目的とする。 【解決手段】下層配線層、該下層配線層に至る接続孔が
形成された層間絶縁膜、該層間絶縁膜内に埋設された上
層配線層を有する半導体装置であって、前記層間絶縁膜
が、第１のエッチング終点検出用の不純物を含む絶縁
膜、第１の絶縁層、第２のエッチング終点検出用の不純
物を含む絶縁膜、第２の絶縁層がこの順に積層されてな
る半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、より詳細には、層間絶縁膜の少なくと
も一部に窒化シリコンよりも比誘電率が低く、かつエッ
チング終点検出可能な不純物を含む絶縁膜を用いた半導
体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置が微細化かつ高集積化される
につれ、内部配線の微細化及び多層化が進んでいる。こ
れに伴い、層間絶縁膜の平坦化技術やドライエッチング
等の微細加工に対する要求は厳しくなってきている。そ
こで、これらの要求に応えるために、埋め込み配線技術
が検討されている。この埋め込み配線技術では、層間絶
縁膜に配線パターンの溝を形成し、この溝内を配線材料
で埋め込んだ後、溝内以外の部分の配線材料を除去して
溝内にのみ配線材料を残す。これにより、配線部分が層
間絶縁膜に埋め込まれた形状で形成されるため、従来の
多層金属配線技術よりも層間絶縁膜の平坦化に有利であ
り、また従来のＲＩＥ（Reactive Ion Etching：反応性
イオンエッチング）法による加工が困難であった銅（Ｃ
ｕ）配線が可能となる。Ｃｕ配線は低抵抗で高信頼性の
ため、次世代の配線材料として注目されている。
【０００３】このような埋め込み配線技術では、通常、
層間絶縁膜中にエッチングストッパー膜が堆積されてお
り、このエッチングストッパー膜に対して選択比が大き
い条件でエッチングすることにより、層間絶縁膜に埋め
込み配線の溝や接続孔が形成される。エッチングストッ
パー膜としては、例えばＳｉＯ2系の層間絶縁膜の場
合、窒化シリコン膜が用いられている。しかし、窒化シ
リコン膜は、その比誘電率が、ＳｉＯ2系の約４に比較
して約７と非常に大きく、層間絶縁膜全体の比誘電率を
大きくする。その結果、信号遅延や消費電力の増大につ
ながる等の不具合を生じることがわかっている。
【０００４】そこで、例えば、特開平１０−１５０１０
５号公報には、層間絶縁膜の容量を低減する目的でエッ
チングストッパー膜として窒化シリコン膜よりも比誘電
率が低い、フッ素を含有する有機低誘電率膜を用いる方
法が提案されている。この方法によれば、図３（ａ）に
示すように、半導体基板１１上に層間絶縁膜の一部とし
てモノシランと酸素ガスを原料ガスに用いたＣＶＤ法に
より、酸化シリコンからなる下地絶縁膜１２を形成し、
その上に、窒化シリコンよりも比誘電率が低い有機低誘
電率膜１３を、例えば回転塗布により形成し、その上
に、下地絶縁膜１２と同様のシリコン酸化膜からなる絶
縁膜１４及び有機低誘電率膜１３と同様に有機低誘電率
膜１５を形成する。
【０００５】次に、有機低誘電率膜１５の上にレジスト
膜（図示せず）を形成し、フォトリソグラフィ工程によ
り、そのレジスト膜をパターニングして埋め込み配線用
の溝を形成する領域上に開口部を形成する。このレジス
ト膜をマスクとして用いて、図３（ｂ）に示すように、
有機低誘電率膜１５をエッチングし、続いて絶縁膜１４
をエッチングして有機低誘電率膜１５と絶縁膜１４とに
埋め込み配線用の溝１６を形成する。続いて、図３
（ｃ）に示すように、ダマシン法により溝１６内に配線
層１７を形成する。
【０００６】次いで、図３（ｄ）示すように有機低誘電
率膜１５及び配線層１７上の全面に、下地絶縁膜１２及
び絶縁膜１４と同様のシリコン酸化膜からなる絶縁膜１
８を形成する。絶縁膜１８の上にレジスト膜（図示せ
ず）を形成し、フォトリソグラフィ工程により、そのレ
ジスト膜をパターニングして配線層１７に対する接続孔
を形成する領域上に開口部を形成する。このレジスト膜
をマスクとして用いて、図３（ｅ）に示すように、絶縁
膜１８をエッチングし、絶縁膜１８に配線層１７に達す
る接続孔１９を形成する。さらに、図３（ｆ）に示すよ
うに、接続孔１９内に、例えばタングステンからなるプ
ラグ２０を埋め込む。その後、絶縁膜１８上にプラグ２
０に接続するパターンで上層配線を形成する。
【０００７】
【発明が解決しようとする課題】しかし、上記のよう
に、層間容量を低減する目的でフッ素を比較的多く含有
した有機低誘電率膜をエッチングストッパー膜として用
いた場合、層間絶縁膜のエッチング時に、少なからず溝
及び接続孔底部において反応生成物が生じ、その反応生
成物により、配線の電気抵抗を増大させるという課題が
ある。本発明は上記課題に鑑みなされたもので、層間容
量を低減させるとともに、高選択比を利用したエッチン
グストップではなく、終点検出をより精度よく制御して
エッチングを止めることができ、反応生成物の少ないエ
ッチングを可能として、電気抵抗の低い配線を有する半
導体装置及びその製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明によれば、下層配
線層、該下層配線層に至る接続孔が形成された層間絶縁
膜、該層間絶縁膜内に埋設された上層配線層を有する半
導体装置であって、前記層間絶縁膜が、第１のエッチン
グ終点検出用の不純物を含む絶縁膜、第１の絶縁層、第
２のエッチング終点検出用の不純物を含む絶縁膜、第２
の絶縁層がこの順に積層されてなる半導体装置が提供さ
れる。また、本発明によれば、下層配線層の上に、第１
のエッチング終点検出用の不純物を含む絶縁膜、第１の
絶縁層、第２のエッチング終点検出用の不純物を含む絶
縁膜、第２の絶縁層をこの順に形成する工程と、前記第
２の絶縁層の表面から第１のエッチング終点検出用の不
純物を含む絶縁膜に至る接続孔をエッチングにより形成
する工程と、該接続孔の底部に保護膜を形成する工程
と、前記第２の絶縁層の表面から第２のエッチング終点
検出用の不純物を含む絶縁膜に至り、かつ前記接続孔に
繋がる溝をエッチングにより形成する工程と、前記接続
孔及び溝に導電材料を埋め込む工程からなる半導体装置
の製造方法が提供される。
【０００９】
【発明の実施の形態】本発明の半導体装置は、主とし
て、下層配線層、層間絶縁膜、上層配線層を有する。下
層配線層としては、通常、半導体装置の配線層として利
用されるものであればどのようなものであってもよく、
半導体基板に形成される不純物拡散層、電極及び配線等
の導電材料から形成されているものが挙げられる。具体
的には、アルミニウム、銅、金、銀、ニッケル等の金属
又は合金、タンタル、チタン、タングステン等の高融点
金属又は合金、ポリシリコン、高融点金属とのシリサイ
ド又はポリサイド等の単層又は積層膜が挙げられる。下
層配線層上に形成される層間絶縁膜は、少なくとも、第
１のエッチング終点検出用の不純物を含む絶縁膜、第１
の絶縁層、第２のエッチング終点検出用の不純物を含む
絶縁膜、第２の絶縁層がこの順に積層されて構成され
る。
【００１０】第１のエッチング終点検出用の不純物を含
む絶縁膜及び第２のエッチング終点検出用の不純物を含
む絶縁膜は、後述する第１の絶縁膜及び第２の絶縁膜に
対するエッチングの終点を、それぞれ検出するための絶
縁膜であるが、層間絶縁膜として機能することを考慮す
ると、誘電率が低い膜であることが好ましい。また、後
述する第１の絶縁膜及び第２の絶縁膜に対する選択比が
必ずしも大きくなくてもよい。これらの膜の材料は、エ
ッチング終点の検出方法、後述する第１及び第２の絶縁
膜の材料等に応じて適宜選択することができる。ここ
で、層間絶縁膜のエッチング終点の検出方法としては、
エッチング中のガスの発光強度をモニタする方法等が挙
げられる。
【００１１】例えば、第１のエッチング終点検出用の不
純物を含む絶縁膜及び第２のエッチング終点検出用の不
純物を含む絶縁膜に含まれる不純物は、後述する第１及
び第２の絶縁膜には含有されていない元素が好ましく、
例えば、リン、砒素、ボロン、フッ素等が挙げられる。
これらの不純物の濃度は、１．０〜５．０モル％程度が
挙げられる。また、不純物が含有される絶縁膜として
は、誘電率が４程度以下のものが好ましく、具体的に
は、ＣＶＤ法で形成されるＳｉＯ2膜、ＳｉＯＦ系膜、
ＳｉＯＣ系膜又はＣＦ系膜の膜：塗布で形成されるＳＯ
Ｇ系膜、ＨＳＱ（hydrogen silsesquioxane）系膜（無
機系）、ＭＳＱ（methyl silsesquioxane）系膜、ＰＡ
Ｅ（polyarylene ether）系膜、ＢＣＢ系膜等が挙げら
れる。第１及び第２のエッチング終点検出用の不純物を
含む絶縁膜は、必ずしも同一膜でなくてもよい。なかで
も、双方ともリンシリケートガラス膜であることが好ま
しい。これらの膜の膜厚は、特に限定されるものではな
いが、後述する第１及び第２の絶縁膜がオーバーエッチ
ングされても、完全に除去されないような膜厚であるこ
とが必要である。具体的には、１０〜５０ｎｍ程度が好
ましい。
【００１２】第１及び第２の絶縁膜は、通常、層間絶縁
膜を構成する材料であれば特に限定されない。例えば、
上述した絶縁膜と同様のものが挙げられる。なかでも、
酸化シリコン膜が好ましい。これらの絶縁膜の膜厚は、
特に限定されることはなく、層間絶縁膜全体として５０
０〜２０００ｎｍ程度に調整することが好ましい。上層
配線層は、通常、半導体装置の配線層として利用される
ものであればどのようなものであってもよく、下層配線
層として例示した材料と同様の材料から形成することが
できる。なお、上層配線層は、層間絶縁膜の表面に形成
された溝内に埋設されるように形成されており、層間絶
縁膜と上層配線層との上表面とは一致していることが好
ましい。また、上層配線層が埋め込まれた溝内には、通
常、下層配線層に至る接続孔が形成されており、接続孔
にまで上層配線層が埋設されていてもよいし、接続孔に
は上層配線層とは別個にコンタクトプラグが形成されて
おり、そのコンタクトプラグと接続されるように、上層
配線層が形成されていてもよい。なお、コンタクトプラ
グは、通常、配線層を接続するために用いられる導電材
料の単層又は積層膜により形成することができる。
【００１３】また、本発明の半導体装置の製造方法にお
いては、まず、下層配線層の上に、第１のエッチング終
点検出用の不純物を含む絶縁膜、第１の絶縁層、第２の
エッチング終点検出用の不純物を含む絶縁膜、第２の絶
縁層をこの順に形成する。これらの絶縁膜は、公知の方
法、例えば、スパッタ法、真空蒸着法、ＥＢ法、ＣＶＤ
法、プラズマＣＶＤ法、スピンコート法、ドクターブレ
ード法、ゾルゲル法等の種々の方法を選択して形成する
ことができる。なお、不純物を含む絶縁膜は、絶縁膜を
形成した後に、イオン注入、固相拡散又は気相拡散等に
より不純物を絶縁膜に導入してもよいし、絶縁膜の原料
中に不純物を導入して、不純物を含有する絶縁膜を成膜
してもよい。
【００１４】次いで、第２の絶縁層の表面から第１のエ
ッチング終点検出用の不純物を含む絶縁膜に至る接続孔
をエッチングにより形成する。この場合のエッチング
は、ウェットエッチング又はドライエッチング等の種々
のエッチング法が挙げられるが、ドライエッチングであ
ることが好ましい。エッチングは、少なくとも、第２絶
縁膜、第２のエッチング終点検出用の不純物を含む絶縁
膜、第１の絶縁膜を完全に貫通し、第１のエッチング終
点検出用の不純物を含む絶縁膜のエッチングが確認され
たところでエッチングを終了する。第１のエッチング終
点検出用の不純物を含む絶縁膜のエッチングの確認は、
上述したようなモニタを行い、第１のエッチング終点検
出用の不純物の検出を行うことにより、確実かつ簡便に
行うことができる。
【００１５】次に、接続孔の底部に保護膜を形成する。
ここでの保護膜の種類は特に限定されるものではない
が、接続孔の底部のみの保護膜の形成、保護膜の除去等
を考慮して、有機系の保護膜であることが適当である。
保護膜は、接続孔を含む層間絶縁膜上の全面に形成し、
接続孔の底部以外の領域に形成された保護膜を、エッチ
ングやリフトオフ法により除去して形成してもよいし、
スピンコート法等により接続孔の底部にのみ形成しても
よい。保護膜の膜厚は特に限定されるものではなく、層
間絶縁膜を構成する各層の材料、エッチング条件等によ
って適宜調整することができる。
【００１６】続いて、第２の絶縁層の表面から第２のエ
ッチング終点検出用の不純物を含む絶縁膜に至り、かつ
前記接続孔に繋がる溝をエッチングにより形成する。こ
こでの溝の形成は、上述の接続孔の形成を同様に行うこ
とができる。なお、接続孔と溝とは、いずれを先に形成
してもよく、溝を先に形成する場合には、接続孔は、溝
内に配置するように形成することが適当である。また、
溝を先に形成する場合には、保護膜は、接続孔の底部で
はなく、溝の底部に形成することが好ましい。なお、こ
の工程の後、次工程である接続孔及び溝に導電材料を埋
め込む前に、接続孔の底部（または溝の底部）に形成さ
れた保護膜、第１及び第２のエッチング終点検出用の不
純物を含む絶縁膜をほぼ完全に除去することが好まし
い。これらの膜は、ウェットエッチング、ドライエッチ
ング等により、適当な条件を選択して除去することがで
きる。
【００１７】さらに、接続孔及び溝に導電材料を埋め込
む。ここでの導電材料とは、上述した上層配線層で例示
された材料膜が挙げられる。導電材料の埋め込みは、導
電材料膜を第２の絶縁膜上全面に形成し、第２の絶縁膜
の表面が露出するまで導電材料膜をエッチバックするこ
とにより行うことができる。エッチバックは、例えば、
ＣＭＰ法等で行うことができる。なお、接続孔と溝との
埋め込みは、同一工程により同一材料膜を用いて行って
もよいし、まず、接続孔を導電材料膜で埋め込み、さら
に溝を同一又は異なる導電材料膜で埋め込んでもよい。
【００１８】以下に、本発明の半導体装置及びその製造
方法を図面に基づいて説明する。まず、図１（ａ）に示
すように、半導体基板上に形成された配線層１上に、第
１のエッチング終点検出用の絶縁膜２ａとして、例えば
リンを含むリンシリケートガラス膜（ＰＳＧ膜、比誘電
率：約４）を１０〜５０ｎｍ程度の膜厚で形成し、その
上に、絶縁膜２として、テトラエトキシシラン（ＴＥＯ
Ｓ）ガスとＯ2ガスを原料として用いたプラズマ成長に
よる酸化シリコン膜（Ｐ−ＴＥＯＳ膜）を膜厚２５０〜
７５０ｎｍ程度形成する。さらにその上に、第２のエッ
チング終点検出用の絶縁膜３ａとして、絶縁膜２ａと同
様のＰＳＧ膜を、膜厚１０〜５０ｎｍ程度形成し、その
上に、絶縁膜３として、絶縁膜２と同様のＰ−ＴＥＯＳ
膜を、膜厚２５０〜７５０ｎｍ程度形成する。その上
に、接続孔形成用のレジストパターン４をフォトリソグ
ラフィ工程によって形成する。
【００１９】次いで、図１（ｂ）に示すように、レジス
トパターン４をマスクとして用いて、接続孔５をエッチ
ングにより形成する。この際のエッチングは、ソースパ
ワー／バイアスパワーが２１７０Ｗ／１８００Ｗ、圧力
が２０ｍＴｏｒｒで、エッチングガスとしてＣ5Ｆ8ガ
ス、Ａｒガス、Ｏ2ガスを用いて行う。また、エッチン
グ中は、分光器を用いてプラズマガスの発光強度をモニ
タし、エッチングが終わりに近い段階である、第１のエ
ッチング終点検出用の絶縁膜２ａがエッチングされてい
る時に相当する分光器の発光強度の変化を検出してエッ
チングの終了を判定する。
【００２０】つまり、図２に示したように、ＰＳＧ膜か
らなる第１のエッチング終点検出用の絶縁膜２ａがエッ
チングされているときの分光器の発光スペクトルは、Ｐ
−ＴＥＯＳ膜からなる絶縁膜２をエッチングしていると
きに比較して、約２５３ｎｍ附近の波長で発光強度が大
きい。これは、ＰＳＧ膜中に含有されるリンの化学電子
対波長であり、この波長での発光スペクトルに基づい
て、エッチングの終了を判定することができる。続い
て、レジストパターン４をアッシングにより除去する。
【００２１】次いで、図１（ｃ）に示すように、接続孔
の底部に、有機系の反射防止膜（ＢＡＲＣ）６を１００
０〜４０００ｒｐｍ程度で回転塗布により形成する。そ
の後、得られた半導体基板上全面にレジストを塗布し、
溝配線形成用のレジストパターン７をフォトリソグラフ
ィ工程によって形成する。接続孔５の底部に有機系の反
射防止膜６は、次工程での溝形成のためのエッチング時
に、接続孔５の底部がエッチングされ、配線層１がエッ
チングされないようにするために形成した。
【００２２】次に、図１（ｄ）に示すように、溝配線形
成用のレジストパターン７をマスクとして用いて、溝８
を形成する。溝８の形成は、上記と同様に分光器の発光
強度をモニタしながらエッチングし、上記と同様に、第
２のエッチング終点検出用の絶縁膜３ａがエッチングさ
れているときに相当する分光器の発光強度の変化を検出
して、エッチングを終了することにより行う。続いて、
図１（ｅ）に示すように、レジストパターン７及び接続
孔５の底部の有機反射膜６をアッシングにより除去し、
さらに、第１の終点検出膜２ａ及び第２の終点検出膜３
ａをエッチングにより除去する。その後、接続孔５及び
溝８に、公知の方法で導電材料を埋め込み、溝配線部の
形成を完了する。このように、層間絶縁膜中に、ＰＳＧ
膜を介在させることにより、エッチングの終点検出を確
実に行うことができる。
【００２３】
【発明の効果】本発明によれば、層間絶縁膜が、第１の
エッチング終点検出用の不純物を含む絶縁膜、第１の絶
縁層、第２のエッチング終点検出用の不純物を含む絶縁
膜、第２の絶縁層がこの順に積層されて構成されてなる
ため、第１及び第２の絶縁膜のエッチングストッパーと
して、通常用いられるような誘電率が高い窒化シリコン
膜を使用することなく、微細化される半導体装置におい
て問題となる層間絶縁膜の低誘電率化を達成することが
でき、層間絶縁膜における容量低下を図り、信号遅延や
消費電力の増大を防止した半導体装置を得ることが可能
となる。
【００２４】また、本発明によれば、第１及び第２の絶
縁膜のエッチングにおいて、選択比の差異によるエッチ
ングストップではなく、絶縁膜中に含有される不純物の
検出により、エッチングを終了させることが可能となる
ため、容易、簡便、確実かつ高精度でエッチングの終点
を判定することができ、過度のオーバーエッチングを回
避することができる。しかも、このようなエッチングの
終点判断を行うことに起因して、接続孔や溝内に、エッ
チング中に生じる反応生成物の残存を防止することがで
き、これらの反応生成物に起因する電気抵抗の増大や接
続不良を回避することが可能となり、信頼性の高い半導
体装置を、歩留まり向上、製造コストの低減を図りなが
ら製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するため
の要部の概略断面製造工程図である。
【図２】本発明の半導体装置の製造方法における層間絶
縁膜エッチング時の分光器による発光スペクトルであ
る。
【図３】従来の半導体装置の製造方法を説明するための
要部の概略断面製造工程図である。
【符号の説明】
１ 配線層 ２ａ 第１のエッチング終点検出用の絶縁膜 ２、３ 絶縁膜 ３ａ 第２のエッチング終点検出用の絶縁膜 ４、７ レジストパターン ５ 接続孔 ６ 反射防止膜 ８ 溝
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 CB02 CB15 DA00 DA23 DA26 DB03 DB04 EA01 EA28 EB01 5F033 HH00 JJ00 KK00 MM02 QQ02 QQ09 QQ10 QQ11 QQ37 RR04 RR14 SS04 SS15 TT02 XX09 XX24 5F058 BA20 BD02 BD04 BD06 BD07 BF01 BF07 BF12 BF17 BF25 BF29 BF46 BH12 BH15 BJ02

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 下層配線層、該下層配線層に至る接続孔
    が形成された層間絶縁膜、該層間絶縁膜内に埋設された
    上層配線層を有する半導体装置であって、 前記層間絶縁膜が、第１のエッチング終点検出用の不純
    物を含む絶縁膜、第１の絶縁層、第２のエッチング終点
    検出用の不純物を含む絶縁膜、第２の絶縁層がこの順に
    積層されてなることを特徴とする半導体装置。
  2. 【請求項２】 第１の絶縁層と第２の絶縁層とが、酸化
    シリコン膜からなる請求項１に記載の半導体装置。
  3. 【請求項３】 第１のエッチング終点検出用の不純物を
    含む絶縁膜と第２のエッチング終点検出用の不純物を含
    む絶縁膜とが、リンシリケートガラスからなる請求項１
    又は２に記載の半導体装置。
  4. 【請求項４】 下層配線層の上に、第１のエッチング終
    点検出用の不純物を含む絶縁膜、第１の絶縁層、第２の
    エッチング終点検出用の不純物を含む絶縁膜、第２の絶
    縁層をこの順に形成する工程と、 前記第２の絶縁層の表面から第１のエッチング終点検出
    用の不純物を含む絶縁膜に至る接続孔をエッチングによ
    り形成する工程と、 該接続孔の底部に保護膜を形成する工程と、 前記第２の絶縁層の表面から第２のエッチング終点検出
    用の不純物を含む絶縁膜に至り、かつ前記接続孔に繋が
    る溝をエッチングにより形成する工程と、 前記接続孔及び溝に導電材料を埋め込む工程からなるこ
    とを特徴とする半導体装置の製造方法。
JP2001223328A 2001-07-24 2001-07-24 半導体装置の製造方法 Expired - Fee Related JP3946471B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001223328A JP3946471B2 (ja) 2001-07-24 2001-07-24 半導体装置の製造方法
KR10-2002-0042504A KR100478317B1 (ko) 2001-07-24 2002-07-19 반도체 장치 및 그의 제조방법
TW091116398A TW550747B (en) 2001-07-24 2002-07-23 Semiconductor device and method for fabricating the same
US10/201,646 US6765283B2 (en) 2001-07-24 2002-07-24 Semiconductor device with multi-layer interlayer dielectric film
CNB021269513A CN1199266C (zh) 2001-07-24 2002-07-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001223328A JP3946471B2 (ja) 2001-07-24 2001-07-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003037163A true JP2003037163A (ja) 2003-02-07
JP3946471B2 JP3946471B2 (ja) 2007-07-18

Family

ID=19056684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001223328A Expired - Fee Related JP3946471B2 (ja) 2001-07-24 2001-07-24 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6765283B2 (ja)
JP (1) JP3946471B2 (ja)
KR (1) KR100478317B1 (ja)
CN (1) CN1199266C (ja)
TW (1) TW550747B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208400B2 (en) 2003-07-30 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers
JP2008270457A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
CN101630667A (zh) 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
CN102403261B (zh) * 2010-09-09 2013-09-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
US8912093B2 (en) * 2013-04-18 2014-12-16 Spansion Llc Die seal layout for VFTL dual damascene in a semiconductor device
KR20170002764A (ko) 2015-06-29 2017-01-09 삼성전자주식회사 반도체 소자의 제조 방법
DE102021128884A1 (de) 2021-11-05 2023-05-11 Syntegon Packaging Solutions B.V. Vertikale Form-Füll-Siegelmaschine und Verfahren zum Betreiben der vertikalen Form-Füll-Siegelmaschine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
JP3997494B2 (ja) 1996-09-17 2007-10-24 ソニー株式会社 半導体装置
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208400B2 (en) 2003-07-30 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers
JP2008270457A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子及びその製造方法

Also Published As

Publication number Publication date
JP3946471B2 (ja) 2007-07-18
US6765283B2 (en) 2004-07-20
KR20030011551A (ko) 2003-02-11
CN1199266C (zh) 2005-04-27
KR100478317B1 (ko) 2005-03-22
US20030020175A1 (en) 2003-01-30
TW550747B (en) 2003-09-01
CN1399335A (zh) 2003-02-26

Similar Documents

Publication Publication Date Title
US8299617B2 (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
US6924228B2 (en) Method of forming a via contact structure using a dual damascene technique
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US7056823B2 (en) Backend metallization method and device obtained therefrom
JP2004146800A (ja) 相互接続構造の製造方法およびその構造
JPH09246242A (ja) 半導体装置及びその製造方法
JP2003023069A (ja) 半導体素子の金属配線層形成方法
US6255226B1 (en) Optimized metal etch process to enable the use of aluminum plugs
US5895975A (en) Optimized process for creating and passivating a metal pillar via structure located between two metal interconnect structures
JP3946471B2 (ja) 半導体装置の製造方法
TW202303759A (zh) 內連線結構的形成方法
US5880030A (en) Unlanded via structure and method for making same
US6821896B1 (en) Method to eliminate via poison effect
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP3525788B2 (ja) 半導体装置の製造方法
JPH10261624A (ja) エッチング方法及び多層配線構造
US6750140B2 (en) Process for producing contact holes on a metallization structure
JPH10116904A (ja) 半導体装置の製造方法
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JPH08139190A (ja) 半導体装置の製造方法
JP3099813B2 (ja) 半導体装置の製造方法
KR20000056181A (ko) 반도체 장치의 비아 및 그 제조 방법
JPH08125013A (ja) 半導体装置およびその製造方法
JPH10173051A (ja) 配線形成方法
JP2001284353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees