JP3997494B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3997494B2 JP3997494B2 JP11465697A JP11465697A JP3997494B2 JP 3997494 B2 JP3997494 B2 JP 3997494B2 JP 11465697 A JP11465697 A JP 11465697A JP 11465697 A JP11465697 A JP 11465697A JP 3997494 B2 JP3997494 B2 JP 3997494B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- film
- insulating film
- low dielectric
- organic low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、層間絶縁膜の少なくとも一部に窒化シリコンや酸化シリコンよりも比誘電率が低い有機低誘電率膜を用いた半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の高集積化に伴い、内部配線の微細化及び多層化が進んでいる。この結果、層間絶縁膜の平坦化技術や微細配線の加工技術が重要な課題となっており、これらの課題の解決手段の１つとして、埋め込み配線技術が注目されている。
【０００３】
この埋め込み配線技術では、層間絶縁膜に配線パターンの溝を形成し、この溝内を配線材料で埋め込んだ後、溝内以外の部分の配線材料を、例えば、エッチバッグ又は化学的機械研磨（ＣＭＰ）法により除去して、溝内にのみ配線材料を残す。
【０００４】
この埋め込み配線技術によれば、配線部分が層間絶縁膜に埋め込まれた形状で形成されるため、この後の層間膜の平坦化に極めて有利である。また、埋め込み配線の形成にＣＭＰ法を用いる場合には、従来のＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法による加工が困難であった銅（Ｃｕ）配線の使用が可能となる。このＣｕ配線は、低抵抗且つ高信頼性のため、次世代配線材料として最も注目されているものである。
【０００５】
【発明が解決しようとする課題】
上述した埋め込み配線のための溝形成時、そのエッチング制御を簡便に行うために、通常、層間絶縁膜中にエッチングストッパー層が設けられる。例えば、従来のＳｉＯ2 系の層間絶縁膜の場合、窒化シリコン膜がエッチングストッパー層として用いられる。しかし、窒化シリコンは、その比誘電率が約７と非常に高いため、層間絶縁膜中に窒化シリコン膜を設けると、層間絶縁膜全体の比誘電率が高くなってしまうという問題が有った。
【０００６】
一方、上述した半導体装置の高集積化に伴い、配線間隔の縮小化も進んでいる。しかし、配線間隔の縮小は、配線間容量の増大を招き、半導体装置の動作速度の劣化や消費電力の増大に繋がる。特に、ロジック系の半導体装置では、動作速度の劣化は極めて重要な問題である。
【０００７】
そこで、層間絶縁膜として、従来一般に用いられている酸化シリコン（ＳｉＯ2 ：比誘電率κ≒４．２）系の絶縁膜よりも低誘電率の絶縁膜を用いることが検討されている。特に、デザインルールが０．１８μｍよりも小さくなると、層間膜の比誘電率は、例えば、２．５程度以下であるのが好ましい。
【０００８】
更に、配線間隔が縮小されると、それらの配線に上層配線をコンタクトさせるための接続孔（ビアホール）を正確に形成する必要が生じる。即ち、接続孔の形成位置が下層配線上から多少でもずれた場合には、その接続孔を形成するエッチング過程で、下層配線間の絶縁膜もエッチングされ、後の接続孔の埋め込み時、その部分にも上層配線材料が侵入する。この結果、下層配線の間隔が、それらの間に侵入した上層配線材料により更に縮小した形となり、配線間容量が不測に増大するという問題が有った。また、最悪の場合には、配線間が短絡するという問題も有った。
【０００９】
しかし、フォトリソグラフィー工程における露光装置の解像度には限界が有り、接続孔の形成位置が多少ずれることは技術的に避けられない現象である。
【００１０】
特に、微細化及び高集積化が進んだ最近の半導体装置では、コンタクト部での配線幅を他の部分より大きくとることが困難になって、コンタクト部での配線幅が他の部分と同じいわゆるボーダーレスコンタクトとなっている。この結果、必然的にコンタクト部での下層配線の幅とその上に形成する接続孔の径とがほぼ等しくなり、上述したような接続孔の位置ずれの問題が深刻化している。
【００１１】
そこで、本発明の第１の目的は、例えば、埋め込み配線用の溝形成時のエッチング制御を簡便に行うために設けるエッチングストッパー層に、窒化シリコンよりも比誘電率が低い有機低誘電率材料を用いることにより、層間絶縁膜全体の誘電率を従来よりも低くした半導体装置を提供することである。
【００１２】
また、本発明の第２の目的は、例えば、層間絶縁膜の主要部分に酸化シリコンよりも比誘電率が低い有機低誘電率材料を用いることにより、例えば、埋め込み配線の間隔が狭い場合でもその配線間容量の増大を抑えることができる半導体装置を提供することである。
【００１３】
更に、本発明の第３の目的は、例えば、下層配線に対する接続孔の形成位置が多少ずれた場合でも、その接続孔形成のためのエッチング時に、下層配線間の絶縁膜が不測にエッチングされない構造の半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
上述した課題を解決する本発明の半導体装置は、
主として酸化シリコンで構成された第１の絶縁層と、
前記第１の絶縁層の下に設けられ、窒化シリコンよりも比誘電率が低く且つ前記第１ の絶縁層のエッチング時にエッチング耐性を有する第１の有機低誘電率材料からなる第 ２の絶縁層と、
前記第１の絶縁層の上に設けられ、酸化シリコンよりも比誘電率が低い第２の有機低 誘電率材料からなる第３の絶縁層と、
前記第３の絶縁層の上に設けられ、主として酸化シリコンで構成された第４の絶縁層 と
を備え、前記第１及び第４の絶縁層の厚みが、前記第３の絶縁層の厚みより小さく、前記第１、第３及び第４の絶縁層に前記第２の絶縁層に達する溝が形成され、その溝の内部に配線層が埋め込まれている。
【００１５】
例えば、酸化シリコンからなる第１の絶縁層のエッチングストッパー層として用いる第２の絶縁層には、ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミド又はポリナフタレンを上記有機低誘電率材料として用い得る。
【００１６】
また、第１の絶縁層及び第２の絶縁層に、共に、酸化シリコンよりも比誘電率が低い有機低誘電率材料を用いることにより、層間絶縁膜全体の誘電率を、酸化シリコン系のものに比し、低くすることができる。従って、例えば、埋め込み配線を比較的近接させて配置した場合でも、その配線間容量の増大を抑制することができる。
【００１７】
この時、第１の絶縁層に用い得る有機低誘電率材料としては、例えば、環状フッ素化合物とシロキサンの共重合体、ポリペンタフルオロスチレン、変性ポリテトラフルオロエチレン、ポリ−１，４−フルオロメチルベンゼン、フッ化ポリアリールエーテル、フッ化ポリイミド、ポリフッ化ナフタレン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キシレン又はパークロロシクロアルキル系ポリマーを挙げることができる。
【００１８】
一方、第２の絶縁層に用い得る有機低誘電率材料としては、例えば、ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミド又はポリナフタレンを挙げることができる。
【００２２】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明するが、理解のために各種の例を挙げて説明する。
【００２３】
〔第１の例〕
まず、図１及び図２を参照して、第１の例を説明する。
【００２４】
まず、図１（ａ）に示すように、所定の素子構造等が形成された単結晶シリコン半導体基板１１上に、層間絶縁膜の一部として、例えば、モノシラン（ＳｉＨ4 ）と酸素（Ｏ2 ）を原料ガスに用いた化学的気相成長（ＣＶＤ）法により、又は、テトラエトキシシラン（ＴＥＯＳ）とＯ2 を原料ガスに用いたプラズマＣＶＤ法により、酸化シリコン（ＳｉＯ2 ）からなる下地絶縁膜１２を、例えば、５００ｎｍ程度の膜厚に形成する。
【００２５】
次に、この下地絶縁膜１２の上に、窒化シリコンよりも比誘電率が低い有機低誘電率膜１３を、例えば、回転塗布及びベーキングにより、又は、ＣＶＤ法により、例えば、５０ｎｍ程度の膜厚に形成する。
【００２６】
この有機低誘電率膜１３には、次の〔化１〕に一般式を示すポリアリールエーテル（比誘電率κ≒２．８）、
【００２７】
【化１】
【００２８】
次の〔化２〕に一般式を示すポリ−ｐ−キシレン（例えば、パリレン（商品名）：比誘電率κ≦２．６）、
【００２９】
【化２】
【００３０】
次の〔化３〕に一般式を示すポリイミド（比誘電率κ≒３．２〜３．６）、
【００３１】
【化３】
【００３２】
次の〔化４〕に一般式を示すポリナフタレン（比誘電率κ≒２．３〜２．５）、
【００３３】
【化４】
【００３４】
等を好適に用いることができる。
【００３５】
これら〔化１〕〜〔化４〕に示した材料は、実質的にフッ素を含有していないので、フッ素系ガスによるエッチングに比較的強い耐性を示し、従って、エッチングストッパーとして有効に用い得る。
【００３６】
なお、上述した〔化１〕〜〔化４〕の材料は、いずれも、窒化シリコン（比誘電率κ≒７）のみならず、既述したＳｉＯ2 （比誘電率κ≒４．２）よりも低い比誘電率を有しているため、層間絶縁膜の低誘電率化に極めて有効である。
【００３７】
なお、〔化１〕〜〔化４〕の材料を適宜積層して用いても良い。
【００３８】
次に、図示の如く、この有機低誘電率膜１３の上に、上述した下地絶縁膜１２と同様のＳｉＯ2 からなる絶縁膜１４を、例えば、８００ｎｍ程度の膜厚に形成する。次いで、この絶縁膜１４の上に、上述した有機低誘電率膜１３と同様の材料からなる有機低誘電率膜１５を、例えば、５０ｎｍ程度の膜厚に形成する。
【００３９】
次に、図１（ｂ）に示すように、有機低誘電率膜１５の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、埋め込み配線用の溝を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、有機低誘電率膜１５をエッチングし、続いて、更に、絶縁膜１４をエッチングして、図示の如く、有機低誘電率膜１５と絶縁膜１４に、埋め込み配線用の溝１６を形成する。
【００４０】
このエッチングは、例えば、マグネトロン方式のエッチング装置を用いて行い、有機低誘電率膜１５のエッチングは、例えば、下記のエッチング条件（１）で行う。
エッチング条件（１）
ガス ： Ｏ2 ／Ａｒ＝２００／２００〔ｓｃｃｍ〕
圧力 ： ４０ｍＴｏｒｒ
ＲＦパワー ： １５００Ｗ
基板設置電極温度： ２０℃
【００４１】
このエッチング条件（１）での既述した〔化１〕〜〔化４〕のエッチングレートは、いずれも、５μｍ／秒程度で、一方、ＳｉＯ2 のエッチングレートは、５０ｎｍ／秒程度である。
【００４２】
次に、ＳｉＯ2 からなる絶縁膜１４のエッチングは、例えば、下記のエッチング条件（２）で行う。
【００４３】
このエッチング条件（２）におけるＳｉＯ2 及び既述した〔化１〕〜〔化４〕の材料のエッチングレートは、次の通りである。なお、単位は全て〔ｎｍ／分〕である。
【００４４】
従って、このエッチング条件（２）による絶縁膜１４のエッチング時、既述した〔化１〕〜〔化４〕の材料からなる有機低誘電率膜１３がエッチングストッパーとして機能するので、溝１６形成時のエッチング制御を簡便に行うことができる。
【００４５】
次に、図１（ｃ）に示すように、いわゆるダマシン法により、溝１６内に配線層１７を形成する。即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）等を主成分とする配線材料を全面に形成し、例えば、ＣＭＰ法により、溝１６内以外の部分の配線材料を除去する。なお、溝１６内以外の部分の配線材料を除去する方法は、エッチバック法でも良い。
【００４６】
次に、図２（ａ）に示すように、有機低誘電率膜１５上及び配線層１７上の全面に、上述した下地絶縁膜１２及び絶縁膜１４と同様のＳｉＯ2 からなる絶縁膜１８を、例えば、８００ｎｍ程度の膜厚に形成する。
【００４７】
次に、図２（ｂ）に示すように、絶縁膜１８の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、絶縁膜１８をエッチングし、図示の如く、絶縁膜１８に配線層１７に達する接続孔１９を形成する。
【００４８】
この時、このＳｉＯ2 からなる絶縁膜１８のエッチングは、例えば、上述したエッチング条件（２）により行う。従って、図示の如く、フォトリソグラフィーによる接続孔１９の位置が多少ずれた場合でも、そのエッチング時に、既述した〔化１〕〜〔化４〕の材料からなる有機低誘電率膜１５がエッチングストッパーとして機能するので、接続孔１９が配線層１７間の絶縁膜１４中にまで達して形成されることが無い。この結果、後に接続孔１９内に埋め込まれる導電材料により配線層１７間の距離が実質的に狭められて配線間容量が不測に増大すること、及び、配線層１７間が短絡することが防止される。
【００４９】
次に、図２（ｃ）に示すように、接続孔１９内を、例えば、ポリシリコンやタングステン（Ｗ）等の導電材料からなるプラグ２０により埋め込む。即ち、接続孔１９内を埋め込むように絶縁膜１８上の全面に、例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構成する導電材料を成膜した後、例えば、エッチバック法やＣＭＰ法により、接続孔１９内以外の部分の導電材料を除去する。
【００５０】
この後、図示は省略するが、絶縁膜１８上に、プラグ２０に接続するパターンで上層配線層を形成する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直接接続孔１９内に埋め込むようにして、上層配線層を形成しても良い。
【００５１】
以上に説明した第１の例では、絶縁膜１４に埋め込み配線用の溝１６を形成するためのエッチング時、及び、絶縁膜１８に接続孔１９を形成するためのエッチング時に、夫々、有機低誘電率膜１３、１５をエッチングストッパーとして用いているので、それらのエッチング制御を簡便に行うことができる。この時、有機低誘電率膜１３、１５は、従来エッチングストッパーとして多用されている窒化シリコンよりも比誘電率が低く、更に、酸化シリコンよりも比誘電率が低いので、層間絶縁膜全体の比誘電率を従来よりも低くすることができる。この結果、層間容量や配線間容量を低減することができて、素子の動作特性が向上する。
【００５２】
また、絶縁膜１８に接続孔１９を形成する際、有機低誘電率膜１５をエッチングストッパーとして用いているので、例えば、フォトリソグラフィーによる接続孔１９の形成位置が多少ずれた場合でも、そのエッチング時、下層の配線層１７間の絶縁膜１４が不測にエッチングされることが防止される。従って、下層の配線層１７間に、例えば、上層配線材料等の導電材料の侵入することが無いので、配線層１７間の実質的な間隔が不測に縮小することが防止され、配線間容量の不測の増大が防止される。また、下層の配線層１７間に侵入した導電材料による配線層１７間の短絡も防止される。
【００５３】
〔第２の例〕
次に、図３〜図５を参照して、第２の例を説明する。なお、この第２の例において、上述した第１の例に対応する部位には、上述した第１の例と同一の符号を付す。
【００５４】
まず、図３（ａ）に示すように、上述した第１の例と同様にして、シリコン基板１１上に、ＳｉＯ2からなる下地絶縁膜１２を、例えば、５００ｎｍ程度の膜厚に形成する。
【００５５】
次に、この下地絶縁膜１２の上に、窒化シリコンよりも比誘電率が低い有機低誘電率膜１３を、例えば、５０ｎｍ程度の膜厚に形成する。この有機低誘電率膜１３には、例えば、既述した〔化１〕〜〔化４〕の材料を用いる。
【００５６】
次に、この有機低誘電率膜１３の上に、上述した下地絶縁膜１２と同様のＳｉＯ2 からなる絶縁膜１４を、例えば、８００ｎｍ程度の膜厚に形成する。
【００５７】
次に、図３（ｂ）に示すように、この第２の実施の形態では、絶縁膜１４の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、埋め込み配線用の溝を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、絶縁膜１４をエッチングし、図示の如く、絶縁膜１４に、埋め込み配線用の溝１６を形成する。
【００５８】
この時のエッチングは、例えば、既述したエッチング条件（２）で行う。従って、絶縁膜１４のエッチング時、有機低誘電率膜１３がエッチングストッパーとして機能するので、そのエッチング制御を簡便に行うことができる。
【００５９】
次に、図３（ｃ）に示すように、いわゆるダマシン法により、溝１６内に配線層１７を形成する。即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）等を主成分とする配線材料を全面に形成し、例えば、ＣＭＰ法により、溝１６内以外の部分の配線材料を除去する。なお、溝１６内以外の部分の配線材料を除去する方法は、エッチバック法でも良い。
【００６０】
次に、図４（ａ）に示すように、絶縁膜１４上及び配線層１７上の全面に、上述した有機低誘電率膜１３と同様の材料からなる有機低誘電率膜１５を、例えば、５０ｎｍ程度の膜厚に形成する。
【００６１】
次に、図４（ｂ）に示すように、有機低誘電率膜１５上の全面に、上述した下地絶縁膜１２及び絶縁膜１４と同様のＳｉＯ2 からなる絶縁膜１８を、例えば、８００ｎｍ程度の膜厚に形成する。
【００６２】
次に、図４（ｃ）に示すように、絶縁膜１８の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、絶縁膜１８をエッチングする。
【００６３】
この時のエッチングは、例えば、既述したエッチング条件（２）で行う。従って、この絶縁膜１８のエッチング時、有機低誘電率膜１５がエッチングストッパーとして機能するので、図示の如く、絶縁膜１８に有機低誘電率膜１５に達する貫通孔１９ａが形成される。
【００６４】
次に、図５（ａ）に示すように、引き続き、例えば、既述したエッチング条件（１）により、有機低誘電率膜１５のエッチングを行う。これにより、図示の如く、有機低誘電率膜１５に配線層１７に達する貫通孔１９ｂが形成され、この有機低誘電率膜１５の貫通孔１９ｂとこれに連続する絶縁膜１８の貫通孔１９ａとにより、接続孔１９が形成される。この時、ＳｉＯ2 からなる絶縁膜１４が、実質上エッチングストッパーとして機能するので、接続孔１９が配線層１７間の絶縁膜１４中にまで達して形成されることは無い。
【００６５】
次に、図５（ｂ）に示すように、接続孔１９内を、例えば、ポリシリコンやタングステン（Ｗ）等の導電材料からなるプラグ２０により埋め込む。即ち、接続孔１９内を埋め込むように絶縁膜１８上の全面に、例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構成する導電材料を成膜した後、例えば、エッチバック法やＣＭＰ法により、接続孔１９内以外の部分の導電材料を除去する。
【００６６】
この後、図示は省略するが、絶縁膜１８上に、プラグ２０に接続するパターンで上層配線層を形成する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直接接続孔１９内に埋め込むようにして、上層配線層を形成しても良い。
【００６７】
以上に説明した第２の例では、絶縁膜１４に埋め込み配線用の溝１６を形成するためのエッチング時、及び、絶縁膜１８に接続孔１９の一部である貫通孔１９ａを形成するためのエッチング時に、夫々、有機低誘電率膜１３、１５をエッチングストッパーとして用いているので、それらのエッチング制御を簡便に行うことができる。この時、有機低誘電率膜１３、１５は、従来エッチングストッパーとして多用されている窒化シリコンよりも比誘電率が低く、更に、酸化シリコンよりも比誘電率が低いので、層間絶縁膜全体の比誘電率を従来よりも低くすることができる。この結果、層間容量や配線間容量を低減することができて、素子の動作特性が向上する。
【００６８】
また、絶縁膜１８に、接続孔１９の一部である貫通孔１９ａを形成する際には、有機低誘電率膜１５をエッチングストッパーとして用い、有機低誘電率膜１５に、接続孔１９の一部である貫通孔１９ｂを形成する際には、絶縁膜１４をエッチングストッパーとして用いているので、例えば、フォトリソグラフィーによる接続孔１９の形成位置が多少ずれた場合でも、そのエッチング形成時、下層の配線層１７間の絶縁膜１４がエッチングされることが実質上防止される。従って、下層の配線層１７間に、例えば、上層配線材料等の導電材料の侵入することが無いので、配線層１７間の実質的な間隔が不測に縮小することが防止され、配線間容量の不測の増大が防止される。また、下層の配線層１７間に侵入した導電材料による配線層１７間の短絡も防止される。
【００６９】
〔第３の例〕
次に、第３の例を説明する。
【００７０】
なお、この第３の例における各構成要素の位置的関係及び製造手順は、図１及び図２で説明した第１の例と実質的に同じで良いので、ここでは、便宜上、第１の例と同じ図１及び図２を参照して、この第３の例を説明する。
【００７１】
まず、図１（ａ）に示すように、この第３の例では、シリコン基板１１上に、層間絶縁膜の一部として、酸化シリコンよりも比誘電率が低い有機低誘電率材料からなる絶縁膜１２を、例えば、８００ｎｍ程度の膜厚に形成する。
【００７２】
この有機低誘電率材料としては、次の〔化５〕に一般式を示す環状フッ素化合物とシロキサンの共重合体（比誘電率κ≒２．４）を用いることができる。
【００７３】
【化５】
【００７４】
また、これ以外では、次の〔化６〕に一般式を示すポリペンタフルオロスチレン（比誘電率κ≒１．９）、
【００７５】
【化６】
【００７６】
次の〔化７〕に一般式を示す変性ポリテトラフルオロエチレン系樹脂（例えば、デュポン社の商品名テフロンＡＦ：比誘電率κ≒１．９〜２．１）
【００７７】
【化７】
【００７８】
次の〔化８〕に一般式を示すポリ−１，４−フルオロメチルベンゼン（例えば、パリレンＦ（商品名）：比誘電率κ≦２．４）、
【００７９】
【化８】
【００８０】
次の〔化９〕に一般式を示すフッ化ポリアリールエーテル系樹脂（例えば、ＦＬＡＲＥ（商品名）：比誘電率κ≦２．６）等が挙げられる。
【００８１】
【化９】
【００８２】
次の〔化１０〕に一般式を示すフッ化ポリイミド（比誘電率κ≦２．７）、
【００８３】
【化１０】
【００８４】
次の〔化１１〕に一般式を示すポリフッ化ナフタレン（比誘電率κ≒２．２〜２．４）、
【００８５】
【化１１】
【００８６】
次の〔化１２〕に一般式を示すポリ−２，３，５，６−テトラフルオロ−ｐ−キシレン（例えば、パリレンＡＦ−４（商品名）：比誘電率κ≦２．３）、
【００８７】
【化１２】
【００８８】
次の〔化１３〕に一般式を示すパークロロシクロアルキル系ポリマーからなる樹脂（例えば、サイトップ（商品名）：比誘電率κ≒２．４）、
【００８９】
【化１３】
【００９０】
等を好適に用いることができる。
【００９１】
これらの〔化５〕〜〔化１３〕の有機材料は、いずれもフッ素を比較的多量に含んでいるため、その比誘電率が低い。なお、これらの〔化５〕〜〔化１３〕の有機材料を適宜積層して用いても勿論良い。
【００９２】
次に、図示の如く、この絶縁膜１２の上に、この絶縁膜１２を構成する有機低誘電率材料とは異なる有機低誘電率材料からなる有機低誘電率膜１３を、例えば、１００ｎｍ程度の膜厚に形成する。この有機低誘電率膜１３としては、既述した〔化１〕のポリアリールエーテルを用いることができる。
【００９３】
また、これ以外では、既述した〔化２〕〜〔化４〕の材料を用いることもできる。
【００９４】
これらの〔化１〕〜〔化４〕の有機材料は、いずれもフッ素を実質的に含まないため、その比誘電率は比較的高い（但し、ＳｉＯ2 の比誘電率κ≒４．２よりは低い。）。従って、層間絶縁膜の比誘電率をできるだけ低くするという目的からは、これらの〔化１〕〜〔化４〕の有機材料は余り厚く形成しない方が好ましく、例えば、その膜厚を１００ｎｍ以下とするのが好ましい。なお、この膜厚範囲内で、これらの〔化１〕〜〔化４〕の有機材料を適宜積層して用いることは可能である。
【００９５】
次に、図示の如く、この有機低誘電率膜１３の上に、上述した絶縁膜１２と同様の有機低誘電率材料からなる絶縁膜１４を、例えば、８００ｎｍ程度の膜厚に形成する。
【００９６】
次に、この絶縁膜１４の上に、上述した有機低誘電率膜１３と同様の有機低誘電率材料からなる有機低誘電率膜１５を、例えば、１００ｎｍ程度の膜厚に形成する。
【００９７】
次に、図１（ｂ）に示すように、有機低誘電率膜１５の上にフォトレジスト（図示省略）を形成し、このフォトレジストに所望の配線パターンの開口を形成した後、その開口の形成されたフォトレジストをエッチングマスクとして用いて、例えば、マグネトロンエッチング装置により、次のエッチング条件（３）でエッチングを施す。
これにより、図示の如く、有機低誘電率膜１５と絶縁膜１４に、フォトレジストの開口パターンに対応したパターンの溝１６を形成する。
【００９８】
この時、例えば、ポリアリールエーテルからなる有機低誘電率膜１３が、例えば、環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１４に比較して、エッチングレートがかなり低いため、即ち、絶縁膜１４のエッチング時に有機低誘電率膜１３が実質的にエッチング耐性を有するため、この有機低誘電率膜１３をエッチングストッパーとして用いて、この溝形成のためのエッチングを簡便に制御することができる。
【００９９】
例えば、シリコン基板上に環状フッ素化合物とシロキサンの共重合体からなる膜を約８００ｎｍの膜厚に形成した試料と、シリコン基板上にポリアリールエーテルからなる膜を約８００ｎｍの膜厚に形成した試料を、夫々、上述のエッチング条件（３）でエッチングしてエッチングレートを測定したところ、下記の結果を得た。
【０１００】
即ち、上述のエッチング条件（３）では、環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１４に対し、ポリアリールエーテルからなる有機低誘電率膜１３のエッチング選択比は約７と大きく、従って、このポリアリールエーテルからなる有機低誘電率膜１３を環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１４のエッチングストッパーとして充分に用い得ることが分かる。
【０１０１】
なお、上述のエッチング時、環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１４の上に設けたやはりポリアリールエーテルからなる有機低誘電率膜１５を最初にエッチングしなければならないが、この有機低誘電率膜１５のエッチングは、上述のエッチング条件でも、時間さえかければ可能である。
【０１０２】
既述した〔化６〕〜〔化１３〕の材料の、上述のエッチング条件（３）でのエッチングレートを下記に示す。単位は全て〔ｎｍ／分〕である。
〔化６〕 〔化７〕 〔化８〕 〔化９〕 〔化１０〕
約３８０ 約３３０ 約３５０ 約３４０ 約３００
〔化１１〕 〔化１２〕 〔化１３〕
約２９０ 約３１０ 約３５０
【０１０３】
また、〔化２〕〜〔化４〕の材料の、上述のエッチング条件（３）でのエッチングレートを下記に示す。単位は全て〔ｎｍ／分〕である。
〔化２〕 〔化３〕 〔化４〕
約６０ 約５０ 約３０
【０１０４】
これらの結果から、〔化５〕の環状フッ素化合物とシロキサンの共重合体の代わりに、〔化６〕〜〔化１３〕の材料を用いても、また、〔化１〕のポリアリールエーテルの代わりに、〔化２〕〜〔化４〕の材料を用いても、上述と同様の効果の得られることが分かる。
【０１０５】
一般に、フッ素を多く含有した有機膜はフッ素系のエッチャントによりエッチングされ易く、一方、フッ素を殆ど含有しない有機膜はフッ素系のエッチャントによりエッチングされ難い。そこで、絶縁膜１４のようにエッチングを目的とした膜には、フッ素を多く含有した有機材料を用い、一方、有機低誘電率膜１３のようにエッチングストッパーとして用いる膜には、フッ素を殆ど含有しない有機材料を用いるのが好ましい。例えば、絶縁膜１４のようにエッチングを目的とした膜には、原子比で１％以上のフッ素を含有した有機材料を用い、有機低誘電率膜１３のようにエッチングストッパーとして用いる膜には、フッ素を原子比で１％未満しか含まない有機材料を用いるのが好ましい。
【０１０６】
また、既述したように、フッ素を含有することで膜の比誘電率が低下するので、エッチングを目的とした比較的厚く形成する膜にフッ素を多く含有した有機材料を用いることは、層間絶縁膜全体の比誘電率を下げるという目的からも好都合である。
【０１０７】
次に、図１（ｃ）に示すように、いわゆるダマシン法により、溝１６内に配線層１７を形成する。即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）等を主成分とする配線材料を全面に形成し、例えば、ＣＭＰ法により、溝１６内以外の部分の配線材料を除去する。なお、溝１６内以外の部分の配線材料を除去する方法は、エッチバック法でも良い。
【０１０８】
この時、本例では、図示の如く、複数の配線層１７が比較的近接して並行配置された場合でも、配線層間の絶縁膜１４が、酸化シリコンよりも比誘電率の低い有機低誘電率材料で構成されているので、配線間容量を小さく抑えることができ、動作速度の劣化が防止される。
【０１０９】
次に、図２（ａ）に示すように、有機低誘電率膜１５上及び配線層１７上の全面に、上述した下地絶縁膜１２及び絶縁膜１４と同様の有機低誘電率材料からなる絶縁膜１８を、例えば、８００ｎｍ程度の膜厚に形成する。
【０１１０】
次に、図２（ｂ）に示すように、絶縁膜１８の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、絶縁膜１８をエッチングし、図示の如く、絶縁膜１８に配線層１７に達する接続孔１９を形成する。
【０１１１】
この時、本例では、配線層１７間の絶縁膜の最上層に、例えば、環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１８のエッチング時にエッチング耐性を有する、例えば、ポリアリールエーテルからなる有機低誘電率膜１５を設けている。従って、図示の如く、フォトリソグラフィーによる接続孔１９の位置が多少ずれた場合でも、そのエッチング時に有機低誘電率膜１５がエッチングストッパーとして機能するので、接続孔１９が配線層１７間の絶縁膜中にまで達して形成されることが無い。この結果、後に接続孔１９内に埋め込まれる導電材料により配線層１７間の距離が実質的に狭められて配線間容量が不測に増大することが防止される。また、配線層１７間に侵入した導電材料による配線層１７間の短絡も防止される。
【０１１２】
次に、図２（ｃ）に示すように、接続孔１９内を、例えば、ポリシリコンやタングステン（Ｗ）等の導電材料からなるプラグ２０により埋め込む。即ち、接続孔１９内を埋め込むように絶縁膜１８上の全面に、例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構成する導電材料を成膜した後、例えば、エッチバック法やＣＭＰ法により、接続孔１９内以外の部分の導電材料を除去する。
【０１１３】
この後、図示は省略するが、絶縁膜１８上に、プラグ２０に接続するパターンで上層配線層を形成する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直接接続孔１９内に埋め込むようにして、上層配線層を形成しても良い。
【０１１４】
以上に説明した第３の例では、配線層１７間の絶縁膜及び接続孔１９間の絶縁膜に、夫々、ＳｉＯ2よりも比誘電率の低い有機低誘電率材料を用いているので、配線間容量が低減され、この結果、配線間隔を縮小化することができて、高集積化が達成される。
【０１１５】
なお、この第３の例において、比較的間隔の広い接続孔１９間の絶縁膜１８には、上述した第１の例と同様のＳｉＯ2系の絶縁膜を用いても良い。その場合、既述したエッチング条件（３）でのＳｉＯ2のエッチングレートは約４００ｎｍ／分であるので、例えば、〔化１〕〜〔化４〕の材料で構成された有機低誘電率膜１５はこのＳｉＯ2に対するエッチングストッパーとしても充分に機能し、従って、上述したと同様の効果が得られる。また、この絶縁膜１８の部分を、上述した〔化５〕〜〔化１３〕の有機低誘電率材料とＳｉＯ2系の絶縁膜との積層構造にしても良い。
【０１１６】
更に、例えば、絶縁膜１４を、有機低誘電率材料又はＳｉＯ2 系の絶縁膜１８に対し充分なエッチング選択比がとれる有機低誘電率材料で構成したような場合には、有機低誘電率膜１５を省略することができる。
【０１１７】
この第３の例では、配線層１７とシリコン基板１１との間の層間絶縁膜にも、例えば、環状フッ素化合物とシロキサンの共重合体からなる下地絶縁膜１２と、例えば、ポリアリールエーテルからなる有機低誘電率膜１３を用いている。従って、この層間絶縁膜にＳｉＯ2 系の絶縁膜を用いた場合に比し、この層間絶縁膜の比誘電率が低くなって、層間容量が小さくなる。この結果、この層間絶縁膜の膜厚を小さくすることが可能となり、多層配線化に有利になる。
【０１１８】
例えば、図１１に示すように、シリコン基板１００上に、第１層１０１として膜厚約８００ｎｍのＳｉＯ2 膜を形成し、第２層１０２として膜厚約１００ｎｍの窒化シリコン膜を形成した試料Ａ、第１層１０１として膜厚約８００ｎｍの環状フッ素化合物・シロキサン共重合体を形成し、第２層１０２として膜厚約１００ｎｍの窒化シリコン膜を形成した試料Ｂ、及び、第１層１０１として膜厚約８００ｎｍの環状フッ素化合物・シロキサン共重合体を形成し、第２層１０２として膜厚約１００ｎｍのポリアリールエーテルを形成した試料Ｃの夫々の積層膜の比誘電率を測定した結果を下記に示す。
試料Ａ 試料Ｂ 試料Ｃ
約４．８ 約３．３ 約２．５
【０１１９】
この結果から、従来多用されている試料Ａの酸化シリコン／窒化シリコンの組み合わせに比し、試料Ｃの環状フッ素化合物・シロキサン共重合体／ポリアリールエーテルの組み合わせは、その比誘電率が大きく低下することが分かる。
【０１２０】
なお、配線層１７とシリコン基板１１との間の層間容量がそれほど問題にならない場合には、上述した有機低誘電率材料の代わりに第１の例と同様のＳｉＯ2系の下地絶縁膜１２を用いても良い。また、下地絶縁膜１２の部分を、有機低誘電率材料とＳｉＯ2系の絶縁膜の積層構造にしても良い。
【０１２１】
〔第４の例〕
次に、図６及び図７を参照して、第４の例を説明する。この第４の例において、上述した第１〜第３の例に対応する部位には、上述した第１〜第３の例と同一の符号を付す。
【０１２２】
図６（ａ）に示すように、この第４の例では、既述した第１又は第３の例の図１（ｃ）までの工程を行った後、有機低誘電率膜１５上及び配線層１７上に形成する絶縁膜１８として、下層２１、エッチングストッパー層２２及び上層２３の３層構造の膜を形成する。
【０１２３】
この時、下層２１及び上層２３には、夫々、既述した〔化５〕〜〔化１３〕の有機低誘電率材料やＳｉＯ2 系の絶縁膜を用いることができる。一方、エッチングストッパー層２２には、例えば、既述した〔化１〕〜〔化４〕の有機低誘電率材料を用いることができる。
【０１２４】
次に、図６（ｂ）に示すように、絶縁膜１８の上層２３上にレジスト膜２４を形成し、フォトリソグラフィーによりこのレジスト膜２４をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜２４の部分に開口を形成する。しかる後、このレジスト膜２４をエッチングマスクとして用いて、絶縁膜１８の上層２３、エッチングストッパー層２２及び下層２１を順次エッチングし、図示の如く、絶縁膜１８に配線層１７に達する接続孔１９を形成する。この時、接続孔１９の形成位置が多少ずれた場合でも、有機低誘電率膜１５が、絶縁膜１８の下層２１のエッチング時のエッチングストッパーとして機能するので、配線層１７間の絶縁膜１４が不測にエッチングされることが防止される。
【０１２５】
次に、図７（ａ）に示すように、レジスト膜２４をアッシング等により除去した後、絶縁膜１８の上層２３上に別のレジスト膜２５を形成する。そして、フォトリソグラフィーによりこのレジスト膜２５をパターニングして、接続孔１９の部分を含む上層配線パターンの開口をこのレジスト膜２５に形成する。しかる後、このレジスト膜２５をエッチングマスクとして用いて、絶縁膜１８の上層２３をエッチングし、絶縁膜１８の上層２３に上層配線パターンの溝２６を形成する。
【０１２６】
この時、異方性の強いエッチングを行えば、エッチングストッパー層２２の存在により絶縁膜１８の下層２１がエッチングされることは殆ど無い。従って、図示の如く、接続孔１９に連続した溝２６が良好な形状で形成される。
【０１２７】
次に、図７（ｂ）に示すように、接続孔１９及び溝２６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を全面に形成し、例えば、ＣＭＰ法により、接続孔１９及び溝２６内以外の部分の上層配線材料を除去する。これにより、接続孔１９及び溝２６内に埋め込まれた上層の配線層２７が形成される。なお、上層配線材料を除去する方法は、エッチバック法でも良い。
【０１２８】
この第４の例によれば、接続孔と溝を配線材料で同時に埋め込むいわゆるデュアルダマシン法により、上層の配線層２７を簡便に形成することができる。
【０１２９】
〔第５の例〕
次に、図８及び図９を参照して、第５の例を説明する。この第５の例において、上述した第１〜第４の例に対応する部位には、上述した第１〜第４の例と同一の符号を付す。
【０１３０】
図８（ａ）に示すように、この第５の例では、既述した第１又は第３の例の図１（ｃ）までの工程を行った後、有機低誘電率膜１５上及び配線層１７上に形成する絶縁膜１８として、下層２１及び上層２３の２層構造の膜を形成する。
【０１３１】
この時、下層２１は、この下層２１のエッチング時に有機低誘電率膜１５をエッチングストッパーとして用い得る材料で構成する。また、上層２３は、この上層２３のエッチング時に下層２１をエッチングストッパーとして用い得る材料で構成する。例えば、既述したエッチング条件（３）でエッチングを行う場合、下層２１を、既述した〔化１１〕の材料で構成し、上層２３を、既述した〔化６〕の材料で構成すれば、それらの間で比較的大きなエッチング選択比をとることができる。また、下層２１及び上層２３の一方を〔化５〕〜〔化１３〕の有機低誘電率材料で、他方をＳｉＯ2 系の絶縁膜で構成することもできる。
【０１３２】
次に、図８（ｂ）に示すように、絶縁膜１８の上層２３上にレジスト膜２４を形成し、フォトリソグラフィーによりこのレジスト膜２４をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜２４の部分に開口を形成する。しかる後、このレジスト膜２４をエッチングマスクとして用いて、絶縁膜１８の上層２３及び下層２１を順次エッチングし、図示の如く、絶縁膜１８に配線層１７に達する接続孔１９を形成する。この時、接続孔１９の形成位置が多少ずれた場合でも、有機低誘電率膜１５が、絶縁膜１８の下層２１のエッチング時のエッチングストッパーとして機能するので、配線層１７間の絶縁膜１４が不測にエッチングされることが防止される。
【０１３３】
次に、図９（ａ）に示すように、レジスト膜２４をアッシング等により除去した後、絶縁膜１８の上層２３上に別のレジスト膜２５を形成する。そして、フォトリソグラフィーによりこのレジスト膜２５をパターニングして、接続孔１９の部分を含む上層配線パターンの開口をこのレジスト膜２５に形成する。しかる後、このレジスト膜２５をエッチングマスクとして用い且つ絶縁膜１８の下層２１をエッチングストッパーとして用いて、絶縁膜１８の上層２３をエッチングし、絶縁膜１８の上層２３に上層配線パターンの溝２６を形成する。
【０１３４】
次に、図９（ｂ）に示すように、接続孔１９及び溝２６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を全面に形成し、例えば、ＣＭＰ法により、接続孔１９及び溝２６内以外の部分の上層配線材料を除去する。これにより、接続孔１９及び溝２６内に埋め込まれた上層の配線層２７が形成される。なお、上層配線材料を除去する方法は、エッチバック法でも良い。
【０１３５】
この第５の例によっても、上述した第４の例と同様、いわゆるデュアルダマシン法により、上層の配線層２７を簡便に形成することができる。しかも、この第５の例では、上述した第４の例と比較して絶縁膜１８の積層数が少なくて済むので、その製造プロセスが簡略化される。
【０１３６】
〔第６の例〕
次に、図１０を参照して、本発明に基づく第６の例を説明する。この第６の例において、上述した第１の例に対応する部位には、上述した第１の例と同一の符号を付す。
【０１３７】
図１０（ａ）に示すように、この第６の例では、シリコン基板１１上に形成する下地絶縁膜１２を、膜厚１００ｎｍ程度のＳｉＯ2膜２８、例えば、〔化５〕〜〔化１３〕の材料からなる膜厚８００ｎｍ程度の有機低誘電率膜２９及び膜厚１００ｎｍ程度のＳｉＯ2膜３０の３層構造とし、絶縁膜１８も、同様に、膜厚１００ｎｍ程度のＳｉＯ2膜３１、例えば、〔化５〕〜〔化１３〕の材料からなる膜厚８００ｎｍ程度の有機低誘電率膜３２及び膜厚１００ｎｍ程度のＳｉＯ2膜３３の３層構造としている。
【０１３８】
このように、シリコン基板１１と有機低誘電率膜２９の間、有機低誘電率膜２９と１３の間、有機低誘電率膜１３と３２の間、及び、有機低誘電率膜３２と１５の間に夫々ＳｉＯ2 膜２８、３０、３１及び３３を介在させることにより、各有機低誘電率膜２９、１３、３２、１５の膜剥がれを防止する。なお、これらのＳｉＯ2 膜２８、３０、３１、３３は、層間絶縁膜の比誘電率を高くするので、できるだけ薄く、例えば、１００ｎｍ以下の膜厚に形成するのが好ましい。
【０１３９】
次に、図１０（ｂ）に示すように、フォトリソグラフィー及びエッチングにより、有機低誘電率膜５、ＳｉＯ2 膜３３、有機低誘電率膜３２及びＳｉＯ2 膜３１に、配線パターンの溝１６を形成する。この時、ＳｉＯ2 膜３１のエッチング時に有機低誘電率膜１３がエッチングストッパーとして機能するので、この溝１６形成のためのエッチングを簡便に制御することができる。
【０１４０】
次に、図１０（ｃ）に示すように、上述した第１又は第３の実施の形態と同様、接続孔１９内を、例えば、ポリシリコンやタングステン（Ｗ）等の導電材料からなるプラグ２０により埋め込む。即ち、接続孔１９内を埋め込むように絶縁膜１８上の全面に、例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構成する導電材料を成膜した後、例えば、エッチバック法やＣＭＰ法により、接続孔１９内以外の部分の導電材料を除去する。
【０１４１】
この後、図示は省略するが、絶縁膜１８上に、プラグ２０に接続するパターンで上層配線層を形成する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直接接続孔１９内に埋め込むようにして、上層配線層を形成しても良い。
【０１４２】
この第６の例でも、特に、近接配置される配線層１７間の絶縁膜の主要部分に、ＳｉＯ2よりも比誘電率の低い有機低誘電率膜３２を用いているので、配線間容量が低減され、この結果、配線間隔を縮小化することができて、高集積化が達成される。
【０１４３】
また、配線層１７とシリコン基板１１との間の層間絶縁膜の主要部分にも、ＳｉＯ2 よりも比誘電率の低い有機低誘電率膜２９を用いているので、この層間絶縁膜を主としてＳｉＯ2 系の絶縁膜により構成した場合に比し、この層間絶縁膜の比誘電率が低くなって、層間容量が小さくなる。この結果、この層間絶縁膜の膜厚を小さくすることが可能となり、多層配線化に有利になる。
【０１４４】
なお、以上に説明した各例では、上層と下層の２層の積層配線構造を説明したが、配線の積層数は３層以上であっても良い。また、その場合、上述した各例における下層配線１７は、基板１１から数えて１層目の配線、２層目の配線、３層目の配線、…、のいずれであっても良い。
【０１４５】
【発明の効果】
本発明においては、例えば、埋め込み配線用の溝形成時のエッチングを簡便に制御するために用いるエッチングストッパー層に、従来の窒化シリコンよりも比誘電率が低い有機低誘電率材料を用いているので、層間絶縁膜全体の比誘電率を低くすることができて、層間容量や配線間容量を低減することができる。この結果、消費電力の増大や素子の動作速度の低下等を防止することができて、性能の良い半導体装置を提供することができる。
【０１４６】
また、エッチングされる絶縁層とエッチングストッパーとして用いる絶縁層の両方に、酸化シリコンよりも比誘電率が低い有機低誘電率材料を用いることにより、例えば、層間絶縁膜の比誘電率を、酸化シリコン系の層間絶縁膜に比して低くすることができ、層間容量や配線間容量をより小さくすることができる。この結果、例えば、層間膜の薄膜化が達成できて、多層配線化に有利になり、また、例えば、層間膜に埋め込み形成される配線間の距離をより縮小化できるようになって、半導体装置の高集積化に有利になる。
【０１４７】
更に、下層配線間の絶縁膜上に、その上の層間絶縁膜のエッチング時にエッチングストッパーとして機能する有機低誘電率膜を設けることにより、下層配線に対する接続孔の形成位置が多少ずれた場合でも、その接続孔形成時のエッチングで下層配線間の絶縁膜が不測にエッチングされることが防止され、下層配線の配線間容量の増大や下層配線間の短絡が防止される。この結果、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明を理解するための第１及び第３の例による半導体装置の製造方法を工程順に示す断面図である。
【図２】 同、第１及び第３の例による半導体装置の製造方法を工程順に示す断面図である。
【図３】 同、第２の例による半導体装置の製造方法を工程順に示す断面図である。
【図４】 同、第２の例による半導体装置の製造方法を工程順に示す断面図である。
【図５】 同、第２の例による半導体装置の製造方法を工程順に示す断面図である。
【図６】 同、第４の例による半導体装置の製造方法を工程順に示す断面図である。
【図７】 同、第４の例による半導体装置の製造方法を工程順に示す断面図である。
【図８】 同、第５の例による半導体装置の製造方法を工程順に示す断面図である。
【図９】 同、第５の例による半導体装置の製造方法を工程順に示す断面図である。
【図１０】 本発明に基づく第６の例による半導体装置の製造方法を工程順に示す断面図である。
【図１１】 比誘電率の測定実験に用いた積層構造膜を示す断面図である。
【符号の説明】
１１…シリコン基板、１２…下地絶縁膜、１３、１５…有機低誘電率膜、
１４、１８…絶縁膜、１６、２６…溝、１７、２７…配線層、
１９…接続孔（ビアホール）、２０…プラグ、２１…下層、
２２…エッチングストッパー層、２３…上層、２４、２５…レジスト膜、
２８、３０、３１、３３…ＳｉＯ2 膜、２９、３２…有機低誘電率膜
【発明の属する技術分野】
本発明は半導体装置に関し、特に、層間絶縁膜の少なくとも一部に窒化シリコンや酸化シリコンよりも比誘電率が低い有機低誘電率膜を用いた半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の高集積化に伴い、内部配線の微細化及び多層化が進んでいる。この結果、層間絶縁膜の平坦化技術や微細配線の加工技術が重要な課題となっており、これらの課題の解決手段の１つとして、埋め込み配線技術が注目されている。
【０００３】
この埋め込み配線技術では、層間絶縁膜に配線パターンの溝を形成し、この溝内を配線材料で埋め込んだ後、溝内以外の部分の配線材料を、例えば、エッチバッグ又は化学的機械研磨（ＣＭＰ）法により除去して、溝内にのみ配線材料を残す。
【０００４】
この埋め込み配線技術によれば、配線部分が層間絶縁膜に埋め込まれた形状で形成されるため、この後の層間膜の平坦化に極めて有利である。また、埋め込み配線の形成にＣＭＰ法を用いる場合には、従来のＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法による加工が困難であった銅（Ｃｕ）配線の使用が可能となる。このＣｕ配線は、低抵抗且つ高信頼性のため、次世代配線材料として最も注目されているものである。
【０００５】
【発明が解決しようとする課題】
上述した埋め込み配線のための溝形成時、そのエッチング制御を簡便に行うために、通常、層間絶縁膜中にエッチングストッパー層が設けられる。例えば、従来のＳｉＯ2 系の層間絶縁膜の場合、窒化シリコン膜がエッチングストッパー層として用いられる。しかし、窒化シリコンは、その比誘電率が約７と非常に高いため、層間絶縁膜中に窒化シリコン膜を設けると、層間絶縁膜全体の比誘電率が高くなってしまうという問題が有った。
【０００６】
一方、上述した半導体装置の高集積化に伴い、配線間隔の縮小化も進んでいる。しかし、配線間隔の縮小は、配線間容量の増大を招き、半導体装置の動作速度の劣化や消費電力の増大に繋がる。特に、ロジック系の半導体装置では、動作速度の劣化は極めて重要な問題である。
【０００７】
そこで、層間絶縁膜として、従来一般に用いられている酸化シリコン（ＳｉＯ2 ：比誘電率κ≒４．２）系の絶縁膜よりも低誘電率の絶縁膜を用いることが検討されている。特に、デザインルールが０．１８μｍよりも小さくなると、層間膜の比誘電率は、例えば、２．５程度以下であるのが好ましい。
【０００８】
更に、配線間隔が縮小されると、それらの配線に上層配線をコンタクトさせるための接続孔（ビアホール）を正確に形成する必要が生じる。即ち、接続孔の形成位置が下層配線上から多少でもずれた場合には、その接続孔を形成するエッチング過程で、下層配線間の絶縁膜もエッチングされ、後の接続孔の埋め込み時、その部分にも上層配線材料が侵入する。この結果、下層配線の間隔が、それらの間に侵入した上層配線材料により更に縮小した形となり、配線間容量が不測に増大するという問題が有った。また、最悪の場合には、配線間が短絡するという問題も有った。
【０００９】
しかし、フォトリソグラフィー工程における露光装置の解像度には限界が有り、接続孔の形成位置が多少ずれることは技術的に避けられない現象である。
【００１０】
特に、微細化及び高集積化が進んだ最近の半導体装置では、コンタクト部での配線幅を他の部分より大きくとることが困難になって、コンタクト部での配線幅が他の部分と同じいわゆるボーダーレスコンタクトとなっている。この結果、必然的にコンタクト部での下層配線の幅とその上に形成する接続孔の径とがほぼ等しくなり、上述したような接続孔の位置ずれの問題が深刻化している。
【００１１】
そこで、本発明の第１の目的は、例えば、埋め込み配線用の溝形成時のエッチング制御を簡便に行うために設けるエッチングストッパー層に、窒化シリコンよりも比誘電率が低い有機低誘電率材料を用いることにより、層間絶縁膜全体の誘電率を従来よりも低くした半導体装置を提供することである。
【００１２】
また、本発明の第２の目的は、例えば、層間絶縁膜の主要部分に酸化シリコンよりも比誘電率が低い有機低誘電率材料を用いることにより、例えば、埋め込み配線の間隔が狭い場合でもその配線間容量の増大を抑えることができる半導体装置を提供することである。
【００１３】
更に、本発明の第３の目的は、例えば、下層配線に対する接続孔の形成位置が多少ずれた場合でも、その接続孔形成のためのエッチング時に、下層配線間の絶縁膜が不測にエッチングされない構造の半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
上述した課題を解決する本発明の半導体装置は、
主として酸化シリコンで構成された第１の絶縁層と、
前記第１の絶縁層の下に設けられ、窒化シリコンよりも比誘電率が低く且つ前記第１ の絶縁層のエッチング時にエッチング耐性を有する第１の有機低誘電率材料からなる第 ２の絶縁層と、
前記第１の絶縁層の上に設けられ、酸化シリコンよりも比誘電率が低い第２の有機低 誘電率材料からなる第３の絶縁層と、
前記第３の絶縁層の上に設けられ、主として酸化シリコンで構成された第４の絶縁層 と
を備え、前記第１及び第４の絶縁層の厚みが、前記第３の絶縁層の厚みより小さく、前記第１、第３及び第４の絶縁層に前記第２の絶縁層に達する溝が形成され、その溝の内部に配線層が埋め込まれている。
【００１５】
例えば、酸化シリコンからなる第１の絶縁層のエッチングストッパー層として用いる第２の絶縁層には、ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミド又はポリナフタレンを上記有機低誘電率材料として用い得る。
【００１６】
また、第１の絶縁層及び第２の絶縁層に、共に、酸化シリコンよりも比誘電率が低い有機低誘電率材料を用いることにより、層間絶縁膜全体の誘電率を、酸化シリコン系のものに比し、低くすることができる。従って、例えば、埋め込み配線を比較的近接させて配置した場合でも、その配線間容量の増大を抑制することができる。
【００１７】
この時、第１の絶縁層に用い得る有機低誘電率材料としては、例えば、環状フッ素化合物とシロキサンの共重合体、ポリペンタフルオロスチレン、変性ポリテトラフルオロエチレン、ポリ−１，４−フルオロメチルベンゼン、フッ化ポリアリールエーテル、フッ化ポリイミド、ポリフッ化ナフタレン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キシレン又はパークロロシクロアルキル系ポリマーを挙げることができる。
【００１８】
一方、第２の絶縁層に用い得る有機低誘電率材料としては、例えば、ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミド又はポリナフタレンを挙げることができる。
【００２２】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明するが、理解のために各種の例を挙げて説明する。
【００２３】
〔第１の例〕
まず、図１及び図２を参照して、第１の例を説明する。
【００２４】
まず、図１（ａ）に示すように、所定の素子構造等が形成された単結晶シリコン半導体基板１１上に、層間絶縁膜の一部として、例えば、モノシラン（ＳｉＨ4 ）と酸素（Ｏ2 ）を原料ガスに用いた化学的気相成長（ＣＶＤ）法により、又は、テトラエトキシシラン（ＴＥＯＳ）とＯ2 を原料ガスに用いたプラズマＣＶＤ法により、酸化シリコン（ＳｉＯ2 ）からなる下地絶縁膜１２を、例えば、５００ｎｍ程度の膜厚に形成する。
【００２５】
次に、この下地絶縁膜１２の上に、窒化シリコンよりも比誘電率が低い有機低誘電率膜１３を、例えば、回転塗布及びベーキングにより、又は、ＣＶＤ法により、例えば、５０ｎｍ程度の膜厚に形成する。
【００２６】
この有機低誘電率膜１３には、次の〔化１〕に一般式を示すポリアリールエーテル（比誘電率κ≒２．８）、
【００２７】
【化１】
次の〔化２〕に一般式を示すポリ−ｐ−キシレン（例えば、パリレン（商品名）：比誘電率κ≦２．６）、
【００２９】
【化２】
次の〔化３〕に一般式を示すポリイミド（比誘電率κ≒３．２〜３．６）、
【００３１】
【化３】
次の〔化４〕に一般式を示すポリナフタレン（比誘電率κ≒２．３〜２．５）、
【００３３】
【化４】
等を好適に用いることができる。
【００３５】
これら〔化１〕〜〔化４〕に示した材料は、実質的にフッ素を含有していないので、フッ素系ガスによるエッチングに比較的強い耐性を示し、従って、エッチングストッパーとして有効に用い得る。
【００３６】
なお、上述した〔化１〕〜〔化４〕の材料は、いずれも、窒化シリコン（比誘電率κ≒７）のみならず、既述したＳｉＯ2 （比誘電率κ≒４．２）よりも低い比誘電率を有しているため、層間絶縁膜の低誘電率化に極めて有効である。
【００３７】
なお、〔化１〕〜〔化４〕の材料を適宜積層して用いても良い。
【００３８】
次に、図示の如く、この有機低誘電率膜１３の上に、上述した下地絶縁膜１２と同様のＳｉＯ2 からなる絶縁膜１４を、例えば、８００ｎｍ程度の膜厚に形成する。次いで、この絶縁膜１４の上に、上述した有機低誘電率膜１３と同様の材料からなる有機低誘電率膜１５を、例えば、５０ｎｍ程度の膜厚に形成する。
【００３９】
次に、図１（ｂ）に示すように、有機低誘電率膜１５の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、埋め込み配線用の溝を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、有機低誘電率膜１５をエッチングし、続いて、更に、絶縁膜１４をエッチングして、図示の如く、有機低誘電率膜１５と絶縁膜１４に、埋め込み配線用の溝１６を形成する。
【００４０】
このエッチングは、例えば、マグネトロン方式のエッチング装置を用いて行い、有機低誘電率膜１５のエッチングは、例えば、下記のエッチング条件（１）で行う。
エッチング条件（１）
ガス ： Ｏ2 ／Ａｒ＝２００／２００〔ｓｃｃｍ〕
圧力 ： ４０ｍＴｏｒｒ
ＲＦパワー ： １５００Ｗ
基板設置電極温度： ２０℃
【００４１】
このエッチング条件（１）での既述した〔化１〕〜〔化４〕のエッチングレートは、いずれも、５μｍ／秒程度で、一方、ＳｉＯ2 のエッチングレートは、５０ｎｍ／秒程度である。
【００４２】
次に、ＳｉＯ2 からなる絶縁膜１４のエッチングは、例えば、下記のエッチング条件（２）で行う。
このエッチング条件（２）におけるＳｉＯ2 及び既述した〔化１〕〜〔化４〕の材料のエッチングレートは、次の通りである。なお、単位は全て〔ｎｍ／分〕である。
従って、このエッチング条件（２）による絶縁膜１４のエッチング時、既述した〔化１〕〜〔化４〕の材料からなる有機低誘電率膜１３がエッチングストッパーとして機能するので、溝１６形成時のエッチング制御を簡便に行うことができる。
【００４５】
次に、図１（ｃ）に示すように、いわゆるダマシン法により、溝１６内に配線層１７を形成する。即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）等を主成分とする配線材料を全面に形成し、例えば、ＣＭＰ法により、溝１６内以外の部分の配線材料を除去する。なお、溝１６内以外の部分の配線材料を除去する方法は、エッチバック法でも良い。
【００４６】
次に、図２（ａ）に示すように、有機低誘電率膜１５上及び配線層１７上の全面に、上述した下地絶縁膜１２及び絶縁膜１４と同様のＳｉＯ2 からなる絶縁膜１８を、例えば、８００ｎｍ程度の膜厚に形成する。
【００４７】
次に、図２（ｂ）に示すように、絶縁膜１８の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、絶縁膜１８をエッチングし、図示の如く、絶縁膜１８に配線層１７に達する接続孔１９を形成する。
【００４８】
この時、このＳｉＯ2 からなる絶縁膜１８のエッチングは、例えば、上述したエッチング条件（２）により行う。従って、図示の如く、フォトリソグラフィーによる接続孔１９の位置が多少ずれた場合でも、そのエッチング時に、既述した〔化１〕〜〔化４〕の材料からなる有機低誘電率膜１５がエッチングストッパーとして機能するので、接続孔１９が配線層１７間の絶縁膜１４中にまで達して形成されることが無い。この結果、後に接続孔１９内に埋め込まれる導電材料により配線層１７間の距離が実質的に狭められて配線間容量が不測に増大すること、及び、配線層１７間が短絡することが防止される。
【００４９】
次に、図２（ｃ）に示すように、接続孔１９内を、例えば、ポリシリコンやタングステン（Ｗ）等の導電材料からなるプラグ２０により埋め込む。即ち、接続孔１９内を埋め込むように絶縁膜１８上の全面に、例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構成する導電材料を成膜した後、例えば、エッチバック法やＣＭＰ法により、接続孔１９内以外の部分の導電材料を除去する。
【００５０】
この後、図示は省略するが、絶縁膜１８上に、プラグ２０に接続するパターンで上層配線層を形成する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直接接続孔１９内に埋め込むようにして、上層配線層を形成しても良い。
【００５１】
以上に説明した第１の例では、絶縁膜１４に埋め込み配線用の溝１６を形成するためのエッチング時、及び、絶縁膜１８に接続孔１９を形成するためのエッチング時に、夫々、有機低誘電率膜１３、１５をエッチングストッパーとして用いているので、それらのエッチング制御を簡便に行うことができる。この時、有機低誘電率膜１３、１５は、従来エッチングストッパーとして多用されている窒化シリコンよりも比誘電率が低く、更に、酸化シリコンよりも比誘電率が低いので、層間絶縁膜全体の比誘電率を従来よりも低くすることができる。この結果、層間容量や配線間容量を低減することができて、素子の動作特性が向上する。
【００５２】
また、絶縁膜１８に接続孔１９を形成する際、有機低誘電率膜１５をエッチングストッパーとして用いているので、例えば、フォトリソグラフィーによる接続孔１９の形成位置が多少ずれた場合でも、そのエッチング時、下層の配線層１７間の絶縁膜１４が不測にエッチングされることが防止される。従って、下層の配線層１７間に、例えば、上層配線材料等の導電材料の侵入することが無いので、配線層１７間の実質的な間隔が不測に縮小することが防止され、配線間容量の不測の増大が防止される。また、下層の配線層１７間に侵入した導電材料による配線層１７間の短絡も防止される。
【００５３】
〔第２の例〕
次に、図３〜図５を参照して、第２の例を説明する。なお、この第２の例において、上述した第１の例に対応する部位には、上述した第１の例と同一の符号を付す。
【００５４】
まず、図３（ａ）に示すように、上述した第１の例と同様にして、シリコン基板１１上に、ＳｉＯ2からなる下地絶縁膜１２を、例えば、５００ｎｍ程度の膜厚に形成する。
【００５５】
次に、この下地絶縁膜１２の上に、窒化シリコンよりも比誘電率が低い有機低誘電率膜１３を、例えば、５０ｎｍ程度の膜厚に形成する。この有機低誘電率膜１３には、例えば、既述した〔化１〕〜〔化４〕の材料を用いる。
【００５６】
次に、この有機低誘電率膜１３の上に、上述した下地絶縁膜１２と同様のＳｉＯ2 からなる絶縁膜１４を、例えば、８００ｎｍ程度の膜厚に形成する。
【００５７】
次に、図３（ｂ）に示すように、この第２の実施の形態では、絶縁膜１４の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、埋め込み配線用の溝を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、絶縁膜１４をエッチングし、図示の如く、絶縁膜１４に、埋め込み配線用の溝１６を形成する。
【００５８】
この時のエッチングは、例えば、既述したエッチング条件（２）で行う。従って、絶縁膜１４のエッチング時、有機低誘電率膜１３がエッチングストッパーとして機能するので、そのエッチング制御を簡便に行うことができる。
【００５９】
次に、図３（ｃ）に示すように、いわゆるダマシン法により、溝１６内に配線層１７を形成する。即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）等を主成分とする配線材料を全面に形成し、例えば、ＣＭＰ法により、溝１６内以外の部分の配線材料を除去する。なお、溝１６内以外の部分の配線材料を除去する方法は、エッチバック法でも良い。
【００６０】
次に、図４（ａ）に示すように、絶縁膜１４上及び配線層１７上の全面に、上述した有機低誘電率膜１３と同様の材料からなる有機低誘電率膜１５を、例えば、５０ｎｍ程度の膜厚に形成する。
【００６１】
次に、図４（ｂ）に示すように、有機低誘電率膜１５上の全面に、上述した下地絶縁膜１２及び絶縁膜１４と同様のＳｉＯ2 からなる絶縁膜１８を、例えば、８００ｎｍ程度の膜厚に形成する。
【００６２】
次に、図４（ｃ）に示すように、絶縁膜１８の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、絶縁膜１８をエッチングする。
【００６３】
この時のエッチングは、例えば、既述したエッチング条件（２）で行う。従って、この絶縁膜１８のエッチング時、有機低誘電率膜１５がエッチングストッパーとして機能するので、図示の如く、絶縁膜１８に有機低誘電率膜１５に達する貫通孔１９ａが形成される。
【００６４】
次に、図５（ａ）に示すように、引き続き、例えば、既述したエッチング条件（１）により、有機低誘電率膜１５のエッチングを行う。これにより、図示の如く、有機低誘電率膜１５に配線層１７に達する貫通孔１９ｂが形成され、この有機低誘電率膜１５の貫通孔１９ｂとこれに連続する絶縁膜１８の貫通孔１９ａとにより、接続孔１９が形成される。この時、ＳｉＯ2 からなる絶縁膜１４が、実質上エッチングストッパーとして機能するので、接続孔１９が配線層１７間の絶縁膜１４中にまで達して形成されることは無い。
【００６５】
次に、図５（ｂ）に示すように、接続孔１９内を、例えば、ポリシリコンやタングステン（Ｗ）等の導電材料からなるプラグ２０により埋め込む。即ち、接続孔１９内を埋め込むように絶縁膜１８上の全面に、例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構成する導電材料を成膜した後、例えば、エッチバック法やＣＭＰ法により、接続孔１９内以外の部分の導電材料を除去する。
【００６６】
この後、図示は省略するが、絶縁膜１８上に、プラグ２０に接続するパターンで上層配線層を形成する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直接接続孔１９内に埋め込むようにして、上層配線層を形成しても良い。
【００６７】
以上に説明した第２の例では、絶縁膜１４に埋め込み配線用の溝１６を形成するためのエッチング時、及び、絶縁膜１８に接続孔１９の一部である貫通孔１９ａを形成するためのエッチング時に、夫々、有機低誘電率膜１３、１５をエッチングストッパーとして用いているので、それらのエッチング制御を簡便に行うことができる。この時、有機低誘電率膜１３、１５は、従来エッチングストッパーとして多用されている窒化シリコンよりも比誘電率が低く、更に、酸化シリコンよりも比誘電率が低いので、層間絶縁膜全体の比誘電率を従来よりも低くすることができる。この結果、層間容量や配線間容量を低減することができて、素子の動作特性が向上する。
【００６８】
また、絶縁膜１８に、接続孔１９の一部である貫通孔１９ａを形成する際には、有機低誘電率膜１５をエッチングストッパーとして用い、有機低誘電率膜１５に、接続孔１９の一部である貫通孔１９ｂを形成する際には、絶縁膜１４をエッチングストッパーとして用いているので、例えば、フォトリソグラフィーによる接続孔１９の形成位置が多少ずれた場合でも、そのエッチング形成時、下層の配線層１７間の絶縁膜１４がエッチングされることが実質上防止される。従って、下層の配線層１７間に、例えば、上層配線材料等の導電材料の侵入することが無いので、配線層１７間の実質的な間隔が不測に縮小することが防止され、配線間容量の不測の増大が防止される。また、下層の配線層１７間に侵入した導電材料による配線層１７間の短絡も防止される。
【００６９】
〔第３の例〕
次に、第３の例を説明する。
【００７０】
なお、この第３の例における各構成要素の位置的関係及び製造手順は、図１及び図２で説明した第１の例と実質的に同じで良いので、ここでは、便宜上、第１の例と同じ図１及び図２を参照して、この第３の例を説明する。
【００７１】
まず、図１（ａ）に示すように、この第３の例では、シリコン基板１１上に、層間絶縁膜の一部として、酸化シリコンよりも比誘電率が低い有機低誘電率材料からなる絶縁膜１２を、例えば、８００ｎｍ程度の膜厚に形成する。
【００７２】
この有機低誘電率材料としては、次の〔化５〕に一般式を示す環状フッ素化合物とシロキサンの共重合体（比誘電率κ≒２．４）を用いることができる。
【００７３】
【化５】
また、これ以外では、次の〔化６〕に一般式を示すポリペンタフルオロスチレン（比誘電率κ≒１．９）、
【００７５】
【化６】
次の〔化７〕に一般式を示す変性ポリテトラフルオロエチレン系樹脂（例えば、デュポン社の商品名テフロンＡＦ：比誘電率κ≒１．９〜２．１）
【００７７】
【化７】
次の〔化８〕に一般式を示すポリ−１，４−フルオロメチルベンゼン（例えば、パリレンＦ（商品名）：比誘電率κ≦２．４）、
【００７９】
【化８】
次の〔化９〕に一般式を示すフッ化ポリアリールエーテル系樹脂（例えば、ＦＬＡＲＥ（商品名）：比誘電率κ≦２．６）等が挙げられる。
【００８１】
【化９】
次の〔化１０〕に一般式を示すフッ化ポリイミド（比誘電率κ≦２．７）、
【００８３】
【化１０】
次の〔化１１〕に一般式を示すポリフッ化ナフタレン（比誘電率κ≒２．２〜２．４）、
【００８５】
【化１１】
次の〔化１２〕に一般式を示すポリ−２，３，５，６−テトラフルオロ−ｐ−キシレン（例えば、パリレンＡＦ−４（商品名）：比誘電率κ≦２．３）、
【００８７】
【化１２】
次の〔化１３〕に一般式を示すパークロロシクロアルキル系ポリマーからなる樹脂（例えば、サイトップ（商品名）：比誘電率κ≒２．４）、
【００８９】
【化１３】
等を好適に用いることができる。
【００９１】
これらの〔化５〕〜〔化１３〕の有機材料は、いずれもフッ素を比較的多量に含んでいるため、その比誘電率が低い。なお、これらの〔化５〕〜〔化１３〕の有機材料を適宜積層して用いても勿論良い。
【００９２】
次に、図示の如く、この絶縁膜１２の上に、この絶縁膜１２を構成する有機低誘電率材料とは異なる有機低誘電率材料からなる有機低誘電率膜１３を、例えば、１００ｎｍ程度の膜厚に形成する。この有機低誘電率膜１３としては、既述した〔化１〕のポリアリールエーテルを用いることができる。
【００９３】
また、これ以外では、既述した〔化２〕〜〔化４〕の材料を用いることもできる。
【００９４】
これらの〔化１〕〜〔化４〕の有機材料は、いずれもフッ素を実質的に含まないため、その比誘電率は比較的高い（但し、ＳｉＯ2 の比誘電率κ≒４．２よりは低い。）。従って、層間絶縁膜の比誘電率をできるだけ低くするという目的からは、これらの〔化１〕〜〔化４〕の有機材料は余り厚く形成しない方が好ましく、例えば、その膜厚を１００ｎｍ以下とするのが好ましい。なお、この膜厚範囲内で、これらの〔化１〕〜〔化４〕の有機材料を適宜積層して用いることは可能である。
【００９５】
次に、図示の如く、この有機低誘電率膜１３の上に、上述した絶縁膜１２と同様の有機低誘電率材料からなる絶縁膜１４を、例えば、８００ｎｍ程度の膜厚に形成する。
【００９６】
次に、この絶縁膜１４の上に、上述した有機低誘電率膜１３と同様の有機低誘電率材料からなる有機低誘電率膜１５を、例えば、１００ｎｍ程度の膜厚に形成する。
【００９７】
次に、図１（ｂ）に示すように、有機低誘電率膜１５の上にフォトレジスト（図示省略）を形成し、このフォトレジストに所望の配線パターンの開口を形成した後、その開口の形成されたフォトレジストをエッチングマスクとして用いて、例えば、マグネトロンエッチング装置により、次のエッチング条件（３）でエッチングを施す。
【００９８】
この時、例えば、ポリアリールエーテルからなる有機低誘電率膜１３が、例えば、環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１４に比較して、エッチングレートがかなり低いため、即ち、絶縁膜１４のエッチング時に有機低誘電率膜１３が実質的にエッチング耐性を有するため、この有機低誘電率膜１３をエッチングストッパーとして用いて、この溝形成のためのエッチングを簡便に制御することができる。
【００９９】
例えば、シリコン基板上に環状フッ素化合物とシロキサンの共重合体からなる膜を約８００ｎｍの膜厚に形成した試料と、シリコン基板上にポリアリールエーテルからなる膜を約８００ｎｍの膜厚に形成した試料を、夫々、上述のエッチング条件（３）でエッチングしてエッチングレートを測定したところ、下記の結果を得た。
即ち、上述のエッチング条件（３）では、環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１４に対し、ポリアリールエーテルからなる有機低誘電率膜１３のエッチング選択比は約７と大きく、従って、このポリアリールエーテルからなる有機低誘電率膜１３を環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１４のエッチングストッパーとして充分に用い得ることが分かる。
【０１０１】
なお、上述のエッチング時、環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１４の上に設けたやはりポリアリールエーテルからなる有機低誘電率膜１５を最初にエッチングしなければならないが、この有機低誘電率膜１５のエッチングは、上述のエッチング条件でも、時間さえかければ可能である。
【０１０２】
既述した〔化６〕〜〔化１３〕の材料の、上述のエッチング条件（３）でのエッチングレートを下記に示す。単位は全て〔ｎｍ／分〕である。
〔化６〕 〔化７〕 〔化８〕 〔化９〕 〔化１０〕
約３８０ 約３３０ 約３５０ 約３４０ 約３００
〔化１１〕 〔化１２〕 〔化１３〕
約２９０ 約３１０ 約３５０
【０１０３】
また、〔化２〕〜〔化４〕の材料の、上述のエッチング条件（３）でのエッチングレートを下記に示す。単位は全て〔ｎｍ／分〕である。
〔化２〕 〔化３〕 〔化４〕
約６０ 約５０ 約３０
【０１０４】
これらの結果から、〔化５〕の環状フッ素化合物とシロキサンの共重合体の代わりに、〔化６〕〜〔化１３〕の材料を用いても、また、〔化１〕のポリアリールエーテルの代わりに、〔化２〕〜〔化４〕の材料を用いても、上述と同様の効果の得られることが分かる。
【０１０５】
一般に、フッ素を多く含有した有機膜はフッ素系のエッチャントによりエッチングされ易く、一方、フッ素を殆ど含有しない有機膜はフッ素系のエッチャントによりエッチングされ難い。そこで、絶縁膜１４のようにエッチングを目的とした膜には、フッ素を多く含有した有機材料を用い、一方、有機低誘電率膜１３のようにエッチングストッパーとして用いる膜には、フッ素を殆ど含有しない有機材料を用いるのが好ましい。例えば、絶縁膜１４のようにエッチングを目的とした膜には、原子比で１％以上のフッ素を含有した有機材料を用い、有機低誘電率膜１３のようにエッチングストッパーとして用いる膜には、フッ素を原子比で１％未満しか含まない有機材料を用いるのが好ましい。
【０１０６】
また、既述したように、フッ素を含有することで膜の比誘電率が低下するので、エッチングを目的とした比較的厚く形成する膜にフッ素を多く含有した有機材料を用いることは、層間絶縁膜全体の比誘電率を下げるという目的からも好都合である。
【０１０７】
次に、図１（ｃ）に示すように、いわゆるダマシン法により、溝１６内に配線層１７を形成する。即ち、溝１６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、銀（Ａｇ）、金（Ａｕ）等を主成分とする配線材料を全面に形成し、例えば、ＣＭＰ法により、溝１６内以外の部分の配線材料を除去する。なお、溝１６内以外の部分の配線材料を除去する方法は、エッチバック法でも良い。
【０１０８】
この時、本例では、図示の如く、複数の配線層１７が比較的近接して並行配置された場合でも、配線層間の絶縁膜１４が、酸化シリコンよりも比誘電率の低い有機低誘電率材料で構成されているので、配線間容量を小さく抑えることができ、動作速度の劣化が防止される。
【０１０９】
次に、図２（ａ）に示すように、有機低誘電率膜１５上及び配線層１７上の全面に、上述した下地絶縁膜１２及び絶縁膜１４と同様の有機低誘電率材料からなる絶縁膜１８を、例えば、８００ｎｍ程度の膜厚に形成する。
【０１１０】
次に、図２（ｂ）に示すように、絶縁膜１８の上にレジスト膜（図示省略）を形成し、フォトリソグラフィーによりそのレジスト膜をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜の部分に開口を形成する。しかる後、そのレジスト膜をエッチングマスクとして用いて、絶縁膜１８をエッチングし、図示の如く、絶縁膜１８に配線層１７に達する接続孔１９を形成する。
【０１１１】
この時、本例では、配線層１７間の絶縁膜の最上層に、例えば、環状フッ素化合物とシロキサンの共重合体からなる絶縁膜１８のエッチング時にエッチング耐性を有する、例えば、ポリアリールエーテルからなる有機低誘電率膜１５を設けている。従って、図示の如く、フォトリソグラフィーによる接続孔１９の位置が多少ずれた場合でも、そのエッチング時に有機低誘電率膜１５がエッチングストッパーとして機能するので、接続孔１９が配線層１７間の絶縁膜中にまで達して形成されることが無い。この結果、後に接続孔１９内に埋め込まれる導電材料により配線層１７間の距離が実質的に狭められて配線間容量が不測に増大することが防止される。また、配線層１７間に侵入した導電材料による配線層１７間の短絡も防止される。
【０１１２】
次に、図２（ｃ）に示すように、接続孔１９内を、例えば、ポリシリコンやタングステン（Ｗ）等の導電材料からなるプラグ２０により埋め込む。即ち、接続孔１９内を埋め込むように絶縁膜１８上の全面に、例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構成する導電材料を成膜した後、例えば、エッチバック法やＣＭＰ法により、接続孔１９内以外の部分の導電材料を除去する。
【０１１３】
この後、図示は省略するが、絶縁膜１８上に、プラグ２０に接続するパターンで上層配線層を形成する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直接接続孔１９内に埋め込むようにして、上層配線層を形成しても良い。
【０１１４】
以上に説明した第３の例では、配線層１７間の絶縁膜及び接続孔１９間の絶縁膜に、夫々、ＳｉＯ2よりも比誘電率の低い有機低誘電率材料を用いているので、配線間容量が低減され、この結果、配線間隔を縮小化することができて、高集積化が達成される。
【０１１５】
なお、この第３の例において、比較的間隔の広い接続孔１９間の絶縁膜１８には、上述した第１の例と同様のＳｉＯ2系の絶縁膜を用いても良い。その場合、既述したエッチング条件（３）でのＳｉＯ2のエッチングレートは約４００ｎｍ／分であるので、例えば、〔化１〕〜〔化４〕の材料で構成された有機低誘電率膜１５はこのＳｉＯ2に対するエッチングストッパーとしても充分に機能し、従って、上述したと同様の効果が得られる。また、この絶縁膜１８の部分を、上述した〔化５〕〜〔化１３〕の有機低誘電率材料とＳｉＯ2系の絶縁膜との積層構造にしても良い。
【０１１６】
更に、例えば、絶縁膜１４を、有機低誘電率材料又はＳｉＯ2 系の絶縁膜１８に対し充分なエッチング選択比がとれる有機低誘電率材料で構成したような場合には、有機低誘電率膜１５を省略することができる。
【０１１７】
この第３の例では、配線層１７とシリコン基板１１との間の層間絶縁膜にも、例えば、環状フッ素化合物とシロキサンの共重合体からなる下地絶縁膜１２と、例えば、ポリアリールエーテルからなる有機低誘電率膜１３を用いている。従って、この層間絶縁膜にＳｉＯ2 系の絶縁膜を用いた場合に比し、この層間絶縁膜の比誘電率が低くなって、層間容量が小さくなる。この結果、この層間絶縁膜の膜厚を小さくすることが可能となり、多層配線化に有利になる。
【０１１８】
例えば、図１１に示すように、シリコン基板１００上に、第１層１０１として膜厚約８００ｎｍのＳｉＯ2 膜を形成し、第２層１０２として膜厚約１００ｎｍの窒化シリコン膜を形成した試料Ａ、第１層１０１として膜厚約８００ｎｍの環状フッ素化合物・シロキサン共重合体を形成し、第２層１０２として膜厚約１００ｎｍの窒化シリコン膜を形成した試料Ｂ、及び、第１層１０１として膜厚約８００ｎｍの環状フッ素化合物・シロキサン共重合体を形成し、第２層１０２として膜厚約１００ｎｍのポリアリールエーテルを形成した試料Ｃの夫々の積層膜の比誘電率を測定した結果を下記に示す。
試料Ａ 試料Ｂ 試料Ｃ
約４．８ 約３．３ 約２．５
【０１１９】
この結果から、従来多用されている試料Ａの酸化シリコン／窒化シリコンの組み合わせに比し、試料Ｃの環状フッ素化合物・シロキサン共重合体／ポリアリールエーテルの組み合わせは、その比誘電率が大きく低下することが分かる。
【０１２０】
なお、配線層１７とシリコン基板１１との間の層間容量がそれほど問題にならない場合には、上述した有機低誘電率材料の代わりに第１の例と同様のＳｉＯ2系の下地絶縁膜１２を用いても良い。また、下地絶縁膜１２の部分を、有機低誘電率材料とＳｉＯ2系の絶縁膜の積層構造にしても良い。
【０１２１】
〔第４の例〕
次に、図６及び図７を参照して、第４の例を説明する。この第４の例において、上述した第１〜第３の例に対応する部位には、上述した第１〜第３の例と同一の符号を付す。
【０１２２】
図６（ａ）に示すように、この第４の例では、既述した第１又は第３の例の図１（ｃ）までの工程を行った後、有機低誘電率膜１５上及び配線層１７上に形成する絶縁膜１８として、下層２１、エッチングストッパー層２２及び上層２３の３層構造の膜を形成する。
【０１２３】
この時、下層２１及び上層２３には、夫々、既述した〔化５〕〜〔化１３〕の有機低誘電率材料やＳｉＯ2 系の絶縁膜を用いることができる。一方、エッチングストッパー層２２には、例えば、既述した〔化１〕〜〔化４〕の有機低誘電率材料を用いることができる。
【０１２４】
次に、図６（ｂ）に示すように、絶縁膜１８の上層２３上にレジスト膜２４を形成し、フォトリソグラフィーによりこのレジスト膜２４をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜２４の部分に開口を形成する。しかる後、このレジスト膜２４をエッチングマスクとして用いて、絶縁膜１８の上層２３、エッチングストッパー層２２及び下層２１を順次エッチングし、図示の如く、絶縁膜１８に配線層１７に達する接続孔１９を形成する。この時、接続孔１９の形成位置が多少ずれた場合でも、有機低誘電率膜１５が、絶縁膜１８の下層２１のエッチング時のエッチングストッパーとして機能するので、配線層１７間の絶縁膜１４が不測にエッチングされることが防止される。
【０１２５】
次に、図７（ａ）に示すように、レジスト膜２４をアッシング等により除去した後、絶縁膜１８の上層２３上に別のレジスト膜２５を形成する。そして、フォトリソグラフィーによりこのレジスト膜２５をパターニングして、接続孔１９の部分を含む上層配線パターンの開口をこのレジスト膜２５に形成する。しかる後、このレジスト膜２５をエッチングマスクとして用いて、絶縁膜１８の上層２３をエッチングし、絶縁膜１８の上層２３に上層配線パターンの溝２６を形成する。
【０１２６】
この時、異方性の強いエッチングを行えば、エッチングストッパー層２２の存在により絶縁膜１８の下層２１がエッチングされることは殆ど無い。従って、図示の如く、接続孔１９に連続した溝２６が良好な形状で形成される。
【０１２７】
次に、図７（ｂ）に示すように、接続孔１９及び溝２６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を全面に形成し、例えば、ＣＭＰ法により、接続孔１９及び溝２６内以外の部分の上層配線材料を除去する。これにより、接続孔１９及び溝２６内に埋め込まれた上層の配線層２７が形成される。なお、上層配線材料を除去する方法は、エッチバック法でも良い。
【０１２８】
この第４の例によれば、接続孔と溝を配線材料で同時に埋め込むいわゆるデュアルダマシン法により、上層の配線層２７を簡便に形成することができる。
【０１２９】
〔第５の例〕
次に、図８及び図９を参照して、第５の例を説明する。この第５の例において、上述した第１〜第４の例に対応する部位には、上述した第１〜第４の例と同一の符号を付す。
【０１３０】
図８（ａ）に示すように、この第５の例では、既述した第１又は第３の例の図１（ｃ）までの工程を行った後、有機低誘電率膜１５上及び配線層１７上に形成する絶縁膜１８として、下層２１及び上層２３の２層構造の膜を形成する。
【０１３１】
この時、下層２１は、この下層２１のエッチング時に有機低誘電率膜１５をエッチングストッパーとして用い得る材料で構成する。また、上層２３は、この上層２３のエッチング時に下層２１をエッチングストッパーとして用い得る材料で構成する。例えば、既述したエッチング条件（３）でエッチングを行う場合、下層２１を、既述した〔化１１〕の材料で構成し、上層２３を、既述した〔化６〕の材料で構成すれば、それらの間で比較的大きなエッチング選択比をとることができる。また、下層２１及び上層２３の一方を〔化５〕〜〔化１３〕の有機低誘電率材料で、他方をＳｉＯ2 系の絶縁膜で構成することもできる。
【０１３２】
次に、図８（ｂ）に示すように、絶縁膜１８の上層２３上にレジスト膜２４を形成し、フォトリソグラフィーによりこのレジスト膜２４をパターニングして、配線層１７に対する接続孔（ビアホール）を形成する領域上のレジスト膜２４の部分に開口を形成する。しかる後、このレジスト膜２４をエッチングマスクとして用いて、絶縁膜１８の上層２３及び下層２１を順次エッチングし、図示の如く、絶縁膜１８に配線層１７に達する接続孔１９を形成する。この時、接続孔１９の形成位置が多少ずれた場合でも、有機低誘電率膜１５が、絶縁膜１８の下層２１のエッチング時のエッチングストッパーとして機能するので、配線層１７間の絶縁膜１４が不測にエッチングされることが防止される。
【０１３３】
次に、図９（ａ）に示すように、レジスト膜２４をアッシング等により除去した後、絶縁膜１８の上層２３上に別のレジスト膜２５を形成する。そして、フォトリソグラフィーによりこのレジスト膜２５をパターニングして、接続孔１９の部分を含む上層配線パターンの開口をこのレジスト膜２５に形成する。しかる後、このレジスト膜２５をエッチングマスクとして用い且つ絶縁膜１８の下層２１をエッチングストッパーとして用いて、絶縁膜１８の上層２３をエッチングし、絶縁膜１８の上層２３に上層配線パターンの溝２６を形成する。
【０１３４】
次に、図９（ｂ）に示すように、接続孔１９及び溝２６内を埋め込むように、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を全面に形成し、例えば、ＣＭＰ法により、接続孔１９及び溝２６内以外の部分の上層配線材料を除去する。これにより、接続孔１９及び溝２６内に埋め込まれた上層の配線層２７が形成される。なお、上層配線材料を除去する方法は、エッチバック法でも良い。
【０１３５】
この第５の例によっても、上述した第４の例と同様、いわゆるデュアルダマシン法により、上層の配線層２７を簡便に形成することができる。しかも、この第５の例では、上述した第４の例と比較して絶縁膜１８の積層数が少なくて済むので、その製造プロセスが簡略化される。
【０１３６】
〔第６の例〕
次に、図１０を参照して、本発明に基づく第６の例を説明する。この第６の例において、上述した第１の例に対応する部位には、上述した第１の例と同一の符号を付す。
【０１３７】
図１０（ａ）に示すように、この第６の例では、シリコン基板１１上に形成する下地絶縁膜１２を、膜厚１００ｎｍ程度のＳｉＯ2膜２８、例えば、〔化５〕〜〔化１３〕の材料からなる膜厚８００ｎｍ程度の有機低誘電率膜２９及び膜厚１００ｎｍ程度のＳｉＯ2膜３０の３層構造とし、絶縁膜１８も、同様に、膜厚１００ｎｍ程度のＳｉＯ2膜３１、例えば、〔化５〕〜〔化１３〕の材料からなる膜厚８００ｎｍ程度の有機低誘電率膜３２及び膜厚１００ｎｍ程度のＳｉＯ2膜３３の３層構造としている。
【０１３８】
このように、シリコン基板１１と有機低誘電率膜２９の間、有機低誘電率膜２９と１３の間、有機低誘電率膜１３と３２の間、及び、有機低誘電率膜３２と１５の間に夫々ＳｉＯ2 膜２８、３０、３１及び３３を介在させることにより、各有機低誘電率膜２９、１３、３２、１５の膜剥がれを防止する。なお、これらのＳｉＯ2 膜２８、３０、３１、３３は、層間絶縁膜の比誘電率を高くするので、できるだけ薄く、例えば、１００ｎｍ以下の膜厚に形成するのが好ましい。
【０１３９】
次に、図１０（ｂ）に示すように、フォトリソグラフィー及びエッチングにより、有機低誘電率膜５、ＳｉＯ2 膜３３、有機低誘電率膜３２及びＳｉＯ2 膜３１に、配線パターンの溝１６を形成する。この時、ＳｉＯ2 膜３１のエッチング時に有機低誘電率膜１３がエッチングストッパーとして機能するので、この溝１６形成のためのエッチングを簡便に制御することができる。
【０１４０】
次に、図１０（ｃ）に示すように、上述した第１又は第３の実施の形態と同様、接続孔１９内を、例えば、ポリシリコンやタングステン（Ｗ）等の導電材料からなるプラグ２０により埋め込む。即ち、接続孔１９内を埋め込むように絶縁膜１８上の全面に、例えば、ＣＶＤ法やスパッタ法により、プラグ２０を構成する導電材料を成膜した後、例えば、エッチバック法やＣＭＰ法により、接続孔１９内以外の部分の導電材料を除去する。
【０１４１】
この後、図示は省略するが、絶縁膜１８上に、プラグ２０に接続するパターンで上層配線層を形成する。なお、例えば、Ａｌ−Ｃｕ合金等のＡｌ系合金又はＣｕ、Ａｇ、Ａｕ等を主成分とする上層配線材料を直接接続孔１９内に埋め込むようにして、上層配線層を形成しても良い。
【０１４２】
この第６の例でも、特に、近接配置される配線層１７間の絶縁膜の主要部分に、ＳｉＯ2よりも比誘電率の低い有機低誘電率膜３２を用いているので、配線間容量が低減され、この結果、配線間隔を縮小化することができて、高集積化が達成される。
【０１４３】
また、配線層１７とシリコン基板１１との間の層間絶縁膜の主要部分にも、ＳｉＯ2 よりも比誘電率の低い有機低誘電率膜２９を用いているので、この層間絶縁膜を主としてＳｉＯ2 系の絶縁膜により構成した場合に比し、この層間絶縁膜の比誘電率が低くなって、層間容量が小さくなる。この結果、この層間絶縁膜の膜厚を小さくすることが可能となり、多層配線化に有利になる。
【０１４４】
なお、以上に説明した各例では、上層と下層の２層の積層配線構造を説明したが、配線の積層数は３層以上であっても良い。また、その場合、上述した各例における下層配線１７は、基板１１から数えて１層目の配線、２層目の配線、３層目の配線、…、のいずれであっても良い。
【０１４５】
【発明の効果】
本発明においては、例えば、埋め込み配線用の溝形成時のエッチングを簡便に制御するために用いるエッチングストッパー層に、従来の窒化シリコンよりも比誘電率が低い有機低誘電率材料を用いているので、層間絶縁膜全体の比誘電率を低くすることができて、層間容量や配線間容量を低減することができる。この結果、消費電力の増大や素子の動作速度の低下等を防止することができて、性能の良い半導体装置を提供することができる。
【０１４６】
また、エッチングされる絶縁層とエッチングストッパーとして用いる絶縁層の両方に、酸化シリコンよりも比誘電率が低い有機低誘電率材料を用いることにより、例えば、層間絶縁膜の比誘電率を、酸化シリコン系の層間絶縁膜に比して低くすることができ、層間容量や配線間容量をより小さくすることができる。この結果、例えば、層間膜の薄膜化が達成できて、多層配線化に有利になり、また、例えば、層間膜に埋め込み形成される配線間の距離をより縮小化できるようになって、半導体装置の高集積化に有利になる。
【０１４７】
更に、下層配線間の絶縁膜上に、その上の層間絶縁膜のエッチング時にエッチングストッパーとして機能する有機低誘電率膜を設けることにより、下層配線に対する接続孔の形成位置が多少ずれた場合でも、その接続孔形成時のエッチングで下層配線間の絶縁膜が不測にエッチングされることが防止され、下層配線の配線間容量の増大や下層配線間の短絡が防止される。この結果、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明を理解するための第１及び第３の例による半導体装置の製造方法を工程順に示す断面図である。
【図２】 同、第１及び第３の例による半導体装置の製造方法を工程順に示す断面図である。
【図３】 同、第２の例による半導体装置の製造方法を工程順に示す断面図である。
【図４】 同、第２の例による半導体装置の製造方法を工程順に示す断面図である。
【図５】 同、第２の例による半導体装置の製造方法を工程順に示す断面図である。
【図６】 同、第４の例による半導体装置の製造方法を工程順に示す断面図である。
【図７】 同、第４の例による半導体装置の製造方法を工程順に示す断面図である。
【図８】 同、第５の例による半導体装置の製造方法を工程順に示す断面図である。
【図９】 同、第５の例による半導体装置の製造方法を工程順に示す断面図である。
【図１０】 本発明に基づく第６の例による半導体装置の製造方法を工程順に示す断面図である。
【図１１】 比誘電率の測定実験に用いた積層構造膜を示す断面図である。
【符号の説明】
１１…シリコン基板、１２…下地絶縁膜、１３、１５…有機低誘電率膜、
１４、１８…絶縁膜、１６、２６…溝、１７、２７…配線層、
１９…接続孔（ビアホール）、２０…プラグ、２１…下層、
２２…エッチングストッパー層、２３…上層、２４、２５…レジスト膜、
２８、３０、３１、３３…ＳｉＯ2 膜、２９、３２…有機低誘電率膜
Claims (9)
- 主として酸化シリコンで構成された第１の絶縁層と、
前記第１の絶縁層の下に設けられ、窒化シリコンよりも比誘電率が低く且つ前記第１ の絶縁層のエッチング時にエッチング耐性を有する第１の有機低誘電率材料からなる第 ２の絶縁層と、
前記第１の絶縁層の上に設けられ、酸化シリコンよりも比誘電率が低い第２の有機低 誘電率材料からなる第３の絶縁層と、
前記第３の絶縁層の上に設けられ、主として酸化シリコンで構成された第４の絶縁層 と
を備え、前記第１及び第４の絶縁層の厚みが、前記第３の絶縁層の厚みより小さく、前記第１、第３及び第４の絶縁層に前記第２の絶縁層に達する溝が形成され、その溝の内部に配線層が埋め込まれている、半導体装置。 - 複数の前記溝が、少なくとも所定箇所で並行して設けられている、請求項１に記載の半導体装置。
- 前記第２の絶縁層を構成する前記第１の有機低誘電率材料が、酸化シリコンよりも比誘電率が低い材料で構成されている、請求項１に記載の半導体装置。
- 前記第２の絶縁層を構成する前記第１の有機低誘電率材料が、ポリアリールエーテル、ポリ−ｐ−キシレン、ポリイミド及びポリナフタレンからなる群より選ばれた少なくとも１種で構成されている、請求項３に記載の半導体装置。
- 前記第２の絶縁層の下に、主として酸化シリコンで構成された第５の絶縁層が設けられている、請求項３に記載の半導体装置。
- 前記第５の絶縁層の下に、酸化シリコンよりも比誘電率が低い第３の有機低誘電率材料からなる第６の絶縁層が設けられている、請求項５に記載の半導体装置。
- 前記第２及び第３の有機低誘電率材料が、環状フッ素化合物とシロキサンの共重合体、ポリペンタフルオロスチレン、変性ポリテトラフルオロエチレン、ポリ−１，４−フルオロメチルベンゼン、フッ化ポリアリールエーテル、フッ化ポリイミド、ポリフッ化ナフタレン、ポリ−２，３，５，６−テトラフルオロ−ｐ−キシレン及びパークロロシクロアルキル系ポリマーからなる群より選ばれた少なくとも１種で構成されている、請求項１又は６に記載の半導体装置。
- 前記第６の絶縁層の下に、主として酸化シリコンで構成された第７の絶縁層が設けられている、請求項６に記載の半導体装置。
- 前記第５及び第７の絶縁層の厚みが、前記第６の絶縁層の厚みよりも小さい、請求項８に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11465697A JP3997494B2 (ja) | 1996-09-17 | 1997-05-02 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24437596 | 1996-09-17 | ||
| JP8-244375 | 1996-09-17 | ||
| JP11465697A JP3997494B2 (ja) | 1996-09-17 | 1997-05-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150105A JPH10150105A (ja) | 1998-06-02 |
| JP3997494B2 true JP3997494B2 (ja) | 2007-10-24 |
Family
ID=26453364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11465697A Expired - Fee Related JP3997494B2 (ja) | 1996-09-17 | 1997-05-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3997494B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10804290B2 (en) | 2016-09-21 | 2020-10-13 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3177968B2 (ja) * | 1998-12-04 | 2001-06-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6265780B1 (en) * | 1998-12-01 | 2001-07-24 | United Microelectronics Corp. | Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit |
| TW437040B (en) * | 1998-08-12 | 2001-05-28 | Applied Materials Inc | Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics |
| US6297163B1 (en) * | 1998-09-30 | 2001-10-02 | Lam Research Corporation | Method of plasma etching dielectric materials |
| JP2000133710A (ja) * | 1998-10-26 | 2000-05-12 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
| JP2000174123A (ja) | 1998-12-09 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
| JP3353743B2 (ja) | 1999-05-18 | 2002-12-03 | 日本電気株式会社 | 半導体装置とその製造方法 |
| JP4173307B2 (ja) * | 1999-06-24 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体集積回路の製造方法 |
| US6596623B1 (en) * | 2000-03-17 | 2003-07-22 | Advanced Micro Devices, Inc. | Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers |
| JP3403374B2 (ja) | 2000-05-26 | 2003-05-06 | 松下電器産業株式会社 | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 |
| JP3403373B2 (ja) * | 2000-05-26 | 2003-05-06 | 松下電器産業株式会社 | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 |
| JP3946471B2 (ja) | 2001-07-24 | 2007-07-18 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2003142579A (ja) | 2001-11-07 | 2003-05-16 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| JP4737361B2 (ja) * | 2003-12-19 | 2011-07-27 | Ｊｓｒ株式会社 | 絶縁膜およびその形成方法 |
| US6974772B1 (en) * | 2004-08-19 | 2005-12-13 | Intel Corporation | Integrated low-k hard mask |
| JP4762280B2 (ja) * | 2008-08-06 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-05-02 JP JP11465697A patent/JP3997494B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10804290B2 (en) | 2016-09-21 | 2020-10-13 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
| US11502100B2 (en) | 2016-09-21 | 2022-11-15 | Kioxia Corporation | Semiconductor device and method of manufacturing the same |
| US11849586B2 (en) | 2016-09-21 | 2023-12-19 | Kioxia Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150105A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3997494B2 (ja) | 半導体装置 | |
| US9312325B2 (en) | Semiconductor metal insulator metal capacitor device and method of manufacture | |
| US6479391B2 (en) | Method for making a dual damascene interconnect using a multilayer hard mask | |
| US6043145A (en) | Method for making multilayer wiring structure | |
| KR100780986B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2000040741A (ja) | 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法 | |
| US6350674B1 (en) | Manufacturing method for semiconductor device having a multilayer interconnect | |
| US20020022331A1 (en) | High capacitance damascene capacitors | |
| JP2002134612A (ja) | 半導体装置及びその製造方法 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| JP3279276B2 (ja) | 半導体装置の製造方法 | |
| US7169665B2 (en) | Capacitance process by using passivation film scheme | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| US6894364B2 (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
| JP2001007202A (ja) | 半導体装置の製造方法 | |
| KR100626935B1 (ko) | 금속배선 구조 및 그 제조 방법 | |
| US7795136B2 (en) | Metal wiring of semiconductor device and forming method thereof | |
| US6352919B1 (en) | Method of fabricating a borderless via | |
| JP2000306998A (ja) | 半導体装置及びその製造方法 | |
| KR100514523B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2001044202A (ja) | 半導体装置及びその製造方法 | |
| KR20040013165A (ko) | 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
| JP2003209166A (ja) | 半導体装置及びその製造方法 | |
| JP2002050688A (ja) | 半導体装置およびその製造方法 | |
| WO1996019826A1 (en) | A method of fabricating integrated circuits using bilayer dielectrics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |