KR20030011551A - 반도체 장치 및 그의 제조방법 - Google Patents
반도체 장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20030011551A KR20030011551A KR1020020042504A KR20020042504A KR20030011551A KR 20030011551 A KR20030011551 A KR 20030011551A KR 1020020042504 A KR1020020042504 A KR 1020020042504A KR 20020042504 A KR20020042504 A KR 20020042504A KR 20030011551 A KR20030011551 A KR 20030011551A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- etching
- impurity
- film
- film containing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 98
- 239000010410 layer Substances 0.000 claims abstract description 74
- 239000012535 impurity Substances 0.000 claims abstract description 52
- 238000001514 detection method Methods 0.000 claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910020177 SiOF Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims 1
- 239000007795 chemical reaction product Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000295 emission spectrum Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920000412 polyarylene Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(과제) 층간 용량을 저감시킴과 동시에, 고선택비를 이용한 에칭 스톱이 아니라 종점 검출을 더욱 정밀하게 제어하여 에칭을 중단시킬 수 있어 반응생성물이 적은 에칭을 가능하게 하고, 전기저항이 낮은 배선을 갖는 반도체 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
(해결수단) 하층배선층, 이 하층배선층에 이르는 접속공이 형성되는 층간절연막, 이 층간절연막내에 매설된 상층배선층을 갖는 반도체 장치로서, 상기 층간절연막이 제 1 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연층, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 2 절연층이 이 순서로 적층되어 이루어지는 반도체 장치.
Description
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 더욱 상세하게는 층간절연막의 적어도 일부에 질화실리콘보다도 비유전율이 낮고, 또한 에칭 종점 검출이 가능한 불순물을 함유하는 절연막을 사용한 반도체 장치 및 그 제조방법에 관한 것이다.
반도체 장치가 미세화 및 고집적화에 따라, 내부 배선의 미세화 및 다층화가 진행되고 있다. 이에 따라 층간절연막의 평탄화 기술 및 드라이에칭 등의 미세가공에 대한 요구가 강해지고 있다. 따라서 이들 요구에 부응하기 위해 매립 배선기술이 검토되고 있다.
이 매립 배선기술에서는 층간절연막에 배선패턴의 홈을 형성하고, 이 홈 내를 배선 재료로 매립한 후, 홈 내 이외 부분의 배선재료를 제거하여 홈 내에만 배선재료를 남긴다. 이에 의해 배선부분이 층간절연막에 매립된 형상으로 형성되기 때문에, 종래의 다층 금속 배선 기술보다도 층간절연막의 평탄화에 유리하고, 또 종래의 RIE (Reactive Ion Etching : 반응성 이온 에칭) 법에 의한 가공이 곤란하였던 구리 (Cu) 배선이 가능해진다. Cu 배선은 저저항이고 고신뢰성이기 때문에, 차세대의 배선재료로 주목받고 있다.
이와 같은 매립 배선 기술에서는 통상 층간절연막 중에 에칭 스토퍼막이 퇴적되어 있고, 이 에칭 스토퍼막에 대하여 선택비가 큰 조건에서 에칭함으로써, 층간절연막에 매립 배선의 홈이나 접속공이 형성된다. 에칭 스토퍼막으로서는, 예컨대 SiO2계의 층간절연막의 경우, 질화실리콘막이 사용되고 있다.
그러나 질화실리콘막은, 이 비유전율이, SiO2계의 약 4 와 비교하여 약 7 로 매우 크고, 층간절연막 전체의 비유전율을 크게 한다. 그 결과, 신호지연 및 소비전력의 증대로 이어지는 등의 문제점을 일으키는 것을 알 수 있다.
따라서 예컨대 일본 공개특허공보 평10-150105호에는 층간절연막의 용량을 저감하는 목적에서 에칭 스토퍼막으로서 질화실리콘막보다도 비유전율이 낮은, 불소를 함유하는 유기 저유전율막을 사용하는 방법이 제안되어 있다.
이 방법에 의하면, 도 3 의 (a) 에 나타낸 바와 같이, 반도체기판 (11) 상에 층간절연막의 일부로서 모노실란과 산소가스를 원료가스로 사용한 CVD 법에 의해, 산화실리콘으로 이루어지는 기초 절연막 (12) 을 형성하고, 그 위에 질화실리콘보다도 비유전율이 낮은 유기 저유전율막 (13) 을 예컨대 회전도포에 의해 형성하고, 그 위에 기초 절연막 (12) 과 동등한 실리콘 산화막으로 이루어지는 절연막 (14) 및 유기 저유전율막 (13) 과 동일하게 유기 저유전율막 (15) 을 형성한다.
다음으로, 유기 저유전율막 (15) 상에 레지스트막 (도시생략) 을 형성하고, 포토리소그래피공정에 의해, 그 레지스트막을 패터닝하여 매립 배선용 홈을 형성하는 영역 상에 개구부를 형성한다. 이 레지스트막을 마스크로 사용하여 도 3 의 (b) 에 나타낸 바와 같이 유기 저유전율막 (15) 을 에칭하고, 이어서 절연막 (14) 을 에칭하여 유기 저유전율막 (15) 과 절연막 (14) 에 매립 배선용 홈 (16) 을 형성한다.
이어서 도 3 의 (c) 에 나타낸 바와 같이 다마신법에 의해 홈 (16) 내에 배선층 (17) 을 형성한다.
이어서 도 3 의 (d) 에 나타낸 바와 같이 유기 저유전율막 (15) 및 배선층 (17) 상의 전체면에, 기초 절연막 (12) 및 절연막 (14) 과 동일한 실리콘 산화막으로 이루어지는 절연막 (18) 을 형성한다.
절연막 (18) 상에 레지스트막 (도시생략) 을 형성하고, 포토리소그래피 공정에 의해, 그 레지스트막을 패터닝하여 배선층 (17) 에 대한 접속공을 형성하는 영역 상에 개구부를 형성한다. 이 레지스트막을 마스크로 사용하여 도 3 의 (e) 에 나타낸 바와 같이 절연막 (18) 을 에칭하여, 절연막 (18) 에 배선층 (17) 에 이르는 접속공 (19) 을 형성한다.
또한 도 3 의 (f) 에 나타낸 바와 같이 접속공 (19) 내에, 예컨대 텅스텐으로 이루어지는 플러그 (20) 를 매립한다.
그 후, 절연막 (18) 상에 그래프 (20) 에 접속하는 패턴으로 상층 배선을 형성한다.
그러나 상기와 같이 층간 용량을 저감시키는 목적에서 불소를 비교적 많이 함유한 유기 저유전율막을 에칭 스토퍼 막으로 사용한 경우, 층간절연막의 에칭시에, 홈 및 접속공 저부에서 반응생성물이 많이 발생되고, 그 반응생성물에 의해 배선의 전기저항을 증대시킨다는 과제가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 층간 용량을 저감시킴과 동시에, 고선택비를 이용한 에칭 스토퍼가 아니라 종점 검출을 더욱 정밀하게 제어하여 에칭을 중단시킬 수 있어 반응생성물이 적은 에칭을 가능하게 하고, 전기저항이 낮은 배선을 갖는 반도체 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 반도체 장치의 제조방법을 설명하기 위한 요부의 개략 단면 제조공정도이다.
도 2 는 본 발명의 반도체 장치의 제조방법에서의 층간절연막 에칭시의 분광기에 의한 발광 스펙트럼이다.
도 3 은 종래의 반도체 장치의 제조방법을 설명하기 위한 요부의 개략 단면 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 배선층
2a : 제 1 에칭 종점검출용 절연막
2, 3 : 절연막
3a : 제 2 에칭 종점검출용 절연막
4, 7 : 레지스트 패턴
5 : 접속공
6 : 반사방지막
8 : 홈
본 발명에 의하면, 하층배선층, 이 하층배선층에 이르는 접속공이 형성된 층간절연막, 이 층간절연막내에 매설된 상층배선층을 갖는 반도체 장치로, 상기 층간절연막이, 제 1 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연층, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 2 절연층이 이 순서로 적층되어 이루어지는 반도체 장치가 제공된다.
또 본 발명에 의하면, 하층배선층의 상에, 제 1 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연층, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 2 절연층을 이 순서로 형성하는 공정과,
상기 제 2 절연층의 표면으로부터 제 1 에칭 종점검출용 불순물을 함유하는 절연막에 이르는 접속공을 에칭에 의해 형성하는 공정과,
이 접속공의 저부에 보호막을 형성하는 공정과,
상기 제 2 절연층의 표면으로부터 제 2 에칭 종점검출용 불순물을 함유하는 절연막에 이르고, 또한 상기 접속공에 연결되는 홈을 에칭에 의해 형성하는 공정과,
상기 접속공 및 홈에 도전재료를 매립하는 공정으로 이루어지는 반도체 장치의 제조방법이 제공된다.
(발명의 실시형태)
본 발명의 반도체 장치는, 주로 하층배선층, 층간절연막, 상층배선층을 갖는다.
하층배선층으로는, 통상, 반도체 장치의 배선층으로 이용되는 것이라면 어떠한 것이어도 상관없고, 반도체 기판에 형성되는 불순물 확산층, 전극 및 배선 등의 도전재료로 형성된 것을 들 수 있다. 구체적으로는, 알루미늄, 구리, 금, 은, 니켈 등의 금속 또는 합금, 탄탈, 티탄, 텅스텐 등의 고융점 금속 또는 합금, 폴리실리콘, 고융점 금속과의 실리사이드 또는 폴리사이드 등의 단층 또는 적층막을 들 수 있다.
하층배선층 상에 형성되는 층간절연막은, 적어도 제 1 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연층, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 2 절연층이 이 순서로 적층되어 구성된다.
제 1 에칭 종점검출용 불순물을 함유하는 절연막 및 제 2 에칭 종점검출용 불순물을 함유하는 절연막은, 후술하는 제 1 절연막 및 제 2 절연막에 대한 에칭 종점을, 각각 검출하기 위한 절연막이지만, 층간절연막으로 기능하는 것을 고려하면, 유전율이 낮은 막인 것이 바람직하다. 또 후술하는 제 1 절연막 및 제 2 절연막에 대한 선택비가 반드시 크지 않아도 된다. 이들 막의 재료는, 에칭 종점의 검출방법, 후술하는 제 1 및 제 2 절연막의 재료 등에 따라 적절히 선택할 수 있다. 따라서 층간절연막의 에칭 종점의 검출방법으로는, 에칭 중의 가스의 발광강도를 모니터하는 방법 등을 들 수 있다.
예컨대 제 1 에칭 종점검출용 불순물을 함유하는 절연막 및 제 2 에칭 종점검출용 불순물을 함유하는 절연막에 함유되는 불순물은, 후술하는 제 1 및 제 2 절연막에는 함유되어 있지 않은 원소가 바람직하고, 예컨대 인, 비소, 보론, 불소 등을 들 수 있다. 이들 불순물의 농도는, 1.0∼5.0 몰% 정도를 들 수 있다. 또 불순물이 함유되는 절연막으로는, 유전율이 4 정도 이하인 것이 바람직하고, 구체적으로는 CVD법으로 형성되는 SiO2막, SiOF 계 막, SiOC 계 막 또는 CF 계 막의 막 : 도포로 형성되는 SOG 계 막, HSQ (hydrogen silsesquioxane)계 막 (무기계), MSQ (methyl silsesquioxane)계 막, PAE (polyarylene ether)계 막, BCB계 막 등을 들 수 있다. 제 1 및 제 2 에칭 종점검출용 불순물을 함유하는 절연막은, 반드시 동일 막이 아니어도 된다. 그 중에서도 양쪽 모두 인실리케이트 유리막인 것이 바람직하다. 이들 막의 막두께는, 특별히 한정되는 것은 아니지만, 후술하는 제 1 및 제 2 절연막이 오버에칭되어도, 완전히 제거되지 않는 막두께인 것이 필요하다. 구체적으로는 10∼50㎚ 정도가 바람직하다.
제 1 및 제 2 절연막은, 통상 층간절연막을 구성하는 재료이면 특별히 한정되지 않는다. 예컨대 상기에 서술한 절연막과 동일한 것을 들 수 있다. 그 중에서도, 산화실리콘막이 바람직하다. 이들 절연막의 막두께는, 특별히 한정되지 않고, 층간절연막 전체적으로 500∼2000 ㎚ 정도로 조정하는 것이 바람직하다.
상층배선층은, 통상 반도체 장치의 배선층으로서 이용되는 것이면 어떠한 것이어도 상관없으며, 하층배선층으로서 예시한 재료와 동일한 재료로 형성할 수 있다. 또한 상기 배선층은, 층간절연막의 표면에 형성된 홈 내에 매설되도록 형성되어 있고, 층간절연막과 상층배선층의 위 표면과는 일치하고 있는 것이 바람직하다. 또 상층배선층이 매립된 홈 내에는, 통상 하층배선층에 이르는 접속공이 형성되어 있고, 접속공에까지 상층배선층이 매설되어 있어도 되며, 접속공에는 상층배선층과는 별개로 콘택트 플러그가 형성되어 있고, 그 콘택트 플러그와 접속되도록 상층배선층이 형성되어 있어도 된다. 또한 콘택트 플러그는 통상 배선층을 접속하기 위해 사용되는 도전재료의 단층 또는 적층막에 의해 형성할 수 있다.
또 본 발명의 반도체 장치의 제조방법에 있어서는, 먼저 하층배선층 상에, 제 1 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연층, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 2 절연층을 이 순서로 형성한다. 이들 절연막은, 공지된 방법, 예컨대 스퍼터법, 진공증착법, EB법, CVD법, 플라스마 CVD법, 스핀코트법, 닥터블레이드법, 졸겔법 등의 각종 방법을 선택하여 형성할 수 있다. 또한 불순물을 함유하는 절연막은, 절연막을 형성한 후에, 이온주입, 고상확산 또는 기상확산 등에 의해 불순물을 절연막에 도입하여도 되고, 절연막의 원료 중에 불순물을 도입하여, 불순물을 함유하는 절연막을 형성하여도 된다.
이어서 제 2 절연층의 표면으로부터 제 1 에칭 종점검출용 불순물을 함유하는 절연막에 이르는 접속공을 에칭에 의해 형성한다. 이 경우의 에칭은, 웨트에칭 또는 드라이에칭 등의 각종 에칭법을 들 수 있는데, 드라이에칭인 것이 바람직하다. 에칭은 적어도 제 2 절연막, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연막을 완전히 관통하고, 제 1 에칭 종점검출용 불순물을 함유하는 절연막의 에칭이 확인된 시점에서 에칭을 종료한다. 제 1 에칭 종점검출용 불순물을 함유하는 절연막의 에칭 확인은, 상기에 서술한 바와 같은 모니터를 실행하여, 제 1 에칭 종점검출용 불순물의 검출을 실시함으로써, 확실하고 간편하게 실시할 수 있다.
다음에 접속공의 저부에 보호막을 형성한다. 여기에서 보호막의 종류는 특별히 한정되지 않지만, 접속공의 저부만의 보호막의 형성, 보호막의 제거 등을 고려하여, 유기계의 보호막인 것이 적당하다. 보호막은, 접속공을 함유하는 층간절연막 상의 전체면에 형성하고, 접속공의 저부 이외의 영역에 형성된 보호막을, 에칭 및 리프트오프법으로 제거하여 형성하여도 되며, 스핀코트법 등으로 접속공의 저부에만 형성하여도 된다. 보호막의 막두께는 특별히 한정되지 않고, 층간절연막을 구성하는 각 층의 재료, 에칭 조건 등에 따라 적절히 조정할 수 있다.
이어서, 제 2 절연층의 표면으로부터 제 2 에칭 종점검출용 불순물을 함유하는 절연막에 이르고, 또한 상기 접속공에 연결되는 홈을 에칭에 의해 형성한다. 여기에서 홈의 형성은, 상기에 서술한 접속공의 형성을 동일하게 실시할 수 있다. 또한 접속공과 홈은 어느 것을 먼저 형성해도 상관없고, 홈을 먼저 형성하는 경우에는 접속공은 홈 내에 배치하도록 형성하는 것이 적당하다. 또, 홈을 먼저 형성하는 경우에는 보호막은 접속공의 저부가 아니라 홈의 저부에 형성하는 것이 바람직하다.
또한 이 공정 후에, 차공정인 접속공 및 홈에 도전재료를 매립하기 전에 접속공의 저부 (또는 홈의 저부) 에 형성된 보호막, 제 1 및 제 2 에칭 종점검출용 불순물을 함유하는 절연막을 거의 완전히 제거하는 것이 바람직하다. 이들 막은, 웨트 에칭, 드라이 에칭 등에 의해 적당한 조건을 선택하여 제거할 수 있다.
또한 접속공 및 홈에 도전재료를 매립한다. 여기에서 도전재료란, 상기에 서술한 상층배선층에서 예시된 재료막을 들 수 있다. 도전재료의 매립은, 도전재료막을 제 2 절연막 상의 전체면에 형성하고, 제 2 절연막의 표면이 노출될 때까지 도전재료막을 에치백함으로써 실시할 수 있다. 에치백은 예컨대 CMP법 등으로 실시할 수 있다. 또한 접속공과 홈의 매립은, 동일 공정에 의해 동일재료막을 사용하여 실시하여도 되고, 먼저, 접속공을 도전재료막으로 매립하고, 다시 홈을 동일하거나 다른 도전재료막으로 매립하여도 된다.
이하에, 본 발명의 반도체 장치 및 그 제조방법을 도면에 의거하여 설명한다.
먼저 도 1 의 (a) 에 나타낸 바와 같이, 반도체기판 상에 형성된 배선층 (1) 상에, 제 1 에칭 종점검출용 절연막 (2a) 으로서 예컨대 인을 함유하는 인실리케이트 유리막 (PSG막, 비유전율:약 4) 을 10∼50㎚ 정도의 막두께로 형성하고, 그 위에, 절연막 (2) 으로서 테트라에톡시실란 (TEOS) 가스와 O2가스를 원료로 사용한 플라스마 성장에 의한 산화실리콘막 (P-TEOS막) 을 막두께 250∼750㎚ 정도 형성한다. 또한 그 위에, 제 2 에칭 종점검출용 절연막 (3a) 으로서 절연막 (2a) 과동일한 PSG 막을, 막두께 10∼50㎚ 정도 형성하고, 그 위에 절연막 (3) 으로서 절연막 (2) 과 동일한 P-TEOS막을, 막두께 250∼750㎚ 정도 형성한다. 그 위에 접속공 형성용 레지스트 패턴 (4) 을 포토리소그래피 공정에 의해 형성한다.
이어서 도 1 의 (b) 에 나타낸 바와 같이, 레지스트 패턴 (4) 을 마스크로 사용하고, 접속공 (5) 을 에칭에 의해 형성한다. 이 때의 에칭은, 소스 파워/바이어스 파워가 2170W/1800W, 압력이 20 mTorr이고, 에칭가스로서 C5F8가스, Ar가스, O2가스를 사용하여 실시한다. 또 에칭 중에는 분광기를 사용하여 플라스마 가스의 발광강도를 모니터하고, 에칭이 종료에 가까운 단계인 제 1 에칭 종점검출용 절연막 (2a) 이 에칭되어 있을 때에 상당하는 분광기의 발광강도의 변화를 검출하여 에칭 종료를 판정한다.
즉 도 2 에 나타낸 바와 같이 PSG막으로 이루어지는 제 1 에칭 종점검출용 절연막 (2a) 이 에칭되어 있을 때의 분광기의 발광 스펙트럼은, P-TEOS막으로 이루어지는 절연막 (2) 을 에칭하고 있을 때와 비교하여, 약 253㎚ 부근의 파장에서 발광강도가 크다. 이것은, PSG막 중에 함유되는 인의 화학전자대파장으로, 이 파장에서의 발광스펙트럼에 의거하여 에칭 종료를 판정할 수 있다.
이어서 레지스트 패턴 (4) 을 애싱에 의해 제거한다.
이어서 도 1 의 (c) 에 나타낸 바와 같이 접속공의 저부에, 유기계 반사방지막 (BARC ; 6) 을 1000∼4000 rpm 정도로 회전도포에 의해 형성한다. 그 후, 얻어진 반도체기판 상의 전체면에 레지스트를 도포하고, 홈 배선 형성용 레지스트패턴 (7) 을 포토리소그래피 공정으로 형성한다.
접속공 (5) 의 저부에 유기계 반사방지막 (6) 은, 차공정에서의 홈형성을 위한 에칭시에, 접속공 (5) 의 저부가 에칭되고, 배선층 (1) 이 에칭되지 않도록 하기 위해 형성하였다.
다음에 도 1 의 (d) 에 나타낸 바와 같이, 홈 배선 형성용 레지스트 패턴 (7) 을 마스크로 사용하여, 홈 (8) 을 형성한다. 홈 (8) 의 형성은, 상기와 동일하게 분광기의 발광강도를 모니터하면서 에칭하고, 상기와 동일하게, 제 2 에칭 종점검출용 절연막 (3a) 이 에칭되어 있을 때에 상당하는 분광기의 발광강도의 변화를 검출하여 에칭을 종료함으로써 실시된다.
이어서 도 1 의 (e) 에 나타낸 바와 같이 레지스트 패턴 (7) 및 접속공 (5) 의 저부의 유기반사막 (6) 을 애싱에 의해 제거하고, 다시 제 1 종점 검출막 (2a) 및 제 2 종점 검출막 (3a) 을 에칭에 의해 제거한다.
그 후, 접속공 (5) 및 홈 (8) 에 공지된 방법으로 도전재료를 매립하고, 홈 배선부의 형성을 완료한다.
이와 같이 층간절연막 중에, PSG막을 개재시킴으로써 에칭의 종점검출을 확실히 실행할 수 있다.
본 발명에 의하면, 층간절연막이, 제 1 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연층, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 2 절연층이 이 순서로 적층되어 구성되어 이루어지기 때문에, 제 1 및 제 2 절연막의 에칭 스토퍼로서 통상 사용되는 유전율이 높은 질화실리콘막을 사용하지 않고, 미세화되는 반도체 장치에서 문제가 되는 층간절연막의 저유전율화를 달성할 수 있고, 층간절연막에서의 용량저하를 도모하여 신호지연이나 소비전력의 증대를 방지한 반도체 장치를 얻을 수 있게 된다.
또 본 발명에 의하면, 제 1 및 제 2 절연막의 에칭에 있어서, 선택비의 차이에 의한 에칭 스톱이 아니라 절연막 중에 함유되는 불순물의 검출에 의해, 에칭을 종료시킬 수 있게 되기 때문에, 용이하고 간편하고 확실하게 고정밀도로 에칭의 종점을 판정할 수 있어, 과도한 오버에칭을 회피할 수 있다. 또한, 이와 같은 에칭의 종점판단을 실시하는 것에 기인하여, 접속공이나 홈 내에 에칭 중에 발생되는 반응생성물의 잔존을 방지할 수 있고, 이들 반응생성물에 기인하는 전기저항의 증대나 접속불량을 회피할 수 있게 되어, 신뢰성이 높은 반도체 장치를 생산율 향상, 제조 비용 저감을 도모하면서 제조할 수 있다.
Claims (10)
- 하층배선층, 이 하층배선층에 이르는 접속공이 형성된 층간절연막, 이 층간절연막내에 매설된 상층배선층을 갖는 반도체 장치로서,상기 층간절연막이, 제 1 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연층, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 2 절연층이 이 순서로 적층되어 이루어지는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 절연층과 상기 제 2 절연층이 산화실리콘막으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 에칭 종점검출용 불순물을 함유하는 절연막 및 상기 제 2 에칭 종점검출용 불순물을 함유하는 절연막이, 인, 비소, 붕소 또는 불소를 불순물로서 함유하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 불순물이 1∼5 몰% 의 농도로 함유되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 에칭 종점검출용 불순물을 함유하는 절연막 및 상기 제 2 에칭 종점검출용 불순물을 함유하는 절연막이 4 이하의 유전율을 갖는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 에칭 종점검출용 불순물을 함유하는 절연막 및 상기 제 2 에칭 종점검출용 불순물을 함유하는 절연막이, CVD 법으로 형성되는 SiO2막, SiOF 계 막, SiOC 계 막 또는 CF 계 막, 도포로 형성되는 SOG 계 막, HSQ 계 막, MSQ 계 막, PAE 계 막, BCB 계 막으로부터 선택되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 제 1 에칭 종점검출용 불순물을 함유하는 절연막 및 상기 제 2 에칭 종점검출용 불순물을 함유하는 절연막이, 10∼50 ㎚의 두께를 갖는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 층간절연막이 500∼2000 ㎚의 두께를 갖는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 제 1 에칭 종점검출용 불순물을 함유하는 절연막 및 상기 제 2 에칭 종점검출용 불순물을 함유하는 절연막이, 인실리케이트 글래스로 이루어지는 것을 특징으로 하는 반도체 장치.
- 하층배선층의 상에, 제 1 에칭 종점검출용 불순물을 함유하는 절연막, 제 1 절연층, 제 2 에칭 종점검출용 불순물을 함유하는 절연막, 제 2 절연층을 이 순서로 형성하는 공정;상기 제 2 절연층의 표면으로부터 상기 제 1 에칭 종점검출용 불순물을 함유하는 절연막에 이르는 접속공을 에칭에 의해 형성하는 공정;상기 접속공의 저부에 보호막을 형성하는 공정;상기 제 2 절연층의 표면으로부터 상기 제 2 에칭 종점검출용 불순물을 함유하는 절연막에 이르고, 또한 상기 접속공에 연결되는 홈을 에칭에 의해 형성하는 공정; 및상기 보호막을 제거한 후, 상기 접속공 및 상기 홈에 도전재료를 매립함으로써 하층배선층을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00223328 | 2001-07-24 | ||
| JP2001223328A JP3946471B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030011551A true KR20030011551A (ko) | 2003-02-11 |
| KR100478317B1 KR100478317B1 (ko) | 2005-03-22 |
Family
ID=19056684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0042504A KR100478317B1 (ko) | 2001-07-24 | 2002-07-19 | 반도체 장치 및 그의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6765283B2 (ko) |
| JP (1) | JP3946471B2 (ko) |
| KR (1) | KR100478317B1 (ko) |
| CN (1) | CN1199266C (ko) |
| TW (1) | TW550747B (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4050631B2 (ja) * | 2003-02-21 | 2008-02-20 | 株式会社ルネサステクノロジ | 電子デバイスの製造方法 |
| JP2005050917A (ja) | 2003-07-30 | 2005-02-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6916697B2 (en) * | 2003-10-08 | 2005-07-12 | Lam Research Corporation | Etch back process using nitrous oxide |
| US7268432B2 (en) * | 2003-10-10 | 2007-09-11 | International Business Machines Corporation | Interconnect structures with engineered dielectrics with nanocolumnar porosity |
| US20050277302A1 (en) * | 2004-05-28 | 2005-12-15 | Nguyen Son V | Advanced low dielectric constant barrier layers |
| JP2008270457A (ja) * | 2007-04-19 | 2008-11-06 | Sharp Corp | 固体撮像素子及びその製造方法 |
| CN101630667A (zh) | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 形成具有铜互连的导电凸块的方法和系统 |
| CN102403261B (zh) * | 2010-09-09 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| US8912093B2 (en) * | 2013-04-18 | 2014-12-16 | Spansion Llc | Die seal layout for VFTL dual damascene in a semiconductor device |
| KR20170002764A (ko) | 2015-06-29 | 2017-01-09 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| DE102021128884A1 (de) | 2021-11-05 | 2023-05-11 | Syntegon Packaging Solutions B.V. | Vertikale Form-Füll-Siegelmaschine und Verfahren zum Betreiben der vertikalen Form-Füll-Siegelmaschine |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833946B2 (ja) * | 1992-12-08 | 1998-12-09 | 日本電気株式会社 | エッチング方法および装置 |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3997494B2 (ja) | 1996-09-17 | 2007-10-24 | ソニー株式会社 | 半導体装置 |
| US6165891A (en) * | 1999-11-22 | 2000-12-26 | Chartered Semiconductor Manufacturing Ltd. | Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer |
-
2001
- 2001-07-24 JP JP2001223328A patent/JP3946471B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-19 KR KR10-2002-0042504A patent/KR100478317B1/ko not_active IP Right Cessation
- 2002-07-23 TW TW091116398A patent/TW550747B/zh active
- 2002-07-24 US US10/201,646 patent/US6765283B2/en not_active Expired - Fee Related
- 2002-07-24 CN CNB021269513A patent/CN1199266C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1199266C (zh) | 2005-04-27 |
| US20030020175A1 (en) | 2003-01-30 |
| JP3946471B2 (ja) | 2007-07-18 |
| TW550747B (en) | 2003-09-01 |
| KR100478317B1 (ko) | 2005-03-22 |
| US6765283B2 (en) | 2004-07-20 |
| JP2003037163A (ja) | 2003-02-07 |
| CN1399335A (zh) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100367137B1 (ko) | 무경계비어(via)를갖는집적회로 | |
| US6924228B2 (en) | Method of forming a via contact structure using a dual damascene technique | |
| US6861347B2 (en) | Method for forming metal wiring layer of semiconductor device | |
| US7056823B2 (en) | Backend metallization method and device obtained therefrom | |
| KR100328749B1 (ko) | 듀얼다마신구조를갖는반도체장치제조방법 | |
| US20090283912A1 (en) | Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention | |
| US8053357B2 (en) | Prevention of post CMP defects in CU/FSG process | |
| US7436009B2 (en) | Via structures and trench structures and dual damascene structures | |
| US20020106889A1 (en) | Slot via filled dual damascene structure without middle stop layer and method for making the same | |
| KR100478317B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| US20030176056A1 (en) | Method for forming metal wiring layer of semiconductor device | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| US5922515A (en) | Approaches to integrate the deep contact module | |
| US6258709B1 (en) | Formation of electrical interconnect lines by selective metal etch | |
| US6376367B1 (en) | Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer | |
| US6750140B2 (en) | Process for producing contact holes on a metallization structure | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| KR100434508B1 (ko) | 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
| US6365505B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| KR20050005972A (ko) | 반도체 소자의 제조방법 | |
| KR19980058406A (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110223 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |