JPS5917854B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5917854B2 JPS5917854B2 JP51090640A JP9064076A JPS5917854B2 JP S5917854 B2 JPS5917854 B2 JP S5917854B2 JP 51090640 A JP51090640 A JP 51090640A JP 9064076 A JP9064076 A JP 9064076A JP S5917854 B2 JPS5917854 B2 JP S5917854B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- mesa
- semiconductor substrate
- electrode
- mesa groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置において半導体基体に接着され
る電極の形状の改良に関するものである。
る電極の形状の改良に関するものである。
一般に半導体装置の電極は、半導体基体との電気的接続
を行う目的の他に、半導体基体を機械的に保護する目的
を有する。しかも、半導体基体のメサ形状部の形状、表
面処理方法によつては、特に後者の目的を達成すること
が非常に困難になることがしばしばある。第１図はメサ
溝を有する従来のサイリスタ基体の断面構造説明図、第
２図は第１図に示すサイリスタ基体に所要の電極を接着
させたサイリスタ素子の縦断面図である。
を行う目的の他に、半導体基体を機械的に保護する目的
を有する。しかも、半導体基体のメサ形状部の形状、表
面処理方法によつては、特に後者の目的を達成すること
が非常に困難になることがしばしばある。第１図はメサ
溝を有する従来のサイリスタ基体の断面構造説明図、第
２図は第１図に示すサイリスタ基体に所要の電極を接着
させたサイリスタ素子の縦断面図である。
第１図および第２図において、１０は半導体基体である
サイリスタ基体であり、後述のメサ溝、保護膜を有する
。１１はｐｎｐｎ４層構造からなるシリコンウェハ、１
２およ０ び１３はそれぞれシリコンウェハ１１の第１
および第２の主面、１４および１５はそれぞれ第１の主
面１２および第２の主面１３側のその周縁と間隔を置い
た位置に設けられた環状のメサ溝、１６および１７はそ
れぞれメサ溝１４および１５に被５ 覆されガラス物質
などによる保護膜、２０はサイリスタ素子であり後述の
各電極が接着されている。
サイリスタ基体であり、後述のメサ溝、保護膜を有する
。１１はｐｎｐｎ４層構造からなるシリコンウェハ、１
２およ０ び１３はそれぞれシリコンウェハ１１の第１
および第２の主面、１４および１５はそれぞれ第１の主
面１２および第２の主面１３側のその周縁と間隔を置い
た位置に設けられた環状のメサ溝、１６および１７はそ
れぞれメサ溝１４および１５に被５ 覆されガラス物質
などによる保護膜、２０はサイリスタ素子であり後述の
各電極が接着されている。
２１は第１の主面１２のメサ溝１４より内側の部分にろ
う材を介して接着された第１の主電極、２２および２３
はそれぞれ第２の主面１３にアルミニ０ ウムなどを蒸
着して形成された第２の主電極およびゲート電極、２４
はサイリスタ基体１０のメサ溝１４、１５より外側の周
辺部分である。
う材を介して接着された第１の主電極、２２および２３
はそれぞれ第２の主面１３にアルミニ０ ウムなどを蒸
着して形成された第２の主電極およびゲート電極、２４
はサイリスタ基体１０のメサ溝１４、１５より外側の周
辺部分である。
上記の構造では、第２図から分かるように、周辺部分２
４が何ものにも、支持、保護されておら５ ず、製造工
程中に、わずかの機械的衝撃によつて、周辺部分２４に
割れが生じ、さらにその割れがメサ溝１４、１５のある
部分に及んで、サイリスタ素子２０を不良に導くことが
多く、製造管理歩留の向上において致命的な欠点があつ
た。
４が何ものにも、支持、保護されておら５ ず、製造工
程中に、わずかの機械的衝撃によつて、周辺部分２４に
割れが生じ、さらにその割れがメサ溝１４、１５のある
部分に及んで、サイリスタ素子２０を不良に導くことが
多く、製造管理歩留の向上において致命的な欠点があつ
た。
０ この発明は、上記の点に鑑みてなされたものであり
、メサ溝を有する半導体基体の周辺部分を機械的に保護
する電極を有する半導体装置を提供することを目的とし
たものである。
、メサ溝を有する半導体基体の周辺部分を機械的に保護
する電極を有する半導体装置を提供することを目的とし
たものである。
以下、この発明を実施例によつて説明する。
’５ 第３図ａは、この発明の第１の実施例であるサイ
リスタのサイリスタ素子１００の縦断面部である。図に
おいて、１０１は直径４０ｍｍ／のシリコンウエハ、１
０２および１０３はそれぞれシリコンウエハ１０１の第
１の主面および第２の主面、１０４および１０５はそれ
ぞれ第１の主面１０２および第２の主面１０３に設けら
れたメサ溝、１０６および１０７はそれぞれメサ溝１０
４および１０５の表面に被着された鉛系ガラス層、１１
０はシリコンウエハ１０１にメサ溝１０４、１０５およ
び鉛系ガラス層１０６、１０７が設けられたサイリスタ
基体、１１１は後述の第１の主電極の外周部である段差
領域、１１２は第１の主面１０２・に後述のアルミニウ
ムろう材をはさんで、真空中６０『Ｃ・２０分間の熱処
理で接着されたモリブデン製の第１の主電極、１１３お
よび１１４は第２の主面１０３のメサ溝１０５より内側
の部分にアルミニウムを１０μｍの厚みに蒸着して形成
したそれぞれ第２の主電極およびゲート電極、１１５は
第１の主電極１１２の周辺部分、１１６はシリコンウエ
ハ１０１の周辺部分、１１７は段差領域１１１と第１の
主面１０２およびメサ溝１０４との間の空隙である。第
１の主電極の図に示す各部の寸法は、１１Ｚ−４５ｍｍ
Ｚ１１２／−３４ｍＵＺ１ｄ１−３１ｔ７！Ｌ．．ｄ２
＝Ｄ３＝１．５′Ｉｌｍに設定してある。第１の主電極
１１２の直径１，（Ｘ）はシリコンウエハ１０１の直径
より大きくしてあるので、第１の電極１１２の周辺部分
１１５がシリコンウエハ１０１の周辺部分１１６を機械
的衝撃から充分に守ることができる。また段差領域１１
１とメサ溝１０４および第１の主面１０２との間に空隙
１１７があり、電気的にも充分に絶縁されている。空間
距離Ｄ３は、１０００程度の耐圧をもつサイリスタ素子
では０．５ｍ１以上あることが望ましい。第３図ｂはこ
の発明の第２の実施例であるサイリスタ素子２００の縦
断面図である。図において、２０１は空間１１７、段差
領域１１１、およびシリコンウエハ１０１の周辺部分１
１６にわたつて被覆されたシリコーンワニス、シリコー
ンゴムその他の有機絶縁物質およびガラス物質などの絶
縁物質である。絶縁物質２０１を被覆することにより、
さらに機械的、電気的保護能力を高めることができる。
上記の二つの実施例ではサイリスタ基体の第１の主面に
接着する第１の主電極によるサイリスタ素子の周辺部の
保護を行つたが、第２の主電極に対しても、同様のこと
を行つて、この発明の効果をさらに高めることを計つた
のが、下記の第３および第４の実施例である。
リスタのサイリスタ素子１００の縦断面部である。図に
おいて、１０１は直径４０ｍｍ／のシリコンウエハ、１
０２および１０３はそれぞれシリコンウエハ１０１の第
１の主面および第２の主面、１０４および１０５はそれ
ぞれ第１の主面１０２および第２の主面１０３に設けら
れたメサ溝、１０６および１０７はそれぞれメサ溝１０
４および１０５の表面に被着された鉛系ガラス層、１１
０はシリコンウエハ１０１にメサ溝１０４、１０５およ
び鉛系ガラス層１０６、１０７が設けられたサイリスタ
基体、１１１は後述の第１の主電極の外周部である段差
領域、１１２は第１の主面１０２・に後述のアルミニウ
ムろう材をはさんで、真空中６０『Ｃ・２０分間の熱処
理で接着されたモリブデン製の第１の主電極、１１３お
よび１１４は第２の主面１０３のメサ溝１０５より内側
の部分にアルミニウムを１０μｍの厚みに蒸着して形成
したそれぞれ第２の主電極およびゲート電極、１１５は
第１の主電極１１２の周辺部分、１１６はシリコンウエ
ハ１０１の周辺部分、１１７は段差領域１１１と第１の
主面１０２およびメサ溝１０４との間の空隙である。第
１の主電極の図に示す各部の寸法は、１１Ｚ−４５ｍｍ
Ｚ１１２／−３４ｍＵＺ１ｄ１−３１ｔ７！Ｌ．．ｄ２
＝Ｄ３＝１．５′Ｉｌｍに設定してある。第１の主電極
１１２の直径１，（Ｘ）はシリコンウエハ１０１の直径
より大きくしてあるので、第１の電極１１２の周辺部分
１１５がシリコンウエハ１０１の周辺部分１１６を機械
的衝撃から充分に守ることができる。また段差領域１１
１とメサ溝１０４および第１の主面１０２との間に空隙
１１７があり、電気的にも充分に絶縁されている。空間
距離Ｄ３は、１０００程度の耐圧をもつサイリスタ素子
では０．５ｍ１以上あることが望ましい。第３図ｂはこ
の発明の第２の実施例であるサイリスタ素子２００の縦
断面図である。図において、２０１は空間１１７、段差
領域１１１、およびシリコンウエハ１０１の周辺部分１
１６にわたつて被覆されたシリコーンワニス、シリコー
ンゴムその他の有機絶縁物質およびガラス物質などの絶
縁物質である。絶縁物質２０１を被覆することにより、
さらに機械的、電気的保護能力を高めることができる。
上記の二つの実施例ではサイリスタ基体の第１の主面に
接着する第１の主電極によるサイリスタ素子の周辺部の
保護を行つたが、第２の主電極に対しても、同様のこと
を行つて、この発明の効果をさらに高めることを計つた
のが、下記の第３および第４の実施例である。
第４図ａはこの発明の第３の実施例であるサイリスタの
サイリスタ素子３００の縦断面図である。
サイリスタ素子３００の縦断面図である。
図において、３０１はサイリスタ基体１１０の第２の主
面１０３に接着されたモリブデン製の第２の主電極、３
０２は第２の主電極３０１の段差領域である。第２の主
電極３０１の図に示す各部の寸法は、ｔ１−２ｍｍ，．
ｔ２−０．７７７！Ｕｌｌ３Ｚ−４５ｍｍ／、１４／＝
３４１１Ｚに設定されている。この実施例においては、
両段着領域１１１、３０２がサイリスタ基体１１０の周
辺部分を両側からはさむ形態となり、機械的保護能力が
一段と高められる。第４図ｂはこの発明の第４の実施例
であるサイリスタのサイリスタ素子４００の縦断面図で
ある。図において、４０１は両段差領域１１１，３０２
に囲まれた空間、４０２は空間４０１に充填された第２
の実施例と同様な絶縁物質である。このようにすれば、
サイリスタ素子４００は、機械的にはもちろん電気的に
もほぼ完全に保護される。とくに、第１の主電極１１２
、第２の主電極３０１に完全に密着できるガラスなどを
用いて空間４０１を封じれば、上記の効果以外にパツケ
ージを必要としない低価格でかつ低熱抵抗の高性能サイ
リスタを実現できる。以上の実施例では、サイリスタ基
体の両主面にメサ溝を有する場合について述べたが、サ
イリスタ基体の一方の主面にのみメサ溝を有するものに
ついても、この発明は同様に適用できるものである。
面１０３に接着されたモリブデン製の第２の主電極、３
０２は第２の主電極３０１の段差領域である。第２の主
電極３０１の図に示す各部の寸法は、ｔ１−２ｍｍ，．
ｔ２−０．７７７！Ｕｌｌ３Ｚ−４５ｍｍ／、１４／＝
３４１１Ｚに設定されている。この実施例においては、
両段着領域１１１、３０２がサイリスタ基体１１０の周
辺部分を両側からはさむ形態となり、機械的保護能力が
一段と高められる。第４図ｂはこの発明の第４の実施例
であるサイリスタのサイリスタ素子４００の縦断面図で
ある。図において、４０１は両段差領域１１１，３０２
に囲まれた空間、４０２は空間４０１に充填された第２
の実施例と同様な絶縁物質である。このようにすれば、
サイリスタ素子４００は、機械的にはもちろん電気的に
もほぼ完全に保護される。とくに、第１の主電極１１２
、第２の主電極３０１に完全に密着できるガラスなどを
用いて空間４０１を封じれば、上記の効果以外にパツケ
ージを必要としない低価格でかつ低熱抵抗の高性能サイ
リスタを実現できる。以上の実施例では、サイリスタ基
体の両主面にメサ溝を有する場合について述べたが、サ
イリスタ基体の一方の主面にのみメサ溝を有するものに
ついても、この発明は同様に適用できるものである。
さらに、上記の説明はサイリスタについて行なつたが、
この発明は、メサ溝を有するトランジスタ、ダイオード
その他の半導体装置に広く適用することができるもので
ある。
この発明は、メサ溝を有するトランジスタ、ダイオード
その他の半導体装置に広く適用することができるもので
ある。
以上詳述したように、この発明による半導体装置におい
ては、半導体基体のメサ溝を有する主面の少くとも一つ
に、メサ溝およびそれより外側の上記半導体基体との間
に空隙を有し上記半導体基体の周縁より外側に周縁を有
する外周部を備えた電極を接着したので、半導体基体の
端部を機械的衝撃から保護する効果がある。
ては、半導体基体のメサ溝を有する主面の少くとも一つ
に、メサ溝およびそれより外側の上記半導体基体との間
に空隙を有し上記半導体基体の周縁より外側に周縁を有
する外周部を備えた電極を接着したので、半導体基体の
端部を機械的衝撃から保護する効果がある。
第１図はメサ溝を有する従来のサイリスタ基体の断面構
造説明図、第２図は第１図のサイリスタ基体に所要の電
極を接着させたサイリスタ素子の縦断面図、第３図ａは
この発明の第１の実施例であるサイリスタのサイリスタ
素子の縦断面図、第３図ｂはこの発明の第２の実施例で
あるサイリスタのサイリスタ素子の縦断面図、第４図ａ
はこの発明の第３の実施例であるサイリスタのサイリス
タ素子の縦断面図、第４図ｂはこの発明の第４の実施例
であるサイリスタのサイリスタ素子の縦断面図である。 図において、１１０はサイリスタ基体（半導体基体）、
１０４，１０５はメサ溝、１１１の第１の主電極の段差
領域（外周部）、１１２は第１の主電極である。
造説明図、第２図は第１図のサイリスタ基体に所要の電
極を接着させたサイリスタ素子の縦断面図、第３図ａは
この発明の第１の実施例であるサイリスタのサイリスタ
素子の縦断面図、第３図ｂはこの発明の第２の実施例で
あるサイリスタのサイリスタ素子の縦断面図、第４図ａ
はこの発明の第３の実施例であるサイリスタのサイリス
タ素子の縦断面図、第４図ｂはこの発明の第４の実施例
であるサイリスタのサイリスタ素子の縦断面図である。 図において、１１０はサイリスタ基体（半導体基体）、
１０４，１０５はメサ溝、１１１の第１の主電極の段差
領域（外周部）、１１２は第１の主電極である。
Claims (1)
- 【特許請求の範囲】 １ 少くとも一つの主面側のその周縁と間隔を置いた位
置にメサ溝を有する半導体基体、および上記メサ溝より
内側において上記主面に接着された電極を備えたものに
おいて、上記電極の少くとも一つに、上記メサ溝および
それより外側の上記半導体基体との間に空隙を有し上記
半導体基体の周縁より外側に周縁を有する外周部を設け
たことを特徴とする半導体装置。 ２ 電極の外周部の空隙に面する部分ならびに半導体基
体のメサ溝および周辺部分にわたつて絶縁物質が被着さ
れていることを特徴とする特許請求の範囲第１項記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51090640A JPS5917854B2 (ja) | 1976-07-28 | 1976-07-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51090640A JPS5917854B2 (ja) | 1976-07-28 | 1976-07-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5315782A JPS5315782A (en) | 1978-02-14 |
| JPS5917854B2 true JPS5917854B2 (ja) | 1984-04-24 |
Family
ID=14004087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51090640A Expired JPS5917854B2 (ja) | 1976-07-28 | 1976-07-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917854B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744562U (ja) * | 1980-08-25 | 1982-03-11 | ||
| JP6452748B2 (ja) * | 2017-03-31 | 2019-01-16 | 株式会社三社電機製作所 | 積層部材の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50119573A (ja) * | 1974-03-02 | 1975-09-19 |
-
1976
- 1976-07-28 JP JP51090640A patent/JPS5917854B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50119573A (ja) * | 1974-03-02 | 1975-09-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5315782A (en) | 1978-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3275536B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0358185B2 (ja) | ||
| JP3296936B2 (ja) | 電力半導体素子 | |
| US9048111B2 (en) | Semiconductor device | |
| JP2002359313A (ja) | 半導体装置 | |
| JPS5917854B2 (ja) | 半導体装置 | |
| US9166029B2 (en) | Method for manufacturing semiconductor device | |
| JPS6018934A (ja) | 半導体装置 | |
| JPS6364905B2 (ja) | ||
| JP2551162B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPS61269333A (ja) | 半導体装置 | |
| JP3265886B2 (ja) | プレーナ型半導体装置 | |
| JPS607495Y2 (ja) | 半導体素子 | |
| JPH08125181A (ja) | 半導体装置 | |
| JP3098333B2 (ja) | 半導体装置 | |
| JPS601871A (ja) | 高耐圧半導体装置 | |
| JPS59194466A (ja) | 半導体装置 | |
| JPS6080273A (ja) | 高耐圧半導体装置 | |
| JPH05152508A (ja) | 半導体装置 | |
| JPS59126670A (ja) | 半導体装置 | |
| JPH07147319A (ja) | 半導体装置 | |
| JPH0684886A (ja) | 半導体装置 | |
| JPH07130776A (ja) | 圧接型半導体装置 | |
| JPH0122740B2 (ja) | ||
| JPS63111651A (ja) | 半導体装置 |