JPH04345052A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04345052A JPH04345052A JP14996291A JP14996291A JPH04345052A JP H04345052 A JPH04345052 A JP H04345052A JP 14996291 A JP14996291 A JP 14996291A JP 14996291 A JP14996291 A JP 14996291A JP H04345052 A JPH04345052 A JP H04345052A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum
- aluminum wiring
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 37
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000005012 migration Effects 0.000 abstract description 4
- 238000013508 migration Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は半導体装置に関し、特
にその配線形成に関するものである。
にその配線形成に関するものである。
【0002】
【従来の技術】図2に従来の半導体装置の配線構造を示
す。図2(a) は平面パターン図であり、図2(b)
はそのIIb−IIb線に沿った断面図である。図に
おいて、1及び2は活性領域の拡散領域、3は各拡散領
域1,2を分離するための分離酸化膜、4は上記各拡散
領域1,2をコンタクトホール6を介して接続するアル
ミ配線5と下地間の層間酸化膜である。
す。図2(a) は平面パターン図であり、図2(b)
はそのIIb−IIb線に沿った断面図である。図に
おいて、1及び2は活性領域の拡散領域、3は各拡散領
域1,2を分離するための分離酸化膜、4は上記各拡散
領域1,2をコンタクトホール6を介して接続するアル
ミ配線5と下地間の層間酸化膜である。
【0003】次に動作について説明する。以上のように
構成されたアルミ配線5に長期間電流を流し続けると、
その電流のストレスによりアルミ配線5は断線してしま
う。この現象をエレクトロマイグレーションというが、
断線に至るまでの期間は、アルミ配線5の電流密度に依
存し、例えば図2に示すように拡散領域1から拡散領域
2へ電流を流す時、その電流量が多いほど、エレクトロ
マイグレーション防止のためにアルミ配線5の幅Wを広
く設計しなければならない。
構成されたアルミ配線5に長期間電流を流し続けると、
その電流のストレスによりアルミ配線5は断線してしま
う。この現象をエレクトロマイグレーションというが、
断線に至るまでの期間は、アルミ配線5の電流密度に依
存し、例えば図2に示すように拡散領域1から拡散領域
2へ電流を流す時、その電流量が多いほど、エレクトロ
マイグレーション防止のためにアルミ配線5の幅Wを広
く設計しなければならない。
【0004】
【発明が解決しようとする課題】従来の配線層を備えた
半導体装置は以上のように構成されており、電流が多く
流れる配線は配線幅Wを広くしなければならないので、
特にアルミ配線形成時の熱処理によるヒロックと言われ
るアルミの突起物が発生しやすく、またパターン面積も
大きくなってしまう等の問題点があった。
半導体装置は以上のように構成されており、電流が多く
流れる配線は配線幅Wを広くしなければならないので、
特にアルミ配線形成時の熱処理によるヒロックと言われ
るアルミの突起物が発生しやすく、またパターン面積も
大きくなってしまう等の問題点があった。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、配線の配線幅Wを広くすること
なく、エレクトロマイグレーションを防止することがで
きる配線を備えた半導体装置を得ることを目的とする。
ためになされたもので、配線の配線幅Wを広くすること
なく、エレクトロマイグレーションを防止することがで
きる配線を備えた半導体装置を得ることを目的とする。
【0006】
【課題を解決するための手段】この発明に係る半導体装
置は、主配線の上面,下面の少なくとも一方の面に該配
線層と並列に配置され該アルミ配線層とコンタクトホー
ルを介して電気的に接続される補助配線層を設けたもの
である。
置は、主配線の上面,下面の少なくとも一方の面に該配
線層と並列に配置され該アルミ配線層とコンタクトホー
ルを介して電気的に接続される補助配線層を設けたもの
である。
【0007】
【作用】この発明においては並列接続された補助配線層
により、主配線の電流密度が減少する。
により、主配線の電流密度が減少する。
【0008】
【実施例】以下、この発明の一実施例による配線層を備
えた半導体装置を図1を用いて説明する。図1において
図2と同一符号は同一または相当部分を示し、7は第1
アルミ配線5と第2アルミ配線8との層間酸化膜、8は
第2アルミ配線、9は第1アルミ配線5と第2アルミ配
線8とをつなぐスルーホールである。
えた半導体装置を図1を用いて説明する。図1において
図2と同一符号は同一または相当部分を示し、7は第1
アルミ配線5と第2アルミ配線8との層間酸化膜、8は
第2アルミ配線、9は第1アルミ配線5と第2アルミ配
線8とをつなぐスルーホールである。
【0009】次に作用効果について説明する。以上のよ
うに構成されたアルミ配線構造において、拡散領域1か
ら拡散領域2へ第1アルミ配線5を介して電流が流れる
とき、スルーホール9で第1アルミ配線5と並列に接続
された第2アルミ配線8にも電流が分岐して流れるので
第1アルミ配線5の電流密度が小さくなり、従って配線
幅を大きくすることなくマイグレーション耐性を向上さ
せることができる。
うに構成されたアルミ配線構造において、拡散領域1か
ら拡散領域2へ第1アルミ配線5を介して電流が流れる
とき、スルーホール9で第1アルミ配線5と並列に接続
された第2アルミ配線8にも電流が分岐して流れるので
第1アルミ配線5の電流密度が小さくなり、従って配線
幅を大きくすることなくマイグレーション耐性を向上さ
せることができる。
【0010】なお、上記実施例では第1アルミ配線5と
第2アルミ配線8とを接続する例を示したが、ゲート配
線等の他の配線と並列接続しても同様の効果が得られる
。図3を用いて詳述すると、活性領域1,2間の分離酸
化膜3上にゲート電極(ポリシリコン配線)13が設け
られており、該ゲート13と第1アルミ配線1とがスル
ーホールを介して接続され、また第1アルミ配線5とス
ルーホール9を介して接続されている第2アルミ配線8
の上方に層間酸化膜12に設けられた第2のスルーホー
ル11を介して、第3アルミ配線10が接続されている
。このように構成することで第1アルミ配線5の電流密
度をさらに小さくすることができ、マイグレーション耐
性をさらに向上させることができる。
第2アルミ配線8とを接続する例を示したが、ゲート配
線等の他の配線と並列接続しても同様の効果が得られる
。図3を用いて詳述すると、活性領域1,2間の分離酸
化膜3上にゲート電極(ポリシリコン配線)13が設け
られており、該ゲート13と第1アルミ配線1とがスル
ーホールを介して接続され、また第1アルミ配線5とス
ルーホール9を介して接続されている第2アルミ配線8
の上方に層間酸化膜12に設けられた第2のスルーホー
ル11を介して、第3アルミ配線10が接続されている
。このように構成することで第1アルミ配線5の電流密
度をさらに小さくすることができ、マイグレーション耐
性をさらに向上させることができる。
【0011】また上記各実施例では補助配線層を複数の
コンタクトホールを用いて電気的に接続するようにした
が、単一の大きなコンタクトホールのみで接続するよう
にしてもよく、より電流密度を低減させることができる
。
コンタクトホールを用いて電気的に接続するようにした
が、単一の大きなコンタクトホールのみで接続するよう
にしてもよく、より電流密度を低減させることができる
。
【0012】さらに上記実施例ではアルミの配線層を例
に挙げて説明したが、用いられる配線材料はアルミに限
られるものではなく、他の金属あるいは金属化合物等で
あってもかまわない。
に挙げて説明したが、用いられる配線材料はアルミに限
られるものではなく、他の金属あるいは金属化合物等で
あってもかまわない。
【0013】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、主配線の上面,下面の少なくとも一方の面
に該配線層と並列に配置され該配線層とコンタクトホー
ルを介して電気的に接続される補助配線層を設けたので
、通常用いられる簡単な手法で、主配線層の電流密度を
低減でき、配線を太くすることなくマイグレーションを
防止でき、その結果、長寿命な配線層を有する半導体装
置を得ることができるという効果がある。
置によれば、主配線の上面,下面の少なくとも一方の面
に該配線層と並列に配置され該配線層とコンタクトホー
ルを介して電気的に接続される補助配線層を設けたので
、通常用いられる簡単な手法で、主配線層の電流密度を
低減でき、配線を太くすることなくマイグレーションを
防止でき、その結果、長寿命な配線層を有する半導体装
置を得ることができるという効果がある。
【図1】この発明の一実施例による半導体装置の平面図
及び断面図。
及び断面図。
【図2】従来の一実施例による半導体装置の平面図及び
断面図。
断面図。
【図3】この発明の他の実施例による半導体装置の平面
図及び断面図。
図及び断面図。
1,2 活性領域
3 分離酸化膜
4,7 層間酸化膜
6 コンタクトホール
5 第1アルミ配線
8 第2アルミ配線(補助配線層)
Claims (1)
- 【請求項1】 素子間または素子内に配線層を備えた
半導体装置において、当該配線層の上面,下面の少なく
とも一方の面に該配線層と並列に配置され、該配線層と
コンタクトホールを介して電気的に接続される補助配線
層を設けたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14996291A JPH04345052A (ja) | 1991-05-22 | 1991-05-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14996291A JPH04345052A (ja) | 1991-05-22 | 1991-05-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04345052A true JPH04345052A (ja) | 1992-12-01 |
Family
ID=15486413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14996291A Pending JPH04345052A (ja) | 1991-05-22 | 1991-05-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04345052A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6052301A (en) * | 1998-06-30 | 2000-04-18 | Fujitsu Limited | Semiconductor memory device |
-
1991
- 1991-05-22 JP JP14996291A patent/JPH04345052A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6052301A (en) * | 1998-06-30 | 2000-04-18 | Fujitsu Limited | Semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5672894A (en) | Semiconductor device | |
US5633197A (en) | Metallization to improve electromigration resistance by etching concavo-concave opening | |
US5128745A (en) | Semiconductor device with thin film resistor | |
JPH04345052A (ja) | 半導体装置 | |
JP2504498B2 (ja) | 半導体装置 | |
JPH01262654A (ja) | 半導体装置 | |
JPS62104138A (ja) | 半導体装置 | |
JPH0449675A (ja) | 半導体装置 | |
JPH04186828A (ja) | 半導体装置 | |
JPH06125012A (ja) | 半導体装置の配線構造 | |
JP2710253B2 (ja) | 半導体集積回路の多層配線構造 | |
JPH02246369A (ja) | 半導体装置 | |
JPH09199565A (ja) | プロセス監視回路 | |
JPH01128448A (ja) | 半導体装置の配線接続部 | |
JPH0555392A (ja) | 半導体装置 | |
JPS6196757A (ja) | 半導体装置 | |
KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
JPH07263681A (ja) | 電界効果トランジスタ | |
JPH06151610A (ja) | 集積回路装置の多層配線構造 | |
JPH05175273A (ja) | ボンディングパッドの構造 | |
JPH0282554A (ja) | 半導体装置 | |
JPS62237746A (ja) | 半導体集積回路 | |
JPH07105388B2 (ja) | コンタクトホール形成工程用モニタパターン | |
JPS6376346A (ja) | 半導体集積回路素子の配線法 |