JP2000252477A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000252477A JP2000252477A JP11053483A JP5348399A JP2000252477A JP 2000252477 A JP2000252477 A JP 2000252477A JP 11053483 A JP11053483 A JP 11053483A JP 5348399 A JP5348399 A JP 5348399A JP 2000252477 A JP2000252477 A JP 2000252477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- anode layer
- conductive type
- anode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 229910001385 heavy metal Inorganic materials 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract 2
- 238000011084 recovery Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】実動作時の電流密度において、オン電圧の温度
係数が正で、且つスイッチング速度が速い半導体装置を
提供すること。 【解決手段】高抵抗のｎベース層３の一方の面にｐアノ
ード層１が形成され、他方の面にｎカソード層２が形成
されている。ｐアノード層１表面は、コンタクト孔が開
けられた絶縁膜で被覆され、その上にアノード電極５が
形成され、アノード電極５はコンタクト孔７の箇所でｐ
アノード層１と固着している。ｎカソード層２上にカソ
ード電極６が形成されている。またコンタクト孔７の平
面パターンはストライプ状をしている。ｐアノード層１
上の絶縁膜４の占める面積（非固着部の面積）Ｓ1 とコ
ンタクト孔７の箇所の面積（固着部の面積）Ｓ2 の比Ｓ
1 ／Ｓ2 を以上で３０以下とすることで、オン電圧の温
度係数を正にでき、また、ライフタイムを制御すること
で、スイッチング速度を速くできる。
係数が正で、且つスイッチング速度が速い半導体装置を
提供すること。 【解決手段】高抵抗のｎベース層３の一方の面にｐアノ
ード層１が形成され、他方の面にｎカソード層２が形成
されている。ｐアノード層１表面は、コンタクト孔が開
けられた絶縁膜で被覆され、その上にアノード電極５が
形成され、アノード電極５はコンタクト孔７の箇所でｐ
アノード層１と固着している。ｎカソード層２上にカソ
ード電極６が形成されている。またコンタクト孔７の平
面パターンはストライプ状をしている。ｐアノード層１
上の絶縁膜４の占める面積（非固着部の面積）Ｓ1 とコ
ンタクト孔７の箇所の面積（固着部の面積）Ｓ2 の比Ｓ
1 ／Ｓ2 を以上で３０以下とすることで、オン電圧の温
度係数を正にでき、また、ライフタイムを制御すること
で、スイッチング速度を速くできる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＧＢＴ（絶縁
ゲート型バイポーラトランジスタ）などと逆並列接続し
て用いられるフリーホイールダイオードなどの半導体装
置に関する。
ゲート型バイポーラトランジスタ）などと逆並列接続し
て用いられるフリーホイールダイオードなどの半導体装
置に関する。
【０００２】
【従来の技術】近年ＩＧＢＴの進歩は目覚ましく、低オ
ン電圧、高速スイッチング特性（逆回復特性のこと）を
実現しており、理論限界に近づいている。そんな中、Ｉ
ＧＢＴモジュール内に組み込まれるダイオードの特性が
注目されている。このダイオードに要求される特性とし
ては、低オン電圧、高速スイッチング特性などである
が、中でも注目されてきているのが、オン電圧の温度依
存性である。これは、近年のＩＧＢＴモジュールが大型
化し、モジュールに組み込まれる並列動作するダイオー
ドチップの数が増加してきているためである。
ン電圧、高速スイッチング特性（逆回復特性のこと）を
実現しており、理論限界に近づいている。そんな中、Ｉ
ＧＢＴモジュール内に組み込まれるダイオードの特性が
注目されている。このダイオードに要求される特性とし
ては、低オン電圧、高速スイッチング特性などである
が、中でも注目されてきているのが、オン電圧の温度依
存性である。これは、近年のＩＧＢＴモジュールが大型
化し、モジュールに組み込まれる並列動作するダイオー
ドチップの数が増加してきているためである。
【０００３】何らかの原因で、ＩＧＢＴモジュール搭載
の半導体変換装置に故障が発生すると、ＩＧＢＴモジュ
ールには大電流が流れ、当然ダイオードにも大電流が流
れることになる。ダイオードの温度係数が負、すなわ
ち、温度上昇に伴いオン電圧が低下する特性を有してい
ると、複数個並列接続されているダイオードの内で、大
きな電流が流れるダイオードの温度は上昇し、そのた
め、オン電圧が低下し、益々大きな電流が流れるように
なり、最後は電流集中の起こったダイオードは破壊する
ことになる。
の半導体変換装置に故障が発生すると、ＩＧＢＴモジュ
ールには大電流が流れ、当然ダイオードにも大電流が流
れることになる。ダイオードの温度係数が負、すなわ
ち、温度上昇に伴いオン電圧が低下する特性を有してい
ると、複数個並列接続されているダイオードの内で、大
きな電流が流れるダイオードの温度は上昇し、そのた
め、オン電圧が低下し、益々大きな電流が流れるように
なり、最後は電流集中の起こったダイオードは破壊する
ことになる。
【０００４】ダイオードには、単純なｐｎ接合で形成さ
れるｐｎダイオードとユニポーラ素子であるショトキー
ダイオードがある。前者のｐｎダイオードでは、少数キ
ャリアの注入を伴うために、ｐｎ接合の拡散電位は、温
度が上昇すると小さくなる。また、スイッチング特性を
向上させるために、通常は重金属や電子線などでライフ
タイムキラーを半導体内に導入して、ライフタイムコン
トロールしているが、このライフタイムキラーが温度が
上昇するとその働きが弱くなる。これらの現象は、温度
が上昇すると、オン電圧を低下させる方向に働く。ま
た、その働き方を、各ダイオードで均一に揃えることは
困難であり、どうしても、各ダイオードで温度特性にば
らつきが生じる。このばらつきによって、前記のように
電流集中を起こすダイオードが出てくる。
れるｐｎダイオードとユニポーラ素子であるショトキー
ダイオードがある。前者のｐｎダイオードでは、少数キ
ャリアの注入を伴うために、ｐｎ接合の拡散電位は、温
度が上昇すると小さくなる。また、スイッチング特性を
向上させるために、通常は重金属や電子線などでライフ
タイムキラーを半導体内に導入して、ライフタイムコン
トロールしているが、このライフタイムキラーが温度が
上昇するとその働きが弱くなる。これらの現象は、温度
が上昇すると、オン電圧を低下させる方向に働く。ま
た、その働き方を、各ダイオードで均一に揃えることは
困難であり、どうしても、各ダイオードで温度特性にば
らつきが生じる。このばらつきによって、前記のように
電流集中を起こすダイオードが出てくる。
【０００５】一方、ショットキーダイオードは、少数キ
ャリアの注入を伴わないために、温度が上昇すると、オ
ン電圧は増加し、スイッチング速度も速いが、オン電圧
値が高い。A.Prost らは、Proc.of IEEE ISPSD '97 pp.
213-216(1997) で、アノード層の不純物濃度を低くし、
その拡散深さを浅くし、ライフタイムキラーを導入する
ことで、オン電圧の温度係数を正にし、スイッチング特
性を向上することができることを報告している。また、
M.Moriらは、Proc.of IEEE ISPSD '91 pp.113-117(199
1) で、ショットキーダイオードとｐｎダイオードをひ
とつのセル内に並列接続し、アノード層からの少数キャ
リアの注入を抑制することで、オン電圧の温度係数を正
にし、スイッチング特性を向上できることを報告してい
る。
ャリアの注入を伴わないために、温度が上昇すると、オ
ン電圧は増加し、スイッチング速度も速いが、オン電圧
値が高い。A.Prost らは、Proc.of IEEE ISPSD '97 pp.
213-216(1997) で、アノード層の不純物濃度を低くし、
その拡散深さを浅くし、ライフタイムキラーを導入する
ことで、オン電圧の温度係数を正にし、スイッチング特
性を向上することができることを報告している。また、
M.Moriらは、Proc.of IEEE ISPSD '91 pp.113-117(199
1) で、ショットキーダイオードとｐｎダイオードをひ
とつのセル内に並列接続し、アノード層からの少数キャ
リアの注入を抑制することで、オン電圧の温度係数を正
にし、スイッチング特性を向上できることを報告してい
る。
【０００６】
【発明が解決しようとする課題】しかし、前記のｐｎダ
イオードでは、アノード層の不純物濃度を低く、拡散深
さを浅くしたために、ｐｎダイオードに逆バイアス電圧
を印加すると、低い電圧でアノード層がパンチスルーし
て、耐圧が出にくいという問題がある。また、ショット
キーダイオードとｐｎダイオードを組み合わせたダイオ
ードでは、ショットキーダイオード部に非常に拡散深さ
が浅く、また不純物濃度が低いｐ層を利用することか
ら、ショットキー障壁高さの制御が困難であり、オン電
圧自体やオン電圧の温度特性およびスイッチング特性に
ばらつきが生じ易いという問題がある。
イオードでは、アノード層の不純物濃度を低く、拡散深
さを浅くしたために、ｐｎダイオードに逆バイアス電圧
を印加すると、低い電圧でアノード層がパンチスルーし
て、耐圧が出にくいという問題がある。また、ショット
キーダイオードとｐｎダイオードを組み合わせたダイオ
ードでは、ショットキーダイオード部に非常に拡散深さ
が浅く、また不純物濃度が低いｐ層を利用することか
ら、ショットキー障壁高さの制御が困難であり、オン電
圧自体やオン電圧の温度特性およびスイッチング特性に
ばらつきが生じ易いという問題がある。
【０００７】この発明の目的は、前記の課題を解決し
て、実動作時の電流密度において、オン電圧の温度係数
が正で、且つスイッチング速度が速い半導体装置を提供
することにある。
て、実動作時の電流密度において、オン電圧の温度係数
が正で、且つスイッチング速度が速い半導体装置を提供
することにある。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めに、高抵抗の第１導電形ベース層と、該第１導電形ベ
ース層の一方の表面に形成した第２導電形アノード層
と、該第２導電形アノード層の表面に形成したアノード
電極と、前記第１導電形ベース層の他方の表面に形成し
たカソード層と、該カソード層の表面に形成されたカソ
ード電極とを有しする半導体装置において、前記第２導
電形アノード層の一部に前記アノード電極が固着し、前
記第２導電形アノード層に前記アノード電極が固着しな
い面積Ｓ1 と、前記第２導電形アノード層に前記アノー
ド電極が固着する面積Ｓ2 との比を、Ｓ1 ／Ｓ2 ＝５か
ら３０となる構成とする。
めに、高抵抗の第１導電形ベース層と、該第１導電形ベ
ース層の一方の表面に形成した第２導電形アノード層
と、該第２導電形アノード層の表面に形成したアノード
電極と、前記第１導電形ベース層の他方の表面に形成し
たカソード層と、該カソード層の表面に形成されたカソ
ード電極とを有しする半導体装置において、前記第２導
電形アノード層の一部に前記アノード電極が固着し、前
記第２導電形アノード層に前記アノード電極が固着しな
い面積Ｓ1 と、前記第２導電形アノード層に前記アノー
ド電極が固着する面積Ｓ2 との比を、Ｓ1 ／Ｓ2 ＝５か
ら３０となる構成とする。
【０００９】前記第２導電形アノード層と前記アノード
電極の間に絶縁膜を介在させて、前記第２導電形アノー
ド層と前記アノード電極を固着させないようにする。前
記第２導電形アノード層と前記アノード電極を固着する
領域を、離れて複数箇所有し、該固着する領域の形状
が、ストライプ状、円弧状、リング状および島状の少な
くとも一つを含むようにする。
電極の間に絶縁膜を介在させて、前記第２導電形アノー
ド層と前記アノード電極を固着させないようにする。前
記第２導電形アノード層と前記アノード電極を固着する
領域を、離れて複数箇所有し、該固着する領域の形状
が、ストライプ状、円弧状、リング状および島状の少な
くとも一つを含むようにする。
【００１０】前記第２導電形アノード層、第１導電形ベ
ース層および第１導電形カソード層に電子線照射もしく
は重金属拡散を施すとよい。前記のように、第２導電形
アノード層の一部にのみ主電極をコンタクトすること
で、素子内に流れる電流は、第２導電形アノード層を横
切るように流れる。この第２導電形アノード層内は、不
純物濃度が高いために、素子のオン時には、殆どユニポ
ーラ動作する。そのために、高温になると、この第２導
電形アノード層の移動度および拡散係数が低下して、Ｍ
ＯＳＦＥＴと同様に抵抗が増大する。そのため、オン電
圧の温度係数が正になる。
ース層および第１導電形カソード層に電子線照射もしく
は重金属拡散を施すとよい。前記のように、第２導電形
アノード層の一部にのみ主電極をコンタクトすること
で、素子内に流れる電流は、第２導電形アノード層を横
切るように流れる。この第２導電形アノード層内は、不
純物濃度が高いために、素子のオン時には、殆どユニポ
ーラ動作する。そのために、高温になると、この第２導
電形アノード層の移動度および拡散係数が低下して、Ｍ
ＯＳＦＥＴと同様に抵抗が増大する。そのため、オン電
圧の温度係数が正になる。
【００１１】また、スイッチング速度は、電子線照射や
重金属拡散などで、ライフタイムキラーを導入すること
で速くできる。
重金属拡散などで、ライフタイムキラーを導入すること
で速くできる。
【００１２】
【発明の実施の形態】以下、図面を参照しながらこの発
明の実施例を説明する。以下の実施例では、第１導電形
をｎ形、第２導電形をｐ形として説明するが、これを逆
にしてもよい。図１は、この発明の一実施例のｐｎダイ
オードの斜視断面図である。高抵抗のｎベース層３の一
方の面にｐアノード層１が形成され、他方の面にｎカソ
ード層２が形成されている。ｐアノード層１表面は、コ
ンタクト孔が開けられた絶縁膜で被覆され、その上にア
ノード電極５が形成され、アノード電極５はコンタクト
孔７の箇所でｐアノード層１と固着している。ｎカソー
ド層２上にカソード電極６が形成されている。またコン
タクト孔７の平面パターンはストライプ状をしている。
ここで、ｐアノード層１上の絶縁膜４の占める面積（非
固着部の面積）Ｓ 1 とコンタクト孔７の箇所の面積（固
着部の面積）Ｓ2 の比Ｓ1 ／Ｓ2 が５以上で３０以下と
なるようにする。また、スイッチング時間短縮のため
に、電子線を照射し、ライフタイムを制御をする。
明の実施例を説明する。以下の実施例では、第１導電形
をｎ形、第２導電形をｐ形として説明するが、これを逆
にしてもよい。図１は、この発明の一実施例のｐｎダイ
オードの斜視断面図である。高抵抗のｎベース層３の一
方の面にｐアノード層１が形成され、他方の面にｎカソ
ード層２が形成されている。ｐアノード層１表面は、コ
ンタクト孔が開けられた絶縁膜で被覆され、その上にア
ノード電極５が形成され、アノード電極５はコンタクト
孔７の箇所でｐアノード層１と固着している。ｎカソー
ド層２上にカソード電極６が形成されている。またコン
タクト孔７の平面パターンはストライプ状をしている。
ここで、ｐアノード層１上の絶縁膜４の占める面積（非
固着部の面積）Ｓ 1 とコンタクト孔７の箇所の面積（固
着部の面積）Ｓ2 の比Ｓ1 ／Ｓ2 が５以上で３０以下と
なるようにする。また、スイッチング時間短縮のため
に、電子線を照射し、ライフタイムを制御をする。
【００１３】さらに詳細に素子製作について具体的に説
明する。比抵抗が１５０Ω・ｃｍで、厚さが３５０μｍ
のｎ形ウエハの一方の面からｎ形不純物であるリンを１
５０μｍの深さに拡散してｎ+ 層を形成した半導体基板
を用いた。このｎ+ 層がｎカソード層２となる。この半
導体基板のｎ+ 層と反対の面に、ボロンをドーズ量３．
０×１０13ｃｍ-2程度でイオン注入し、その後で、１１
５０℃程度、５時間程度の熱処理でドライブ拡散する。
ボロンの拡散深さＸJ は５μｍ程度である。この拡散層
がｐアノード層１となる。
明する。比抵抗が１５０Ω・ｃｍで、厚さが３５０μｍ
のｎ形ウエハの一方の面からｎ形不純物であるリンを１
５０μｍの深さに拡散してｎ+ 層を形成した半導体基板
を用いた。このｎ+ 層がｎカソード層２となる。この半
導体基板のｎ+ 層と反対の面に、ボロンをドーズ量３．
０×１０13ｃｍ-2程度でイオン注入し、その後で、１１
５０℃程度、５時間程度の熱処理でドライブ拡散する。
ボロンの拡散深さＸJ は５μｍ程度である。この拡散層
がｐアノード層１となる。
【００１４】その後、ｐアノード層１の表面に絶縁膜４
を被覆し、この絶縁膜４にコンタクト孔７を開ける。ｐ
アノード層１が露出した箇所と絶縁膜４上にアノード電
極５を形成す。このコンタクト孔７の箇所でアノード電
極５とｐアノード層１が固着する。このコンタクト孔７
を絶縁膜４に複数本のストライプ状形成する（図１はこ
のコンタクト孔７を形成した後の図である）。ｐアノー
ド層１上の絶縁膜４の占める面積（非固着部の面積）Ｓ
1 とコンタクト孔７の箇所の面積（固着部の面積）Ｓ2
の比Ｓ1 ／Ｓ2 が５、１０、２０、３０となるように、
コンタクト孔の幅Ｗを６μｍに固定し、その間隔Ｄを３
０μｍ（試作１の素子）、６０μｍ（試作２の素子）、
１２０（試作３の素子）、１８０μｍ（試作４の素子）
としたｐｎダイオードを試作する。尚、ｐアノード層の
横幅Ｘ、奥行きの長さＹとすると、ｐアノード層の表面
積はＸ×Ｙで、Ｓ1 ＋Ｓ2 となる。
を被覆し、この絶縁膜４にコンタクト孔７を開ける。ｐ
アノード層１が露出した箇所と絶縁膜４上にアノード電
極５を形成す。このコンタクト孔７の箇所でアノード電
極５とｐアノード層１が固着する。このコンタクト孔７
を絶縁膜４に複数本のストライプ状形成する（図１はこ
のコンタクト孔７を形成した後の図である）。ｐアノー
ド層１上の絶縁膜４の占める面積（非固着部の面積）Ｓ
1 とコンタクト孔７の箇所の面積（固着部の面積）Ｓ2
の比Ｓ1 ／Ｓ2 が５、１０、２０、３０となるように、
コンタクト孔の幅Ｗを６μｍに固定し、その間隔Ｄを３
０μｍ（試作１の素子）、６０μｍ（試作２の素子）、
１２０（試作３の素子）、１８０μｍ（試作４の素子）
としたｐｎダイオードを試作する。尚、ｐアノード層の
横幅Ｘ、奥行きの長さＹとすると、ｐアノード層の表面
積はＸ×Ｙで、Ｓ1 ＋Ｓ2 となる。
【００１５】また、各ｐｎダイオードでは、スイッチン
グ時間短縮のために、１０Ｍｒａｄ程度の電子線を照射
し、ライフタイムを制御をした。勿論、金や白金などの
重金属でライフタイムを制御してもよい。前記のよう
に、ｐアノード層１のドーズ量を低く、拡散深さＸJ を
浅くするとで、図２（図１のｐアノード層近傍の拡大
図）で示すように、このｐアノード層１を横切る電流Ｉ
ａの電流密度は大きくなり、且つ、横方向抵抗Ｒも大き
くなり、オン電圧の温度係数を効果的に正にすることが
できる。また、ライフタイムを制御することで、高スイ
ッチング速度を得ることができる。
グ時間短縮のために、１０Ｍｒａｄ程度の電子線を照射
し、ライフタイムを制御をした。勿論、金や白金などの
重金属でライフタイムを制御してもよい。前記のよう
に、ｐアノード層１のドーズ量を低く、拡散深さＸJ を
浅くするとで、図２（図１のｐアノード層近傍の拡大
図）で示すように、このｐアノード層１を横切る電流Ｉ
ａの電流密度は大きくなり、且つ、横方向抵抗Ｒも大き
くなり、オン電圧の温度係数を効果的に正にすることが
できる。また、ライフタイムを制御することで、高スイ
ッチング速度を得ることができる。
【００１６】図３、図４は、図１の試作した各ｐｎダイ
オードのオン電圧−オン電流曲線の温度依存性を示した
図で、図３（ａ）は試作１の素子、図３（ｂ）は試作２
の素子、図４（ａ）は試作３の素子および図４（ｂ）は
試作４の素子である。これらの試作品のチップサイズは
１ｃｍ□である。図３、図４において、実使用のオン電
流２００Ａで、（１２５℃のオン電圧−室温のオン電
圧）／室温のオン電圧の値を温度係数と定義し、この値
がマイナスのときは温度係数が負、プラスのときは温度
係数が正となり、また値の大きさが、温度によるオン電
圧の変化率の大きさを表す。
オードのオン電圧−オン電流曲線の温度依存性を示した
図で、図３（ａ）は試作１の素子、図３（ｂ）は試作２
の素子、図４（ａ）は試作３の素子および図４（ｂ）は
試作４の素子である。これらの試作品のチップサイズは
１ｃｍ□である。図３、図４において、実使用のオン電
流２００Ａで、（１２５℃のオン電圧−室温のオン電
圧）／室温のオン電圧の値を温度係数と定義し、この値
がマイナスのときは温度係数が負、プラスのときは温度
係数が正となり、また値の大きさが、温度によるオン電
圧の変化率の大きさを表す。
【００１７】測定の結果、試作１の素子では、温度係数
は＋０．１で室温のオン電圧は２．０Ｖであり、試作２
の素子では、温度係数は＋０．２でオン電圧は２．５Ｖ
であり、試作３の素子では、温度係数は＋０．３でオン
電圧は３．０Ｖであり、試作４の素子では、温度係数＋
０．５でオン電圧３．５Ｖであった。比較するために、
コンタクト孔幅６μｍで、その間隔が２０μｍ（比較１
の素子）、２００μｍ（比較２の素子）の図１と同様の
構造のｐｎダイオードを試作したところ、図示しない
が、比較１の素子では温度係数が−０．１でオン電圧は
２．４Ｖであり、比較２の素子では温度係数は＋１でオ
ン電圧は４．５Ｖであった。
は＋０．１で室温のオン電圧は２．０Ｖであり、試作２
の素子では、温度係数は＋０．２でオン電圧は２．５Ｖ
であり、試作３の素子では、温度係数は＋０．３でオン
電圧は３．０Ｖであり、試作４の素子では、温度係数＋
０．５でオン電圧３．５Ｖであった。比較するために、
コンタクト孔幅６μｍで、その間隔が２０μｍ（比較１
の素子）、２００μｍ（比較２の素子）の図１と同様の
構造のｐｎダイオードを試作したところ、図示しない
が、比較１の素子では温度係数が−０．１でオン電圧は
２．４Ｖであり、比較２の素子では温度係数は＋１でオ
ン電圧は４．５Ｖであった。
【００１８】また、従来のｐｎダイオード（このダイオ
ードは、ｐアノード層上全面にアノード電極が形成され
ている）の場合は、温度係数が−０．５で、オン電圧は
２．３Ｖであった。このことから、試作１の素子より絶
縁膜の幅Ｄが狭くなると、温度係数が負となり、また、
試作４の素子より絶縁膜の幅Ｄが広くなると、ｐアノー
ド層の横方向抵抗が大きくなり、オン電圧の絶対値が大
きくなり過ぎる。また、コンタクト孔７の箇所に電流が
集中して素子が破壊する場合が生ずる。
ードは、ｐアノード層上全面にアノード電極が形成され
ている）の場合は、温度係数が−０．５で、オン電圧は
２．３Ｖであった。このことから、試作１の素子より絶
縁膜の幅Ｄが狭くなると、温度係数が負となり、また、
試作４の素子より絶縁膜の幅Ｄが広くなると、ｐアノー
ド層の横方向抵抗が大きくなり、オン電圧の絶対値が大
きくなり過ぎる。また、コンタクト孔７の箇所に電流が
集中して素子が破壊する場合が生ずる。
【００１９】これらの試作結果から、コンタクト孔の幅
Ｗが６μｍで、その間隔（絶縁膜の幅Ｄ）が３０μｍか
ら１８０μｍの範囲が良好であり、このことは、前記の
Ｓ1／Ｓ2 が５〜３０の範囲が良好であることを示して
いる。尚、Ｓ1 ／Ｓ2 を５〜３０の範囲で、コンタクト
孔の幅Ｗを変えた場合でも同様の結果が得られた。ま
た、試作した素子（試作１の素子から試作４の素子）の
逆回復電流と逆回復時間は、比較素子（比較１の素子、
比較２の素子）や従来素子と比較してほぼ同様の値で、
逆回復時間は６３０から６５０ｎｓｅｃで、逆回復電流
は１１００から１２００Ａであった。
Ｗが６μｍで、その間隔（絶縁膜の幅Ｄ）が３０μｍか
ら１８０μｍの範囲が良好であり、このことは、前記の
Ｓ1／Ｓ2 が５〜３０の範囲が良好であることを示して
いる。尚、Ｓ1 ／Ｓ2 を５〜３０の範囲で、コンタクト
孔の幅Ｗを変えた場合でも同様の結果が得られた。ま
た、試作した素子（試作１の素子から試作４の素子）の
逆回復電流と逆回復時間は、比較素子（比較１の素子、
比較２の素子）や従来素子と比較してほぼ同様の値で、
逆回復時間は６３０から６５０ｎｓｅｃで、逆回復電流
は１１００から１２００Ａであった。
【００２０】また、図５のＩＧＢＴ遮断試験回路で、ダ
イオードの逆回復破壊耐量を試験した。この回路の動作
はＩＧＢＴ１１をオンさせてインダクタンスＬに（１／
２）ＬＩ2 のエネルギーを蓄え、一旦、ＩＧＢＴ１１を
オフさせる。そうすると、Ｌに流れていた電流が供試ダ
イオード１２に流れる。つぎに、ＩＧＢＴ１１をオンさ
せると、この供試ダイオード１２に流れていた電流を打
ち消すように反対向きの電流が供試ダイオード１２に流
れて、供試ダイオード１２は逆回復過程に入り、逆回復
電流を、逆回復時間の期間流して供試ダイオード１２は
オフする。このとき、逆回復電流が大きく、逆回復時間
が長いと逆回復損失が過大になり、供試ダイオード１２
は破壊する。実験では、供試ダイオード１２を３個並列
接続して行った。供試ダイオード１２に従来のダイオー
ドを用いた場合、ＩＧＢＴ１１の遮断電流が１２００Ａ
で従来のダイオードは破壊したが、本発明のダイオード
（試作１の素子から試作４の素子）はＩＧＢＴ１１の遮
断電流を６０００Ａにしても本発明のダイオードは破壊
しなかった。これは、本発明のダイオードの温度係数が
正であるために、３個並列接続された本発明のダイオー
ドの電流バランスが大幅に改善されたたためである。
イオードの逆回復破壊耐量を試験した。この回路の動作
はＩＧＢＴ１１をオンさせてインダクタンスＬに（１／
２）ＬＩ2 のエネルギーを蓄え、一旦、ＩＧＢＴ１１を
オフさせる。そうすると、Ｌに流れていた電流が供試ダ
イオード１２に流れる。つぎに、ＩＧＢＴ１１をオンさ
せると、この供試ダイオード１２に流れていた電流を打
ち消すように反対向きの電流が供試ダイオード１２に流
れて、供試ダイオード１２は逆回復過程に入り、逆回復
電流を、逆回復時間の期間流して供試ダイオード１２は
オフする。このとき、逆回復電流が大きく、逆回復時間
が長いと逆回復損失が過大になり、供試ダイオード１２
は破壊する。実験では、供試ダイオード１２を３個並列
接続して行った。供試ダイオード１２に従来のダイオー
ドを用いた場合、ＩＧＢＴ１１の遮断電流が１２００Ａ
で従来のダイオードは破壊したが、本発明のダイオード
（試作１の素子から試作４の素子）はＩＧＢＴ１１の遮
断電流を６０００Ａにしても本発明のダイオードは破壊
しなかった。これは、本発明のダイオードの温度係数が
正であるために、３個並列接続された本発明のダイオー
ドの電流バランスが大幅に改善されたたためである。
【００２１】図６は、図１の実施例の平面パターンの変
形例で、同図（ａ）は円弧状、同図（ｂ）はリング状、
同図（ｃ）は島状の場合である。この平面パターンはｐ
アノード層上の絶縁膜を示している。いずれのパターン
の場合でも、前記のＳ1 ／Ｓ 2 を５〜２０として、前記
と同様にライフタイムを制御することで、前記と同様の
効果がでる。尚、これらのパターンは一例であり、例え
ば、同図（ｃ）は、島の形を四角形で示したが、丸形
や、多角形でも勿論構わない。。
形例で、同図（ａ）は円弧状、同図（ｂ）はリング状、
同図（ｃ）は島状の場合である。この平面パターンはｐ
アノード層上の絶縁膜を示している。いずれのパターン
の場合でも、前記のＳ1 ／Ｓ 2 を５〜２０として、前記
と同様にライフタイムを制御することで、前記と同様の
効果がでる。尚、これらのパターンは一例であり、例え
ば、同図（ｃ）は、島の形を四角形で示したが、丸形
や、多角形でも勿論構わない。。
【００２２】尚、実施例は、ｐアノード層のドーズ量が
３．０×１０13ｃｍ-2の場合について説明したが、シミ
ュレーションした結果、１．０×１０13ｃｍ-2から３．
０×１０14ｃｍ-2の範囲でもほぼ同様の結果が得られ
た。
３．０×１０13ｃｍ-2の場合について説明したが、シミ
ュレーションした結果、１．０×１０13ｃｍ-2から３．
０×１０14ｃｍ-2の範囲でもほぼ同様の結果が得られ
た。
【００２３】
【発明の効果】この発明によれば、アノード電極をｐア
ノード層の一部に固着させ、非固着部の面積Ｓ1 と固着
部の面積Ｓ2 の比、つまりＳ1 ／Ｓ2 を５から３０にす
ることで、ｐｎダイオードの温度係数を正にすることが
できる。また、電子線照射や重金属拡散で、スイッチン
グ時間を短縮できる。また逆回復耐量を向上できる。
ノード層の一部に固着させ、非固着部の面積Ｓ1 と固着
部の面積Ｓ2 の比、つまりＳ1 ／Ｓ2 を５から３０にす
ることで、ｐｎダイオードの温度係数を正にすることが
できる。また、電子線照射や重金属拡散で、スイッチン
グ時間を短縮できる。また逆回復耐量を向上できる。
【図１】この発明の一実施例のｐｎダイオードの斜視断
面図
面図
【図２】図１のｐｎダイオードの動作説明図
【図３】図１の試作した各ｐｎダイオードのオン電圧−
オン電流曲線の温度依存性を示した図で、（ａ）は試作
１の素子、（ｂ）は試作２の素子である。
オン電流曲線の温度依存性を示した図で、（ａ）は試作
１の素子、（ｂ）は試作２の素子である。
【図４】図１の試作した各ｐｎダイオードのオン電圧−
オン電流曲線の温度依存性を示した図で、（ａ）は試作
３の素子、（ｂ）は試作４の素子である。
オン電流曲線の温度依存性を示した図で、（ａ）は試作
３の素子、（ｂ）は試作４の素子である。
【図５】ＩＧＢＴ遮断試験回路図
【図６】図１の実施例の平面パターンの変形例で、
（ａ）は円弧状、（ｂ）はリング状、（ｃ）は島状を示
す図
（ａ）は円弧状、（ｂ）はリング状、（ｃ）は島状を示
す図
１ ｐアノード層 ２ ｎベース層 ３ ｎカソード層 ４ 絶縁膜（固着部） ５ アノード電極 ６ カソード電極 ７ コンタクト孔（固着部） １１ ＩＧＢＴ １２ 供試ダイオード Ｗ コンタクト孔の幅（固着部の幅） Ｄ 絶縁膜の幅（非固着部の幅） Ｘ ｐアノード層の横幅 Ｙ ｐアノード層の奥行きの長さ Ｓ1 絶縁膜の占める面積（非固着部の面積） Ｓ2 コンタクト孔の箇所の面積（固着部の面積） Ｒ ｐアノード層の横方向抵抗 Ｉa ｐアノード層を横方向に流れる電流
Claims (4)
- 【請求項１】高抵抗の第１導電形ベース層と、該第１導
電形ベース層の一方の表面に形成した第２導電形アノー
ド層と、該第２導電形アノード層の表面に形成したアノ
ード電極と、前記第１導電形ベース層の他方の表面に形
成したカソード層と、該カソード層の表面に形成された
カソード電極とを有する半導体装置において、 前記第２導電形アノード層の一部に前記アノード電極が
固着し、前記第２導電形アノード層に前記アノード電極
が固着しない面積Ｓ1 と、前記第２導電形アノード層に
前記アノード電極が固着する面積Ｓ2 との比を、Ｓ1 ／
Ｓ2 ＝５から３０とすることを特徴とする半導体装置。 - 【請求項２】前記第２導電形アノード層と前記アノード
電極の間に絶縁膜を介在させて、前記第２導電形アノー
ド層と前記アノード電極を固着させないことを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】前記第２導電形アノード層と前記アノード
電極を固着する領域を、離れて複数箇所有し、該固着す
る領域の形状が、ストライプ状、円弧状、リング状およ
び島状の少なくとも一つを含むことを特徴とする請求項
１に記載の半導体装置。 - 【請求項４】前記第２導電形アノード層、第１導電形ベ
ース層および第１導電形カソード層に電子線照射もしく
は重金属拡散を施すことを特徴とする請求項１に記載の
半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11053483A JP2000252477A (ja) | 1999-03-02 | 1999-03-02 | 半導体装置 |
| DE60028629T DE60028629T2 (de) | 1999-03-02 | 2000-01-27 | Halbleiterdiode |
| EP00300603A EP1033761B1 (en) | 1999-03-02 | 2000-01-27 | Semiconductor diode |
| US09/517,153 US6346740B1 (en) | 1999-03-02 | 2000-03-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11053483A JP2000252477A (ja) | 1999-03-02 | 1999-03-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252477A true JP2000252477A (ja) | 2000-09-14 |
Family
ID=12944102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11053483A Pending JP2000252477A (ja) | 1999-03-02 | 1999-03-02 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6346740B1 (ja) |
| EP (1) | EP1033761B1 (ja) |
| JP (1) | JP2000252477A (ja) |
| DE (1) | DE60028629T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112015000206T5 (de) | 2014-10-03 | 2016-08-25 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| DE102020119349A1 (de) | 2020-07-22 | 2022-01-27 | Infineon Technologies Austria Ag | Diode und Verfahren zur Herstellung einer Diode |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269370A (ja) * | 1985-05-24 | 1986-11-28 | Fujitsu Ltd | 半導体装置 |
| JP3146650B2 (ja) * | 1992-07-15 | 2001-03-19 | 富士電機株式会社 | パワー集積回路 |
| DE69633004T2 (de) * | 1996-05-31 | 2004-11-25 | Stmicroelectronics S.R.L., Agrate Brianza | Vertikaler Leistungsbipolartransistor mit integriertem Fühlwiderstand |
| JP3807023B2 (ja) * | 1997-05-27 | 2006-08-09 | 富士電機デバイステクノロジー株式会社 | 電力用ダイオード |
| JP3287269B2 (ja) * | 1997-06-02 | 2002-06-04 | 富士電機株式会社 | ダイオードとその製造方法 |
-
1999
- 1999-03-02 JP JP11053483A patent/JP2000252477A/ja active Pending
-
2000
- 2000-01-27 EP EP00300603A patent/EP1033761B1/en not_active Expired - Lifetime
- 2000-01-27 DE DE60028629T patent/DE60028629T2/de not_active Expired - Fee Related
- 2000-03-02 US US09/517,153 patent/US6346740B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60028629D1 (de) | 2006-07-27 |
| EP1033761B1 (en) | 2006-06-14 |
| EP1033761A3 (en) | 2002-03-13 |
| EP1033761A2 (en) | 2000-09-06 |
| DE60028629T2 (de) | 2006-10-12 |
| US6346740B1 (en) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968912B2 (ja) | ダイオード | |
| JP3141769B2 (ja) | 絶縁ゲート型サイリスタ及びその製造方法 | |
| US8847277B2 (en) | Reverse-conducting power semiconductor device | |
| JPH10284718A (ja) | 絶縁ゲート型サイリスタ | |
| JPH02126682A (ja) | 半導体装置およびその製造方法 | |
| JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
| US5936267A (en) | Insulated gate thyristor | |
| JP3298385B2 (ja) | 絶縁ゲート型サイリスタ | |
| US7868352B2 (en) | Silicon break over diode | |
| JPH10125896A (ja) | 絶縁ゲート型サイリスタ | |
| JPH03155677A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| CN111969054A (zh) | 一种逆导型SiC GTO半导体器件及其制备方法 | |
| JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
| US6091087A (en) | Insulated gate thyristor | |
| JP2000252477A (ja) | 半導体装置 | |
| US4825270A (en) | Gate turn-off thyristor | |
| JPH08274306A (ja) | 絶縁ゲート型サイリスタ | |
| JP2001177114A (ja) | 半導体装置 | |
| JP3180879B2 (ja) | 絶縁ゲート型サイリスタ | |
| JPH1027900A (ja) | 絶縁ゲート型サイリスタ | |
| KR20220159561A (ko) | 900v 필드 스톱 igbt 제조방법 | |
| JPH08330569A (ja) | 絶縁ゲート型サイリスタおよびその製造方法 | |
| JPH04287373A (ja) | ゲートターンオフサイリスタ | |
| JP3180878B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP2722918B2 (ja) | ゲートターンオフサイリスタ及びこれを用いた電力変換装置 |