DE102020119349A1 - Diode und Verfahren zur Herstellung einer Diode - Google Patents

Diode und Verfahren zur Herstellung einer Diode Download PDF

Info

Publication number
DE102020119349A1
DE102020119349A1 DE102020119349.1A DE102020119349A DE102020119349A1 DE 102020119349 A1 DE102020119349 A1 DE 102020119349A1 DE 102020119349 A DE102020119349 A DE 102020119349A DE 102020119349 A1 DE102020119349 A1 DE 102020119349A1
Authority
DE
Germany
Prior art keywords
region
load terminal
area
active
chip power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020119349.1A
Other languages
English (en)
Inventor
Guang Zeng
Moritz Hauf
Anton Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102020119349.1A priority Critical patent/DE102020119349A1/de
Priority to US17/380,163 priority patent/US11664464B2/en
Priority to CN202110830215.6A priority patent/CN113972286A/zh
Publication of DE102020119349A1 publication Critical patent/DE102020119349A1/de
Priority to US18/136,698 priority patent/US20230290885A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Einzelchipleistungsdiode (1) umfasst Folgendes: einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12) und zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) einen Halbleiterkörper (10), der ein mit dem ersten Lastanschluss (11) gekoppeltes Anodengebiet (102), ein mit dem zweiten Lastanschluss (12) gekoppeltes Kathodengebiet (103) und zwischen dem Anodengebiet (102) und dem Kathodengebiet (103) ein Driftgebiet (100) umfasst; ein aktives Gebiet (1-1), das zum Leiten eines Laststroms zwischen den Lastanschlüssen (11, 12) basierend auf dem Anodengebiet (102), dem Driftgebiet (100) und dem Kathodengebiet (103) konfiguriert ist, wobei eine Dicke des Halbleiterkörpers (10) durch einen Abstand (d) zwischen mindestens einer ersten Grenzfläche (102-11), die zwischen dem ersten Lastanschluss (11) und dem Anodengebiet (102) gebildet ist, und einer zweiten Grenzfläche (103-12), die zwischen dem zweiten Lastanschluss (12) und dem Kathodengebiet (103) gebildet ist, definiert wird; ein Randabschlussgebiet (1-3), das das aktive Gebiet (1-1) umgibt und durch einen Chiprand (1-4) abgeschlossen wird. Mindestens ein inaktives Teilgebiet (1-11) ist in dem aktiven Gebiet (1-1) enthalten, wobei jedes inaktive Teilgebiet (1-11): eine Sperrfläche (102-131) mit einer lateralen Mindesterstreckung (MLE) von mindestens 20% einer Driftgebietdicke (dd) aufweist; dazu konfiguriert ist, einen Durchgang des Laststroms zwischen dem ersten Lastanschluss (11) und dem Halbleiterkörper (10) durch die Sperrfläche (102-131) zu verhindern; und zumindest teilweise nicht neben dem Randabschlussgebiet (1-3) angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Diese Schrift bezieht sich auf Ausführungsformen einer Einzelchipleistungsdiode und auf Ausführungsformen eines Verfahrens zum Verarbeiten einer Einzelchipleistungsdiode. Insbesondere betrifft diese Schrift Ausführungsformen einer Diode für schnelle Schaltanwendungen.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa die Umwandlung von elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, sind auf Leistungshalbleiterschalter angewiesen. Zum Beispiel sind Bipolartransistoren mit isoliertem Gate (IGBTs, Insulated Gate Bipolar Transistors), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field Effect Transistors) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich Schaltern in Stromversorgungen und Leistungswandlern, aber nicht darauf beschränkt.
  • Eine Leistungshalbleitervorrichtung umfasst in der Regel einen Halbleiterkörper, der dazu konfiguriert ist, einen Vorwärtslaststrom entlang einem Laststrompfad zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Ferner kann im Fall einer steuerbaren Leistungshalbleitervorrichtung, z. B. eines Transistors oder einer steuerbaren Diode, der Laststrompfad mittels einer isolierten Elektrode, die gemeinhin als Gate-Elektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann die Steuerelektrode bei Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen vorwärts leitenden Zustand oder einen sperrenden Zustand versetzen.
  • Eine typische Leistungshalbleitervorrichtung ist eine Leistungsdiode deren prinzipielle Konfiguration einem Fachmann bekannt ist.
  • Typische Konstruktionsziele für Leistungsdioden beinhalten Fähigkeiten zum Führen eines hohen Stroms, Soft-Recovery-Verluste und eine so genannte Diodenweichheit. Gleichzeitig müssen thermische Zwänge erfüllt werden.
  • Manchmal wird durch Verwendung von Techniken zur Verkürzung der Trägerlebensdauer wie beispielsweise Dotieren von Platin in der Driftzone der Leistungsdiode und/oder Trägerkonzentrationsreduzierung durch Schädigungsimplantation von z. B. Argon oder Helium in dem Anoden- und/oder Kathoden-Emitter eine Schaltverlustreduzierung einer Leistungsdiode für eine schnelle Schaltanwendung erreicht. Gemäß einem anderen Ansatz ist die Kathode der Diode strukturiert. Jedoch können bei diesen Ansätzen einige Nachteile beobachtet werden:
  • Zum Beispiel sind Schädigungsimplantationen mit der Gefahr eines erhöhten Leckstroms verbunden. Durch Verwendung von Platindotierung wird der Temperaturkoeffizient der Diodenvorwärtsspannung negativer, was die Möglichkeit der parallelen Verbindung der Diode mit einer anderen Leistungshalbleitervorrichtung einschränkt. Ferner wird eine Rekombinationseffizienz einer Platindotierung bei erhöhter Temperatur reduziert, was zu einer erhöhten gespeicherten Ladung und erhöhten Schaltverlusten führt. Und durch Verwendung einer strukturierten Kathode kann die Trägerkonzentration an der Rückseite reduziert werden, was zu einer schlechteren Diodenweichheitsleistung führen kann.
  • KURZFASSUNG
  • Gemäß einer Ausführungsform umfasst eine Einzelchipleistungsdiode: einen ersten Lastanschluss, einen zweiten Lastanschluss und zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss einen Halbleiterkörper, der ein mit dem ersten Lastanschluss gekoppeltes Anodengebiet, ein mit dem zweiten Lastanschluss gekoppeltes Kathodengebiet und zwischen dem Anodengebiet und dem Kathodengebiet ein Driftgebiet umfasst; ein aktives Gebiet, das zum Leiten eines Laststroms zwischen den Lastanschlüssen basierend auf dem Anodengebiet, dem Driftgebiet und dem Kathodengebiet konfiguriert ist, wobei eine Dicke des Halbleiterkörpers durch einen Abstand zwischen mindestens einer ersten Grenzfläche, die zwischen dem ersten Lastanschluss und dem Anodengebiet gebildet ist, und einer zweiten Grenzfläche, die zwischen dem zweiten Lastanschluss und dem Kathodengebiet gebildet ist, definiert wird; ein Randabschlussgebiet, das das aktive Gebiet umgibt und durch einen Chiprand abgeschlossen wird. Mindestens ein inaktives Teilgebiet ist in dem aktiven Gebiet enthalten, wobei jedes inaktive Teilgebiet: eine Sperrfläche mit einer lateralen Mindesterstreckung von mindestens 20% einer Driftgebietdicke aufweist; dazu konfiguriert ist, einen Durchgang des Laststroms zwischen dem ersten Lastanschluss und dem Halbleiterkörper durch die Sperrfläche zu verhindern; und zumindest teilweise nicht neben dem Randabschlussgebiet angeordnet ist.
  • Gemäß einer weiteren Ausführungsform weist ein Leistungshalbleitergehäuse eine oder mehrere Einzelchipleistungsdioden gemäß dem vorstehenden Absatz auf.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zum Herstellen einer Einzelchipleistungsdiode Bilden der folgenden Komponenten: eines ersten Lastanschlusses, eines zweiten Lastanschlusses und zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss eines Halbleiterkörpers, der ein mit dem ersten Lastanschluss gekoppeltes Anodengebiet, ein mit dem zweiten Lastanschluss gekoppeltes Kathodengebiet und zwischen dem Anodengebiet und dem Kathodengebiet ein Driftgebiet umfasst; eines aktiven Gebiets, das zum Leiten eines Laststroms zwischen den Lastanschlüssen basierend auf dem Anodengebiet, dem Driftgebiet und dem Kathodengebiet konfiguriert ist, wobei eine Dicke des Halbleiterkörpers durch einen Abstand zwischen mindestens einer ersten Grenzfläche, die zwischen dem ersten Lastanschluss und dem Anodengebiet gebildet ist, und einer zweiten Grenzfläche, die zwischen dem zweiten Lastanschluss und dem Kathodengebiet gebildet ist, definiert wird; eines Randabschlussgebiets, das das aktive Gebiet umgibt und durch einen Chiprand abgeschlossen wird. Ferner umfasst das Verfahren das Aufnehmen mindestens eines inaktiven Teilgebiets in dem aktiven Gebiet, wobei jedes inaktive Teilgebiet: eine Sperrfläche mit einer lateralen Mindesterstreckung von mindestens 20% einer Driftgebietdicke aufweist; dazu konfiguriert ist, einen Durchgang des Laststroms zwischen dem ersten Lastanschluss und dem Halbleiterkörper durch die Sperrfläche zu verhindern; und zumindest teilweise nicht neben dem Randabschlussgebiet angeordnet ist.
  • Die vorgeschlagenen Ausführungsformen beinhalten die Erkenntnis, dass bei einer Diode mit einer schwachen Anode die gespeicherte Ladungsdichte auf der Anodenseite ungefähr mit der Quadratwurzel der Stromdichte zunimmt. Im Allgemeinen ist eine schwache Anode für eine geringe Ladungsdichte an der Anode erwünscht, was mit einem niedrigen Soft-Recovery-Spitzenstrom (der geringe Einschaltverluste eines parallel dazu geschalteten IGBTs ergeben würde) einhergeht. Auf der Seite der Kathode nimmt die Trägerdichte ungefähr linear mit der Stromdichte zu. Für Weichheit während des Schaltens ist eine Trägerdichte erwünscht, die auf der Kathodenseite eine hohe Konzentration aufweist, was sich bei einer höheren Stromdichte leichter erreichen lässt. Für eine bessere dynamische Leistung einer Diode wird somit eine höhere Stromdichte bevorzugt, da sie Soft-Recovery verringert und geringere Schaltverluste zeigt.
  • Gemäß hier beschriebenen Ausführungsformen ist nur ein Teil der Diodenchipfläche elektrisch aktiv gestaltet; z. B. kann eine lokale Stromdichte im Vergleich zu der herkömmlichen Diode höher sein. Ein Rest der Diodenchipfläche arbeitet als ein Wärmeleiter/Kondensator, der eine günstige Wärmeleistung gewährleistet. Auf diese Weise kann der aktive Bereich im Vergleich zu der herkömmlichen Diode bei gleichem Stromführvermögen kleiner ausgelegt sein.
  • Der Fachmann wird bei Lektüre der folgenden detaillierten Beschreibung und bei Durchsicht der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Teile in den Figuren sind nicht zwangsweise maßstabsgetreu, stattdessen wird Wert auf Veranschaulichen der Grundzüge der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszahlen einander entsprechende Teile. In den Zeichnungen zeigen:
    • 1 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Diode;
    • 2 schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Diode;
    • 3-4 beide schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Diode gemäß einigen Ausführungsformen;
    • 5-11 jeweils schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Diode gemäß einigen Ausführungsformen;
    • 12-13 beide schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Diode gemäß einigen Ausführungsformen;
    • 14-15 beide schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts eines Leistungshalbleitergehäuses gemäß einigen Ausführungsformen; und
    • 16 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts und einen Abschnitt einer horizontalen Projektion einer in einem Leistungshalbleitergehäuse enthaltenen Diode gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen, in denen die Erfindung ausgeübt werden kann, als Veranschaulichung gezeigt werden.
  • In dieser Hinsicht kann Richtungsterminologie, wie zum Beispiel „oben“, „unten“, „unter“, „vor“, „hinter“, „zurück“, „führender“, „nachlaufender“, „oberhalb“ usw., mit Bezug auf die Ausrichtung der beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Anzahl von verschiedenen Ausrichtungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist keineswegs einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne verstanden werden, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
  • Es wird nunmehr ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht werden. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht einschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise bei oder kombiniert mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen mit einschließen. Die Beispiele werden unter Verwendung einer speziellen Ausdrucksweise beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Übersicht halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts Anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Schrift verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann zum Beispiel die Fläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Zum Beispiel können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die nachstehend erwähnt werden, Horizontalrichtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Begriff „vertikal“, wie er in dieser Schrift verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Fläche, das heißt, parallel zu der Normalrichtung der Oberfläche des Halbleiterwafers/-chips/-dies, angeordnet ist. Zum Beispiel kann die nachstehend erwähnte Erstreckungsrichtung Z eine Erstreckungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist. Die Erstreckungsrichtung Z wird hier auch als „Vertikalrichtung Z“ bezeichnet.
  • In dieser Schrift wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können entgegengesetzte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Rahmen der vorliegenden Schrift sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Bereichen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Bereich oder Teil einer Halbleitervorrichtung besteht. Ferner soll im Rahmen der vorliegenden Schrift der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung besteht; z. B. umfasst ein Übergang zwischen zwei in Kontakt miteinander befindlichen Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Darüber hinaus wird im Rahmen der vorliegenden Schrift der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Rahmen seines allgemein gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten separat voneinander angeordnet sind und dass keine diese Komponenten verbindende ohmsche Verbindung besteht. Jedoch können elektrisch voneinander isolierte Komponenten nichtsdestotrotz miteinander gekoppelt, zum Beispiel mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel zu nennen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert, und gleichzeitig mechanisch und kapazitiv, zum Beispiel mit Hilfe einer Isolierung, zum Beispiel eines Dielektrikums, miteinander gekoppelt sein.
  • In dieser Schrift beschriebene spezielle Ausführungsformen betreffen eine Leistungshalbleitervorrichtung, z. B. eine Leistungshalbleitervorrichtung, die innerhalb eines Leistungswandlers oder eines Netzteils verwendet werden kann, ohne darauf beschränkt zu sein. Somit kann bei einer Ausführungsform solch eine Vorrichtung dazu konfiguriert sein, einen Laststrom zu führen, der einer Last zugeführt werden soll bzw. der durch eine Energiequelle bereitgestellt wird. Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleiterzellen wie beispielsweise eine monolithisch integrierte Diodenzelle und/oder eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle von zwei antiseriell verbundenen Dioden) umfassen. Solche Diodenzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld bilden, das in einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, soll eine Leistungshalbleitervorrichtung auf einem einzelnen Chip mit Fähigkeiten zum Sperren einer hohen Spannung und/oder Führen eines hohen Stroms beschreiben. Mit anderen Worten ist die hier beschriebene Leistungshalbleitervorrichtung für einen hohen Strom, typischerweise im Ampere-Bereich, zum Beispiel bis zu mehreren Dutzend oder hundert Ampere, und/oder hohe Spannungen, typischerweise über 15 V, noch typischer 100 V und darüber, z. B. bis zu mindestens 400 V oder sogar noch mehr, z. B. bis zu mindestens 3 kV oder sogar bis zu 10 kV oder mehr, konfiguriert.
  • Zum Beispiel kann die nachfolgend beschriebene Leistungshalbleitervorrichtung ein Einzelhalbleiterchip sein, der dazu konfiguriert ist, als eine Leistungskomponente in einer Anwendung mit einer niedrigen, mittleren und/oder hohen Spannung eingesetzt zu werden.
  • Zum Beispiel richtet sich der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • Die vorliegende Schrift betrifft insbesondere Leistungshalbleitervorrichtungen, die als jeweilige Diode ausgestaltet sind.
  • 1 zeigt schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Einzelchipleistungsdiode 1 (hier auch als Diode 1 bezeichnet). Auch auf 2 Bezug nehmend, weist die Diode 1 ein aktives Gebiet 1-1 auf. Ein Randabschlussgebiet 1-3 der Diode 1 umgibt das aktive Gebiet 1-1. Somit kann das Randabschlussgebiet 1-3 außerhalb des aktiven Gebiets 1-1 angeordnet sein. Das Randabschlussgebiet 1-3 wird lateral durch einen Rand 1-4 abgeschlossen. Der Rand 1-4 kann den Chiprand der Diode 1 bilden.
  • Wie hier verwendet, ist den Begriffen „Randabschlussgebiet“ und „aktives Gebiet“ die jeweilige technische Bedeutung zugeordnet, die ihnen der Fachmann im Zusammenhang mit Leistungshalbleitervorrichtungen beimisst. Das heißt, das aktive Gebiet 1-1 ist in erster Linie zur Vorwärtslaststromleitung konfiguriert, während das Randabschlussgebiet 1-3 in erster Linie Funktionen hinsichtlich zuverlässiger Blockierfähigkeiten, geeigneter Führung des elektrischen Felds, manchmal auch Ladungsträgerableitungsfunktionen und/oder weiteren Funktionen bezüglich Schutz und geeigneten Abschlusses des aktiven Gebiets 1-1 dient.
  • Unter erneuter Bezugnahme auf 1 weist die Diode 1 einen Halbleiterkörper 10 mit einer Vorderseite 110 und einer Rückseite 120 auf. Die Vorderseite 110 (hier auch als Halbleiterkörperfläche bezeichnet) und die Rückseite 120 können den Halbleiterkörper 10 vertikal abschließen. Das heißt, der Halbleiterkörper 10 weist eine Gesamtdicke d entlang der Vertikalrichtung Z zwischen der Vorderseite 110 und der Rückseite 120 auf. In den lateralen Richtungen kann der Halbleiterkörper 10 durch den Rand 1-4 abgeschlossen werden. Des Weiteren können sich sowohl die Vorderseite 110 als auch die Rückseite 120 sowohl entlang der ersten lateralen Richtung X als auch der zweiten lateralen Richtung Y lateral erstrecken. Zum Beispiel können sowohl die Vorderseite 110 als auch die Rückseite 120 eine jeweilige horizontale Fläche des Halbleiterkörpers 10 bilden. Die Dicke d des Halbleiterkörpers 10 kann der Abstand zwischen der Vorderseite 110 und der Rückseite 120 entlang der Vertikalrichtung Z im aktiven Gebiet 1-1, zum Beispiel an einer Mitte des aktiven Gebiets 1-1 gemessen, sein. Eine weitere Definition der Dicke t des Halbleiterkörpers 10 wird unten angeführt.
  • Der Halbleiterkörper 10 und ein Driftgebiet 100 davon bilden einen Teil sowohl des aktiven Gebiets 1-1 als auch des Randabschlussgebiets 1-3. Der Halbleiterkörper 10 ist in dem aktiven Gebiet 1-1 dahingehend konfiguriert, einen Vorwärtslaststrom zwischen einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 zu leiten
  • Ein erster Lastanschluss 11 ist an der Halbleiterkörpervorderseite 110 angeordnet, und ein zweiter Lastanschluss 12 ist an der Halbleiterkörperrückseite 120 angeordnet. Z. B. umfasst der erste Lastanschluss 11 eine Vorderseitenmetallisierung und/oder umfasst der zweite Lastanschluss 12 eine Rückseitenmetallisierung. Zum Beispiel ist der erste Lastanschluss 11 ein Anodenanschluss und ist der zweite Lastanschluss 12 ein Kathodenanschluss. An der Vorderseite 110 kann der Halbleiterkörper 10 an die Vorderseitenmetallisierung angekoppelt sein. An der Rückseite 120 kann der Halbleiterkörper 10 an die Rückseitenmetallisierung angekoppelt sein.
  • Bei einer Ausführungsform überlappt sich der erste Lastanschluss 11 (z. B. die Vorderseitenmetallisierung) lateral, d. h. entlang der ersten lateralen Richtung X und/oder der zweiten lateralen Richtung Y und/oder Kombinationen davon, mit dem aktiven Gebiet 1-1. Es sei darauf hingewiesen, dass der erste Lastanschluss 11 lateral strukturiert sein kann. Analog dazu überlappt sich bei einer Ausführungsform der zweite Lastanschluss 12 (z. B. die Rückseitenmetallisierung) lateral, d. h. entlang der ersten lateralen Richtung X und/oder der zweiten lateralen Richtung Y und/oder Kombinationen davon, mit dem aktiven Gebiet 1-1. Es sei darauf hingewiesen, dass der zweite Lastanschluss 12 in der Regel nicht strukturiert ist, sondern an der Halbleiterkörperrückseite 120 homogen und monolithisch gebildet ist, um z. B. an der Rückseite 120 einen lateral homogenen Kontakt mit dem Halbleiterkörper 10 herzustellen. Solch eine homogene Struktur kann auch in Gebieten, in denen sich der Lastanschluss 12 lateral mit dem Randabschlussgebiet 1-3 überlappt, implementiert sein.
  • Zum Beispiel ist die laterale Grenze des aktiven Gebiets 1-1 durch die laterale Grenze der am weitesten außen liegenden Struktur des Halbleiterkörpers 10 definiert, die Führen des Laststroms gestattet und sowohl mit dem ersten Lastanschluss 11 als auch dem zweiten Lastanschluss 12 elektrisch verbunden ist. Z. B. kann die laterale Grenze des aktiven Gebiets 1-1 an der Vorderseite 110 definiert sein. Diese laterale Grenze kann durch einen äußersten Teil eines Anodengebiets 102' definiert sein (vgl. die nachfolgende ausführlichere Erläuterung). Zum Beispiel sind alle funktionalen Elemente zum Ermöglichen des Leitens des Laststroms in einer vertikalen Projektion des aktiven Gebiets 1-1 der Diode 1 vorhanden, wobei sie z. B. mindestens den ersten Lastanschluss 11 (z. B. einen Vorderseitenmetallkontakt davon), den Teil des Anodengebiets 102', ein Driftgebiet 100, einen Teil eines Kathodengebiets 103' und den zweiten Lastanschluss 12 (z. B. einen Rückseitenemitter davon) beinhalten. Natürlich kann die Diode 1 mit weiteren Halbleitergebieten im Halbleiterkörper 10, z. B. einer Feldstoppschicht (nicht dargestellt) zwischen dem Kathodengebiet 103' und dem Driftgebiet 100, versehen sein.
  • Bei einer Ausführungsform können das Randabschlussgebiet 1-3 und das aktive Gebiet 1-1 zum Beispiel bezüglich zwei (nicht dargestellten) mittleren vertikalen Ebenen der Leistungshalbleitervorrichtung 1 symmetrisch zueinander angeordnet sein, wie in 2 beispielhaft und schematisch dargestellt ist.
  • Des Weiteren kann sich der laterale Übergang zwischen dem aktiven Gebiet 1-1 und dem Randabschlussgebiet 1-3 gemäß einer Ausführungsform ausschließlich entlang der Vertikalrichtung Z erstrecken. Wie oben erläutert wurde, kann die laterale Grenze des aktiven Gebiets 1-1 an der Vorderseite 110 definiert sein, und eine vertikale Projektion entlang der Vertikalrichtung Z solch einer definierten lateralen Grenze kann somit an der Rückseite 120 beobachtet werden.
  • Unter erneuter Bezugnahme auf 1 soll eine beispielhafte Konfiguration der Diode 1 beschrieben werden. Der Halbleiterkörper 10 umfasst das Anodengebiet 102', das mit dem ersten Lastanschluss 11 gekoppelt ist, das Kathodengebiet 103', das mit dem zweiten Lastanschluss 12 gekoppelt ist, und zwischen dem Anodengebiet 102' und dem Kathodengebiet 103' das Driftgebiet 100.
  • Das aktive Gebiet 1-1 ist dazu konfiguriert, den Laststrom zwischen den Lastanschlüssen 11, 12 basierend auf dem Anodengebiet 102', dem Driftgebiet 100 und dem Kathodengebiet 103' zu leiten. Eine Dicke des Halbleiterkörpers 10 kann auch als der Abstand d zwischen mindestens einer ersten Grenzfläche 102'-11, die (an der Vorderseite 110) zwischen dem ersten Lastanschluss 11 und dem Anodengebiet 102' gebildet ist, und einer zweiten Grenzfläche 103'-12, die (an der Rückseite 120) zwischen dem zweiten Lastanschluss 12 und dem Kathodengebiet 103' gebildet ist, definiert werden.
  • Das Anodengebiet 102' kann vom zweiten Leitfähigkeitstyp sein. Sowohl das Driftgebiet 100 als auch das Kathodengebiet 103' können vom ersten Leitfähigkeitstyp sein, wobei das Kathodengebiet 103' in der Regel eine höhere Dotierstoffkonzentration als das Driftgebiet 100 aufweist. Das Anodengebiet 102' kann in elektrischem Kontakt mit dem ersten Lastanschluss 11 angeordnet sein.
  • Ein Hauptteil des Halbleiterkörpers 10 ist als das Driftgebiet 100 vom ersten Leitfähigkeitstyp gebildet, das an das Körpergebiet 102' angekoppelt ist und einen pn-Übergang 1021 damit bildet. Wie in 1 dargestellt ist, erstreckt sich die Anode 102' von der Vorderseite 110 entlang der Vertikalrichtung Z, bis sie mit dem Driftgebiet 100 eine Grenzfläche bildet. Das Driftgebiet 100 erstreckt sich entlang der Vertikalrichtung Z über eine größere Strecke, bis es an das Kathodengebiet 103' angekoppelt ist. Das Kathodengebiet 103' ist in elektrischem Kontakt mit dem zweiten Lastanschluss 12 angeordnet, wie in 1 dargestellt ist.
  • Bei einer herkömmlichen Diode gibt es, wie in 2 dargestellt ist, nur eine erste Grenzfläche 102'-11, die (an der Vorderseite 110) zwischen dem ersten Lastanschluss 11 und dem Anodengebiet 102' gebildet ist und sich über das gesamte aktive Gebiet 1-1 hinweg durchgehend erstreckt.
  • Die oben beschriebene Grundkonfiguration der Diode 1 ist als solche dem Fachmann bekannt. Die hier beschriebenen Ausführungsformen weichen nicht von diesen allgemein bekannten Aspekten hinsichtlich Dioden ab, sondern betreffen unter anderem ein neues Design hinsichtlich des Kontakts zwischen dem ersten Lastanschluss 11 und dem Anodengebiet 102'. Da diese Aspekte und wahlweise das Kathodengebiet 103' insbesondere gemäß den hier offenbarten Ausführungsformen modifiziert werden können, wird auf das Anodengebiet der nachfolgenden Beschreibung mit der Bezugszahl 102 und auf das Kathodengebiet mit der Bezugszahl 103 (und die erste/zweite Grenzfläche(n) mit dem Bezugszahlen 102-11 wie bzw. 103-12) verwiesen, während die vorstehend eingeführten anderen Bezugszahlen keine Komponenten bezeichnen, die sich zwangsweise von den unter Bezugnahme auf 1-2 vorgestellten unterscheiden, und nachfolgend dementsprechend auf die gleiche Weise verwendet werden.
  • 3-4 stellen beide schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Diode 1 gemäß einer oder mehreren Ausführungsformen dar. Diode 1 ist eine Einzelchipleistungsdiode 1 und umfasst: den ersten Lastanschluss 11, den zweiten Lastanschluss 12 und zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 den Halbleiterkörper 10, der das mit dem ersten Lastanschluss 11 gekoppelte Anodengebiet 102 (vgl. 5 ff.), das mit dem zweiten Lastanschluss 12 gekoppelte Kathodengebiet 103 (vgl. 5ff.) und zwischen dem Anodengebiet 102 und dem Kathodengebiet 103 das Driftgebiet 100 umfasst; das aktive Gebiet 1-1, das das zum Leiten eines Laststroms zwischen den Lastanschlüssen 11, 12 basierend auf dem Anodengebiet 102, dem Driftgebiet 100 und dem Kathodengebiet 103 konfiguriert ist, wobei die Dicke des Halbleiterkörpers 10 durch einen Abstand d zwischen der mindestens einen ersten Grenzfläche 102-11, die zwischen dem ersten Lastanschluss 11 und dem Anodengebiet 102 gebildet ist (vgl. 5 ff.), und der zweiten Grenzfläche 103-12, die zwischen dem zweiten Lastanschluss 12 und dem Kathodengebiet 103 gebildet ist, definiert wird; das Randabschlussgebiet 1-3, das das aktive Gebiet 1-1 umgibt und durch den Chiprand 1-4 abgeschlossen wird. Mindestens ein inaktives Teilgebiet 1-11 ist in dem aktiven Gebiet 1-1 enthalten, wobei jedes inaktive Teilgebiet 1-11: eine Sperrfläche 102-131 (vgl. 5ff.) mit einer lateralen Mindesterstreckung MLE von mindestens 20% einer Driftgebietdicke dd aufweist; dazu konfiguriert ist, einen Durchgang des Laststroms zwischen dem ersten Lastanschluss 11 und dem Halbleiterkörper 10 durch die Sperrfläche 102-131 zu verhindern; und zumindest teilweise nicht neben dem Randabschlussgebiet 1-3 angeordnet ist.
  • Bei einer Ausführungsform ist die Diode 1 auf einem einzelnen Chip integriert und weist keine Transistorfunktionalität auf. Z. B. weist die Diode 1 keinen IGBT-Abschnitt oder dergleichen auf, sondern ist eine „Nur-Diode“-Vorrichtung.
  • Z. B. ist die Driftgebietdicke dd die Dicke des Driftgebiets 100, gemessen als der vertikale Abstand zwischen dem pn-Übergang 1021 und einem Übergang zwischen dem Kathodengebiet 103 (bzw. dem Stapel aus einem (nicht dargestellten) Feldstoppgebiet und dem Kathodengebiet 103) und dem Driftgebiet 100, z. B. nicht im inaktiven Teilgebiet 1-11, sondern in einem aktiven Teilgebiet 1-10 (vgl. 8). Zum Beispiel beläuft sich die Driftgebietdicke dd auf mindestens 25% der Halbleiterkörperdicke d oder sogar mehr als 95% der Halbleiterkörperdicke d (z. B. falls ein Waferdünnungsprozess angewandt wurde). Bei einer Ausführungsform befindet sich der Übergang zwischen dem Driftgebiet 100 und dem Kathodengebiet 103 (bzw. die Grenze zwischen dem Driftgebiet 100 und dem Stapel aus dem (nicht dargestellten) Feldstoppgebiet und dem Kathodengebiet 103) auf einer vertikalen Höhe, auf der die Dotierstoffkonzentration von Dotierstoffen vom ersten Leitfähigkeitstyp entlang der Vertikalrichtung Z auf einen Wert von 1*1017 cm-3zugenommen hat.
  • Es ist mindestens ein inaktives Teilgebiet 1-11 in dem aktiven Gebiet 1-1 enthalten. Gemäß 4 weist die Diode 1 zum Beispiel nur ein inaktives Teilgebiet 1-11 auf, das sich in dem aktiven Gebiet 1-1 durchgehend erstreckt. Gemäß 3 weist die Diode 1 mehrere inaktive Teilgebiete 1-11 im aktiven Gebiet 1-1 auf.
  • Z. B. kann jedes des einen oder der mehreren inaktiven Teilgebiete 1-11 eine jeweilige Sperrfläche 102-131 (vgl. 5ff.) mit einer lateralen Mindesterstreckung MLE von mindestens 20% der Driftgebietdicke dd aufweisen. Zum Beispiel umfasst jedes des mindestens einen inaktiven Teilgebiets 1-11 eine Isolierschicht 131 (vgl. 5ff), wobei die Isolierschicht 131 die Sperrfläche 102-131 des mindestens einen inaktiven Teilgebiets 1-11 bildet. Das heißt:. Der Laststrom kann nicht über die Sperrfläche 102-131 von dem ersten Lastanschluss 11 zu dem Halbleiterkörper 10 (oder umgekehrt) durchgehen; stattdessen muss der Laststrom einem Pfad folgen, der einen Abschnitt der mindestens einen ersten Grenzfläche 102-11 aufweist.
  • Zum Beispiel umfasst die Isolierschicht 131 ein Siliciumoxid, Siliciumnitrid, Siliciumoxinitrid oder ein anderes Isoliermaterial oder ist daraus hergestellt und/oder weist eine Dicke in einem Bereich von ungefähr 100 nm bis 3 µm oder ungefähr 0,5 µm bis 2 µm auf.
  • Die laterale Mindesterstreckung MLE jeder Sperrfläche 102-131 kann sich auf mindestens 20%, auf mindestens 50%, auf mindestens 100% oder auf sogar mehr als 200% der Driftgebietdicke dd belaufen. Bei einer Ausführungsform kann sich die laterale Mindesterstreckung MLE jeder Sperrfläche 102-131 auf mindestens 20%, auf mindestens 50%, auf mindestens 100% oder auf sogar mehr als 200% der Halbleiterkörperdicke d belaufen. In dem Beispiel gemäß 16 beläuft sich die MLE zum Beispiel auf ungefähr das Vierfache der Halbleiterkörperdicke d.
  • Z. B. beläuft sich eine laterale Mindesterstreckung der Isolierschicht 130 auch auf den oben angeführten Wert MLE.
  • Das aktive Gebiet 1-1 kann ein oder mehrere aktive Teilgebiete 1-10 aufweisen. Wenn mehrere aktive Teilgebiete 1-10 vorgesehen sind, können diese z. B. basierend auf dem einen oder den mehreren inaktiven Teilgebieten 1-11, z. B. durch einen Abstand, der sich auf mindestens die laterale Mindesterstreckung MLE der jeweiligen Sperrfläche 102-131 beläuft, voneinander getrennt sein. Z. B. ist mindestens die erste Grenzfläche 102-11 in dem einen oder den mehreren aktiven Teilgebieten 1-10 gebildet.
  • Wie in 3 sowie 4 dargestellt ist, ist jedes des einen oder der mehreren inaktiven Teilgebiete 1-11 zumindest teilweise nicht neben dem Randabschlussgebiet 1-3 angeordnet; stattdessen wird der Übergang zwischen dem Randabschlussgebiet 1-3 und dem aktiven Gebiet 1-1 zumindest teilweise durch einen Übergang zwischen dem Randabschlussgebiet 1-3 und mindestens einem des einen oder der mehreren aktiven Teilgebiete 1-10 gebildet. Die laterale Fläche des aktiven Gebiets 1-1 kann somit durch eine Einhüllende 1-2 definiert werden, die äußerste Abschnitte der mindestens einen ersten Grenzfläche 102-11 in dem aktiven Gebiet 1-1 umgibt.
  • Gemäß hier beschriebenen Ausführungsformen kann die laterale Gesamtfläche des aktiven Gebiets 1-1 in eine oder mehrere erste Grenzflächen 102-11 unterteilt werden, die einen Durchgang des Laststroms zwischen dem ersten Lastanschluss 11 und dem Halbleiterkörper 10 und in eine oder mehrere Sperrflächen 102-31 gestatten, die solch einen Durchgang nicht gestatten. Zum Beispiel beläuft sich die Summe der einen oder der mehreren ersten Grenzflächen 102-11 und der einen oder der mehreren Sperrflächen 102-31 auf die laterale Fläche des aktiven Gebiets 1-1.
  • Z. B. liegt die Summe einer oder mehrerer erster Grenzflächen 102-11 innerhalb des Bereichs von 10% bis 90% der lateralen Fläche des aktiven Gebiets 1-1. Ferner liegt die Summe einer oder mehrerer Sperrflächen 102-131 innerhalb des Bereichs von 10% bis 90% der lateralen Fläche des aktiven Gebiets 1-1.
  • Es sind mehrere verschiedene Konstruktionsoptionen möglich, um das mindestens eine inaktive Teilgebiet 1-11 und das mindestens eine aktive Teilgebiet 1-10 in dem aktiven Gebiet 1-1 anzuordnen, wobei 3 und 4 zwei beispielhafte Optionen nur schematisch darstellen. Zum Beispiel folgen Ausführungsformen mindestens einer der folgenden Konstruktionsbeschränkungen:
    • (i) die Summe jeder mindestens einer ersten Grenzfläche 102-11 beläuft sich auf insgesamt mindestens 10% der lateralen Fläche des aktiven Gebiets 1-1 und auf insgesamt nicht mehr als 90% der lateralen Fläche des aktiven Gebiets 1-1; und/oder
    • (ii) die Summe jeder mindestens einer Sperrfläche 102-131 beläuft sich auf insgesamt mindestens 10% der lateralen Fläche des aktiven Gebiets 1-1 und auf insgesamt nicht mehr als 90% der lateralen Fläche des aktiven Gebiets 1-1; und/oder
    • (iii) jedes von mindestens 90% der aktiven Teilgebiete 1-10 weist eine jeweilige erste Grenzfläche 102-11 auf und weist eine Fläche mit einer lateralen Mindesterstreckung von mindestens 20%, 50%, 100% oder 200% der Driftgebietdicke dd auf; und/oder
    • (iv) jedes von mindestens 90% des einen oder der mehreren inaktiven Teilgebiete 1-11 weist eine jeweilige Sperrfläche 102-131 auf und weist eine Fläche mit einer lateralen Mindesterstreckung MLE von mindestens 20%, 50%, 100% und 200% der Driftgebietdicke dd auf.
  • Das heißt, gemäß einer oder mehreren Ausführungsformen wird ein wesentlicher Teil des aktiven Bereichs durch das eine oder die mehreren inaktiven Teilgebiete 1-11 eingenommen, die einen Durchgang des Laststroms zwischen dem ersten Lastanschluss 11 und dem Halbleiterkörper 10 nicht gestatten, d. h., es ist kein solcher Durchgang an der jeweiligen Sperrfläche 102-131 möglich.
  • Wie oben aufgezeigt wurde, stehen mehrere Konstruktionsoptionen zur Verfügung. Statt der getrennten aktiven Teilgebiete 1-10 in 3, die jeweils eine im Wesentlichen rechteckige Form aufweisen, könnte z. B. auch ein einziges durchgehendes aktives Teilgebiet 1-10 mit einem mäanderförmigen Verlauf und ein entsprechend konstruiertes einziges durchgehendes inaktives Teilgebiet 1-11 vorhanden sein. Des Weiteren könnten die in 4 gezeigten kreisförmigen Strukturen durch ellipsenförmige Strukturen ersetzt werden. Des Weiteren ist dort ein Streifenmuster möglich, wo zum Beispiel ein jeweiliges aktives Teilgebiet 1-10 eine Streifenkonfiguration aufweist und zwei lateral benachbarte inaktive Teilgebiete 1-11 auch eine Streifenkonfiguration aufweisen (vgl. 16, Teil (2)).
  • Wenn zum Beispiel mehr als ein inaktives Teilgebiet 1-11 vorgesehen ist, können gemäß einer Ausführungsform somit die inaktiven Teilgebiete 1-11 zwischen den räumlich getrennten aktiven Teilgebieten 1-10 oder um diese herum angeordnet sein.
  • Unabhängig von der tatsächlichen Positionierung und Dimensionierung des einen oder der mehreren aktiven Teilgebiete 1-10 und des einen oder der mehreren inaktiven Teilgebiete 1-11 wird gemäß einigen hier beschriebenen Ausführungsformen eine Anodeneffizienz der Einzelchipleistungsdiode 1 innerhalb des aktiven Gebiets 1-1, z. B. basierend auf der (den) Sperrfläche(n) 102-131 des mindestens einen inaktiven Teilgebiets 1-11 im aktiven Gebiet 1-1, räumlich moduliert. Eine zusätzliche räumliche Modulation kann durch eine laterale Struktur des Anodengebiets 102 und/oder eine laterale Struktur des Kathodengebiets 103 erreicht werden, wie weiter unten beschrieben wird.
  • 5-11 stellen jeweils schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts der Diode 1 gemäß einigen Ausführungsformen dar. Jede der 5-11 zeigt einen Vertikalquerschnitt, der zum Beispiel einem rechten Teil der in 3-4 dargestellten Ausführungsformen entsprechen kann, z. B. einen Vertikalquerschnitt entlang der in 3-4 gezeigten Schnittlinie A-A'.
  • Beginnend am jeweiligen rechten Teil der 5-11 schließt dementsprechend der Chiprand 1-4 das Randabschlussgebiet 1-3 der Diode 1 lateral ab. An der Vorderseite 110 kann das Randabschlussgebiet 1-3 eine Isolationsstruktur 13 (wie auch in 1 gezeigt ist) aufweisen, die auf herkömmliche Weise konstruiert sein kann. Beispielhaft kann sich die Verlängerung 102-3 des Anodengebiets 102 von dem aktiven Gebiet 1-1 in das Randabschlussgebiet 1-3 unter der Isolationsstruktur 13 erstrecken. Des Weiteren können dotierte Halbleiterteile 105, 106 vom ersten oder zweiten Leitfähigkeitstyp an einem äußersten Teil der Randabschlussstruktur 1-3 und in Kontakt mit der Isolationsstruktur 13 vorgesehen sein, um z. B. einen Kanalstopper zu bilden. Des Weiteren kann auf der Isolationsstruktur 13 eine elektrisch leitende Runner-Struktur 115 angeordnet sein. Es sind weitere Konstruktionen des Randabschlussgebiets 1-3 möglich.
  • Als das Anodengebiet 102 kann der erste Lastanschluss 11 eine Verlängerung 11-3, die sich von dem aktiven Gebiet 1-1 in das Randabschlussgebiet 1-3, aber über der Isolationsstruktur 13, erstreckt, aufweisen. Basierend auf der Isolationsstruktur 13 ist gemäß einer Ausführungsform jedoch ein Übergang des Laststroms zwischen dem Halbleiterkörper 10 und dem ersten Lastanschluss in dem Randabschlussgebiet 1-3 nicht möglich.
  • Der erste Lastanschluss 11, z. B. eine Vorderseitenmetallisierung davon, kann sich durch den gesamten Bereich des aktiven Gebiets 1-1 durchgehend erstrecken. Z. B. ist der gesamte durch die Einhüllende 1-2 (vgl. auch 3 und 4) begrenzte Bereich durch die Vorderseitenmetallisierung des ersten Lastanschlusses 11 bedeckt
  • In jedem des einen oder der mehreren aktiven Teilgebiete 1-10 ist der erste Lastanschluss 11 an das Anodengebiet 102, z. B. an Emitterteile 102-2 davon, angekoppelt, wodurch die eine oder die mehreren ersten Grenzflächen 102-11, die einen Durchgang des Laststroms gestatten, gebildet werden.
  • In jedem des einen oder der mehreren inaktiven Teilgebiete 1-11 ist der erste Lastanschluss 11 an die jeweilige Isolationsschicht 131 angekoppelt, die wiederum an den Halbleiterkörper 10, z. B. auch an das Anodengebiet 102, z. B. an die Strukturteile 102-1 (vgl. z. B. 5) davon, angekoppelt ist, wodurch die eine oder die mehreren Sperrflächen 102-131, die keinen Durchgang des Laststroms gestatten, gebildet werden.
  • Unter Bezugnahme auf 8 bildet das Anodengebiet 102 mit dem Driftgebiet 100 eine Grenzfläche, wodurch der pn-Übergang 1021 gebildet wird. Das Driftgebiet 100 erstreckt sich entlang der Vertikalrichtung Z, bis es an das Kathodengebiet 103 angekoppelt, welches in elektrischem Kontakt mit dem zweiten Lastanschluss 12 angeordnet ist, wodurch die zweite Grenzfläche 103-12 gebildet wird. Wie das Anodengebiet 102 kann das Kathodengebiet 103 Emitterteile 103-2 und Strukturteile 103-1 (vgl. z. B. 9) in dem aktiven Gebiet 1-1 sowie eine Verlängerung 103-3, die sich in das Randabschlussgebiet 1-3 erstreckt, wie in 8 dargestellt ist, aufweisen.
  • Wie oben aufgezeigt wurde, kann eine räumliche Modulation des Verhaltens der Diode 1 durch ein entsprechendes Design des Anodengebiets 102 und/oder des Kathodengebiets 103 erreicht werden, wobei nachfolgend ein paar Beispiele dargeboten werden:
  • Allgemein kann das Anodengebiet 102 im aktiven Gebiet 1-1 lateral strukturiert sein. Zusätzlich oder alternativ kann das Kathodengebiet 103 lateral strukturiert sein. Die lateralen Strukturen dieser Gebiete können entsprechend der lateralen Struktur des aktiven Gebiets 1-1 basierend auf dem (den) inaktive(n) Teilgebiet(en) und aktiven Teilgebiete(en) gewählt werden.
  • Unter erneuter Bezugnahme auf 5 kann das Anodengebiet 102 so strukturiert sein, dass die Dotierstoffkonzentration in den Strukturteilen 102-1 (d. h. jenen Teilen des Anodengebiets 102, die einen Teil des (der) inaktiven Teilgebiets (Teilgebiete) 1-10 bilden) im Vergleich zu der Dotierstoffkonzentration in den Emitterteilen 102-2 (d. h. jenen Teilen des Anodengebiets 102, die einen Teil des (der) aktiven Teilgebiets (Teilgebiete) bilden) niedriger ist. Natürlich kann solch eine Differenz bei der Dotierstoffkonzentration eine entsprechende Welligkeit des Verlaufs des pn-Übergangs 1021 ergeben; z. B. kann der pn-Übergang 1021 in dem (den) inaktiven Teilgebiets(en) 1-10 aufgrund der verringerten Dotierstoffkonzentration im Vergleich zu dem (den) aktiven Teilgebiet(en) 1-11 näher an der Vorderseite 110 liegen. Bei einer Ausführungsform erstreckt sich das Körpergebiet 102 nicht oder nur leicht in das (die) inaktive(n) Teilgebiet(e) 1-11, so dass keine Strukturteile 102-1 implementiert werden und der pn-Übergang 1021 dementsprechend in der lateralen Richtung X unterbrochen ist, wie in 7 dargestellt ist. Bei einem anderen Extrem ist das Anodengebiet 102 nicht strukturiert, sondern erstreckt sich lateral mit einer im Wesentlichen räumlich homogenen Dotierstoffkonzentration sowohl in die aktiven Teilgebiete 1-10 als auch die inaktiven Teilgebiete 1-11, die z. B. lediglich aus Emitterteilen 102-2 bestehen, die nahtlos ineinander übergehen, wie in 6 dargestellt ist. Im Wesentlichen sind in Abhängigkeit von der gewünschten Anodeneffizienz eines der Extreme sowie „Zwischenlösungen“ wie beispielsweise eine reduzierte Dotierstoffkonzentration in den Strukturteilen 102-2 möglich, die auch basierend auf einem jeweiligen VLD-Design (VLD, variation of the lateral doping - Variation der lateralen Dotierung) realisiert werden kann. Das heißt, bei einer Ausführungsform weist das Anodengebiet 102 ein VLD-Profil auf, bei dem sich das Anodengebiet 102 lateral mit der Sperrfläche 102-131 des mindestens einen inaktiven Teilgebiets 1-11 überlappt (z. B. mit einer minimalen Dotierstoffkonzentration an einem mittleren Abschnitt des jeweiligen Strukturteils 102-1 und einer zunehmenden Dotierstoffkonzentration zu den benachbarten Emitterteilen 102-2 hin). Allgemein kann das Anodengebiet 102 im Vergleich zu dort, wo sich das Anodengebiet 102 lateral mit der Sperrfläche 102-131 des mindestens einen inaktiven Teilgebiets 1-11 überlappt, dort eine höhere (durchschnittliche) Dotierstoffkonzentration aufweisen, wo sich das Anodengebiet 102 lateral mit der mindestens einen ersten Grenzfläche 102-11 überlappt.
  • Es gelten ähnliche Überlegungen hinsichtlich des Kathodengebiets 103. Bei einer Ausführungsform ist, wie in 8 dargestellt ist, das Kathodengebiet 103 im aktiven Gebiet 1-1 nicht lateral strukturiert, sondern besteht aus im Wesentlichen gleich dotierten Emitterteilen 103-2, die nahtlos ineinander übergehen, wodurch ein lateral homogen dotiertes Kathodengebiet 103 gebildet wird. Die Verlängerung 103-3 des Kathodengebiets 103 kann die gleiche Dotierstoffkonzentration wie die Emitterteile 103-2 oder eine davon verschiedene Dotierstoffkonzentration aufweisen.
  • Gemäß der Ausführungsform von 9 sind die Strukturteile 103-1 des Kathodengebiets 103 in dem (den) inaktiven Teilgebiet(en) 1-11 im Vergleich zu den Emitterteilen 103-2 in dem (den) aktiven Gebiet(en) 1-10 schwächer dotiert. Es ist bei anderen Ausführungsformen auch möglich, dass die Strukturteile 103-1 des Kathodengebiets 103 in dem (den) inaktiven Teilgebiet(en) 1-11 im Vergleich zu den Emitterteilen 103-2 in dem (den) aktiven Teilgebiet(en) 1-10 stärker dotiert sind.
  • Bei einer Ausführungsform kann die Verlängerung 103-3 des Kathodengebiets 103 eine niedrigere Dotierstoffkonzentration als die Emitterteile 103-2 aufweisen. Zusätzlich oder alternativ können die Strukturteile 102-1 des Anodengebiets 102 in dem (den) aktiven Teilgebiet(en) 1-11 im Vergleich zu den Emitterteilen 102-2 des Anodengebiets 102 in dem (den) aktiven Teilgebiet(en) 1-10 schwächer dotiert sein. Bei einer anderen Ausführungsform können die Strukturteile 102-1 des Anodengebiets 102 in dem (den) inaktiven Teilgebiet(en) 1-11 im Vergleich zu den Emitterteilen 102-2 des Anodengebiets 102 in dem (den) aktiven Teilgebiet(en) 1-10 stärker dotiert sein.
  • Gemäß einer Ausführungsform können, wie in 10-11 dargestellt ist, die Emitterteile 103-2 und/oder die Strukturteile 103-1 des Kathodengebiets 103 Unterstrukturen aufweisen. Z. B. umfasst jedes der Emitterteile 103-2 einen oder mehrere hochdotierte Teilabschnitte 103-22 und einen oder mehrere schwachdotierte Teilabschnitte 103-21, und jeder der Strukturteile 103-1 umfasst einen oder mehrere hochdotierte Teilabschnitte 103-12 und einen oder mehrere schwachdotierte Teilabschnitte 103-11. Die hochdotierten Teilabschnitte 103-12/103-22 und die schwachdotierten Teilabschnitte 103-11/103-21 können so angeordnet sein, dass sie bezüglich einander lateral angeordnet sind, und wie für die festgelegten Kenndaten der Diode 1 geeignet positioniert und dimensioniert sein. Des Weiteren kann auch die Verlängerung 103-3 des Kathodengebiets einen oder mehrere hochdotierte Teilabschnitte 103-32 (z. B. in einem Gebiet neben dem aktiven Gebiet 1-1) und einen oder mehrere schwachdotierte Teilabschnitte 103-31 (z. B. in einem Gebiet neben dem Rand 1-4) umfassen.
  • Bei noch einer weiteren Ausführungsform kann/können, wie in 11 dargestellt ist, der/die Strukturteil(e) 103-1 und/oder die Verlängerung 103-3 des Kathodengebiets vom zweiten Leitfähigkeitstyp sein, und/oder der eine oder die mehreren schwachdotierten Teilabschnitt(e) 103-21 der Emitterteile 103-2 des Kathodengebiets 103 kann/können auch vom zweiten Leitfähigkeitstyp sein.
  • Gemäß einer anderen Ausführungsform ist/sind das Kathodengebiet 103 und/oder das Anodengebiet 102 in dem/den inaktiven Teilgebiet(en) 1-11 strukturiert und in dem/den aktiven Teilgebiet(en) 1-10 homogen ausgebildet.
  • Gemäß einer Ausführungsform ist das Kathodengebiet 103 gemäß der lateralen Struktur des Anodengebiets 102, die in 12 schematisch dargestellt ist, lateral strukturiert. Gemäß einer in Teil (1) von 12 dargestellten Variante ist zum Beispiel das laterale Rastermaß der Emitterteile 103-2 des Kathodengebiets 103 auf das laterale Rastermaß der Emitterteile 102-2 des Anodengebiets 102 abgestimmt, und die lateralen Abmessungen der Strukturteile 103-1 des Kathodengebiets 103 entsprechen der lateralen Abmessung der Strukturteile 102-1 des Anodengebiets 102 / der Isolierschichten 131 (wie z. B. auch in 9, 10 und 11 gezeigt) in den Prozessvarianten. Z. B. können die Emitterteile 103-2 des Kathodengebiets 102 in Abhängigkeit von den festgelegten Kenndaten der Diode 1 lateral auch größer sein als die Emitterteile 102-2 des Anodengebiets 102, wie in Teil (2) von 12 dargestellt ist (und die Strukturteile 103-1 des Kathodengebiets 102 können dementsprechend lateral kleiner sein als die Strukturteile 102-1 des Anodengebiets 102) oder umgekehrt, wie in Teil (3) von 12 dargestellt ist.
  • Bei einer anderen Ausführungsform sind das Muster des Anodengebiets 102 und das Muster des Kathodengebiets 103 verschieden voneinander. Zum Beispiel kann die Struktur des Kathodengebiets 103 unter Bezugnahme auf Teil (1) von 13 entlang einer senkrecht zu der Ausrichtung der Struktur des Anodengebiets 102 verlaufenden Richtung oder in irgendeinem anderen Winkel ausgerichtet sein. Bei einer anderen Variante kann die Struktur des Kathodengebiets 103 auf kreisförmigen und kreiskomplementären Gebieten basieren, während die Struktur des Anodengebiets 102 eine streifenförmige Struktur aufweisen kann.
  • Es wird hier auch ein Leistungshalbleitergehäuse dargeboten, wobei sowohl 14 als auch 15 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts eines Leistungshalbleitergehäuses 8 (d. h. nur Teile davon) gemäß einigen Ausführungsformen darstellen. Das Leistungshalbleitergehäuse 8 weist eine oder mehrere Einzelchipleistungsdioden 1 gemäß einer oder mehreren der oben beschriebenen Ausführungsformen auf.
  • Wie oben beschrieben wurde, kann sich der erste Lastanschluss 11, z. B. eine Vorderseitenmetallisierung davon, über der/den Isolierschicht(en) 131 des/der inaktiven Teilgebiets/Teilgebiete 1-11 erstrecken, wie auch in 14 und 15 dargestellt ist. Das heißt, in dem/den inaktiven Teilgebiet(en) 1-11 ist der erste Lastanschluss nicht an den Halbleiterkörper 10 angekoppelt, sondern an die jeweilige Isolierschicht 131. Die Isolierschicht 131 kann somit teilweise als Träger für den ersten Lastanschluss 11 fungieren.
  • Das Leistungshalbleitergehäuse 8 kann einen oder mehrere Bonddrähte 15 zum elektrischen Kontaktieren des/der ersten Lastanschlusses/Lastanschlüsse der Einzelchipleistungsdiode(n) 1 aufweisen. Gemäß der in 14 dargestellten Variante kann/können der/die Bonddraht/Bonddrähte in vertikalen Projektionen der aktiven Teilgebiete 1-10 entsprechenden Gebieten mit den ersten Lastanschlüssen gekoppelt sein. Zum Beispiel überlappt sich die Grenzfläche zwischen dem jeweiligen Bonddraht 15 und dem jeweiligen Abschnitt des ersten Lastanschlusses 11 lateral mit den Emitterteilen 102-2 des Anodengebiets 102
  • Des Weiteren ist bei einer Ausführungsform der erste Lastanschluss 11 insofern lateral strukturiert, als die Isolierschicht(en) 131 nicht oder nur teilweise durch eine Metallisierung des ersten Lastanschlusses 11 bedeckt ist/sind.
  • Bei einer anderen Ausführungsform ist der Bonddraht 15, wie in 15 dargestellt ist, in einem Gebiet, in dem die laterale Überlappung mit der Isolierschicht 131 gebildet ist, mit dem ersten Lastanschluss 11 gekoppelt, z. B. gebondet. Durch Bereitstellen der Bonddrähte 15 nur an solchen Gebieten, kann die Gefahr einer Beschädigung des Halbleiterkörpers 10 während des Bondingprozesses reduziert werden. Es ist auch eine Kombination aus beiden Ansätzen (14 und 15) möglich.
  • 16 stellt schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts (Teil (1)) und einen Abschnitt einer horizontalen Projektion (Teil (2)) der Diode 1, wie in dem Leistungshalbleitergehäuse 8 enthalten, gemäß einer oder mehreren Ausführungsformen dar. Z. B. weist das Gehäuse 8 einen Kühlkörper 5, eine Wärmekopplungsschicht 4 (wie zum Beispiel eine Wärmefolie), einen elektrisch leitenden Leiterrahmen 3 (z. B. aus Kupfer hergestellt), der über den zweiten Lastanschluss 12 mit (einer) Rückseite(n) 120 des/der Halbleiterkörper(s) 10, die eine Die-Befestigungsschicht aufweisen können, gekoppelt ist, auf. An der/den Vorderseite(n) 110 des/der Halbleiterkörper 10 ist der erste Lastanschluss 11 vorgesehen. Die in Teil (2) von 16 dargestellte horizontale Projektion zeigt eine Konfiguration einer in dem Gehäuse 8 enthaltenen Diode 1. Dementsprechend ist das aktive Gebiet 1-1, das von der Einhüllenden 1-2 umgeben ist, die von dem Randabschlussgebiet 1-3 umgeben ist, gleichermaßen in die aktiven und inaktiven Teilgebiete 1-10 und 1-11 unterteilt, wobei sowohl die aktiven Teilgebiete 1-10 als auch die inaktiven Teilgebiete 1-11 eine Streifenkonfiguration aufweisen und, wie dargestellt ist, abwechselnd nebeneinander angeordnet sind. Jedes der aktiven Teilgebiete 1-10 und der inaktiven Teilgebiete 1-11 kann z. B. die gleiche Breite von z. B. 400 µm aufweisen, was auch die oben aufgeführte laterale Mindesterstreckung MLE ist. Weitere Abmessungen sind zum Beispiel wie folgt:
    Schicht Dicke entlang Z
    Erster Lastanschluss 11 3 µm
    Halbleiterkörper 10 100 µm
    Zweiter Lastanschluss 12 60 µm
    Leiterrahmen 3 2 mm
    Wärmekopplungsschicht 4 150 µm
    Kühlkörper 5 10 mm
  • Das Gehäuse 8 kann ein diskretes Package sein und eine oder mehrere der oben beschriebenen Dioden 1 aufweisen.
  • Es wird hier auch ein Verfahren zum Herstellen einer Einzelchipleistungsdiode bereitgestellt, wobei das Verfahren Bilden der folgenden Komponenten umfasst: eines ersten Lastanschlusses, eines zweiten Lastanschlusses und zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss eines Halbleiterkörpers, der ein mit dem ersten Lastanschluss gekoppeltes Anodengebiet, ein mit dem zweiten Lastanschluss gekoppeltes Kathodengebiet und zwischen dem Anodengebiet und dem Kathodengebiet ein Driftgebiet umfasst; eines aktiven Gebiets, das zum Leiten eines Laststroms zwischen den Lastanschlüssen basierend auf dem Anodengebiet, dem Driftgebiet und dem Kathodengebiet konfiguriert ist, wobei eine Dicke des Halbleiterkörpers durch einen Abstand zwischen mindestens einer ersten Grenzfläche, die zwischen dem ersten Lastanschluss und dem Anodengebiet gebildet ist, und einer zweiten Grenzfläche, die zwischen dem zweiten Lastanschluss und dem Kathodengebiet gebildet ist, definiert wird; eines Randabschlussgebiets, das das aktive Gebiet umgibt und durch einen Chiprand abgeschlossen wird. Ferner umfasst das Verfahren das Aufnehmen mindestens eines inaktiven Teilgebiets in dem aktiven Gebiet, wobei jedes inaktive Teilgebiet: eine Sperrfläche mit einer lateralen Mindesterstreckung von mindestens 20% einer Driftgebietdicke aufweist; dazu konfiguriert ist, einen Durchgang des Laststroms zwischen dem ersten Lastanschluss und dem Halbleiterkörper durch die Sperrfläche zu verhindern; und zumindest teilweise nicht neben dem Randabschlussgebiet angeordnet ist.
  • Ausführungsformen des Verfahrens entsprechen Ausführungsformen der Diode 1 und der Ausführungsform des Gehäuses 8, die oben beschrieben sind.
  • Vorstehend wurden Ausführungsformen, die Leistungshalbleitervorrichtungen wie beispielsweise Dioden betreffen, und entsprechende Verarbeitungsverfahren erläutert. Diese Leistungshalbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Dementsprechend kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, z. B. der Halbleiterkörper 10 und seine Gebiete/Zonen, z. B. Gebiete usw., ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es sollte jedoch auf der Hand liegen, dass der Halbleiterkörper 10 und seine Gebiete/Zonen aus einem beliebigen Halbleitermaterial hergestellt sein können, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien umfassen elementare Halbleitermaterialien, wie zum Beispiel Silicium (Si) oder Germanium (Ge), Gruppe IV-Verbindungshalbleitermaterialien, wie zum Beispiel Siliciumkarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie zum Beispiel Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie zum Beispiel Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen, ohne darauf beschränkt zu sein. Die vorstehend erwähnten Halbleitermaterialien werden auch als „Homoübergangshalbleitermaterialien“ bezeichnet. Beim Kombinieren zweier verschiedener Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial gebildet. Beispiele für Heteroübergangshalbleitermaterialien beinhalten Aluminiumgalliumnitrid (AlGaN)-Aluminiumgalliumindiumnitrid (AlGalnN), Indiumgalliumnitrid (InGaN)- Aluminiumgalliumindiumnitrid (AlGalnN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid (AlGaN), Silicium-Siliciumkarbid (SixCl-x) und Silicium-SiGe-Heteroübergangshalbleitermaterialien, ohne darauf beschränkt zu sein. Für Anwendungen mit Leistungshalbleiterschaltern werden zur Zeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Sich auf Raum beziehende Begriffe, wie zum Beispiel „unter“, „unterhalb“, „niedriger“, „über“, „oberer“, und dergleichen werden der Einfachheit der Beschreibung halber dazu verwendet, die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen zusätzlich zu Ausrichtungen, die von jenen, die in den Figuren dargestellt sind, verschiedenen sind, verschiedene Ausrichtungen der jeweiligen Vorrichtung mit einschließen. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Abschnitte usw. verwendet und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „aufweisen“, „enthalten“, „beinhalten“, „umfassen“, „haben“ und dergleichen offene Begriffe und geben das Vorhandensein der angegebenen Elemente oder Merkmale an, schließen aber keine zusätzlichen Elemente oder Merkmale aus.
  • Unter Berücksichtigung der vorstehenden Abwandlungen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorstehende Beschreibung eingeschränkt wird, noch wird sie durch die beigefügten Zeichnungen eingeschränkt. Stattdessen wird die vorliegende Erfindung lediglich durch die folgenden Ansprüche und ihre legalen Äquivalente eingeschränkt.

Claims (23)

  1. Einzelchipleistungsdiode (1), umfassend: - einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12) und zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) einen Halbleiterkörper (10), der ein mit dem ersten Lastanschluss (11) gekoppeltes Anodengebiet (102), ein mit dem zweiten Lastanschluss (12) gekoppeltes Kathodengebiet (103) und zwischen dem Anodengebiet (102) und dem Kathodengebiet (103) ein Driftgebiet (100) umfasst; - ein aktives Gebiet (1-1), das zum Leiten eines Laststroms zwischen den Lastanschlüssen (11, 12) basierend auf dem Anodengebiet (102), dem Driftgebiet (100) und dem Kathodengebiet (103) konfiguriert ist, wobei eine Dicke des Halbleiterkörpers (10) durch einen Abstand (d) zwischen mindestens einer ersten Grenzfläche (102-11), die zwischen dem ersten Lastanschluss (11) und dem Anodengebiet (102) gebildet ist, und einer zweiten Grenzfläche (103-12), die zwischen dem zweiten Lastanschluss (12) und dem Kathodengebiet (103) gebildet ist, definiert wird; - ein Randabschlussgebiet (1-3), das das aktive Gebiet (1-1) umgibt und durch einen Chiprand (1-4) abgeschlossen wird; wobei mindestens ein inaktives Teilgebiet (1-11) in dem aktiven Gebiet (1-1) enthalten ist, wobei jedes inaktive Teilgebiet (1-11): - eine Sperrfläche (102-131) mit einer lateralen Mindesterstreckung (MLE) von mindestens 20% einer Driftgebietdicke (dd) aufweist; - dazu konfiguriert ist, einen Durchgang des Laststroms zwischen dem ersten Lastanschluss (11) und dem Halbleiterkörper (10) durch die Sperrfläche (102-131) zu verhindern; und - zumindest teilweise nicht neben dem Randabschlussgebiet (1-3) angeordnet ist.
  2. Einzelchipleistungsdiode (1) nach Anspruch 1, wobei jede der mindestens einen ersten Grenzfläche (102-11) einen Durchgang des Laststroms gestattet, und wobei sich die Summe von jeder der mindestens einen ersten Grenzfläche (102-11) auf insgesamt mindestens 10% der lateralen Fläche des aktiven Gebiets (1-1) und auf insgesamt nicht mehr als 90% der lateralen Fläche des aktiven Gebiets (1-1) beläuft.
  3. Einzelchipleistungsdiode (1) nach Anspruch 1 oder 2, wobei sich die Summe jeder von der mindestens einen Sperrfläche (102-131) auf insgesamt mindestens 10% der lateralen Fläche des aktiven Gebiets (1-1) und auf insgesamt nicht mehr als 90% der lateralen Fläche des aktiven Gebiets (1-1) beläuft.
  4. Einzelchipleistungsdiode (1) nach Anspruch 2 oder 3, wobei die laterale Fläche des aktiven Gebiets (1-1) durch eine Einhüllende definiert wird, die äußerste Abschnitte der mindestens einen ersten Grenzfläche (102-11) in dem aktiven Gebiet (1-1) umgibt.
  5. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei das mindestens eine inaktive Teilgebiet (1-11) eine Isolierschicht (131) umfasst, wobei die Isolierschicht (131) die Sperrfläche (102-131) des mindestens einen inaktiven Teilgebiets (1-11) bildet.
  6. Einzelchipleistungsdiode (1) nach Anspruch 5, wobei sich der erste Lastanschluss (11) mit der Isolierschicht (131) des mindestens einen inaktiven Teilgebiets (1-11) überlappt.
  7. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei das Anodengebiet (102) in dem aktiven Gebiet (1-1) lateral strukturiert ist.
  8. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei das Kathodengebiet (103) in dem aktiven Gebiet (1-1) lateral strukturiert ist.
  9. Einzelchipleistungsdiode (1) nach den Ansprüchen 7 und 8, wobei das Kathodengebiet (103) gemäß der lateralen Struktur des Anodengebiets (102) lateral strukturiert ist.
  10. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche 7-9, wobei das Anodengebiet (102) bezüglich des mindestens einen inaktiven Teilgebiets (1-11) in dem aktiven Gebiet (1-1) lateral strukturiert ist.
  11. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei - das Anodengebiet (102) im Vergleich zu dort, wo sich das Anodengebiet (102) lateral mit der Sperrfläche (102-131) des mindestens einen inaktiven Teilgebiets (1-11) überlappt, dort eine höhere Dotierstoffkonzentration aufweist, wo sich das Anodengebiet (102) lateral mit der mindestens einen ersten Grenzfläche (102-11) überlappt; oder wobei - das Anodengebiet (102) nicht in Gebieten vorgesehen ist, die sich mit der Sperrfläche (102-131) des mindestens einen inaktiven Teilgebiets (1-11) überlappen.
  12. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei das Kathodengebiet (103) im Vergleich zu dort, wo sich das Kathodengebiet (103) lateral mit der Sperrfläche (102-131) des mindestens einen inaktiven Teilgebiets (1-11) überlappt, dort eine höhere Dotierstoffkonzentration aufweist, wo sich das Kathodengebiet (103) lateral mit der mindestens einen ersten Grenzfläche (102-11) überlappt.
  13. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei eine Anodeneffizienz der Einzelchipleistungsdiode (1) innerhalb des aktiven Gebiets (1-1) räumlich moduliert ist.
  14. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei die Sperrfläche (102-131) des mindestens einen inaktiven Teilgebiets (1-11) in dem aktiven Gebiet (1-1) das aktive Gebiet (1-1) in mindestens zwei räumlich getrennte aktive Teilgebiete (1-10) strukturiert.
  15. Einzelchipleistungsdiode (1) nach Anspruch 14, wobei sich ein Abstand zwischen jeweils zwei der mindestens zwei räumlich getrennten aktiven Teilgebiete (1-10) auf die laterale Mindesterstreckung (MLE) beläuft.
  16. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, die nur ein inaktives Teilgebiet (1-11) umfasst, das sich durchgehend in dem aktiven Gebiet (1-1) erstreckt.
  17. Einzelchipleistungsdiode (1) nach Anspruch 14 oder 15, die mehr als ein inaktives Teilgebiet (1-11) umfasst, wobei die inaktiven Teilgebiete (1-11) zwischen den räumlich getrennten aktiven Teilgebieten (1-10) oder um diese herum angeordnet sind.
  18. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche 14-17, wobei jedes von mindestens 90% der aktiven Teilgebiete (1-10) eine jeweilige erste Grenzfläche (102-11) aufweist und eine Fläche mit einer lateralen Mindesterstreckung von mindestens 20% der Driftgebietdicke (dd) aufweist.
  19. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei jedes von mindestens 90% des einen oder der mehreren inaktiven Teilgebiete (1-11) eine jeweilige Sperrfläche (102-131) aufweist und eine Fläche mit einer lateralen Mindesterstreckung (MLE) von mindestens 20% der Driftgebietdicke (dd) aufweist.
  20. Einzelchipleistungsdiode (1) nach einem der vorhergehenden Ansprüche, wobei sich die Summe einer oder mehrerer der ersten Grenzflächen (102-11) und der einen oder mehreren Sperrflächen (102-131) auf die laterale Fläche des aktiven Gebiets 1-1) beläuft.
  21. Leistungshalbleitergehäuse (8), wobei das Leistungshalbleitergehäuse (8) eine oder mehrere Einzelchipleistungsdioden (1) nach einem der vorhergehenden Ansprüche aufweist.
  22. Leistungshalbleitergehäuse (8) nach Anspruch 21, ferner umfassend einen Bonddraht (15), wobei mindestens eine der einen oder der mehreren Einzelchipleistungsdioden (1) gemäß Anspruch 6 konfiguriert ist und wobei der Bonddraht (15) in einem Gebiet, in dem die laterale Überlappung mit der Isolierschicht (131) gebildet ist, mit dem ersten Lastanschluss (11) gekoppelt ist.
  23. Verfahren zum Herstellen einer Einzelchipleistungsdiode (1), wobei das Verfahren Bilden der folgenden Komponenten umfasst: - eines ersten Lastanschlusses (11), eines zweiten Lastanschlusses (12) und zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) eines Halbleiterkörpers (10), der ein mit dem ersten Lastanschluss (11) gekoppeltes Anodengebiet (102), ein mit dem zweiten Lastanschluss (12) gekoppeltes Kathodengebiet (103) und zwischen dem Anodengebiet (102) und dem Kathodengebiet (103) ein Driftgebiet (100) umfasst; - eines aktiven Gebiets (1-1), das zum Leiten eines Laststroms zwischen den Lastanschlüssen (11, 12) basierend auf dem Anodengebiet (102), dem Driftgebiet (100) und dem Kathodengebiet (103) konfiguriert ist, wobei eine Dicke des Halbleiterkörpers (10) durch einen Abstand (d) zwischen mindestens einer ersten Grenzfläche (102-11), die zwischen dem ersten Lastanschluss (11) und dem Anodengebiet (102) gebildet ist, und einer zweiten Grenzfläche (103-12), die zwischen dem zweiten Lastanschluss (12) und dem Kathodengebiet (103) gebildet ist, definiert wird; - eines Randabschlussgebiets (1-3), das das aktive Gebiet (1-1) umgibt und durch einen Chiprand (1-4) abgeschlossen wird; wobei das Verfahren ferner Aufnehmen mindestens eines inaktiven Teilgebiets (1-11) in dem aktiven Gebiet (1-1) umfasst, wobei jedes inaktive Teilgebiet (1-11): - eine Sperrfläche (102-131) mit einer lateralen Mindesterstreckung (MLE) von mindestens 20% einer Driftgebietdicke (dd) aufweist; - dazu konfiguriert ist, einen Durchgang des Laststroms zwischen dem ersten Lastanschluss (11) und dem Halbleiterkörper (10) durch die Sperrfläche (102-131) zu verhindern; und - zumindest teilweise nicht neben dem Randabschlussgebiet angeordnet ist.
DE102020119349.1A 2020-07-22 2020-07-22 Diode und Verfahren zur Herstellung einer Diode Pending DE102020119349A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102020119349.1A DE102020119349A1 (de) 2020-07-22 2020-07-22 Diode und Verfahren zur Herstellung einer Diode
US17/380,163 US11664464B2 (en) 2020-07-22 2021-07-20 Diode and method of producing a diode
CN202110830215.6A CN113972286A (zh) 2020-07-22 2021-07-22 二极管以及制造二极管的方法
US18/136,698 US20230290885A1 (en) 2020-07-22 2023-04-19 Single Chip Power Diode and Method of Producing a Single Chip Power Diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020119349.1A DE102020119349A1 (de) 2020-07-22 2020-07-22 Diode und Verfahren zur Herstellung einer Diode

Publications (1)

Publication Number Publication Date
DE102020119349A1 true DE102020119349A1 (de) 2022-01-27

Family

ID=79179476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020119349.1A Pending DE102020119349A1 (de) 2020-07-22 2020-07-22 Diode und Verfahren zur Herstellung einer Diode

Country Status (3)

Country Link
US (2) US11664464B2 (de)
CN (1) CN113972286A (de)
DE (1) DE102020119349A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326900A (ja) 1997-05-27 1998-12-08 Fuji Electric Co Ltd 電力用ダイオード
EP1033761A2 (de) 1999-03-02 2000-09-06 Fuji Electric Co. Ltd. Halbleiterdiode
US20190043998A1 (en) 2016-04-25 2019-02-07 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406762B2 (en) * 2012-05-17 2016-08-02 General Electric Company Semiconductor device with junction termination extension
JP6547724B2 (ja) * 2016-11-15 2019-07-24 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326900A (ja) 1997-05-27 1998-12-08 Fuji Electric Co Ltd 電力用ダイオード
EP1033761A2 (de) 1999-03-02 2000-09-06 Fuji Electric Co. Ltd. Halbleiterdiode
US20190043998A1 (en) 2016-04-25 2019-02-07 Mitsubishi Electric Corporation Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP H10-3 26 900 A maschinelle Übersetzung der Beschreibung PatentTranslate 23.03.2021

Also Published As

Publication number Publication date
US20220029030A1 (en) 2022-01-27
US20230290885A1 (en) 2023-09-14
US11664464B2 (en) 2023-05-30
CN113972286A (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
DE102016112019B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102014117364A1 (de) Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102012213208A1 (de) Halbleiteranordnung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102018119512B4 (de) Nadelzellengraben-MOSFET
DE102018107417A1 (de) Nadelzellengraben-MOSFET
DE102017118665A1 (de) Rc-igbt
DE102019111786A1 (de) Leistungshalbleitervorrichtung und Verfahren
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102018111939B4 (de) Leistungshalbleiterbauelement
DE102020119349A1 (de) Diode und Verfahren zur Herstellung einer Diode
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102019128394A1 (de) Halbleiter-die, halbleitervorrichtung und igbt-modul
DE102019120692A1 (de) Leistungshalbleitervorrichtung und Verfahren
DE102019103899A1 (de) Leistungshalbleiterbauelement und Verfahren zur Verarbeitung eines Leistungshalbleiterbauelements
DE102018105997A1 (de) Leistungshalbleiterbauelement
DE102017123285A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication