DE102019111786A1 - Leistungshalbleitervorrichtung und Verfahren - Google Patents

Leistungshalbleitervorrichtung und Verfahren Download PDF

Info

Publication number
DE102019111786A1
DE102019111786A1 DE102019111786.0A DE102019111786A DE102019111786A1 DE 102019111786 A1 DE102019111786 A1 DE 102019111786A1 DE 102019111786 A DE102019111786 A DE 102019111786A DE 102019111786 A1 DE102019111786 A1 DE 102019111786A1
Authority
DE
Germany
Prior art keywords
volume
peripheral
region
central
doped semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019111786.0A
Other languages
English (en)
Inventor
Josef-Georg Bauer
Manfred Pfaffenlehner
Frank Pfirsch
Thilo Scheiper
Konrad Schraml
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019111786.0A priority Critical patent/DE102019111786A1/de
Priority to US16/868,314 priority patent/US20200357883A1/en
Priority to CN202010377178.3A priority patent/CN111916489A/zh
Publication of DE102019111786A1 publication Critical patent/DE102019111786A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Leistungshalbleitervorrichtung (1) umfasst ein aktives Gebiet (1-2) mit wenigstens einer Leistungszelle (1-1), wobei das aktive Gebiet (1-2) ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: ein zentrales Volumen (1-21), das wenigstens 20 % des Gesamtvolumens bildet; ein Peripherievolumen (1-22), das wenigstens 20 % des Gesamtvolumens bildet und das zentrale Volumen (1-21) umgibt; und ein äußerstes Peripherievolumen (1-23), das wenigstens 5 % des Gesamtvolumens bildet und das Peripherievolumen (1-22) umgibt. Die Leistungshalbleitervorrichtung (1) umfasst ferner Folgendes: ein Randabschlussgebiet (1-3), das das äußerste Peripherievolumen (1-23) des aktiven Gebiets (1-2) umgibt, wobei das Peripherievolumen (1-22) eine konstante laterale Entfernung von dem Randabschlussgebiet (1-3) hat; einen Halbleiterkörper (10) mit einer Vorderseite (110) und einer Rückseite (120), wobei der Halbleiterkörper (10) sowohl einen Teil des aktiven Gebiets (1-2) als auch einen Teil des Randabschlussgebiets (1-3) bildet; einen ersten Lastanschluss (11) auf der Halbleiterkörpervorderseite (110) und einen zweiten Lastanschluss (12) auf der Halbleiterkörperrückseite (120); ein erstes dotiertes Halbleitergebiet (101), das in dem Halbleiterkörper (10) gebildet ist und elektrisch mit dem ersten Lastanschluss (11) verbunden ist; ein zweites dotiertes Halbleitergebiet (102), das in dem Halbleiterkörper (10) gebildet ist und elektrisch mit dem zweiten Lastanschluss (12) verbunden ist. Das erste dotierte Halbleitergebiet (101) und/oder das zweite dotierte Halbleitergebiet (102) weisen einen zentralen Teil (101-21; 102-21) auf, der sich in das zentrale Volumen (1-21) des aktiven Gebiets (1-2) erstreckt und eine zentrale Durchschnittsdotierungsstoffdosis aufweist; einen Peripherieteil (101-22; 102-22), der sich in das Peripherievolumen (1-22) des aktiven Gebiets (1-2) hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis aufweist, wobei die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 % oder um wenigstens 10 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis ist.

Description

  • TECHNISCHES GEBIET
  • Diese Patentschrift bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung. Insbesondere bezieht sich diese Patentschrift auf Aspekte eines Vorderseitenemitters und/oder eines Rückseitenemitters, der/die in einem Peripherievolumen angrenzend an ein Randabschlussgebiet der Leistungshalbleitervorrichtung strukturiert ist/sind.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, hängen von Leistungshalbleiterschaltern ab. Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, werden zum Beispiel für verschiedenste Anwendungen verwendet, einschließlich unter anderem für Schalter in Leistungsversorgungen und Leistungswandlern.
  • Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Halbleiterkörper, der dazu konfiguriert ist, einen Laststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Ferner kann im Fall einer steuerbaren Leistungshalbleitervorrichtung, z. B. eines Transistors, der Laststrompfad mittels einer isolierten Elektrode gesteuert werden, die üblicherweise als Gate-Elektrode bezeichnet wird. Zum Beispiel kann die Steuerelektrode beim Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen leitenden Zustand oder einen sperrenden Zustand versetzen. In manchen Fällen kann die Gate-Elektrode innerhalb eines Grabens des Leistungshalbleiterschalters enthalten sein, wobei der Graben z. B. eine Streifenkonfiguration oder eine Nadelkonfiguration aufweisen kann.
  • Unabhängig davon, ob die Leistungshalbleitervorrichtung als eine nichtsteuerbare Vorrichtung, z. B. eine nichtsteuerbare Diode, oder als eine steuerbare Vorrichtung, z. B. ein Transistor, ein Thyristor oder dergleichen, implementiert wird, ist es üblicherweise wünschenswert, eine zuverlässige Vorrichtung bereitzustellen, die ein geringes Risiko einer Fehlfunktion, z. B. aufgrund von Überhitzung und/oder einer sogenannten dynamischen Lawine, aufweist.
  • Zu diesem Zweck kann es wünschenswert sein, eine räumliche Verteilung der Laststromdichte in dem Halbleiterkörper anzupassen.
  • KURZDARSTELLUNG
  • Hier beschriebene Aspekte betreffen einen Vorderseitenemitter und/oder einen Rückseitenemitter in einem Peripherievolumen angrenzend an ein Randabschlussgebiet einer Leistungshalbleitervorrichtung. Das Implementieren des Emitters (der Emitter) kann das Strukturieren des Emitters (der Emitter) mit Bezug auf dessen/deren laterale(s) und/oder vertikale(s) Durchschnittsdotierungsstoffprofil(e) einschließen, wobei ein solches Profil/solche Profile so gestaltet sein kann /können, dass eine designierte Laststromdichtenverteilung in dem Leistungshalbleiterkörper erreicht wird.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: ein aktives Gebiet mit wenigstens einer Leistungszelle, wobei das aktive Gebiet ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: ein zentrales Volumen, das wenigstens 20 % des Gesamtvolumens bildet; ein Peripherievolumen, das wenigstens 20 % des Gesamtvolumens bildet und das zentrale Volumen umgibt; und ein äußerstes Peripherievolumen, das wenigstens 5 % des Gesamtvolumens bildet und das Peripherievolumen umgibt. Die Leistungshalbleitervorrichtung umfasst ferner Folgendes: ein Randabschlussgebiet, das das äußerste Peripherievolumen des aktiven Gebiets umgibt, wobei das Peripherievolumen eine konstante laterale Entfernung von dem Randabschlussgebiet hat; einen Halbleiterkörper mit einer Vorderseite und einer Rückseite, wobei der Halbleiterkörper sowohl einen Teil des aktiven Gebiets als auch einen Teil des Randabschlussgebiets bildet; einen ersten Lastanschluss auf der Halbleiterkörpervorderseite und einen zweiten Lastanschluss auf der Halbleiterkörperrückseite; ein erstes dotiertes Halbleitergebiet, das in dem Halbleiterkörper gebildet ist und elektrisch mit dem ersten Lastanschluss verbunden ist; ein zweites dotiertes Halbleitergebiet, das in dem Halbleiterkörper gebildet ist und elektrisch mit dem zweiten Lastanschluss verbunden ist. Das erste dotierte Halbleitergebiet und/oder das zweite dotierte Halbleitergebiet weist Folgendes auf: einen zentralen Teil, der sich in das zentrale Volumen des aktiven Gebiets hinein erstreckt und eine zentrale Durchschnittsdotierungsstoffdosis aufweist; einen Peripherieteil, der sich in das Peripherievolumen des aktiven Gebiets hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis aufweist, wobei die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 % oder um wenigstens 10 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis ist.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: ein aktives Gebiet mit wenigstens einer Leistungszelle, wobei das aktive Gebiet ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: ein zentrales Volumen, das wenigstens 80 % des Gesamtvolumens bildet; ein Peripherievolumen, das das zentrale Volumen umgibt; und ein Randabschlussgebiet, das außerhalb des aktiven Gebiets angeordnet ist und das Peripherievolumen umgibt; einen Halbleiterkörper mit einer Vorderseite und einer Rückseite, wobei der Halbleiterkörper sowohl einen Teil des aktiven Gebiets, des Peripheriegebiets als auch des Randabschlussgebiets bildet. Der Halbleiterkörper weist eine Gesamtdicke entlang einer vertikalen Richtung zwischen der Vorderseite und der Rückseite auf. Das Peripherievolumen weist eine laterale Ausdehnung auf, die wenigstens die Hälfte der Gesamthalbleiterkörperdicke beträgt. Die Leistungshalbleitervorrichtung umfasst ferner Folgendes: einen ersten Lastanschluss auf der Halbleiterkörpervorderseite und einen zweiten Lastanschluss auf der Halbleiterkörperrückseite; ein erstes dotiertes Halbleitergebiet, das in dem Halbleiterkörper gebildet ist und elektrisch mit dem ersten Lastanschluss verbunden ist; ein zweites dotiertes Halbleitergebiet, das in dem Halbleiterkörper gebildet ist und elektrisch mit dem zweiten Lastanschluss verbunden ist. Das zweite dotierte Halbleitergebiet weist Folgendes auf: einen zentralen Teil, der sich in das zentrale Volumen des aktiven Gebiets hinein erstreckt und eine zentrale Durchschnittsdotierungsstoffdosis aufweist; einen Peripherieteil, der sich in das Peripherievolumen hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis mit einem entlang der lateralen Ausdehnung des Peripherievolumens negativen Gradienten in einer lateralen Richtung zu dem Randabschlussgebiet hin aufweist; und einen Randabschlussteil, der sich in das Randabschlussgebiet hinein erstreckt und eine Randdurchschnittsdotierungsstoffdosis aufweist, wobei die Randdurchschnittsdotierungsstoffdosis um wenigstens 5 % niedriger als die zentrale Durchschnittsdotierungsstoffdosis ist.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: ein aktives Gebiet mit wenigstens einer Leistungszelle, wobei das aktive Gebiet ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: ein zentrales Volumen, das wenigstens 20 % des Gesamtvolumens bildet; ein Peripherievolumen, das wenigstens 20 % des Gesamtvolumens bildet und das zentrale Volumen umgibt; und ein äußerstes Peripherievolumen, das wenigstens 5 % des Gesamtvolumens bildet und das Peripherievolumen umgibt. Die Leistungshalbleitervorrichtung umfasst ferner Folgendes: ein Randabschlussgebiet, das das äußerste Peripherievolumen des aktiven Gebiets umgibt, wobei das Peripherievolumen eine konstante laterale Entfernung von dem Randabschlussgebiet hat; einen Halbleiterkörper mit einer Vorderseite und einer Rückseite, wobei der Halbleiterkörper sowohl einen Teil des aktiven Gebiets als auch einen Teil des Randabschlussgebiets bildet; einen ersten Lastanschluss auf der Halbleiterkörpervorderseite und einen zweiten Lastanschluss auf der Halbleiterkörperrückseite. Das aktive Gebiet ist zum Leiten eines Laststroms zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss konfiguriert, wobei eine Laststromdichte in dem zentralen Volumen um wenigstens 5 % niedriger als eine Laststromdichte in dem Peripherievolumen ist.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung Bereitstellen einer Leistungshalbleitervorrichtung, die Folgendes aufweist: ein aktives Gebiet mit wenigstens einer Leistungszelle, wobei das aktive Gebiet ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: ein zentrales Volumen, das wenigstens 20 % des Gesamtvolumens bildet; ein Peripherievolumen, das wenigstens 20 % des Gesamtvolumens bildet und das zentrale Volumen umgibt; und ein äußerstes Peripherievolumen, das wenigstens 5 % des Gesamtvolumens bildet und das Peripherievolumen umgibt. Die Leistungshalbleitervorrichtung umfasst ferner Folgendes: ein Randabschlussgebiet, das das äußerste Peripherievolumen des aktiven Gebiets umgibt, wobei das Peripherievolumen eine konstante laterale Entfernung von dem Randabschlussgebiet hat; einen Halbleiterkörper mit einer Vorderseite und einer Rückseite, wobei der Halbleiterkörper sowohl einen Teil des aktiven Gebiets als auch einen Teil des Randabschlussgebiets bildet; einen ersten Lastanschluss auf der Halbleiterkörpervorderseite und einen zweiten Lastanschluss auf der Halbleiterkörperrückseite. Das Verfahren umfasst ferner Folgendes: Bilden eines ersten dotierten Halbleitergebiets in dem Halbleiterkörper derart, dass es elektrisch mit dem ersten Lastanschluss verbunden ist; Bilden eines zweiten dotierten Halbleitergebiets in dem Halbleiterkörper derart, dass es elektrisch mit dem zweiten Lastanschluss verbunden ist. Das erste dotierte Halbleitergebiet und/oder das zweite dotierte Halbleitergebiet weist Folgendes auf: einen zentralen Teil, der sich in das zentrale Volumen des aktiven Gebiets hinein erstreckt und eine zentrale Durchschnittsdotierungsstoffdosis aufweist; einen Peripherieteil, der sich in das Peripherievolumen des aktiven Gebiets hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis aufweist, wobei die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 % oder um wenigstens 10 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis ist.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung Bereitstellen einer Leistungshalbleitervorrichtung, die Folgendes aufweist: ein aktives Gebiet mit wenigstens einer Leistungszelle, wobei das aktive Gebiet ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: ein zentrales Volumen, das wenigstens 80 % des Gesamtvolumens bildet; ein Peripherievolumen, das das zentrale Volumen umgibt; und ein Randabschlussgebiet, das außerhalb des aktiven Gebiets angeordnet ist und das Peripherievolumen umgibt; einen Halbleiterkörper mit einer Vorderseite und einer Rückseite, wobei der Halbleiterkörper sowohl einen Teil des aktiven Gebiets, des Peripheriegebiets als auch des Randabschlussgebiets bildet. Der Halbleiterkörper weist eine Gesamtdicke entlang einer vertikalen Richtung zwischen der Vorderseite und der Rückseite auf. Das Peripherievolumen weist eine laterale Ausdehnung auf, die wenigstens die Hälfte der Gesamthalbleiterkörperdicke beträgt. Die Leistungshalbleitervorrichtung umfasst ferner Folgendes: einen ersten Lastanschluss auf der Halbleiterkörpervorderseite und einen zweiten Lastanschluss auf der Halbleiterkörperrückseite. Das Verfahren umfasst ferner Folgendes: Bilden eines ersten dotierten Halbleitergebiets in dem Halbleiterkörper derart, dass es elektrisch mit dem ersten Lastanschluss verbunden ist; und Bilden eines zweiten dotierten Halbleitergebiets in dem Halbleiterkörper derart, dass es elektrisch mit dem zweiten Lastanschluss verbunden ist. Das zweite dotierte Halbleitergebiet weist Folgendes auf: einen zentralen Teil, der sich in das zentrale Volumen des aktiven Gebiets hinein erstreckt und eine zentrale Durchschnittsdotierungsstoffdosis aufweist; einen Peripherieteil, der sich in das Peripherievolumen hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis mit einem entlang der lateralen Ausdehnung des Peripherievolumens negativen Gradienten in einer lateralen Richtung zu dem Randabschlussgebiet hin aufweist; und einen Randabschlussteil, der sich in das Randabschlussgebiet hinein erstreckt und eine Randdurchschnittsdotierungsstoffdosis aufweist, wobei die Randdurchschnittsdotierungsstoffdosis um wenigstens 5 % niedriger als die zentrale Durchschnittsdotierungsstoffdosis ist.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf die Veranschaulichung von Prinzipien der Erfindung gelegt. Zudem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1 veranschaulicht einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 2A-C veranschaulichen jeweils einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 3 veranschaulicht einen Abschnitt eines vertikalen Querschnitts eines aktiven Gebietes einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 4A-B veranschaulichen Verläufe einer Laststromdichte und einer Temperatur entlang einer lateralen Richtung in einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft im Vergleich zu einer Referenzdiode;
    • 5A-B veranschaulichen Abschnitte eines vertikalen Querschnitts einer Referenzdiode schematisch und beispielhaft;
    • 6A-D veranschaulichen verschiedene vertikale Querschnitte einer Leistungshalbleitervorrichtung mit einem ersten dotierten Halbleitergebiet mit einer erhöhten Dotierungsstoffdosis in einem Peripherievolumen gemäß manchen Ausführungsformen schematisch und beispielhaft;
    • 7 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Referenzdiode schematisch und beispielhaft;
    • 8A-B veranschaulichen verschiedene vertikale Querschnitte einer Leistungshalbleitervorrichtung mit einem zweiten dotierten Halbleitergebiet mit einer erhöhten Dotierungsstoffdosis in einem Peripherievolumen gemäß manchen Ausführungsformen schematisch und beispielhaft;
    • 9 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Referenzdiode schematisch und beispielhaft;
    • 10A-13 veranschaulichen verschiedene vertikale Querschnitte einer Leistungshalbleitervorrichtung mit einem zweiten dotierten Halbleitergebiet mit einer verringerten Dotierungsstoffdosis in einem Peripherievolumen gemäß manchen Ausführungsformen schematisch und beispielhaft;
    • 14 veranschaulicht Verläufe eines lateralen Dotierungsstoffdosisprofils gemäß manchen Ausführungsformen schematisch und beispielhaft; und
    • 15 veranschaulicht ein Implantationsmuster gemäß manchen Ausführungsformen schematisch und beispielhaft.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen als Veranschaulichung gezeigt sind, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann Richtungsterminologie wie etwa „oben“, „unten“, „unterhalb“, „vor“, „hinter“, „rück“, „führend“, „folgend“, „oberhalb“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf unterschiedliche Ausführungsformen Bezug genommen, von welchen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht beschränken. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, auf andere Ausführungsformen angewandt oder mit diesen kombiniert werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele werden unter Gebrauch einer speziellen Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche beschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Klarheit halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Ausdruck „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die oder eines Chips sein. Sowohl die unten erwähnte erste laterale Richtung X als auch die unten erwähnte zweite laterale Richtung Y können zum Beispiel horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können. Auch die unten erwähnte radiale Richtung R kann eine laterale, d. h. horizontale, Richtung sein, die z. B. durch eine beliebige, z. B. lineare, Kombination der ersten lateralen Richtung X und der zweiten lateralen Richtung Y gebildet wird.
  • Der Ausdruck „vertikal“, wie in dieser Beschreibung verwendet, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche ausgerichtet ist, d. h. parallel zu der Normalenrichtung der Oberfläche des Halbleiterwafers/-chips/-Die. Die unten erwähnte Ausdehnungsrichtung Z kann zum Beispiel eine Ausdehnungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist. Die Ausdehnungsrichtung Z wird hier auch als „vertikale Richtung Z“ bezeichnet.
  • In dieser Beschreibung wird n-dotiert als ein „erster Leitfähigkeitstyp“ bezeichnet, wohingegen p-dotiert als ein „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ dazu können umgekehrte Dotierungsbeziehungen eingesetzt werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • In dem Zusammenhang der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Anteilen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Anteil oder einem Teil einer Halbleitervorrichtung vorliegt. Ferner soll der Ausdruck „in Kontakt“ in dem Zusammenhang der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung vorliegt; z. B. beinhaltet ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Zusätzlich wird in dem Zusammenhang der vorliegenden Beschreibung der Ausdruck „elektrische Isolation“ in dem Kontext seines allgemein gültigen Verständnisses, falls nicht anderweitig angegeben, verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Jedoch können Komponenten, die elektrisch voneinander isoliert sind, trotzdem miteinander gekoppelt, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und können gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
  • Spezielle in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne darauf zu beschränkt zu sein, eine Leistungshalbleitervorrichtung, die eine Einzelzellen-, eine Streifenzellen-, eine zellulare (auch als „Nadel-“ oder „Säulenzelle“ bezeichnet) Zellen- oder eine andere Zellenkonfiguration aufweist, z. B. eine Leistungshalbleitervorrichtung, die innerhalb eines Leistungswandlers oder einer Leistungsversorgung verwendet werden kann. Dementsprechend kann die hier beschriebene Leistungshalbleitervorrichtung bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der einer Last zugeführt werden soll und/oder der entsprechend von einer Leistungsquelle bereitgestellt wird.
  • Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Halbleiterzellen beinhalten, wie etwa eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle aus zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte IGBT-Zelle, eine monolithisch integrierte RC-IGBT-Zelle, eine monolithisch integrierte MOSFET-Zelle, eine monolithisch integrierte Thyristorzelle, eine monolithisch integrierte Gate-Turn-Off-Thyristor(GTO)-Zelle und/oder Ableitungen davon. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher gleich konfigurierten Zellen können ein Zellenfeld darstellen, das mit einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Beschreibung verwendet, soll eine Halbleitervorrichtung auf einem einzigen Chip mit hohen Spannungssperr- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten kann die hier beschriebene Leistungshalbleitervorrichtung eine Einzelchipleistungshalbleitervorrichtung sein und kann für starke Ströme gedacht sein, typischerweise im Ampere-Bereich z. B. von bis zu mehreren zehn oder hundert Ampere, und/oder für hohe Spannungen, typischerweise oberhalb von 15 V, typischer 100 V und darüber, z. B. bis zu wenigstens 400 V oder sogar darüber, z. B. bis zu wenigstens 3 kV oder sogar bis zu 10 kV oder darüber.
  • Zum Beispiel kann die hier beschriebene Leistungshalbleitervorrichtung ein einziger Leistungshalbleiterchip sein, der eine Einzelzellenkonfiguration Streifenzellenkonfiguration oder eine zellulare Zellenkonfiguration aufweist und dazu konfiguriert sein kann, als eine Leistungskomponente in einer Anwendung mit niedriger, mittlerer und/oder hoher Spannung eingesetzt zu werden.
  • Zum Beispiel bezieht sich der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Patentschrift verwendet, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • 1 veranschaulicht einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft. Die Leistungshalbleitervorrichtung 1 kann auf einem Einzelchip basieren/innerhalb von diesem implementiert sein. Die Leistungshalbleitervorrichtung 1 kann zum Beispiel eine Diode, ein IGBT oder ein MOSFET oder eine Ableitung einer Diode, eines IGBT oder eines MOSFET sein.
  • Die Leistungshalbleitervorrichtung 1 weist ein aktives Gebiet 1-2 mit wenigstens einer Leistungszelle 1-1 auf (vgl. 2A-C). Das aktive Gebiet 1-2 weist ein Gesamtvolumen auf, wobei das Gesamtvolumen ein zentrales Volumen 1-21 aufweist, das wenigstens 20 % des Gesamtvolumens bildet.
  • Das zentrale Volumen 1-21 kann zum Beispiel bis zu 75 % des Volumens bilden. Z. B. kann das zentrale Volumen 1-21 20 % bis 75 % (aber z. B. nicht mehr als 75 %) des Gesamtvolumens bilden.
  • Die Leistungshalbleitervorrichtung 1 weist ein Peripherievolumen 1-22 auf, das das zentrale Volumen 1-21 umgibt.
  • Bei manchen Ausführungsformen kann, z. B. falls die Leistungshalbleitervorrichtung 1 eine Diode ist, das Peripherievolumen 1-22 vollständig in dem aktiven Gebiet 1-2 enthalten sein und z. B. wenigstens 20 % des Gesamtvolumens des aktiven Gebiets 1-2 bilden. Zum Beispiel kann das Peripherievolumen 1-22 bis zu 50 % des Gesamtvolumens des aktiven Gebiets 1-2 bilden.
  • Bei anderen Ausführungsformen kann sich, z. B. falls die Leistungshalbleitervorrichtung 1 ein IGBT ist, das Peripherievolumen 1-22 sowohl in das Randabschlussgebiet 1-3 als auch das aktive Gebiet 1-2 hinein oder nur in das aktive Gebiet 1-2 hinein oder nur in das Randabschlussgebiet 1-3 hinein erstrecken.
  • Bei manchen Ausführungsformen kann, z. B. falls die Leistungshalbleitervorrichtung 1 eine Diode ist, das aktive Gebiet 1-2 ferner ein äußerstes Peripherievolumen 1-23 enthalten, das wenigstens 5 % des Gesamtvolumens des Peripherievolumens 1-22 bildet. Zum Beispiel besteht das aktive Gebiet 1-2 bei diesen Ausführungsformen aus den drei Volumina: dem zentralen Volumen 1-21 (das z. B. 50 % des Gesamtvolumens bildet), dem Peripherievolumen 1-22 (das z. B. 45 % des Gesamtvolumens bildet) und dem äußersten Peripherievolumen 1-23 (das z. B. 5 % des Gesamtvolumens bildet).
  • Das Randabschlussgebiet 1-3 der Leistungshalbleitervorrichtung 1 umgibt das Peripherievolumen 1-22 bzw., falls vorhanden, das äußerste Peripherievolumen 1-23. Daher ist das Randabschlussgebiet 1-3 außerhalb des aktiven Gebiets 1-2 angeordnet. Das Randabschlussgebiet 1-3 wird lateral durch einen Rand 1-4 abgeschlossen. Der Rand 1-4 kann den Chiprand der Leistungshalbleitervorrichtung 1 bilden.
  • Das zentrale Volumen 1-21 kann direkt an das Peripherievolumen 1-22 angrenzen und das Peripherievolumen 1-22 kann direkt an das äußerste Peripherievolumen 1-23 (falls vorhanden) bzw. das Randabschlussgebiet 1-3 angrenzen.
  • Wie hier verwendet, sind die Begriffe „Randabschlussgebiet“ und „aktives Gebiet“ beide mit der technischen Bedeutung assoziiert, die ein Fachmann typischerweise im Kontext von Leistungshalbleitervorrichtungen damit assoziiert. Das heißt, das aktive Gebiet 1-2 ist primär zu Laststromleitungs- und Schaltzwecken konfiguriert, wohingegen das Randabschlussgebiet 1-3 primär Funktionen bezüglich zuverlässiger Sperrfähigkeiten, einer angemessenen Führung des elektrischen Feldes, manchmal auch Ladungsträgerableitungsfunktionen und/oder anderer Funktionen bezüglich Schutz und angemessenem Abschluss des aktiven Gebiets 1-2 erfüllt.
  • Zum Beispiel ist die Grenze des aktiven Gebiets 1-2 durch die laterale Grenze der äußersten Zelle(n) 1-1 definiert. Diese laterale Grenze kann z. B. in dem Fall einer Diode identisch mit der lateralen Grenze des ersten Lastanschlusses 11 sein (vgl. nachstehende ausführlichere Erklärung). Diese laterale Grenze kann in dem Fall eines Mehrfachzellen-IGBT durch ein äußerstes Source-Gebiet/äußerste Source-Gebiete 109 definiert sein (vgl. nachstehende ausführlichere Erklärung). Zum Beispiel sind alle funktionalen Elemente zum Ermöglichen einer Leitung des Laststroms in einer vertikalen Proj ektion des aktiven Gebiets 1-2 der Leistungshalbleitervorrichtung 1 vorhanden, z. B. einschließlich wenigstens des ersten Lastanschlusses (z. B. eines Vorderseitenmetallkontakts davon), eines Anoden-/Körpergebiets, eines Driftgebiets, eines Rückseitenemitters und eines zweiten Lastanschlusses 12 (z. B. eines Rückseitenmetalls davon).
  • Wie unten ausführlicher erklärt wird, kann die Struktur des zentralen Volumens 1-21 des aktiven Gebiets 1-2 von der Struktur des Peripherievolumens 1-22 und, falls vorhanden, der Struktur des äußersten Peripherievolumens 1-23 abweichen.
  • Bei einer Ausführungsform sind das zentrale Volumen 1-21 und das Peripherievolumen 1-22 (und, falls vorhanden, das äußerste Peripherievolumen 1-23) symmetrisch zueinander angeordnet, z. B. mit Bezug auf eine zentrale Achse 1-0 der Leistungshalbleitervorrichtung 1. Des Weiteren können das Randabschlussgebiet 1-3 und das aktive Gebiet 1-2 symmetrisch zueinander, z. B. mit Bezug auf die zentrale vertikale Achse 1-0 der Leistungshalbleitervorrichtung 1, angeordnet sein, wie in 1 beispielhaft veranschaulicht ist.
  • Des Weiteren kann sich der laterale Übergang zwischen dem zentralen Volumen 1-21 und dem Peripherievolumen 1-22 ausschließlich entlang der vertikalen Richtung Z erstrecken. Außerdem kann sich der laterale Übergang zwischen dem aktiven Gebiet 1-2 und dem Randabschlussgebiet 1-3 gemäß einer Ausführungsform ausschließlich entlang der vertikalen Richtung Z erstrecken. Des Weiteren können sich, falls vorhanden, die lateralen Übergänge zwischen dem Peripherievolumen 1-22 und dem äußersten Peripherievolumen 1-23 ausschließlich entlang der vertikalen Richtung Z erstrecken.
  • Zum Beispiel kann das Peripherievolumen 1-22 (wenn es ausschließlich einen Teil des aktiven Gebiets 1-2 bildet) eine konstante laterale Entfernung von dem Randabschlussgebiet 1-3 aufweisen. Bei einer Ausführungsform ist die konstante laterale Entfernung von dem Randabschlussgebiet 1-3 mit dem äußersten Peripherievolumen 1-23 gefüllt bzw. dadurch gebildet, wie in 1 veranschaulicht ist.
  • Unter Bezugnahme auf 2A-C versteht es sich, dass die Zellenkonfiguration des aktiven Gebiets 1-2 willkürlich gewählt werden kann. Bei einer Ausführungsform (2A) weist das aktive Gebiet 1-2 mehrere Leistungszellen 1-1 auf, die als Streifenzellen konfiguriert sind, die z. B. entlang der ersten lateralen Richtung X aneinander angrenzend angeordnet sind. Eine solche Konfiguration kann zum Beispiel zum Bilden eines IGBT, z. B. eines IGBT mit einer Mikromustergraben(MPT: Micro-Pattern-Trench)-Konfiguration, angewandt werden. Bei einer anderen Ausführungsform (2B) weist das aktive Gebiet 1-2 mehrere Leistungszellen 1-1 auf, die als Säulen-/Nadelzellen konfiguriert sind, die zum Beispiel gemäß einem Gittermuster aneinander angrenzend angeordnet sind. Eine solche Konfiguration kann zum Beispiel zum Bilden eines MOSFET angewandt werden. Bei noch einer anderen Ausführungsform (2C) weist das aktive Gebiet 1-2 nur eine Leistungszelle 1-1 auf. Eine solche Konfiguration kann zum Beispiel zum Bilden einer Diode angewandt werden.
  • 3 veranschaulicht einen Abschnitt eines vertikalen Querschnitts des aktiven Gebietes 1-2 der Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft. Die vorhergehende Beschreibung, die sich auf 1 und eine von 2A-C bezieht, kann gleichermaßen auf die in 3 veranschaulichte Ausführungsform zutreffen.
  • Die Leistungshalbleitervorrichtung 1 weist einen Halbleiterkörper 10 mit einer Vorderseite 110 und einer Rückseite 120 auf. Die Vorderseite 110 und die Rückseite 120 können den Halbleiterkörper 10 vertikal abschließen. Das heißt, der Halbleiterkörper 10 weist eine Gesamtdicke entlang der vertikalen Richtung Z zwischen der Vorderseite 110 und der Rückseite 120 auf. In den lateralen Richtungen kann der Halbleiterkörper 10 durch den (in 3 nicht veranschaulichten) Rand 1-4 abgeschlossen werden.
  • Hier ist anzumerken, dass das Peripherievolumen 1-22 eine laterale Ausdehnung aufweisen kann, die wenigstens die Hälfte der Gesamthalbleiterkörperdicke oder sogar mehr als die Gesamthalbleiterkörperdicke beträgt. Des Weiteren soll im Gegensatz zu der schematischen Veranschaulichung in 3 wieder betont werden, dass das Peripherievolumen 1-22 bei manchen Ausführungsformen nicht vollständig in dem aktiven Gebiet 1-2 enthalten ist, sondern sich auch oder ausschließlich in das Randabschlussgebiet 1-3 hinein erstrecken kann. Bei anderen Ausführungsformen ist das Peripherievolumen 1-22 vollständig in dem aktiven Gebiet 1-2 enthalten (wie in 3 veranschaulicht) und kann das aktive Gebiet 1-2 des Weiteren das äußerste Peripherievolumen 1-23 umfassen (wie in 3 nicht veranschaulicht ist).
  • Der Halbleiterkörper 10 bildet einen Teil sowohl des aktiven Gebiets 1-2, des Peripherievolumens 1-22 als auch des Randabschlussgebiets 1-3. Der Halbleiterkörper 10 ist in dem aktiven Gebiet 1-2 dazu konfiguriert, einen Laststrom zwischen einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 zu leiten. Die oben beschriebene Zellenkonfiguration der Leistungszelle(n) ist z. B. primär in dem Halbleiterkörper 10 implementiert. Der erste Lastanschluss 11 ist auf der Halbleiterkörpervorderseite 110 angeordnet und der zweite Lastanschluss 12 ist auf der Halbleiterkörperrückseite 120 angeordnet. Zum Beispiel umfasst der erste Lastanschluss 11 eine Vorderseitenmetallisierung und umfasst der zweite Lastanschluss 12 eine Rückseitenmetallisierung.
  • Zum Beispiel kann die Leistungshalbleitervorrichtung 1 eine IGBT-Konfiguration aufweisen. Dann kann der erste Lastanschluss 11 ein Emitteranschluss sein und kann der zweite Lastanschluss 12 ein Kollektoranschluss sein. Bei einer anderen Ausführungsform weist die Leistungshalbleitervorrichtung 1 eine MOSFET-Konfiguration auf. Dann kann der erste Lastanschluss 11 ein Source-Anschluss sein und kann der zweite Lastanschluss 12 ein Drain-Anschluss sein. Bei noch einer anderen Ausführungsform weist die Leistungshalbleitervorrichtung 1 eine Diodenkonfiguration auf. Dann kann der erste Lastanschluss 11 ein Anodenanschluss sein und kann der zweite Lastanschluss 12 ein Kathodenanschluss sein.
  • Bei einer Ausführungsform überlappt der erste Lastanschluss 11 (z. B. eine Vorderseitenmetallisierung) lateral, das heißt entlang der ersten lateralen Richtung X und/oder der zweiten lateralen Richtung Y und/oder Kombinationen davon (vgl. Richtung R in 1), mit dem aktiven Gebiet 1-2. Bei einer Ausführungsform kann der erste Lastanschluss 11 sowohl einen Teil des zentralen Volumens 1-21 des aktiven Gebiets 1-2 als auch einen Teil des Peripherievolumens 1-22 bilden, z. B. falls das Peripherievolumen 1-22 wenigstens teilweise in dem aktiven Gebiet 1-2 enthalten ist. Der erste Lastanschluss 11 (z. B. die Vorderseitenmetallisierung) überlappt z. B. lateral mit dem Peripherievolumen 1-22 für wenigstens 80 % oder sogar 100 % der gesamten lateralen Ausdehnung des Peripherievolumens 1-22. Zum Beispiel überlappt der erste Lastanschluss 11 (z. B. die Vorderseitenmetallisierung), wie in 3 veranschaulicht, lateral vollständig mit dem Peripherievolumen 1-22 des aktiven Gebiets 1-2. Es ist anzumerken, dass der erste Lastanschluss 11 lateral strukturiert werden kann, so dass z. B. lokale Kontakte zu dem Halbleiterkörper 10 eingerichtet werden. Eine solche laterale Struktur kann auch in Gebieten implementiert werden, in denen der erste Lastanschluss 11 lateral mit dem Peripherievolumen 1-22 überlappt.
  • An dieser Stelle soll wieder darauf hingewiesen werden, dass das Peripherievolumen 1-22 bei anderen Ausführungsformen möglicherweise nicht oder nur teilweise in dem aktiven Gebiet 1-2 enthalten ist. Falls sich zum Beispiel das Peripherievolumen 1-22 nicht in das aktive Gebiet 1-2 hinein erstreckt, sondern nur in das Randabschlussgebiet 1-3, gibt es möglicherwiese keine Überlappung zwischen dem ersten Lastanschluss 11 und dem Peripherievolumen 1-22.
  • Analog dazu überlappt bei einer Ausführungsform der zweite Lastanschluss 12 (z. B. eine Rückseitenmetallisierung) lateral, das heißt entlang der ersten lateralen Richtung X und/oder der zweiten lateralen Richtung Y und/oder Kombinationen davon (vgl. Richtung R in 1), mit dem aktiven Gebiet 1-2. Bei einer Ausführungsform kann der zweite Lastanschluss 12 sowohl einen Teil des zentralen Volumens 1-21 des aktiven Gebiets 1-2 als auch einen Teil des Peripherievolumens 1-22 bilden. Der zweite Lastanschluss 12 (z. B. die Rückseitenmetallisierung) überlappt z. B. lateral mit dem Peripherievolumen 1-22 für wenigstens 80 % oder sogar 100 % der gesamten lateralen Ausdehnung des Peripherievolumens 1-22. Zum Beispiel überlappt der zweite Lastanschluss 12 (z. B. die Rückseitenmetallisierung), wie in 3 veranschaulicht, lateral vollständig mit dem Peripherievolumen 1-22. Es ist anzumerken, dass der zweite Lastanschluss 12 typischerweise nicht strukturiert wird, sondern homogen und monolithisch auf der Halbleiterrückseite 120 gebildet wird, so dass z. B. ein lateral homogener Kontakt zu dem Halbleiterkörper 10 hergestellt wird. Eine solche homogene Struktur kann auch in Gebieten implementiert werden, in denen der zweite Lastanschluss 12 lateral mit dem Peripherievolumen 1-22 überlappt.
  • Immer noch unter Bezugnahme auf 3 versteht es sich, dass das Gesamtvolumen des aktiven Gebiets 1-2 bei manchen Ausführungsformen, wie oben besprochen, durch das äußerste Peripherievolumen 1-23 abgeschlossen werden kann, das in 3 nicht veranschaulicht ist.
  • Die Leistungshalbleitervorrichtung 1 beinhaltet ferner ein erstes dotiertes Halbleitergebiet 101, das in dem Halbleiterkörper 10 gebildet und elektrisch mit dem ersten Lastanschluss 11 verbunden ist, und ein zweites dotiertes Halbleitergebiet 102, das in dem Halbleiterkörper 10 gebildet und elektrisch mit dem zweiten Lastanschluss 12 verbunden ist. Zum Beispiel ist das erste dotierte Halbleitergebiet 101 entlang der vertikalen Richtung Z wenigstens durch ein Halbleiterdriftgebiet 100 von dem zweiten dotierten Halbleitergebiet 102 getrennt.
  • Die Gesamtausdehnung des Driftgebiets 100 in der vertikalen Richtung Z kann wenigstens viermal (oder sogar wenigstens zehnmal) größer als eine maximale Ausdehnung des ersten dotierten Halbleitergebiets 101 in der vertikalen Richtung Z sein und/oder kann wenigstens viermal (oder sogar wenigstens zehnmal) größer als eine maximale Ausdehnung des zweiten dotierten Halbleitergebiets 102 in der vertikalen Richtung Z sein.
  • Zum Beispiel bildet das erste dotierte Halbleitergebiet 101 ein Vorderseitenemittergebiet der Leistungshalbleitervorrichtung 1.
  • Ferner kann das zweite dotierte Halbleitergebiet 102 ein Rückseitenemittergebiet der Leistungshalbleitervorrichtung 1 bilden.
  • Bei einer Ausführungsform erstreckt sich das erste dotierte Halbleitergebiet 101 zusammenhängend sowohl in das Peripherievolumen 1-22 als auch in das zentrale Volumen 1-21 hinein. Zusätzlich oder alternativ dazu kann sich das zweite dotierte Halbleitergebiet 102 zusammenhängend sowohl in das Peripherievolumen 1-22 als auch in das zentrale Volumen 1-21 hinein erstrecken.
  • Gemäß einer oder mehreren Ausführungsformen können der erste Lastanschluss 11 und das erste dotierte Halbleitergebiet 101 in einem vertikalen Querschnitt lateral miteinander überlappen und/oder ist ein Übergang zwischen dem ersten Lastanschluss 11 und dem ersten dotierten Halbleitergebiet 101 entlang der vertikalen Richtung Z elektrisch leitfähig entlang wenigstens 75 % der gesamten lateralen Ausdehnung des Peripherievolumens 1-22. Zusätzlich oder alternativ dazu können der zweite Lastanschluss 12 und das zweite dotierte Halbleitergebiet 102 in dem vertikalen Querschnitt lateral miteinander überlappen und/oder ist ein Übergang zwischen dem zweiten Lastanschluss 12 und dem zweiten dotierten Halbleitergebiet 102 entlang der vertikalen Richtung Z elektrisch leitfähig entlang wenigstens 75 % der gesamten lateralen Ausdehnung des Peripherievolumens 1-22.
  • Sowohl das erste dotierte Halbleitergebiet 101 als auch das zweite dotierte Halbleitergebiet 102 können dazu konfiguriert sein, zum Ausbilden eines Pfades für den Leistungshalbleitervorrichtungslaststrom beizutragen. Zum Beispiel tragen während eines leitenden Zustands der Leistungshalbleitervorrichtung 1, in dem ein Laststrom zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 geleitet wird, sowohl das erste dotierte Halbleitergebiet 101 als auch das zweite dotierte Halbleitergebiet 102 zum Beibehalten einer hohen Ladungsträgerkonzentration in dem Halbleiterkörper 10 bei, die niedrige Leitungsverluste ergibt.
  • Zum Beispiel kann die Leistungshalbleitervorrichtung 1 eine IGBT-Konfiguration aufweisen. Dann kann das erste dotierte Halbleitergebiet 101 ein Körpergebiet z. B. des zweiten Leitfähigkeitstyps, z. B. ein „p-Emitter“, (oder ein Source-Gebiet des z. B. ersten Leitfähigkeitstyps, z. B. ein „n-Emitter“) sein und kann das zweite dotierte Halbleitergebiet 102 ein Kollektorgebiet z. B. des zweiten Leitfähigkeitstyps, z. B. ein „p-Emitter“, sein.
  • Bei einer anderen Ausführungsform weist die Leistungshalbleitervorrichtung 1 eine MOSFET-Konfiguration auf. Dann kann das erste dotierte Halbleitergebiet 101 ein Körpergebiet z. B. des zweiten Leitfähigkeitstyps, z. B. ein „p-Emitter“, (oder ein Source-Gebiet des z. B. ersten Leitfähigkeitstyps, z. B. ein „n-Emitter“) sein und kann das zweite dotierte Halbleitergebiet 102 ein Drain-Gebiet z. B. des ersten Leitfähigkeitstyps, z. B. ein weiterer „n-Emitter“, sein.
  • Bei noch einer anderen Ausführungsform weist die Leistungshalbleitervorrichtung 1 eine Diodenkonfiguration auf. Dann kann das erste dotierte Halbleitergebiet 101 ein Anodengebiet z. B. des zweiten Leitfähigkeitstyps, z. B. ein „p-Emitter“, sein und kann das zweite dotierte Halbleitergebiet 102 ein Kathodengebiet z. B. des ersten Leitfähigkeitstyps, z. B. ein „n-Emitter“, sein. Auch Kombinationen davon sind möglich, so dass z. B. die Halbleitervorrichtung mit einer RC-IGBT-Konfiguration gestaltet wird.
  • Immer noch unter Bezugnahme auf 3 weist gemäß einer Ausführungsform das erste dotierte Halbleitergebiet 101 und/oder das zweite dotierte Halbleitergebiet 102 (d. h. entweder das erste oder das zweite dotierte Halbleitergebiet oder sowohl das erste als auch das zweite dotierte Halbleitergebiet) Folgendes auf:
    • - einen zentralen Teil 101-21; 102-21, der sich in das zentrale Volumen 1-21 des aktiven Gebiets 1-2 hinein erstreckt und einen zentralen Durchschnittsdotierungsstoff und einen Peripherieteil 101-22 aufweist; und
    • - einen Peripherieteil 101-22; 102-22, der sich in das Peripherievolumen 1-22 hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis aufweist.
  • Zum Beispiel weist der zentrale Teil 101-21 des ersten dotierten Halbleitergebiets 101 die gleichen lateralen Gesamtabmessungen wie das zentrale Volumen 1-21 des aktiven Gebiets 1-2 auf. Ferner kann auch der zentrale Teil 102-21 des zweiten dotierten Halbleitergebiets 102 die gleichen lateralen Gesamtabmessungen wie das zentrale Volumen 1-21 des aktiven Gebiets 1-2 aufweisen. Daher versteht es sich, dass sich gemäß hier beschriebenen Ausführungsformen der zentrale Teil 101-21/102-21 (des ersten dotierten Halbleitergebiets 101 und/oder des zweiten dotierten Halbleitergebiets 102) entlang der vertikalen Richtung Z in das zentrale Volumen 1-21 des aktiven Gebiets 1-2 hinein erstreckt. Zum Beispiel erstreckt sich der zentrale Teil 101-21/102-21 lateral nicht über die Grenzen des zentralen Volumens 1-21 hinaus.
  • Entsprechend kann der Peripherieteil 101-22 des ersten dotierten Halbleitergebiets 101 die gleichen lateralen Abmessungen wie das Peripherievolumen 1-22 aufweisen. Der Peripherieteil 102-22 des zweiten dotierten Halbleitergebiets 102 kann auch die gleichen lateralen Gesamtabmessungen wie das Peripherievolumen 1-22 aufweisen.
  • Der vorhergehenden Absatz sollte verdeutlichen, dass sich gemäß manchen oder allen hier beschriebenen Ausführungsformen das erste dotierte Halbleitergebiet 101 zusammenhängend in das gesamte aktive Gebiet 1-2 hinein erstrecken kann, z. B. sich zusammenhängend entlang der gesamten lateralen Ausdehnungen sowohl des zentralen Volumens 1-21 (wobei dort sein zentraler Teil 101-21 gebildet wird) als auch des Peripherievolumens 1-22 (wobei dort sein Peripherieteil 101-22 gebildet wird) erstrecken kann. Dies gilt auch für das zweite Halbleitergebiet 102, das sich gemäß manchen oder allen hier beschriebenen Ausführungsformen zusammenhängend in das gesamte aktive Gebiet 1-2 hinein erstrecken kann, z. B. sich zusammenhängend entlang der gesamten lateralen Ausdehnungen sowohl des zentralen Volumens 1-21 (wobei dort sein zentraler Teil 102-21 gebildet wird) als auch des Peripherievolumens 1-22 (wobei dort sein Peripherieteil 102-22 gebildet wird) erstrecken kann.
  • Bei hier beschriebenen Ausführungsformen kann die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 %, um wenigstens 10 %, um wenigstens 20 % oder um sogar mehr als 50 % von der Peripheriedurchschnittsdotierungsstoffdosis abweichen.
  • Insbesondere kann bei Ausführungsformen, bei denen das aktive Gebiet 1-2 das gesamte Peripherievolumen 1-22 und das äußerste Peripherievolumen 1-23 umfasst (z. B. wenn die Leistungshalbleitervorrichtung 1 eine Diode ist) und bei denen das Peripherievolumen 1-22 wenigstens 20 % des Gesamtvolumens des aktiven Gebiets 1-2 bildet und bei denen das äußerste Peripherievolumen 1-23 wenigstens 5 % des Gesamtvolumens des aktiven Gebiets 1-2 bildet, die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 %, um wenigstens 10 %, um wenigstens 30 % oder um wenigstens 50 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis sein.
  • Wie oben erklärt, ist der zentrale Teil 101-21 des ersten dotierten Halbleitergebiets 101 bei einer Ausführungsform nicht von seinem Peripherieteil 101-22 getrennt (nicht davon beabstandet). Außerdem ist der zentrale Teil 102-21 des zweiten dotierten Halbleitergebiets 102 bei einer Ausführungsform nicht von seinem Peripherieteil 102-22 getrennt (nicht davon beabstandet). Stattdessen können die zwei Teile ein jeweiliges zusammenhängendes Halbleitergebiet 101; 102 bilden. Dies kann analog dazu auch zutreffen, falls z. B. das zweite Halbleitergebiet 102 lateral strukturiert ist, z. B. mittels mehrerer lokaler Emitter gebildet ist (wie in 8B veranschaulicht ist). Jedoch versteht es sich, dass gemäß einer Ausführungsform sowohl der zentrale Teil 101-21 als auch der Peripherieteil 101-22 des ersten dotierten Halbleitergebiets 101 elektrisch mit dem ersten Lastanschluss 11 verbunden sind und dass gemäß einer Ausführungsform sowohl der zentrale Teil 102-21 als auch der Peripherieteil 102-22 des zweiten dotierten Halbleitergebiets 102 elektrisch mit dem zweiten Lastanschluss 12 verbunden sind.
  • Gemäß einer oder mehreren Ausführungsformen erlaubt eine angemessen gewählte Differenz der Durchschnittsdotierungsstoffdosen eine Gestaltung der Leistungshalbleitervorrichtung 1 mit einer definierten Verteilung der räumlichen Laststromdichte und daher auch mit einer entsprechend definierten räumlichen Temperaturverteilung. Zum Beispiel ist es durch Erhöhen der Durchschnittsdotierungsstoffdosis in dem Peripherievolumen (den Peripherievolumina) 101-22; 102-22 möglich, einen größeren Teil des Laststroms innerhalb des Peripherievolumens 1-22 zu leiten, wodurch das Risiko des Erzeugens von zu heißen Gebieten innerhalb des zentralen Volumens 1-21 reduziert wird.
  • Zum Beispiel ist bei einer Ausführungsform (und unabhängig von der schlussendlichen Differenz der Durchschnittsdotierungsstoffdosen) das aktive Gebiet 1-2 dazu konfiguriert, den Laststrom zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 zu leiten, wobei eine Laststromdichte in dem zentralen Volumen 1-21 um wenigstens 5 %, um wenigstens 10 % oder um wenigstens 15 % niedriger als eine Laststromdichte in dem Peripherievolumen 1-22 ist. Zusätzlich oder alternativ zu der oben beschriebenen Differenz der Durchschnittsdotierungsstoffdosen kann dies erreicht werden, indem der erste Lastanschluss 11 und/oder der zweite Lastanschluss 12 entsprechend strukturiert wird/werden. Zum Beispiel ist es mittels einer Lastanschlussstruktur möglich, den Widerstand zwischen dem Halbleiterkörper 10 und dem Lastanschluss (den Lastanschlüssen) lateral zu strukturieren. Zum Beispiel weist, zum Erhöhen der Laststromdichte in dem Peripherievolumen 1-22, der Übergang zwischen dem ersten Lastanschluss 11 und dem Halbleiterkörper 10 in dem Peripherievolumen 1-22 einen verringerten Widerstand auf und/oder weist der Übergang zwischen dem ersten Lastanschluss 11 und dem Halbleiterkörper 10 in dem zentralen Volumen 1-21 einen erhöhten Widerstand auf.
  • Hier kann die jeweilige Dotierungsstoffdosis des ersten und zweiten dotierten Halbleitergebiets 101, 102 durch die Dotierungsstoffkonzentration definiert werden, die entlang der vertikalen Richtung Z integriert ist, die z. B. von dem ersten Lastanschluss 11 zu dem zweiten Lastanschluss 12 zeigt. Zum Beispiel ist die jeweilige Durchschnittsdotierungsstoffdosis durch die Dotierungsstoffdosis definiert, die entlang einer Entfernung von wenigstens 10 µm in wenigstens einer der lateralen Richtungen R; X; Y gemittelt ist, die senkrecht zu der vertikalen Richtung Z ist und von dem zentralen Volumen 1-21 zu dem Randabschlussgebiet 1-3 zeigt. Die jeweilige Durchschnittsdotierungsstoffdosis kann sogar durch die Dotierungsstoffdosis definiert werden, die entlang der Gesamtlateralausdehnung des jeweiligen Gebiets oder jeweiligen Volumens in der lateralen Richtung R; X; Y gemittelt ist. Natürlich wird die Durchschnittsdotierungsstoffdosis in dem Peripherieteil 101-22; 102-22 zu Vergleichszwecken bei der gleichen vertikalen Ebene und entlang der gleichen lateralen Richtung wie in dem zentralen Teil 101-21; 102-21 gemäß einer oder mehreren Ausführungsformen bestimmt. Analoge Definitionen können mit Bezug auf den weiter unten erwähnten Randteil 102-23 zutreffen.
  • Ferner beziehen sich die beiden Ausdrücke „zentrale Durchschnittsdotierungsstoffdosis“ und „Peripheriedurchschnittsdotierungsstoffdosis“ (sowie „Randdurchschnittsdotierungsstoffdosis“, die unten erwähnt ist) auf elektrisch aktivierte Dotierungsstoffe des gleichen Leitfähigkeitstyps. Daher kann eine Änderung der Durchschnittsdotierungsstoffdosis auch erreicht werden, indem die Dosis eines Dotierungsstofftyps in beiden Teilen konstant gehalten wird und indem eine Gegendotierung und/oder Schadensdotierung angewandt wird. Auch durch solche Mittel kann die Differenz zwischen den (Netto-) Durchschnittsdotierungsstoffdosen erreicht werden.
  • Des Weiteren versteht es sich, dass sich der Integrationspfad, gemäß dem die Durchschnittsdotierungsstoffdosis bestimmt wird, nicht über die Grenzen des ersten dotierten Halbleitergebiets 101 bzw. des zweiten dotierten Halbleitergebiets 102 hinaus erstreckt. Zum Beispiel endet mit Bezug auf das erste dotierte Halbleitergebiet 101 der Integrationspfad spätestens dort, wo das erste dotierte Halbleitergebiet 101 (z. B. ein p-Typ-Emitter) einen pn-Übergang mit dem Driftgebiet 100 (z. B. einem n-Driftgebiet) bildet. Auch mit Bezug auf das zweite dotierte Halbleitergebiet 102 endet der Integrationspfad spätestens dort, wo das zweite dotierte Halbleitergebiet 102 (z. B. ein p-Typ-Emitter im Fall eines IGBT/RC-IGBT) einen pn-Übergang mit dem Driftgebiet 100 (z. B. einem n-Driftgebiet) bzw. mit einem (nicht veranschaulichten) Feldstoppgebiet bildet, das zwischen dem Driftgebiet 100 und dem zweiten dotierten Halbleitergebiet 102 angeordnet sein kann. Falls das zweite dotierte Halbleitergebiet 102 den gleichen Leitfähigkeitstyps wie das Driftgebiet 100 aufweist (z. B. falls die Leistungshalbleitervorrichtung 1 eine Diode oder ein MOSFET ist), weicht die Durchschnittsdotierungsstoffdosis in dem Peripherievolumen 1-22 gegenüber der vertikalen Richtung Z ab einem gewissen Punkt nicht mehr von der Durchschnittsdotierungsstoffdosis in dem zentralen Volumen 1-21 ab, da sich das Driftgebiet 100 ohne Änderung der Dotierungsstoffdisis in die beiden Volumenteile 1-21, 1-22 erstreckt.
  • Daher kann gemäß manchen oder allen hier beschriebenen Ausführungsformen die jeweilige Dotierungsstoffdosis durch die Dotierungsstoffkonzentration definiert werden, die entlang der vertikalen Richtung Z, die von dem ersten Lastanschluss 11 zu dem zweiten Lastanschluss 12 zeigt, und in einem Abschnitt nahe dem jeweiligen Lastanschluss 11; 12 integriert wird. Zum Beispiel wird die Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 in einer Schicht des zweiten dotierten Halbleitergebiets 102 mit einer Dicke von weniger als 5 µm entlang der vertikalen Richtung Z und um nicht mehr als 2 µm entlang der vertikalen Richtung Z von dem zweiten Lastanschluss 12 beabstandet bestimmt, und zum Beispiel wird die Durchschnittsdotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 in einer Schicht des ersten dotierten Halbleitergebiets 101 mit einer Dicke von weniger als 30 µm entlang der vertikalen Richtung Z und um nicht mehr als 2 µm entlang der vertikalen Richtung Z von dem ersten Lastanschluss 11 beabstandet bestimmt.
  • Verschiedene Optionen zum Gestalten der Leistungshalbleitervorrichtung 1 mit einer spezifischen räumlichen Laststrom-/Temperaturverteilung werden nun mit Bezug auf die verbleibenden Zeichnungen besprochen.
  • Zum Beispiel ist unter Bezugnahme auf 4A-B, die sich beide auf eine Ausführungsform beziehen, bei der die Leistungshalbleitervorrichtung 1 als eine Diode implementiert ist (und entsprechend ist das erste dotierte Halbleitergebiet 101 ein Anodengebiet und ist das zweite dotierte Halbleitergebiet 102 ein Kathodengebiet), die Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 größer als die zentrale Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102, z. B. ist die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 % oder um wenigstens 10 % oder um wenigstens 50 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis. Das heißt, bei einer Ausführungsform kann die Peripheriedurchschnittsdotierungsstoffdosis zweimal so groß wie die zentrale Durchschnittsdotierungsstoffdosis sein.
  • 4A und 4B veranschaulichen eine räumliche Laststromdichte ( 4A) und eine räumliche Temperaturverteilung (4B) entlang der ersten lateralen Richtung X. Die gepunktete Linie bezieht sich auf eine Referenzdiode, die die hier beschriebene Differenz zwischen der zentralen Durchschnittsdotierungsstoffdosis und der Peripheriedurchschnittsdotierungsstoffdosis nicht aufweist, sondern ein Kathodengebiet, das homogen mit Bezug auf sowohl das aktive Volumen als auch das Peripherievolumen dotiert ist. Die durchgezogene Linie in den beiden 4A und 4B bezieht sich auf die in dem vorhergehenden Paragraphen erklärte Ausführungsform. Entsprechend weist die Referenzdiode unter Bezugnahme auf 4A eine Laststromdichte auf, die sich im Grunde an einem Übergang zwischen dem zentralen Volumen 1-21 und dem Peripherievolumen 1-22 (aufgrund der homogen dotierten Kathode) nicht ändert, sondern nur in der Nähe zu einem Übergang zwischen dem aktiven Gebiet 1-2 und dem Randabschlussgebiet 1-3. Diese quasihomogene Laststromdichte in dem aktiven Gebiet der Referenzdiode wird entsprechend durch die Temperaturverteilung (4B) wiedergegeben, die eine Spitze in dem zentralen Volumen der Referenzdiode hat. Im Gegensatz dazu wird eine solch hohe Spitze in dem zentralen Volumen 1-21 des aktiven Gebiets 1-2 der Diode gemäß der Ausführungsform durch die erhöhte Durchschnittsdotierungsstoffdosis in dem Peripherieteil 102-22 des zweiten dotierten Halbleitergebiets 102 vermieden. Eine solche erhöhte Dotierungsstoffdosis kann sogar eine Laststromdichte ergeben, die in dem Peripherievolumen 1-22 im Vergleich zu der Laststromdichte in dem zentralen Volumen 1-21 erhöht ist.
  • In dem äußersten Peripherievolumen 1-23, das das Peripherievolumen von dem Randabschlussgebiet 1-3 trennen kann, kann die Dotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 wieder abnehmen, was durch die Abnahme der Laststromdichte wiedergegeben wird (4A). Zum Beispiel sind verschiedene Gestaltungen für die Dotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 in dem äußersten Peripherievolumen 1-23 möglich, z. B. zum Erfüllen eines HDR(High Dynamic Robustness - hohe dynamische Robustheit)-Konzepts oder dergleichen. Zum Beispiel sehen manche Gestaltungen auch eine erhöhte (anstelle einer verringerten) Dotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 in dem äußersten Peripherievolumen 1-23 vor.
  • 4A-B veranschaulichen ferner sowohl die zentrale vertikale Achse 1-0 (vgl. auch 1) des aktiven Gebiets 1-2 als auch die Position der Zerteilungslinie schematisch, wo der Rand 1-4 des Randabschlussgebiets 1-3, d. h. der Rand des Halbleiterkörpers 10, mittels eines Schutzmaterials, wie etwa eines Modulgels 1-5, bedeckt werden kann.
  • 5A veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Referenzdiode schematisch und beispielhaft. Gemäß der Gestaltung der Referenzdiode ist das erste dotierte Halbleitergebiet 101 (z. B. ein p-dotiertes Anodengebiet entlang der ersten lateralen Richtung X innerhalb des aktiven Gebiets 1-2 homogen dotiert, d. h. ohne irgendeine Änderung zwischen dem zentralen Volumen 1-21 und dem Peripherievolumen 1-22. Jedoch kann sich die Dotierungsstoffdosis in Abhängigkeit von der gewählten Gestaltungsoption in dem äußersten Peripherievolumen 1-23 ändern (oder auch nicht). Das äußerste Peripherievolumen 1-23 ist vorliegend von geringerem Interesse.
  • Immer noch unter Bezugnahme auf die Gestaltung der Referenzdiode kann das erste dotierte Halbleitergebiet 101 mit dem Anfang des Randabschlussgebietes 1-3 nahtlos in ein drittes dotiertes Halbleitergebiet 103 übergehen, das den gleichen Leitfähigkeitstyp wie das erste dotierte Halbleitergebiet 101 aufweisen kann (bei dem veranschaulichten Beispiel: auch p-dotiert ist) und/oder das eine VLD(Variation-of-the-lateral-Doping - Variation der lateralen Dotierung)-Struktur entlang der ersten lateralen Richtung X (und natürlich auch entlang der anderen lateralen Richtungen Y und R) aufweisen kann. Auch das dritte dotierte Halbleitergebiet 103 kann elektrisch mit dem ersten Lastanschluss 11 verbunden sein, aber ist, wie veranschaulicht, hauptsächlich mittels einer Isolationsstruktur 13 bedeckt. Das dritte dotierte Halbleitergebiet 103 kann sich entlang der Vorderseite 110 innerhalb des Randabschlussgebiets 1-3 erstrecken.
  • 6A-D veranschaulichen verschiedene vertikale Querschnitte der Leistungshalbleitervorrichtung 1 gemäß manchen Ausführungsformen schematisch und beispielhaft, bei denen die zentrale Durchschnittsdotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 um wenigstens -5 % von der Durchschnittsperipheriedotierungsstoffdosis abweicht, d. h. Ausführungsformen, bei denen die Peripheriedurchschnittsdotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 im Vergleich zu ihrer zentralen Durchschnittsdotierungsstoffdosis signifikant erhöht ist.
  • Bei den in 6A-D veranschaulichten Beispielen kann die Leistungshalbleitervorrichtung 1 eine Diode sein, die z. B. eine Einzelleistungszelle 1-1 in dem aktiven Gebiet 1-2 aufweist (vgl. 2C). Das erste dotierte Halbleitergebiet 101 kann ein p-dotiertes Anodengebiet sein. Das (nicht veranschaulichte) zweite dotierte Halbleitergebiet 102 kann ein n-dotiertes Kathodengebiet sein, das entlang der lateralen Richtungen X, Y, R in dem aktiven Gebiet 1-2 homogen dotiert ist, wie in 6A-D veranschaulicht ist, oder das entlang der lateralen Richtungen X, Y, R in dem aktiven Gebiet 1-2 homogen dotiert ist, wie in 8A-B veranschaulicht ist.
  • Bei einer Ausführungsform umfasst das erste dotierte Halbleitergebiet 101 den zentralen Teil 101-21, der sich zum Beispiel ausschließlich innerhalb des zentralen Volumens 1-21 erstreckt und der zum Beispiel in Kontakt mit dem ersten Lastanschluss 11 angeordnet sein kann. Das erste dotierte Halbleitergebiet 101 umfasst ferner den Peripherieteil 101-22, der sich zum Beispiel ausschließlich innerhalb des Peripherievolumens 1-22 erstreckt und der zum Beispiel in Kontakt mit dem ersten Lastanschluss 11 angeordnet sein kann. Das erste dotierte Halbleitergebiet 101 kann ferner einen Teil umfassen, der sich innerhalb des äußersten Peripherievolumens 1-23 erstreckt und der dort zum Beispiel wenigstens teilweise in Kontakt mit dem ersten Lastanschluss 11 angeordnet sein kann.
  • Gemäß den in 6A-D veranschaulichten Ausführungsformen umfasst das aktive Gebiet 1-2 das Peripherievolumen 1-22 und das äußerste Peripherievolumen 1-23. Das äußerste Peripherievolumen 1-23, das wenigstens 5 % des Gesamtvolumens des aktiven Gebiets 1-2 bildet, ist zwischen dem Peripherievolumen 1-22 und dem Randabschlussgebiet 1-3 angeordnet. Wie veranschaulicht, kann der Übergang zwischen dem aktiven Gebiet 1-2 (d. h. seinem äußersten Peripherievolumen 1-23) und dem Randabschlussgebiet 1-3 an einer lateralen Grenze des Kontakts zwischen dem ersten Lastanschluss 11 und dem Halbleiterkörper 10 gebildet werden.
  • Zum Beispiel wird gemäß der in 6A veranschaulichten Ausführungsform die erhöhte Durchschnittsdotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 in dem Peripherievolumen 1-22 durch „herkömmliches“ Produzieren des ersten dotierten Halbleitergebiets 101 (z. B. auf eine Weise, wie es für die Referenzdiode produziert wird) und mittels einer additiven Foto-/Lithografietechnik und eines zusätzlichen Implantationsverarbeitungsschrittes zum Produzieren eines ergänzenden dotierten Halbleiterteils 105 in dem Peripherievolumen 1-22 erreicht, wie veranschaulicht ist. Zum Beispiel wird aufgrund des ergänzenden dotierten Halbleiterteils 105 eine erhöhte Emitterfunktionalität für den Peripherieteil 101-22 des ersten dotierten Halbleitergebiets 101 in dem Peripherievolumen 1-22 erreicht, wodurch die Stromdichte in dem Peripherievolumen 1-22 erhöht wird.
  • Bezüglich aller Ausführungsformen aus 6A-D versteht es sich, dass das veranschaulichte Dotierungsstoffprofil gleichermaßen durch das gesamte Peripherievolumen 1-22 hindurch vorhanden sein kann (vgl. 1), wobei z. B. eine ringartige Struktur in einer horizontalen Projektion erhalten wird.
  • Gemäß der in 6B veranschaulichten Ausführungsform wird die erhöhte Durchschnittsdotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 in dem Peripherievolumen 1-22 durch „nichtherkömmliches“ Produzieren des ersten dotierten Halbleitergebiets 101 derart erreicht, dass das erste dotierte Halbleitergebiet 101 eine VLD-Struktur in dem Peripherievolumen 1-22 des aktiven Gebiets 1-2 aufweist, z. B. eine VLD-Struktur, gemäß der die Dotierungsstoffdosis in einer Richtung zu dem Randabschlussgebiet 1-3 hin zunimmt. Eine solche Zunahme der Durchschnittsdotierungsstoffkonzentration kann durch den Peripherieteil 101-22 wiedergegeben werden, der sich im Vergleich zu dem zentralen Teil 101-21 etwas weiter entlang der vertikalen Richtung Z erstreckt.
  • Gemäß der in 6C veranschaulichten Ausführungsform wird die erhöhte Dotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 in dem Peripherievolumen 1-22 durch nichtherkömmliches gleichzeitiges Produzieren von sowohl dem ersten dotierten Halbleitergebiet 101 als auch dem dritten dotierten Halbleitergebiet 103 derart erreicht, dass zum Beispiel sowohl das erste als auch das dritte dotierte Halbleitergebiet 101, 103 eine VLD-Struktur in dem Peripherievolumen 1-22 des aktiven Gebiets 1-2 bzw. eine VLD-Struktur in dem Randabschlussgebiet 1-3 aufweisen, z. B. eine VLD-Struktur, gemäß der die Dotierungsstoffdosis in einer Richtung zu dem Randabschlussgebiet 1-3 hin zunimmt, so dass ein Maximum näherungsweise in dem äußersten Peripherievolumen 1-23 erreicht wird. Zum Beispiel kann ein solches laterales Dotierungsstoffprofil erreicht werden, indem eine entsprechend gestaltete Maske verwendet wird. Eine solche Maske kann mehrere Öffnungen aufweisen, die bezüglich der Anzahl und/oder der Größe entlang den lateralen Richtungen X, Y und R zunehmen. Wenn eine solche Maske während eines Implantationsverarbeitungsschrittes (oder irgendeines anderen Dotierungsstoffbereitstellungsschrittes) verwendet wird, kann die Durchschnittsdotierungsstoffdosis des ersten Halbleitergebiets 101 in dem Peripherievolumen erhöht werden, wie oben beschrieben ist.
  • 5B veranschaulicht einen weiteren Abschnitt eines vertikalen Querschnitts einer Referenzdiode schematisch und beispielhaft, der hauptsächlich dem in 5A gezeigten Beispiel entspricht, wobei aber ein zusätzliches dotiertes Halbleitergebiet 107 bereitgestellt ist. Das zusätzliche dotierte Halbleitergebiet 107 kann den gleichen Leitfähigkeitstyp wie das erste dotierte Halbleitergebiet 101 (z. B. p-dotiert) aufweisen und ist bei dem Übergang zwischen dem aktiven Gebiet 1-2 und dem Randabschlussgebiet 1-3 angeordnet, so dass es sich wenigstens teilweise in das äußerste Peripherievolumen 1-23 erstreckt, z. B. sowohl in das erste als auch in das dritte dotierte Halbleitergebiet 101, 103. Zum Beispiel geht innerhalb des äußersten Peripherievolumens 1-23 das erste dotierte Halbleitergebiet 101 nahtlos in das zusätzliche dotierte Halbleitergebiet 107 und dann innerhalb des Randabschlussgebiets 1-3 in das dritte dotierte Halbleitergebiet 103 über, das den gleichen Leitfähigkeitstyp wie das erste dotierte Halbleitergebiet 101 (bei dem veranschaulichten Beispiel: auch p-dotiert) aufweisen kann und/oder das die VLD-Struktur entlang den lateralen Richtungen aufweisen kann, wie oben erklärt ist.
  • Basierend auf der in 5B veranschaulichten Referenzgestaltung kann zum Beispiel gemäß der in 6D veranschaulichten Ausführungsform die erhöhte Dotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 in dem Peripherievolumen 1-22 erreicht werden, indem die Maske, die zum Bilden des zusätzlichen dotierten Halbleitergebiets 107 verwendet wird, in das aktive Gebiet 1-2 hinein erweitert wird und Maskenöffnungen mit variierender Größe bereitgestellt werden (z. B. entgegengesetzt zu dem in 15 veranschaulichten Konzept, das eine verringerte Dotierungsstoffdosis vorsieht.
  • Mit Bezug auf 7 und 8A-B sollen weitere Optionen zum Bereitstellen der zentralen Durchschnittsdotierungsstoffdosis, die um wenigstens 5 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis ist, erklärt werden, wobei diese weiteren Optionen mit den Gestaltungen kombiniert werden können, die basierend auf 6A-D erklärt sind. Dementsprechend kann das, was mit Bezug auf 6A-D angegeben wurde, gleichermaßen für die in 8A-B veranschaulichten Ausführungsformen gelten.
  • Zuerst unter Bezugnahme auf 7, die einen Abschnitt eines vertikalen Querschnitts einer Referenzdiode schematisch und beispielhaft veranschaulicht, ist zu sehen, dass typischerweise innerhalb des aktiven Gebiets 1-2 die Strukturen des ersten dotierten Halbleitergebiets 101 und des zweiten dotierten Halbleitergebiets 102 in dem zentralen Volumen 1-21 nicht von den Strukturen des ersten dotierten Halbleitergebiets 101 und des zweiten dotierten Halbleitergebiets 102 in dem Peripherievolumen 1-22 abweichen. Ein Unterschied der Struktur wird typischerweise an dem Übergang von dem aktiven Gebiet 1-2 zu dem Randabschlussgebiet 1-3 beobachtet, z. B. manchmal bereits in dem äußersten Peripherievolumen 1-23. Wie oben erklärt, kann das erste dotierte Halbleitergebiet 101 dort in das dritte dotierte Halbleitergebiet 103 übergehen, das eine andere Durchschnittsdotierungsstoffdosis als das erste dotierte Halbleitergebiet 101 aufweist. Auf eine ähnliche Weise kann das zweite dotierte Halbleitergebiet 102 an dem Übergang in ein viertes dotiertes Halbleitergebiet 104 übergehen, das den gleichen Leitfähigkeitstyp wie das zweite dotierte Halbleitergebiet aufweisen kann und/oder das auch elektrisch mit dem zweiten Lastanschluss 12 verbunden sein kann. Jedoch wird bei manchen bekannten Referenzdiodenimplementierungen, die auf so genannten High-Dynamic-Robustness(HDR)-Konzepten basieren, das vierte dotierte Halbleitergebiet 104 nicht in dem Randabschlussgebiet 1-3 bereitgestellt bzw. wenigstens nicht elektrisch mit dem zweiten Lastanschluss 12 verbunden, so dass eine Erweiterung der Kathodenfunktionalität von dem aktiven Gebiet 1-2 in das Randabschlussgebiet 1-3 hinein vermieden wird. Das Konzept kann bereits wenigstens teilweise innerhalb des äußersten Peripherievolumens 1-23 implementiert werden. Um diese Optionalität zu veranschaulichen, ist das vierte dotierte Halbleitergebiet 104 mittels der gepunkteten Linie veranschaulicht. Das heißt: Da die Auslassung des vierten dotierten Halbleitergebiets 104 bereits innerhalb des äußersten Peripherievolumens 1-23 des aktiven Gebiets 1-2 in der Nähe des Randabschlussgebiets 1-3 initiiert werden kann, kann die Peripheriedurchschnittsdotierungsstoffdosis gemäß der Gestaltung der Referenzdioden selbst in dem äußersten Peripherievolumen 1-23 im Vergleich zu der zentralen Durchschnittsdotierungsstoffdosis in dem zentralen Volumen 1-21 des aktiven Gebiets 1-1 abnehmen.
  • Auch gemäß den in 8A-B veranschaulichten Beispielen kann die Leistungshalbleitervorrichtung 1 eine Diode sein, die z. B. eine Einzelleistungszelle 1-1 in dem aktiven Gebiet 1-2 aufweist (vgl. 2C). Das erste dotierte Halbleitergebiet 101 kann ein p-dotiertes Anodengebiet sein, das entlang der lateralen Richtungen X, Y, R in dem aktiven Gebiet 1-2 (wie veranschaulicht) homogen dotiert ist bzw. entlang der lateralen Richtungen X, Y, R in dem aktiven Gebiet 1-2 inhomogen dotiert ist, z. B. auf eine der Arten, wie oben mit Bezug auf 6A-D beschrieben ist. Das zweite dotierte Halbleitergebiet 102 kann ein n-dotiertes Kathodengebiet sein, das entlang der lateralen Richtungen X, Y, R in dem aktiven Gebiet 1-2 inhomogen dotiert ist, wie mit Bezug auf 8A-B beschrieben ist.
  • Bei einer Ausführungsform umfasst das zweite dotierte Halbleitergebiet 102 den zentralen Teil 102-21, der sich zum Beispiel ausschließlich innerhalb des zentralen Volumens 1-22 erstreckt und der dort zum Beispiel in Kontakt mit dem zweiten Lastanschluss 12 angeordnet sein kann. Das zweite dotierte Halbleitergebiet 102 umfasst ferner den Peripherieteil 102-22, der sich zum Beispiel ausschließlich innerhalb des Peripherievolumens 1-22 erstreckt und der zum Beispiel in Kontakt mit dem zweiten Lastanschluss 12 angeordnet sein kann. Das zweite dotierte Halbleitergebiet 102 kann ferner einen Teil umfassen, der sich innerhalb des äußersten Peripherievolumens 1-23 erstreckt und der dort zum Beispiel wenigstens teilweise in Kontakt mit dem zweiten Lastanschluss 12 angeordnet sein kann.
  • Gemäß den in 8A-B veranschaulichten Ausführungsformen umfasst das aktive Gebiet 1-2 das Peripherievolumen 1-22 und das äußerste Peripherievolumen 1-23. Das äußerste Peripherievolumen 1-23, das wenigstens 5 % des Gesamtvolumens des aktiven Gebiets 1-2 bildet, ist zwischen dem Peripherievolumen 1-22 und dem Randabschlussgebiet 1-3 angeordnet. Wie veranschaulicht, kann der Übergang zwischen dem aktiven Gebiet 1-2 (d. h. seinem äußersten Peripherievolumen 1-23) und dem Randabschlussgebiet 1-3 an einer lateralen Grenze des Kontakts zwischen dem ersten Lastanschluss 11 und dem Halbleiterkörper 10 gebildet werden.
  • Zum Beispiel wird gemäß der in 8A veranschaulichten Ausführungsform die erhöhte Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 in dem Peripherievolumen 1-22 erzielt, indem ein Implantationsverarbeitungsschritt z. B. unter Verwendung einer Rückseitenfototechnik angewandt wird, z. B. auf eine im Vergleich zum Implementieren des HDR-Konzepts ähnliche Weise. Der Peripherieteil 102-22 des zweiten dotierten Halbleitergebiets 102 kann ein VLD-artiges Dotierungsstoffprofil entlang der ersten lateralen Richtung X aufweisen.
  • Bezüglich der Ausführungsformen aus 8A-B versteht es sich, dass das veranschaulichte und beschriebene Dotierungsstoffprofil gleichermaßen durch das gesamte Peripherievolumen 1-22 hindurch vorhanden sein kann (vgl. 1), wobei z. B. eine ringartige Struktur in einer horizontalen Projektion erhalten wird.
  • Nun unter Bezugnahme auf die in 8B veranschaulichte Ausführungsform kann die erhöhte Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 in dem Peripherievolumen 1-22 erreicht werden, indem ein Maskenlayout für das Peripherievolumen 1-22 z. B. insofern modifiziert wird, dass die Dichte an Maskenöffnungen erhöht wird, wodurch eine größere Dichte lokaler Emitter erreicht wird. Hier soll darauf hingewiesen werden, dass sich das zweite dotierte Halbleitergebiet 102 nicht notwendigerweise monolithisch innerhalb des aktiven Volumens 1-21 und/oder innerhalb des Peripherievolumens 1-22 erstrecken muss. Stattdessen kann, wie in 8B veranschaulicht ist, das zweite dotierte Halbleitergebiet 102 auch lateral innerhalb des zentralen Volumens 1-21 und/oder innerhalb des Peripherievolumens 1-22 strukturiert werden, z. B. insofern, dass das zweite dotierte Halbleitergebiet 102 mehrere lokale Emitter umfasst, die voneinander entlang einer oder mehrerer der lateralen Richtungen X, Y und R beabstandet sind. Zum Beispiel kann die Dichte und/oder die Größe solcher lokaler Emitter in dem Peripherievolumen 1-22 (im Vergleich zu dem zentralen Volumen 1-21) erhöht werden, so dass die beschriebene negative Differenz zwischen der zentralen Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 und der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 von wenigstens 5 % erreicht wird. Dementsprechend versteht es sich ferner, dass das zweite dotierte Halbleitergebiet 102 nicht notwendigerweise nahtlos in das vierte dotierte Halbleitergebiet 104 übergehen muss.
  • Bei den oben mit Bezug auf 4A-8B beschriebenen Ausführungsformen ist die zentrale Durchschnittsdotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 und/oder des zweiten dotierten Halbleitergebiets 102 im Vergleich zu der Peripheriedurchschnittsdotierungsstoffdosis des ersten dotierten Halbleitergebiets 101 und/oder des zweiten dotierten Halbleitergebiets 102 jeweils niedriger. Wie erläutert, kann eine solche Differenz der Durchschnittsdotierungsstoffdosis (Durchschnittsdotierungsstoffdosen) eine erhöhte Laststromdichte in dem Peripherievolumen 1-22 ergeben, was wiederum eine homogenere Temperaturverteilung innerhalb des Gesamtvolumens des aktiven Gebiets 1-2 ergeben kann, wobei z. B. eine (signifikante) Temperaturspitze in dem Zentrum des aktiven Gebiets 1-2 vermieden wird (vgl. 4B).
  • Des Weiteren wurden die oben mit Bezug auf 4A-8B beschriebenen Ausführungsformen mit beispielhaftem Bezug auf eine Diode beschrieben. Jedoch versteht es sich, dass diese Ausführungsformen gleichermaßen implementiert werden können, falls die Leistungshalbleitervorrichtung 1 z. B. ein IGBT oder ein MOSFET ist, wobei in diesem Fall das erste dotierte Halbleitergebiet 101 das p-Körpergebiet auf der Vorderseite des IGBT bzw. der Halbleiterkörper des MOSFET wäre und/oder wobei in diesem Fall das zweite dotierte Halbleitergebiet 102 der p-Emitter auf der Rückseite des Halbleiterkörpers des IGBT bzw. der n-Emitter auf der Rückseite des Halbleiterkörpers des MOSFET sein kann.
  • Gemäß den nachfolgend mit Bezug auf 9 bis 15 beschriebenen Ausführungen kann die zentrale Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 (das elektrisch mit dem zweiten Lastanschluss 12 auf der Halbleiterkörperrückseite 120 verbunden ist) im Vergleich zu der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 größer sein. Zum Beispiel kann eine solche Konfiguration eine Vorrichtungszuverlässigkeit erhöhen, falls die verbleibende Gestaltung der Vorrichtung eine mögliche Temperaturspitze in dem Zentrum des aktiven Gebiets 1-2 tolerieren kann und/oder andere Mittel, z. B. designierte Kühlmittel, zum Vermeiden einer solchen Temperaturspitze bereitgestellt sind.
  • Jedoch versteht es sich, dass beide Gestaltungsvarianten, d. h. jene mit Bezug auf 4A-8B oben beschriebenen und jene nachfolgend mit Bezug auf 9 bis 15 beschriebenen, miteinander kombiniert werden können, d. h., gleichzeitig implementiert werden können.
  • Gemäß den folgenden Ausführungsformen wird die verringerte Durchschnittsdotierungsstoffdosis in dem Peripherievolumen 1-22 mit beispielhaftem Bezug auf das zweite dotierte Halbleitergebiet 102 beschrieben.
  • Ähnlich 7 veranschaulicht 9 einen Abschnitt eines vertikalen Querschnitts einer Referenzdiode bzw. eines Referenz-IGBT schematisch und beispielhaft. Wie veranschaulicht, geht in dem Peripherievolumen 1-22 das zweite dotierte Halbleitergebiet 102 in der Nähe des Übergangs zwischen dem aktiven Gebiet 1-2 und dem Randabschlussgebiet 1-3 nahtlos in ein viertes dotiertes Halbleitergebiet 104 über, wobei das vierte dotierte Halbleitergebiet 104 den gleichen Leitfähigkeitstyp wie das zweite dotierte Halbleitergebiet 102 aufweist und sich entlang der Rückseite 120 innerhalb des Randabschlussgebiets 1-3 erstreckt. Wie oben bereits erläutert, kann, falls z. B. das HDR-Konzept implementiert wird bzw. aus anderen Gründen, das vierte dotierte Halbleitergebiet 104 eine im Vergleich zu der Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 signifikant kleinere Durchschnittsdotierungsstoffdosis aufweisen. Zum Beispiel ist die zentrale Durchschnittsdotierungsstoffdosis des zweiten Halbleitergebiets 102 wenigstens viermal oder sogar wenigstens zehnmal so groß wie die Durchschnittsdotierungsstoffdosis des vierten dotierten Halbleitergebiets 104 in dem Randabschlussgebiet 1-3. Daher kann in dem in dem Peripherievolumen 1-22 in der Nähe des Übergangs zwischen dem aktiven Gebiet 1-2 und dem Randabschlussgebiet 1-3 eine abrupte Änderung der Durchschnittsdotierungsstoffdosis 102-104 zwischen dem zweiten dotierten Halbleitergebiet 102 und dem vierten dotierten Halbleitergebiet 104 entlang der lateralen Richtung X gemäß der Gestaltung der Referenzdiode vorliegen (was analog in anderen Referenzgestaltungen, z. B. in einer IGBT- oder MOSFET-Gestaltung, implementiert werden kann). Die abrupte Änderung der Emittereffizienz, die durch den Übergang 102-104 verursacht wird, kann zu einer erhöhten Stromdichte auf der Hocheffizienzseite des Übergangs 102-104 führen.
  • Die in jeder der 10A bis 15 veranschaulichten Ausführungsformen beinhalten die Idee, einen solchen abrupten Übergang 102-104 durch einen nahtlosen Übergang zu ersetzen, indem die Durchschnittsdotierungsstoffdosis des Emitters zu dem Rand 1-4 graduell verringert wird (was nicht notwendigerweise impliziert, dass die Dotierungsstoffdosis in dem in dem Peripherievolumen 1-22 kleiner als die Durchschnittsdotierungsstoffdosis in dem zentralen Volumen 1-21 ist).
  • Gemäß den in jeder der 10A bis 15 veranschaulichten Ausführungsformen umfasst die Leistungshalbleitervorrichtung 1, die zum Beispiel ein IGBT sein kann, das aktive Gebiet 1-2 mit wenigstens einer Leistungszelle 1-1 (typischerweise mehreren Hundert), wobei das aktive Gebiet 1-2 das Gesamtvolumen aufweist, wobei das Gesamtvolumen das zentrale Volumen 1-21 aufweist, das wenigstens 80 % des Gesamtvolumens bildet. Das Peripherievolumen 1-22 umgibt das zentrale Volumen 1-21. Das Randabschlussgebiet 1-3 ist außerhalb des aktiven Gebiets 1-2 angeordnet und umgibt das Peripherievolumen 1-22. Hier soll verdeutlicht werden, dass das Peripherievolumen 1-22 entweder in dem aktiven Gebiet 1-2 oder dem Randabschlussgebiet 1-3 enthalten sein kann oder sich in sowohl das aktive Gebiet 1-2 als auch das Randabschlussgebiet 1-3 erstrecken kann. Der Halbleiterkörper 10 weist die Vorderseite 110 und die Rückseite 110 auf, wobei der Halbleiterkörper 10 sowohl einen Teil des aktiven Gebiets 1-2, des Peripheriegebiets 1-22 als auch des Randabschlussgebiets 1-3 bildet. Der Halbleiterkörper 10 weist die Gesamtdicke entlang der vertikalen Richtung Z zwischen der Vorderseite 110 und der Rückseite 120 auf. Das Peripherievolumen 1-22 weist eine laterale Ausdehnung auf, die wenigstens die Hälfte oder wenigstens 100 % der Gesamthalbleiterkörperdicke beträgt. Wie oben verdeutlicht wurde, kann die Vorrichtung 1 eine symmetrische Gestaltung mit Bezug auf die zentrale vertikale Achse 1-0 aufweisen, z. B. eine Gestaltung gemäß der die minimale laterale Ausdehnung des Peripherievolumens 1-22 in jeder lateralen Richtung X, Y und R vorhanden ist. Die Leistungshalbleitervorrichtung 1 umfasst ferner Folgendes: den ersten Lastanschluss 11 (z. B. einen Emitteranschluss) auf der Halbleiterkörpervorderseite 110 und den zweiten Lastanschluss 12 auf der Halbleiterkörperrückseite 120; das erste dotierte Halbleitergebiet 101, das in dem Halbleiterkörper 10 (z. B. einem p-Körpergebiet) gebildet ist und elektrisch mit dem ersten Lastanschluss 11 verbunden ist; das zweite dotierte Halbleitergebiet 102, das in dem Halbleiterkörper 10 (z. B. einem p-Emittergebiet) gebildet ist und elektrisch mit dem zweiten Lastanschluss 12 verbunden ist. Das zweite dotierte Halbleitergebiet 102 weist Folgendes auf: einen zentralen Teil 102-21, der sich in das zentrale Volumen 1-21 des aktiven Gebiets 1-2 hinein erstreckt und eine zentralen Durchschnittsdotierungsstoffdosis aufweist; einen Peripherieteil 102-22, der sich in das Peripherievolumen 1-22 hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis mit einem entlang der lateralen Ausdehnung des Peripherievolumens negativen Gradienten in einer lateralen Richtung zu dem Randabschlussgebiet 1-3 hin aufweist; und einen Randabschlussteil 102-23, der sich in das Randabschlussgebiet 1-3 hinein erstreckt und eine Randdurchschnittsdotierungsstoffdosis aufweist, wobei die Randdurchschnittsdotierungsstoffdosis um wenigstens 5 % niedriger als die zentrale Durchschnittsdotierungsstoffdosis ist.
  • Gemäß den in jeder der 10A bis 15 veranschaulichten Ausführungsformen nimmt die Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 entlang wenigstens einer der lateralen Richtungen R, X, Y (die von dem zentralen Volumen 1-21 zu dem Randabschlussgebiet 1-3 zeigen) ab. Bezüglich aller nachfolgend beschriebenen Ausführungsformen versteht es sich wieder, dass die veranschaulichten Profile gleichermaßen durch das gesamte Peripherievolumen 1-22 hindurch vorhanden sein können (vgl. 1), wobei z. B. eine ringartige Struktur in einer horizontalen Projektion erhalten wird.
  • Bei einer Ausführungsform kann der Randteil 102-23 des zweiten dotierten Halbleitergebiets 102 dem oben erwähnten vierten dotierten Halbleitergebiet 104 entsprechen. Die Leistungshalbleitervorrichtung 1 kann ein IGBT oder ein MOSFET sein und der Halbleiterkörper 10 in dem aktiven Gebiet 1-2 kann dazu konfiguriert sein, den IGBT/MOSFET-Laststrom zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 zu leiten.
  • Des Weiteren kann bei einer Ausführungsform die Peripheriedurchschnittsdotierungsstoffdosis (z. B. über die gesamte laterale Ausdehnung des Peripherievolumens 1-22 integriert) niedriger als die zentrale Durchschnittsdotierungsstoffdosis (z. B. über die gesamte laterale Ausdehnung des zentralen Volumens 1-21 integriert) sein, z. B. beträgt die Peripheriedurchschnittsdotierungsstoffdosis nicht mehr als 80 % der zentralen Durchschnittsdotierungsstoffdosis. Zusätzlich oder alternativ dazu kann die Peripheriedurchschnittsdotierungsstoffdosis (z. B. über die gesamte laterale Ausdehnung des Peripherievolumens 1-22 integriert) größer als die Randdurchschnittsdotierungsstoffdosis (z. B. über die gesamte laterale Ausdehnung des Randabschlussgebiets 1-3 integriert) sein, z. B. beträgt die Peripheriedurchschnittsdotierungsstoffdosis mehr als 120 % der Randdurchschnittsdotierungsstoffdosis.
  • Daher kann gemäß hier beschriebenen Ausführungsformen die Peripheriedurchschnittsdotierungsstoffdosis um wenigstens 20 % niedriger als die zentrale Durchschnittsdotierungsstoffdosis sein und kann die Peripheriedurchschnittsdotierungsstoffdosis um wenigstens 20 % größer als die Randdurchschnittsdotierungsstoffdosis sein.
  • Unter Bezugnahme auf 10A-13, die verschiedene vertikale Querschnitte der Leistungshalbleitervorrichtung 1 schematisch und beispielhaft veranschaulichen, die das zweite dotierte Halbleitergebiet 102 mit einer abnehmenden Dotierungsstoffdosis in dem Peripherievolumen 1-22 aufweist, d. h. mit dem entlang der lateralen Ausdehnung des Peripherievolumens 1-22 negativen Gradienten in der lateralen Richtung zu dem Randabschlussgebiet 1-3 gemäß manchen Ausführungsformen hin, kann zum Beispiel die Abnahme der Peripheriedurchschnittsdotierungsstoffdosis des Peripherieteils 102-22 des zweiten dotierten Halbleitergebiets 102 entlang der lateralen Richtung unterhalb einer maximalen Rate liegen. Eine solche graduelle Abnahme der Durchschnittsdosis ist schematisch durch die entsprechend schattierten Gebiete des zweiten dotierten Halbleitergebiets 102 veranschaulicht.
  • Zum Beispiel ist der negative Gradient der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 (d. h. in dem Peripherieteil 102-22) entlang der lateralen Richtung zu dem Rand 1-4 hin kleiner als z. B. 5 % pro 1 µm oder sogar kleiner als 1 % pro 1 µm. Zum Beispiel bedeutet dies, dass die Durchschnittsdotierungsstoffdosis entlang einer ersten Entfernung von 1 µm gemittelt einem ersten Wert entsprechen kann und entlang einer zweiten Entfernung von 1 µm anschließend an die erste Entfernung einem zweiten Wert entsprechen kann, wobei der zweite Wert wenigstens 95 % (negativer Gradient von 5 % pro 1 µm, was z. B. bedeutet, dass die Dotierungsstoffdosis um einen Faktor von 1/e (~0,37) entlang einer Entfernung von 20 µm abnimmt) bzw. wenigstens 99 % (negativer Gradient von 1 % pro 1 µm, was z. B. bedeutet, dass die Dotierungsstoffdosis um einen Faktor von 1/e entlang einer Entfernung von 100 µm abnimmt) des ersten Wertes beträgt.
  • Des Weiteren können bei einer Ausführungsform die zuvor erwähnten maximalen Änderungsraten, d. h. die maximalen Gradienten, für wenigstens 80 % der gesamten lateralen Ausdehnung des Peripherievolumens 1-22 vorhanden sein, die, wie oben erklärt, wenigstens 50 % oder sogar wenigstens 100 % der Gesamthalbleiterkörperdicke betragen kann. Daher kann die Peripheriedurchschnittsdotierungsstoffdosis 102-22 des zweiten dotierten Halbleitergebiets 102 gemäßigt entlang der lateralen Richtung zu dem Randabschlussgebiet 1-3 hin (d. h. zu dem Rand 1-4 hin) abnehmen.
  • Zum Beispiel nimmt die Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 in dem Peripherievolumen 1-22 und entlang der lateralen Richtung zu dem Rand 1-4 hin von einem Wert, der wenigstens 80 % des zentralen Durchschnittsdotierungsstoffwertes beträgt, auf einen Wert ab, der wenigstens 120 % der Randdurchschnittsdotierungsstoffdosis des Randteils 102-23 beträgt.
  • Des Weiteren kann die Abnahme der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 graduell entlang einer Entfernung auftreten, die wenigstens 30 % oder wenigstens 50 % oder wenigstens 80 % der gesamten lateralen Ausdehnung des Peripherievolumens 1-22 beträgt.
  • Es kann vorgesehen sein, dass die Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 entlang der lateralen Richtung zu dem Rand 1-4 von einem maximalen Wert in dem zentralen Volumen 1-21 auf einen minimalen Wert in dem Peripherievolumen 1-22 abnimmt, wobei die Abnahme graduell entlang einer lateralen Entfernung innerhalb des Bereichs von 20 % bis 150 % oder innerhalb des Bereichs, der 50 % bis 100 % der Gesamthalbleiterkörperdicke entlang der vertikalen Richtung Z stattfindet.
  • Zum Beispiel können unter Bezugnahme auf 10A und 10B die zuvor genannten beispielhaften Varianten der Durchschnittsdotierungsstoffdosisabnahme erreicht werden, indem eine VLD-Struktur in dem Peripherieteil 102-22 implementiert wird, welche einen graduellen Übergang zwischen z. B. einer höchsten Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 bei einem Übergang zwischen dem zentralen Volumen 1-21 und dem Peripherievolumen 1-22 und der niedrigsten Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 bei einem Übergang zwischen dem Peripherievolumen 1-22 und dem Randabschlussgebiet 1-3 bereitstellt. Zum Beispiel weist die VLD-Struktur eine gesamte laterale Ausdehnung auf, die wenigstens 50 % der gesamten lateralen Ausdehnung des Peripherievolumens 1-22 beträgt. Zum Beispiel ist die Abnahme der Durchschnittsdotierungsstoffdosis entlang der gesamten lateralen Ausdehnung der VLD-Struktur kleiner als z. B. 5 % pro 1 µm oder sogar kleiner als 1 % pro 1 µm.
  • Zum Beispiel weist die VLD-Struktur in dem Peripherieteil 102-22 eine laterale Ausdehnung auf, die durch die Entfernung zwischen dem Teil des zweiten dotierten Halbleitergebiets 102, der ein homogenes Hocheffizienzemittergebiet in dem aktiven Gebiet 1-2 (z. B. dem zentralen Teil 102-21) bildet, und dem Teil des zweiten dotierten Halbleitergebiets 102 definiert ist, der ein homogenes Niedereffizienzemittergebiet zwischen dem Hocheffizienzemittergebiet und dem Rand 1-4 (z. B. dem Randteil 102-23) bildet. Diese laterale Ausdehnung des Peripherieteils 102-22 kann im Vergleich zu einer typischen Diffusionslänge der Dotierung (die in der Größenordnung von 0,1 bis 5 µm ist) groß sein und kann wenigstens 10 % bis wenigstens 50 % oder sogar wenigstens 100 % der Gesamtdicke des Halbleiterkörpers 10 (oder der vertikale Ausdehnung des Raumladungsgebiets bei Nennsperrspannung) betragen. Ein beispielhafter Wert der lateralen Ausdehnung der VLD-Struktur liegt innerhalb des Bereichs von 20 % bis 150 % der Dicke des Halbleiterkörpers 10. Zum Beispiel gibt es gemäß einer Ausführungsform dann keinen Punkt, an dem eine abrupte Änderung der Emittereffizienz ein sich entwickelndes Stromfilament festlegen kann, und es wird erwartet, dass die Robustheit der Leistungshalbleitervorrichtung 1 nur durch die Robustheit des aktiven Gebiets 1-2 beschränkt wird.
  • Wie oben erklärt und in 10A veranschaulicht ist, können sich das Peripherievolumen 1-22 und daher auch der Peripherieteil 102-22 in sowohl das Randabschlussgebiet 1-3 als auch das aktive Gebiet 1-2 hinein erstrecken. Zum Beispiel wird dann die graduelle Abnahme der Durchschnittsperipheriedotierungsstoffdosis über die Grenze zwischen dem aktiven Gebiet 1-2 und dem Randabschlussgebiet 1-3 hinweg implementiert. Alternativ dazu ist, wie in 10B veranschaulicht, das Peripherievolumen 1-22 nur in dem aktiven Gebiet 1-2 enthalten und kann die VLD-Struktur in diesem Fall innerhalb des Peripherievolumens 1-22 des aktiven Gebiets 1-2 enden und kann die Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 von dem Abschluss der VLD-Struktur an entlang der lateralen Richtung zu dem Rand 1-4 hin im Wesentlichen konstant sein, z. B. die Durchschnittsranddotierungsstoffdosis betragen. Zum Beispiel kann die Dotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 in der Nähe zu dem Übergang zwischen dem aktiven Gebiet 1-2 und dem Randabschlussgebiet 1-3 im Wesentlichen gleich der Durchschnittsranddotierungsstoffdosis sein.
  • Wie in 11 deutlicher veranschaulicht ist, kann das Konzept des graduellen Verringerns der Durchschnittsdotierungsstoffdosis in dem Peripherieteil 102-22 des zweiten dotierten Halbleitergebiets 102 auf Leistungshalbleitervorrichtungen mit einer IGBT- oder MOSFET-Konfiguration, z. B. mit mehreren Leistungszellen 1-1 mit einer Streifenzellen- oder Nadelzellenkonfiguration (vgl. 2A-B), angewandt werden. Im Fall eines IGBT weist das zweite dotierte Halbleitergebiet 102 typischerweise den zweiten Leitfähigkeitstyp (z. B. p-dotiert) auf. Auf der Vorderseite 110 kann das erste dotierte Halbleitergebiet 101 das p-dotierte Körpergebiet der Leistungszellen 1-1 bilden. Jede Leistungszelle 1-1 kann ferner wenigstens einen Graben 14 mit einer isolierten Gate-Elektrode 141 und wenigstens ein angrenzendes Halbleiter-Source-Gebiet 109 des ersten Leitfähigkeitstyps umfassen. Wie oben erklärt, sind die Leistungszellen 1-1 zum Beispiel nur innerhalb des aktiven Gebiets 1-2 angeordnet.
  • Gemäß der in 11 veranschaulichten Ausführungsform befindet sich der Übergang zwischen dem aktiven Gebiet 1-2 und dem Randabschlussgebiet 1-3, d. h. die Grenze des aktiven Gebiets 1-2, bei der äußersten Leistungszelle 1-1, z. B. bei dem äußersten Source-Gebiet 109, das zum Ausbilden eines Pfades für den Vorrichtungslaststrom beiträgt. Des Weiteren ist das Peripherievolumen 1-22 vollständig in dem Randabschlussgebiet 1-3 enthalten.
  • Wie z. B. veranschaulicht, können die Leistungszellen 1-1 lateral mit dem zentralen Teil 102-21 des zweiten dotierten Halbleitergebiets 102 überlappen, der sich - z. B. auf eine wie oben erklärte Weise - bezüglich der Durchschnittsdotierungsstoffdosis im Vergleich zu dem Peripherieteil 102-22 und im Vergleich zu dem Randabschlussteil 102-23 des zweiten dotierten Halbleitergebiets 102 unterschiedet.
  • Die in 12 und 13 veranschaulichten Ausführungsformen entsprechen der in 10A veranschaulichten Ausführungsform. Insbesondere kann das, was mit dort Bezug auf die Halbleitergebiete/-teile 101, 102 angegeben wurde, gleichermaßen für die Ausführungsformen aus 12 und 13 gelten.
  • Wie in 12 und 13 veranschaulicht, kann die Vorderseite 110 in dem Randabschlussgebiet 1-3 die Isolationsstruktur 13 umfassen, die z. B. den Halbleiterkörper 10 wenigstens teilweise bedeckt.
  • In 12 kann ein elektrisch leitfähiger Teil 113, der das elektrische Potential des zweiten Lastanschlusses 12 aufweist, bei der Isolationsstruktur 13 angeordnet sein und kann den Halbleiterkörper 10 in dem Randabschlussgebiet 1-3, z. B. in der Nähe des Randes 1-4, kontaktieren, so dass eine Kanalstopperfunktionalität erfüllt wird.
  • In einer Variante gemäß 13 weist der elektrisch leitfähige Teil 113 das elektrische Potential eines Steuer(z. B. Gate)-Anschlusses auf (z. B. wenn die Leistungshalbleitervorrichtung 1 ein IGBT ist) und ist bei der Isolationsstruktur 13 angeordnet und kontaktiert den Halbleiterkörper 10 nicht. Ferner kann zum Reduzieren eine Stärke des elektrischen Feldes in dem Randabschlussgebiet 1-3 eine Feldplatte 131 innerhalb der Isolationsstruktur 13 integriert sein und kann durch den elektrisch leitfähigen Teil 113 elektrisch kontaktiert sein. 13 kann sich auch auf die Struktur eines Gate-Anschlusses oder eines Gate-Fingers beziehen In diesem Fall könnte die Bezugsziffer 1-3 auch ein Gate-Anschlussgebiet oder ein Gate-Fingergebiet bezeichnen.
  • Das dritte dotierte Halbleitergebiet 103, das den gleichen Leitfähigkeitstyp wie das erste dotierte Halbleitergebiet 101 aufweisen kann (z. B. sind beide p-dotiert) und sich entlang der Vorderseite 110 innerhalb des Randabschlussgebiets 1-3 erstrecken kann und im Wesentlichen die gleiche Durchschnittsdotierungsstoffdosis aufweisen kann, weist das erste dotierte Halbleitergebiet 101, wie in 13 veranschaulicht,auf, oder kann bezüglich der Dosis abweichen, z. B. durch Aufweisen einer niedrigeren Durchschnittsdotierungsstoffdosis als das erste dotierte Halbleitergebiet 101 (vgl. 12, angegeben durch die Trennungslinie zwischen den Gebieten 101 und 103). Des Weiteren kann sich das dritte dotierte Halbleitergebiet 103 durch die gesamte laterale Ausdehnung des Randabschlussgebiets 1-3 hindurch erstrecken (vgl. 13) bzw. kann vor dem Rand 1-4 enden, so dass z. B. vermieden wird, dass es durch den elektrisch leitfähigen Teil 113, wie in 12 veranschaulicht, kontaktiert wird.
  • Zum Beispiel kann der elektrisch leitfähige Teil 113 ein Metallpad für einen Steueranschluss oder eine Gate-Fingerstruktur bilden.
  • Hier sind auch Ausführungsformen eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung präsentiert.
  • Zum Beispiel umfasst bei einer Ausführungsform ein Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung Bereitstellen einer Leistungshalbleitervorrichtung, die Folgendes aufweist: ein aktives Gebiet mit wenigstens einer Leistungszelle, wobei das aktive Gebiet ein Gesamtvolumen aufweist, wobei das Gesamtvolumen ein zentrales Volumen aufweist, das wenigstens 20 % des Gesamtvolumens bildet; ein Peripherievolumen, das wenigstens 20 % des Gesamtvolumens bildet und das zentrale Volumen umgibt; und ein äußerstes Peripherievolumen, das wenigstens 5 % des Gesamtvolumens bildet und das Peripherievolumen umgibt. Die Leistungshalbleitervorrichtung umfasst ferner Folgendes: ein Randabschlussgebiet, das das äußerste Peripherievolumen des aktiven Gebiets umgibt, wobei das Peripherievolumen eine konstante laterale Entfernung von dem Randabschlussgebiet hat; einen Halbleiterkörper mit einer Vorderseite und einer Rückseite, wobei der Halbleiterkörper sowohl einen Teil des aktiven Gebiets als auch einen Teil des Randabschlussgebiets bildet; einen ersten Lastanschluss auf der Halbleiterkörpervorderseite und einen zweiten Lastanschluss auf der Halbleiterkörperrückseite. Das Verfahren umfasst ferner Folgendes: Bilden eines ersten dotierten Halbleitergebiets in dem Halbleiterkörper derart, dass es elektrisch mit dem ersten Lastanschluss verbunden ist; Bilden eines zweiten dotierten Halbleitergebiets in dem Halbleiterkörper derart, dass es elektrisch mit dem zweiten Lastanschluss verbunden ist. Das erste dotierte Halbleitergebiet und/oder das zweite dotierte Halbleitergebiet weist Folgendes auf: einen zentralen Teil, der sich in das zentrale Volumen des aktiven Gebiets hinein erstreckt und eine zentrale Durchschnittsdotierungsstoffdosis aufweist; einen Peripherieteil, der sich in das Peripherievolumen des aktiven Gebiets hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis aufweist, wobei die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 % oder um wenigstens 10 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis ist.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung Bereitstellen einer Leistungshalbleitervorrichtung, die Folgendes aufweist: ein aktives Gebiet mit wenigstens einer Leistungszelle, wobei das aktive Gebiet ein Gesamtvolumen aufweist, wobei das Gesamtvolumen ein zentrales Volumen aufweist, das wenigstens 80 % des Gesamtvolumens bildet; ein Peripherievolumen, das das zentrale Volumen umgibt; und ein Randabschlussgebiet, das außerhalb des aktiven Gebiets angeordnet ist und das Peripherievolumen umgibt; einen Halbleiterkörper mit einer Vorderseite und einer Rückseite, wobei der Halbleiterkörper sowohl einen Teil des aktiven Gebiets, des Peripheriegebiets als auch des Randabschlussgebiets bildet. Der Halbleiterkörper weist eine Gesamtdicke entlang einer vertikalen Richtung zwischen der Vorderseite und der Rückseite auf. Das Peripherievolumen weist eine laterale Ausdehnung auf, die wenigstens die Hälfte der Gesamthalbleiterkörperdicke beträgt. Die Leistungshalbleitervorrichtung umfasst ferner einen ersten Lastanschluss auf der Halbleiterkörpervorderseite und einen zweiten Lastanschluss auf der Halbleiterkörperrückseite. Das Verfahren umfasst ferner Folgendes: Bilden eines ersten dotierten Halbleitergebiets in dem Halbleiterkörper derart, dass es elektrisch mit dem ersten Lastanschluss verbunden ist; und Bilden eines zweiten dotierten Halbleitergebiets in dem Halbleiterkörper derart, dass es elektrisch mit dem zweiten Lastanschluss verbunden ist. Das zweite dotierte Halbleitergebiet weist Folgendes auf: einen zentralen Teil, der sich in das zentrale Volumen des aktiven Gebiets hinein erstreckt und eine zentrale Durchschnittsdotierungsstoffdosis aufweist; einen Peripherieteil, der sich in das Peripherievolumen hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis mit einem entlang der lateralen Ausdehnung des Peripherievolumens negativen Gradienten in einer lateralen Richtung zu dem Randabschlussgebiet hin aufweist; und einen Randabschlussteil, der sich in das Randabschlussgebiet hinein erstreckt und eine Randdurchschnittsdotierungsstoffdosis aufweist, wobei die Randdurchschnittsdotierungsstoffdosis niedriger als die zentrale Durchschnittsdotierungsstoffdosis ist.
  • Weitere Ausführungsbeispiele der zwei Verfahren, die in den zwei vorhergehenden Absätzen beschrieben wurden, entsprechen den Ausführungsformen der oben beschriebenen Leistungshalbleitervorrichtung 1. Insofern wird auf das zuvor erwähnte Bezug genommen.
  • Zum Beispiel wurden mit Bezug auf 6A-D, 8A-B, 10A-B und 11-13 verschiedene Möglichkeiten dafür beschrieben, wie die Differenz der Durchschnittsdotierungsstoffdosen erreicht werden kann, und/oder dafür, wie die Peripheriedurchschnittsdotierungsstoffdosis entlang der lateralen Ausdehnung des Peripherievolumens 1-22 mit dem negativen Gradienten in einer lateralen Richtung zu dem Randabschlussgebiet hin konfiguriert werden kann. Zum Beispiel können ein oder mehrere zusätzliche Dotierungsstoffbereitstellungsschritte (z. B. Implantationsschritte) ausgeführt werden und/oder können eine oder mehrere modifizierte Masken verwendet werden, z. B. ohne den für Referenzgestaltungen angewandten Prozessfluss zu verändern, um das erste dotierte Halbleitergebiet 101 und/oder das zweite dotierte Halbleitergebiet 102 in dem Peripherievolumen 1-22 zu bilden.
  • Zum Beispiel kann die designierte Durchschnittsdotierungsstoffdosis in dem Peripherievolumen 1-22 durch eine Variation der Implantationsdosis, der Implantationsdauer und/oder einer Variation des durchschnittlichen Prozentsatzes eines offenen Bereiches entlang der lateralen Richtung zu dem Rand 1-4 hin während einer Implantation erreicht werden.
  • Ein Beispiel für eine solche modifizierte Maske, die gemäß einer Ausführungsform des Verfahrens zum Bilden des modifizierten ersten dotierten Halbleitergebiets 101 verwendet werden kann, wurde mit Bezug auf 6C erklärt; entsprechend kann eine modifizierte Maske zum gleichzeitigen Bilden sowohl des zentralen Teils 101-21 als auch des Peripherieteils 101-22 verwendet werden, z. B. eine Maske, die mehrere Öffnungen aufweist, die bezüglich der Anzahl und/oder der Größe entlang der lateralen Richtungen X, Y und R zunehmen, so dass die beschriebene Differenz der Durchschnittsdotierungsstoffdosis erreicht werden kann.
  • Zum Beispiel kann zum Bilden des zweiten dotierten Halbleitergebiets 102 derart, dass es die oben erklärte graduelle Abnahme der Durchschnittsdotierungsstoffdosis in dem Peripherievolumen 1-22 aufweist, d. h. den negativen Gradienten der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 (d. h. in dem Peripherieteil 102-22) entlang der lateralen Richtung zu dem Rand 1-4 hin, welcher zum Beispiel kleiner als z. B. 5 % pro 1 µm oder sogar kleiner als 1 % pro 1 µm ist, ein Implantationsmuster 300, wie in 15 veranschaulicht, gemäß einer Ausführungsform eingesetzt werden. Dort geben die nicht schraffierten (weißen) Gebiete eine hohe Implantationsdosis an, wohingegen die Bereiche mit Kreuzschraffur eine niedrige Implantationsdosis angeben. Daher wird in dem Abschnitt des Peripherievolumens 1-21 angrenzend an das zentrale Volumen 1-22 die maximale Durchschnittsdotierungsstoffdosis erreicht. Aufgrund der Musterstruktur nimmt die Implantationsdosis entlang der ersten lateralen Richtung X ab, wodurch die oben beschriebene graduelle Abnahme der Durchschnittsdotierungsstoffdosis in dem Peripherievolumen 1-22 erreicht wird, d. h., die graduelle Abnahme mittels der VLD-Struktur in dem zweiten dotierten Halbleitergebiet 102 bereitgestellt wird.
  • Schließlich unter Bezugnahme auf Verläufe eines lateralen Dotierungsstoffdosisprofils, das schematisch und beispielhaft in 14 veranschaulicht ist, kann die Durchschnittsdotierungsstoffdosis („ADD“) des Peripherieteils 102-22 des zweiten dotierten Halbleitergebiets 102 anfänglich (d. h. in der Nähe zu dem Übergang zwischen dem zentralen Volumen 1-21 und dem Peripherievolumen 1-22) im Wesentlichen konstant sein. Mit dem Anfang der VLD-Struktur in dem Peripherievolumen 1-22 nimmt die Durchschnittsdotierungsstoffdosis entlang der ersten lateralen Richtung X ab, wobei eine solche Abnahme graduell (durchgezogene Linie), z. B. im Wesentlichen linear, oder gemäß einem Stufenprofil (gepunktete Linie) stattfinden kann. Gemäß den oben angegebenen beispielhaften Maßnahmen kann z. B. die Abnahme der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 entlang der ersten lateralen Richtung X zum Beispiel unterhalb eines maximalen Wertes liegen; z. B. ist der negative Gradient der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets 102 (d. h. in dem Peripherieteil 102-22) entlang der lateralen Richtung zu dem Rand 1-4 hin kleiner als z. B. 5 % pro 1 µm oder sogar kleiner als 1 % pro 1 µm.
  • Oben wurden Ausführungsformen erklärt, die Leistungshalbleitervorrichtungen und entsprechende Verarbeitungsverfahren betreffen.
  • Diese Halbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Entsprechend kann ein monokristallines Halbleitergebiet oder oder eine monokristalline Halbleiterschicht, z. B. der Halbleiterkörper 10 und seine Gebiete/Zonen, z. B. Gebiete usw., ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper 10 und seine Gebiete/Zonen aus einem beliebigen Halbleitermaterial gefertigt sein können, das zum Herstellen einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten unter anderem elementare Halbleitermaterialien, wie etwa Silicium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliciumcarbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die zuvor erwähnten Halbleitermaterialien werden auch als „Homoübergang-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergang-Halbleitermaterial gebildet. Beispiele für Heteroübergang-Halbleitermaterialien beinhalten unter anderem Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid(AlGaInN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid(GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AlGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroübergang-Halbleitermaterialien. Für Leistungshalbleiterschalteranwendungen werden zurzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Begriffe wie etwa „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Es wird beabsichtigt, dass diese Begriffe verschiedene Ausrichtungen der entsprechenden Vorrichtung zusätzlich zu anderen Ausrichtungen als denjenigen, die in den Figuren dargestellt sind, einschließen. Ferner werden auch Ausdrücke wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird ebenfalls nicht beabsichtigt, dass diese beschränkend sind. Über die gesamte Beschreibung hinweg beziehen sich gleiche Ausdrücke auf gleiche Elemente.
  • Wie hier verwendet, sind die Ausdrücke „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufzeigend“ und dergleichen offene Ausdrücke, die das Vorhandensein der angegebenen Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen.
  • In Anbetracht der obigen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorangehende Beschreibung beschränkt wird, noch durch die beigefügten Zeichnungen beschränkt wird. Stattdessen ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.

Claims (23)

  1. Leistungshalbleitervorrichtung (1), die Folgendes umfasst: - ein aktives Gebiet (1-2) mit wenigstens einer Leistungszelle (1-1), wobei das aktive Gebiet (1-2) ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: o ein zentrales Volumen (1-21), das wenigstens 20 % des Gesamtvolumens bildet; o ein Peripherievolumen (1-22), das wenigstens 20 % des Gesamtvolumens bildet und das zentrale Volumen (1-21) umgibt; und o ein äußerstes Peripherievolumen (1-23), das wenigstens 5 % des Gesamtvolumens bildet und das Peripherievolumen (1-22) umgibt; - ein Randabschlussgebiet (1-3), das das äußerste Peripherievolumen (1-23) des aktiven Gebiets (1-2) umgibt, wobei das Peripherievolumen (1-22) eine konstante laterale Entfernung von dem Randabschlussgebiet (1-3) hat; - einen Halbleiterkörper (10) mit einer Vorderseite (110) und einer Rückseite (120), wobei der Halbleiterkörper (10) sowohl einen Teil des aktiven Gebiets (1-2) als auch einen Teil des Randabschlussgebiets (1-3) bildet; - einen ersten Lastanschluss (11) auf der Halbleiterkörpervorderseite (110) und einen zweiten Lastanschluss (12) auf der Halbleiterkörperrückseite (120); - ein erstes dotiertes Halbleitergebiet (101), das in dem Halbleiterkörper (10) gebildet ist und elektrisch mit dem ersten Lastanschluss (11) verbunden ist; - ein zweites dotiertes Halbleitergebiet (102), das in dem Halbleiterkörper (10) gebildet ist und elektrisch mit dem zweiten Lastanschluss (12) verbunden ist; wobei das erste dotierte Halbleitergebiet (101) und/oder das zweite dotierte Halbleitergebiet (102) Folgendes aufweist: o einen zentralen Teil (101-21; 102-21), der sich in das zentrale Volumen (1-21) des aktiven Gebiets (1-2) hinein erstreckt und eine zentralen Durchschnittsdotierungsstoffdosis aufweist; o einen Peripherieteil (101-22; 102-22), der sich in das Peripherievolumen (1-22) des aktiven Gebiets (1-2) hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis aufweist, wobei o die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis ist.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei der Halbleiterkörper (10) in dem aktiven Gebiet (1-2) zum Leiten eines Laststroms zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) konfiguriert ist und/oder wobei die Leistungshalbleitervorrichtung (1) eine Leistungshalbleiterdiode oder ein IGBT oder ein MOSFET ist.
  3. Leistungshalbleitervorrichtung (1), die Folgendes umfasst: - ein aktives Gebiet (1-2) mit wenigstens einer Leistungszelle (1-1), wobei das aktive Gebiet (1-2) ein Gesamtvolumen aufweist, wobei das Gesamtvolumen ein zentrales Volumen (1-21) aufweist, das wenigstens 80 % des Gesamtvolumens bildet; - ein Peripherievolumen (1-22), das das zentrale Volumen (1-21) umgibt; und - ein Randabschlussgebiet (1-3), das außerhalb des aktiven Gebiets (1-2) angeordnet ist und das Peripherievolumen (1-22) umgibt; - einen Halbleiterkörper (10) mit einer Vorderseite (110) und einer Rückseite (120), wobei der Halbleiterkörper (10) sowohl einen Teil des aktiven Gebiets (1-2), des Peripheriegebiets (1-22) als auch des Randabschlussgebiets (1-3) bildet, wobei ◯ der Halbleiterkörper (10) eine Gesamtdicke entlang einer vertikalen Richtung (Z) zwischen der Vorderseite (110) und der Rückseite (120) aufweist; und ◯ das Peripherievolumen (1-22) eine laterale Ausdehnung aufweist, die wenigstens die Hälfte der Gesamthalbleiterkörperdicke beträgt; - einen ersten Lastanschluss (11) auf der Halbleiterkörpervorderseite (110) und einen zweiten Lastanschluss (12) auf der Halbleiterkörperrückseite (120); - ein erstes dotiertes Halbleitergebiet (101), das in dem Halbleiterkörper (10) gebildet ist und elektrisch mit dem ersten Lastanschluss (11) verbunden ist; - ein zweites dotiertes Halbleitergebiet (102), das in dem Halbleiterkörper (10) gebildet ist und elektrisch mit dem zweiten Lastanschluss (12) verbunden ist; wobei das zweite dotierte Halbleitergebiet (102) Folgendes aufweist: o einen zentralen Teil (102-21), der sich in das zentrale Volumen (1-21) des aktiven Gebiets (1-2) hinein erstreckt und eine zentrale Durchschnittsdotierungsstoffdosis aufweist; o einen Peripherieteil (102-22), der sich in das Peripherievolumen (1-22) hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis mit einem entlang der lateralen Ausdehnung des Peripherievolumens (1-22) negativen Gradienten in einer lateralen Richtung zu dem Randabschlussgebiet (1-3) hin aufweist; o einen Randabschlussteil (102-23), der sich in das Randabschlussgebiet (1-3) hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis aufweist, wobei die Randdurchschnittsdotierungsstoffdosis niedriger als die zentrale Durchschnittsdotierungsstoffdosis ist.
  4. Leistungshalbleitervorrichtung (1) nach Anspruch 3, wobei der Halbleiterkörper (10) in dem aktiven Gebiet (1-2) zum Leiten eines Laststroms zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) konfiguriert ist und/oder wobei die Leistungshalbleitervorrichtung (1) ein IGBT oder ein MOSFET ist.
  5. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sowohl das erste dotierte Halbleitergebiet (101) als auch das zweite dotierte Halbleitergebiet (102) dazu konfiguriert sind, zum Ausbilden eines Laststrompfades beizutragen.
  6. Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2 oder 5, wobei die Peripheriedurchschnittsdotierungsstoffdosis größer als die zentrale Durchschnittsdotierungsstoffdosis ist, und wobei sich optional das erste dotierte Halbleitergebiet (101) und/oder das zweite dotierte Halbleitergebiet (102) zusammenhängend sowohl in das Peripherievolumen (1-22) als auch in das zentrale Volumen (1-21) des aktiven Gebiets (1-2) erstreckt, und wobei optional das erste dotierte Halbleitergebiet (101) ein Anodengebiet ist und das zweite dotierte Halbleitergebiet (102) ein Kathodengebiet ist.
  7. Leistungshalbleitervorrichtung (1) nach Anspruch 3 oder 4, wobei der negative Gradient der Peripheriedurchschnittsdotierungsstoffdosis entlang der lateralen Richtung kleiner als 5 % pro 1 µm ist.
  8. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die jeweilige Dotierungsstoffdosis durch die Dotierungsstoffkonzentration definiert ist, die entlang einer vertikalen Richtung (Z) integriert wird, die von dem ersten Lastanschluss (11) zu dem zweiten Lastanschluss (12) zeigt.
  9. Leistungshalbleitervorrichtung (1) nach Anspruch 8, wobei die jeweilige Durchschnittsdotierungsstoffdosis durch die Dotierungsstoffdosis definiert ist, die entlang einer Entfernung von wenigstens 10 µm in einer lateralen Richtungen (R; X; Y) gemittelt ist, die senkrecht zu der vertikalen Richtung (Z) ist und von dem zentralen Volumen (1-21) zu dem Randabschlussgebiet (1-3) zeigt.
  10. Leistungshalbleitervorrichtung (1) nach Anspruch 9, wobei die jeweilige Durchschnittsdotierungsstoffdosis durch die Dotierungsstoffdosis definiert ist, die entlang der Gesamtlateralausdehnung des jeweiligen Gebiets oder jeweiligen Volumens in der lateralen Richtung (R; X; Y) gemittelt ist.
  11. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei in einem vertikalen Querschnitt der Leistungshalbleitervorrichtung (1) Folgendes gilt: - der erste Lastanschluss (11) und das erste dotierte Halbleitergebiet (101) überlappen lateral miteinander; - ein Übergang zwischen dem ersten Lastanschluss (11) und dem ersten dotierten Halbleitergebiet (101) entlang der vertikalen Richtung (Z) ist entlang wenigstens 75 % der gesamten lateralen Ausdehnung des Peripherievolumens (1-22) in dem vertikalen Querschnitt elektrisch leitfähig.
  12. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei in einem vertikalen Querschnitt der Leistungshalbleitervorrichtung (1) Folgendes gilt: - der zweite Lastanschluss (12) und das zweite dotierte Halbleitergebiet (102) überlappen lateral miteinander; - ein Übergang zwischen dem zweiten Lastanschluss (12) und dem zweiten dotierten Halbleitergebiet (102) entlang der vertikalen Richtung (Z) ist entlang wenigstens 75 % der gesamten lateralen Ausdehnung des Peripherievolumens (1-22) in dem vertikalen Querschnitt elektrisch leitfähig.
  13. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei in dem Peripherievolumen (1-22) das erste dotierte Halbleitergebiet (101) und/oder das zweite dotierte Halbleitergebiet (102) eine VLD-Struktur aufweist.
  14. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das erste dotierte Halbleitergebiet (101) nahtlos in ein drittes dotiertes Halbleitergebiet (103) übergeht, wobei das dritte dotierte Halbleitergebiet (103) den gleichen Leitfähigkeitstyp wie das erste dotierte Halbleitergebiet (101) aufweist und sich entlang der Vorderseite (110) innerhalb des Randabschlussgebiets (1-3) erstreckt.
  15. Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei das zweite dotierte Halbleitergebiet (102) in ein viertes dotiertes Halbleitergebiet (104) übergeht, wobei das vierte dotierte Halbleitergebiet (104) den gleichen Leitfähigkeitstyp wie das zweite dotierte Halbleitergebiet (102) aufweist und sich entlang der Rückseite (120) innerhalb des Randabschlussgebiets (1-3) erstreckt.
  16. Leistungshalbleitervorrichtung (1) nach Anspruch 15, wobei die durchschnittliche zentrale Durchschnittsdotierungsstoffdosis des zweiten Halbleitergebiets (102) wenigstens viermal so groß wie die Durchschnittsdotierungsstoffdosis des vierten dotierten Halbleitergebiets (104) in dem Randabschlussgebiet (1-3) ist.
  17. Leistungshalbleitervorrichtung (1) nach Anspruch 3 und optional zusätzlich nach einem der vorhergehenden Ansprüche 4 bis 14, wobei der negative Gradient der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets (102) entlang der lateralen Richtung (R; X; Y) kleiner als 5 % pro 1 µm ist.
  18. Leistungshalbleitervorrichtung (1) nach Anspruch 3 und optional zusätzlich nach einem der vorhergehenden Ansprüche 4 bis 14 und 17, wobei die Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets (102) in dem Peripherievolumen (1-22) von einem Wert, der wenigstens 80 % des zentralen Durchschnittsdotierungsstoffwertes beträgt, auf einen Wert abnimmt, der wenigstens 120 % der Randdurchschnittsdotierungsstoffdosis beträgt.
  19. Leistungshalbleitervorrichtung (1) nach Anspruch 18, wobei die Abnahme der Peripheriedurchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets (102) graduell entlang einer Entfernung auftritt, die wenigstens 30 % der gesamten lateralen Ausdehnung des Peripherievolumens (1-22) beträgt.
  20. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Durchschnittsdotierungsstoffdosis des zweiten dotierten Halbleitergebiets (102) entlang einer lateralen Richtung (R; X; Y), die von einem zentralen Volumen (1-21) zu dem Randabschlussgebiet (1-22) zeigt, von einem maximalen Wert in dem zentralen Volumen (1-21) auf einen minimalen Wert in dem Peripherievolumen (1-22) abnimmt, wobei die Abnahme graduell entlang einer lateralen Entfernung innerhalb des Bereichs von 20 % bis 150 % der Halbleiterkörperdicke stattfindet.
  21. Leistungshalbleitervorrichtung (1), die Folgendes umfasst: - ein aktives Gebiet (1-2) mit wenigstens einer Leistungszelle (1-1), wobei das aktive Gebiet (1-2) ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: o ein zentrales Volumen (1-21), das wenigstens 20 % des Gesamtvolumens bildet; o ein Peripherievolumen (1-22), das wenigstens 20 % des Gesamtvolumens bildet und das zentrale Volumen (1-21) umgibt; und o ein äußerstes Peripherievolumen (1-23), das wenigstens 5 % des Gesamtvolumens bildet und das Peripherievolumen (1-22) umgibt; - ein Randabschlussgebiet (1-3), das das äußerste Peripherievolumen (1-23) des aktiven Gebiets (1-2) umgibt, wobei das Peripherievolumen (1-22) eine konstante laterale Entfernung von dem Randabschlussgebiet (1-3) hat; - einen Halbleiterkörper (10) mit einer Vorderseite (110) und einer Rückseite (120), wobei der Halbleiterkörper (10) sowohl einen Teil des aktiven Gebiets (1-2) als auch einen Teil des Randabschlussgebiets (1-3) bildet; - einen ersten Lastanschluss (11) auf der Halbleiterkörpervorderseite (110) und einen zweiten Lastanschluss (12) auf der Halbleiterkörperrückseite (120); wobei das aktive Gebiet (1-2) zum Leiten eines Laststroms zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) konfiguriert ist, wobei eine Laststromdichte in dem zentralen Volumen (1-21) um wenigstens 5 % niedriger als eine Laststromdichte in dem Peripherievolumen (1-22) ist.
  22. Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung (1), das das Bereitstellen einer Leistungshalbleitervorrichtung (1) umfasst, die Folgendes aufweist: - ein aktives Gebiet (1-2) mit wenigstens einer Leistungszelle (1-1), wobei das aktive Gebiet (1-2) ein Gesamtvolumen aufweist, wobei das Gesamtvolumen Folgendes aufweist: o ein zentrales Volumen (1-21), das wenigstens 20 % des Gesamtvolumens bildet; o ein Peripherievolumen (1-22), das wenigstens 20 % des Gesamtvolumens bildet und das zentrale Volumen (1-21) umgibt; und o ein äußerstes Peripherievolumen (1-23), das wenigstens 5 % des Gesamtvolumens bildet und das Peripherievolumen (1-22) umgibt; - ein Randabschlussgebiet (1-3), das das äußerste Peripherievolumen (1-23) des aktiven Gebiets (1-2) umgibt, wobei das Peripherievolumen (1-22) eine konstante laterale Entfernung von dem Randabschlussgebiet (1-3) hat; - einen Halbleiterkörper (10) mit einer Vorderseite (110) und einer Rückseite (120), wobei der Halbleiterkörper (10) sowohl einen Teil des aktiven Gebiets (1-2) als auch einen Teil des Randabschlussgebiets (1-3) bildet; - einen ersten Lastanschluss (11) auf der Halbleiterkörpervorderseite (110) und einen zweiten Lastanschluss (12) auf der Halbleiterkörperrückseite (120); wobei das Verfahren ferner Folgendes umfasst: - Bilden eines ersten dotierten Halbleitergebiets (101) in dem Halbleiterkörper (10) derart, dass es elektrisch mit dem ersten Lastanschluss (11) verbunden ist; - Bilden eines zweiten dotierten Halbleitergebiets (102) in dem Halbleiterkörper (10) derart, dass es elektrisch mit dem zweiten Lastanschluss (12) verbunden ist; wobei das erste dotierte Halbleitergebiet (101) und/oder das zweite dotierte Halbleitergebiet (102) Folgendes aufweist: ◯ einen zentralen Teil (101-21; 102-21), der sich in das zentrale Volumen (1-21) des aktiven Gebiets (1-2) hinein erstreckt und eine zentralen Durchschnittsdotierungsstoffdosis aufweist; ◯ einen Peripherieteil (101-22; 102-22), der sich in das Peripherievolumen (1-22) des aktiven Gebiets (1-2) hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis aufweist, wobei ◯ die zentrale Durchschnittsdotierungsstoffdosis um wenigstens 5 % niedriger als die Peripheriedurchschnittsdotierungsstoffdosis ist.
  23. Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung (1), das das Bereitstellen einer Leistungshalbleitervorrichtung (1) umfasst, die Folgendes aufweist: - ein aktives Gebiet (1-2) mit wenigstens einer Leistungszelle (1-1), wobei das aktive Gebiet (1-2) ein Gesamtvolumen aufweist, wobei das Gesamtvolumen ein zentrales Volumen (1-21) aufweist, das wenigstens 80 % des Gesamtvolumens bildet; - ein Peripherievolumen (1-22), das das zentrale Volumen (1-21) umgibt; und - ein Randabschlussgebiet (1-3), das außerhalb des aktiven Gebiets (1-2) angeordnet ist und das Peripherievolumen (1-23) umgibt; - einen Halbleiterkörper (10) mit einer Vorderseite (110) und einer Rückseite (120), wobei der Halbleiterkörper (10) sowohl einen Teil des aktiven Gebiets (1-2), des Peripheriegebiets (1-22) als auch des Randabschlussgebiets (1-3) bildet, wobei ◯ der Halbleiterkörper (10) eine Gesamtdicke entlang einer vertikalen Richtung (Z) zwischen der Vorderseite (110) und der Rückseite (120) aufweist; und ◯ das Peripherievolumen (1-22) eine laterale Ausdehnung aufweist, die wenigstens die Hälfte der Gesamthalbleiterkörperdicke beträgt; - einen ersten Lastanschluss (11) auf der Halbleiterkörpervorderseite (110) und einen zweiten Lastanschluss (12) auf der Halbleiterkörperrückseite (120); wobei das Verfahren ferner Folgendes umfasst: - Bilden eines ersten dotierten Halbleitergebiets (101) in dem Halbleiterkörper (10) derart, dass es elektrisch mit dem ersten Lastanschluss (11) verbunden ist; - Bilden eines zweiten dotierten Halbleitergebiets (102) in dem Halbleiterkörper (10) derart, dass es elektrisch mit dem zweiten Lastanschluss (12) verbunden ist; wobei das zweite dotierte Halbleitergebiet (102) Folgendes aufweist: ◯ einen zentralen Teil (102-21), der sich in das zentrale Volumen (1-21) des aktiven Gebiets (1-2) hinein erstreckt und eine zentralen Durchschnittsdotierungsstoffdosis aufweist; ◯ einen Peripherieteil (102-22), der sich in das Peripherievolumen (1-22) hinein erstreckt und eine Peripheriedurchschnittsdotierungsstoffdosis mit einem entlang der lateralen Ausdehnung des Peripherievolumens (1-22) negativen Gradienten in einer lateralen Richtung zu dem Randabschlussgebiet (1-3) hin aufweist; ◯ einen Randabschlussteil (102-23), der sich in das Randabschlussgebiet (1-3) hinein erstreckt und eine Randdurchschnittsdotierungsstoffdosis aufweist, wobei die Randdurchschnittsdotierungsstoffdosis niedriger als die zentrale Durchschnittsdotierungsstoffdosis ist.
DE102019111786.0A 2019-05-07 2019-05-07 Leistungshalbleitervorrichtung und Verfahren Pending DE102019111786A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019111786.0A DE102019111786A1 (de) 2019-05-07 2019-05-07 Leistungshalbleitervorrichtung und Verfahren
US16/868,314 US20200357883A1 (en) 2019-05-07 2020-05-06 Power Semiconductor Device and Method
CN202010377178.3A CN111916489A (zh) 2019-05-07 2020-05-07 功率半导体器件和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019111786.0A DE102019111786A1 (de) 2019-05-07 2019-05-07 Leistungshalbleitervorrichtung und Verfahren

Publications (1)

Publication Number Publication Date
DE102019111786A1 true DE102019111786A1 (de) 2020-11-12

Family

ID=72943193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019111786.0A Pending DE102019111786A1 (de) 2019-05-07 2019-05-07 Leistungshalbleitervorrichtung und Verfahren

Country Status (3)

Country Link
US (1) US20200357883A1 (de)
CN (1) CN111916489A (de)
DE (1) DE102019111786A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4199100A1 (de) * 2021-12-20 2023-06-21 Hitachi Energy Switzerland AG Rückwärts leitender bipolarer transistor mit isoliertem gate
JP2023101242A (ja) * 2022-01-07 2023-07-20 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010016371A1 (de) * 2009-04-09 2010-11-25 Infineon Technologies Austria Ag Halbleitervorrichtung
DE102014209935A1 (de) * 2013-06-12 2014-12-18 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US20170294526A1 (en) * 2014-12-23 2017-10-12 Abb Schweiz Ag Reverse-conducting semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592950B2 (ja) * 2015-04-24 2019-10-23 富士電機株式会社 炭化ケイ素半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010016371A1 (de) * 2009-04-09 2010-11-25 Infineon Technologies Austria Ag Halbleitervorrichtung
DE102014209935A1 (de) * 2013-06-12 2014-12-18 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US20170294526A1 (en) * 2014-12-23 2017-10-12 Abb Schweiz Ag Reverse-conducting semiconductor device

Also Published As

Publication number Publication date
CN111916489A (zh) 2020-11-10
US20200357883A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102009047808B4 (de) Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
DE102008024464B4 (de) Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102016219020A1 (de) Leistungshalbleitervorrichtung
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102018119512B4 (de) Nadelzellengraben-MOSFET
DE102019111786A1 (de) Leistungshalbleitervorrichtung und Verfahren
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102017121878A1 (de) Leistungsdiode
DE102018107417A1 (de) Nadelzellengraben-MOSFET
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102018111939B4 (de) Leistungshalbleiterbauelement
DE102018132236B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102018105997B4 (de) Leistungshalbleiterbauelement
DE102019109502A1 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication