CN112968052B - 具有电流传感器的平面栅型功率器件及其制备方法 - Google Patents

具有电流传感器的平面栅型功率器件及其制备方法 Download PDF

Info

Publication number
CN112968052B
CN112968052B CN202011537364.5A CN202011537364A CN112968052B CN 112968052 B CN112968052 B CN 112968052B CN 202011537364 A CN202011537364 A CN 202011537364A CN 112968052 B CN112968052 B CN 112968052B
Authority
CN
China
Prior art keywords
metal
region
opening
gate
source cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011537364.5A
Other languages
English (en)
Other versions
CN112968052A (zh
Inventor
王培林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202011537364.5A priority Critical patent/CN112968052B/zh
Publication of CN112968052A publication Critical patent/CN112968052A/zh
Application granted granted Critical
Publication of CN112968052B publication Critical patent/CN112968052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供具有电流传感器的平面栅型功率器件及其制备方法。该功率器件包括：衬底，包括第一器件区、第二器件区和金属间距区，在第一器件区之上形成第一金属，在第二器件区之上形成第二金属，第一金属和第二金属通过金属间距区彼此电学隔离；多晶硅层，位于所述衬底之上；多个第一源胞间隔布置在衬底的第一器件区中，并通过第一金属彼此电连接以形成第一器件；多个第二源胞间隔布置在衬底的第二器件区中，通过第二金属彼此电连接以形成第二器件；多个第三源胞间隔布置在衬底中，跨越第一器件区和金属间距区，第三源胞与第一金属电连接。根据本公开功率器件及其制备方法，第二器件的嵌入并不会给第一器件造成结构上的改变，没有任何芯片面积浪费。

Description

具有电流传感器的平面栅型功率器件及其制备方法
技术领域
本公开涉及半导体领域，尤其涉及具有电流传感器的平面栅型功率器件及其制备方法。
背景技术
对于具有电流传感器的平面栅型功率器件，为了监控该器件工作状态，要定量(通常是按主器件电流量缩小一个比例系数，这个系数一般用CSR表示)适时全量程测量该器件传导的电流量，以确保该器件的安全可靠，例如汽车电子领域。传统地，可以在整个器件(称为主器件)内选择一个适当位置耦合进诸如镜像电流器件的电流传感器件来提供这种测量。电流传感器件与主器件的耦合与隔离是非常重要的。
发明内容
根据本公开的一方面，提供一种具有电流传感器的平面栅型功率器件，包括：衬底，衬底包括第一器件区、第二器件区和金属间距区，在第一器件区之上形成有第一金属，在第二器件区之上形成有第二金属，第一金属和第二金属通过金属间距区彼此电学隔离；多晶硅层，多晶硅层位于衬底之上，用于形成位于第一器件区的第一栅极、位于第二器件区的第二栅极和位于金属间距区的第三栅极；第一源胞，多个第一源胞间隔布置在衬底的第一器件区中，所述第一源胞通过第一金属彼此电连接以形成第一器件；第二源胞，多个第二源胞间隔布置在衬底的第二器件区中，多个第二源胞通过第二金属彼此电连接以形成第二器件；第三源胞，多个第三源胞间隔布置在衬底中，并跨越第一器件区和金属间距区，多个第三源胞与第一金属电连接；其中，所述第二器件嵌入所述第一器件中。
根据本公开的一方面，提供一种具有电流传感器的平面栅型功率器件的制备方法，包括：提供衬底，衬底包括第一器件区、第二器件区和金属间距区；在衬底的第一器件区中形成多个间隔布置的第一源胞，第二器件区中形成多个间隔布置的第二源胞，以及形成多个间隔布置的第三源胞，第三源胞跨越第一器件区和金属间距区；在所述衬底上形成多晶硅层，并对多晶硅层进行图形化以形成位于第一器件区的第一栅极、位于第二器件区的第二栅极和位于金属间距区的第三栅极；在衬底上形成金属层，并对金属层进行图形化以形成位于第一器件区之上的第一金属，位于第二器件区之上的第二金属，第一金属和第二金属通过金属间距区彼此电学隔离；其中，多个第一源胞通过第一金属彼此电连接以形成第一器件，多个第二源胞通过第二金属彼此电连接以形成第二器件，第二器件嵌入第一器件中，第二器件与第一器件通过金属间距区彼此电学隔离，第三源胞与第一金属电连接。
根据本公开的具有电流传感器的平面栅型功率器件及其制备方法，第一器件与第二器件以特有的方式耦合与隔离，并且由于第二器件与第一器件相嵌的部分没有另外的高浓度扩散区(即没有去源区)，第二器件的嵌入是平顺的并不会给第一器件造成结构上的改变，因此不会对第一器件的电流电压性能造成任何不利影响。此外，第二器件与第一器件相嵌部分由于没有去源区，因此这部分仍可以对电流提供做出贡献，从而没有任何芯片面积浪费。
附图说明
通过参考附图会更加清楚地理解本发明的特征和优点，附图是示意性的而不应理解为对本公开进行任何限制，在附图中：
图1是示出根据本公开一个示例性实施例的具有电流传感器的平面栅型功率器件的简化平面视图；
图2是示出根据本公开一个示例性实施例的具有电流传感器的平面栅型功率器件的剖面视图；
图3是示出根据本公开一个示例性实施例的具有电流传感器的平面栅型功率器件的细节的平面视图；
图4-图5示出图3所示具有电流传感器的平面栅型功率器件的局部放大平面视图；
图6是示出根据本公开一个示例性实施例的具有电流传感器的平面栅型功率器件的开口设计原则的示意图；
图7-图9分别示出图3中沿A-A、B-B、C-C的剖面视图；
图10是示出根据本公开一个示例性实施例的具有电流传感器的平面栅型功率器件的细节的平面视图；
图11示出图10中沿D-D的剖面视图；以及
图12是示出根据本公开一个示例性实施例的具有电流传感器的平面栅型功率器件的制备方法的流程图。
具体实施方式
下面对本公开的实施例的详细描述涵盖了许多具体细节，以便提供对本公开实施例的全面理解。但是，对于本领域技术人员来说显而易见的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更清楚的理解。本发明绝不限于下面所提出的任何具体配置，而是在不脱离本发明的精神的前提下覆盖了相关元素、部件的任何修改、替换和改进。
下面的详细说明实际上仅仅是示例性的，并且无意于限制本发明或本发明的应用和使用。而且，无意于使本发明受限于前述的技术领域、背景技术或下面详细的说明书中提出的所表达或暗示的任何理论。
在本公开中使用了缩写“MOSFET”和“IGBT”，它们分别指金属氧化物半导体场效应晶体管和绝缘栅双极型晶体管。MOSFET和IGBT具有导体栅电极，然而应理解导体材料并非一定是金属材料，而可以是例如金属合金、半金属、金属半导体合金或化合物、掺杂半导体、它们的组合。在本公开中，提及的“金属接触”及类似物应该广义地解释为包括上面讨论的各种导体形式而不意欲仅仅限制为金属化导体。适合用在MOSFET和IGBT的绝缘材料的非限制示例有氧化物、氮化物、氧氮混合物、有机绝缘材料及其它电介质。
为了简单清楚地说明，附图说明了通常的结构方式，且可能省略对众所周知的特征和技术的描述和细节，以避免不必要地模糊本发明。另外，附图中的元件不一定是按比例绘制的。例如，可能相对于其它元件或区域而放大了附图中的一些元件或区域的尺寸，以帮助提高对本发明的实施例的理解。
在说明书和权利要求书中的诸如“第一”、“第二”、“第三”、“第四”等序数词可用于类似的元件或步骤之间的区分而不必然用于描述一个特定序列或先后顺序。需要理解，如此使用的术语在适当的情况下是可以互换的，以使本文所描述的发明中的实施例，例如，能够按照除了本文说明的或其它方式描述的那些顺次而工作或排列。此外，术语“包含”、“包括”、“具有”以及它们的各种变化，意指覆盖了非排除的包括，以使包括一系列元件或步骤的工艺、方法、产品或设备不必限制为那些元件或步骤，而是可以包括没有明确列出或固有属于这些工艺、方法、产品或设备的其它元件或步骤。这里所使用的术语“连通”定义为直接或间接以电性或非电性方式的连接。如文中所使用的，术语“实质上的”和“实质上地”意味着在实践方式中足以完成所声称的目的，而且那些次要的缺陷，如果有的话，对所声称的目的没有明显的影响。
在说明书和权利要求书中的“另外的”是指超正常之外的。例如“另外的高浓度扩散”是指在正常的有源区扩散之外的扩散，并且浓度高于本体浓度。
如文中所使用的，术语“衬底”可指半导体衬底，所用半导体不论单晶、多晶还是非晶，并且包括IV族半导体、非IV族半导体、化合物半导体以及有机和无机半导体，并且可以例如是薄膜结构或层叠结构。
为了说明的方便和不受局限，本文用硅半导体来描述具有电流传感器的平面栅型功率器件及其制备方法，但是本领域技术人员将会理解也可以使用其它半导体材料。此外，各种器件类型和/或掺杂半导体区域可标记为N型或P型，但这只是为了说明的方便而不意欲限制，并且这样的标记可用“第一导电类型”或“第二、相反导电类型”的更通用的描述来代替，其中第一导电类型既可是N型也可是P型，而且第二导电类型也可是P型或N型。
根据本公开的一方面，提供一种具有电流传感器的平面栅型功率器件，包括：衬底，衬底包括第一器件区、第二器件区和金属间距区，在第一器件区之上形成有第一金属，在第二器件区之上形成有第二金属，第一金属和第二金属通过金属间距区彼此电学隔离；多晶硅层，多晶硅层位于衬底之上，用于形成位于第一器件区的第一栅极、位于第二器件区的第二栅极和位于金属间距区的第三栅极；多个第一源胞，多个第一源胞间隔布置在衬底的第一器件区中，所述第一源胞通过第一金属彼此电连接以形成第一器件；多个第二源胞，多个第二源胞间隔布置在衬底的第二器件区中，多个第二源胞通过第二金属彼此电连接以形成第二器件；多个第三源胞，多个第三源胞间隔布置在衬底中，并跨越第一器件区和金属间距区，多个第三源胞与第一金属电连接；其中，所述第二器件嵌入所述第一器件中。
在一些实施例中，在多晶硅层中形成有用于露出第一源胞的第一开口、用于露出第二源胞的第二开口以及用于露出第三源胞的第三开口，第一金属填充第一开口以与第一源胞电连接，第一金属还填充第三开口位于第一器件区的部分以与第三源胞电连接，第二金属填充第二开口以与第二源胞电连接。
在一些实施例中，衬底还包括金属引线区，在金属引线区之上形成有第三金属，第三金属与第二金属电连接，多晶硅层还用于形成位于金属引线区的第四栅极。
在一些实施例中，该器件还包括：多个第四源胞，多个第四源胞间隔布置在衬底中，并跨越第一器件区、金属间距区和金属引线区，第四源胞与第一金属电连接。
在一些实施例中，在金属引线区之上还形成有第三绝缘层，第四源胞通过第三绝缘层与第三金属电学隔离。
在一些实施例中，金属间距区和金属引线区包围第二器件区。
在一些实施例中，在多晶硅层中形成有用于露出第四源胞的第四开口，第一金属填充第四开口位于第一器件区的部分以与第四源胞电连接。
在一些实施例中，第三开口的边缘与相邻的第一开口的边缘、相邻的第二开口的边缘以及相邻的第三开口的边缘之间的距离为第一栅极、第二栅极或第三栅极的栅极长度。
在一些实施例中，第四开口的边缘与相邻的第一开口的边缘、相邻的第二开口的边缘、的所述第三开口的边缘以及相邻的所述第四开口的边缘之间的距离为所述第一栅极、所述第二栅极、所述第三栅极或所述第四栅极的栅极长度。
在一些实施例中，第一栅极、第二栅极、第三栅极和第四栅极具有相同的栅极长度。
在一些实施例中，第一开口和第二开口呈六边形，第三开口和第四开口包括至少两个六边形开口和位于相邻的六边形开口之间与相邻的六边形开口连通的连通开口。
在一些实施例中，第一开口、第二开口、第三开口和第四开口均呈矩形。
在一些实施例中，衬底包括P+层和位于P+层之上的N-型层，并且具有电流传感器的平面栅型功率器件为绝缘栅双极型晶体管。
在一些实施例中，衬底包括N+层和位于所述N+层之上的N-层，并且具有电流传感器的平面栅型功率器件为金属氧化物半导体场效应晶体管。
根据本公开的具有电流传感器的平面栅型功率器件及其制备方法，第一器件与第二器件以特有的方式耦合与隔离，并且由于第二器件与第一器件相嵌的部分没有另外的高浓度扩散区(即，没有去源区)，第二器件的嵌入是平顺的并不会给第一器件造成结构上的改变，因此不会对第一器件的电流电压性能造成任何不利影响。此外，第二器件与第一器件相嵌部分由于没有去源区，因此这部分仍可以对电流提供做出贡献，从而没有任何芯片面积浪费。
下面将参照附图来更详细的描述根据本发明的实施例。
图1是示出根据本公开一个示例性实施例的具有电流传感器的平面栅型功率器件100的简化平面视图。如图1所示，具有电流传感器的平面栅型功率器件100包括第一器件1和第二器件2。在一个示例中，第二器件2可以为电流传感器件，例如镜像电流器件。第二器件2形成在与第一器件1相同的衬底4上，即，第二器件2和第一器件1被耦合在同一个芯片内，从而第二器件2与第一器件1能够尽可能处于同样的条件(例如温度)下。衬底4可以为P+N衬底，由此具有电流传感器的平面栅型功率器件100可为绝缘栅双极型晶体管(IGBT)，或者衬底4可以为N+N衬底，由此具有电流传感器的平面栅型功率器件100可为金属氧化物半导体场效应晶体管(MOSFET)。
第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1被金属间距区3电学隔离。实质上，第二器件2与第一器件1具有相连的漏极和栅极，只不过源区被电学隔离。第二器件2与第一器件1藉由一金属间距区3而被电学隔离。也就是说，第二器件2的源区与第一器件1的源区可以通过源区金属相距一定间距而被电学隔离。
如图1所示，具有电流传感器的平面栅型功率器件100还包括栅电极引出端5，第一器件1和第二器件2的每一个栅极都与该栅电极引出端5连接。具体地，第一器件1和第二器件2的各个栅极多晶硅与该栅电极引出端5连接。
应理解，虽然第二器件2被图示为大约位于第一器件1的中心部分并且仅一个第二器件2被图示，但是这仅仅是示例。第二器件2可以位于第一器件1的任何其他位置，也可以布置更多个第二器件2，这依赖于芯片的温度分布和具体需求。
第二器件2的总有效尺寸面积(即，金属源区面积)与第一器件1的总有效尺寸面积成一定缩小比例(CSR)，以便获取与第一器件1的电流成比例的电流。如此，通过第二器件2收集的电流便可确定出第一器件1传导的电流量，从而实现对第一器件1的状态的监控。
图2是示出根据本公开一个示例性实施例的具有电流传感器的平面栅型功率器件200的剖面视图。在本实施例中，具有电流传感器的平面栅型功率器件200被示意为平面栅结构IGBT器件，图1中的第一器件1和第二器件2当其为平面栅结构IGBT器件时，其剖面可以参考图2所示具有电流传感器的平面栅型功率器件200的剖面视图。如图2所示，具有电流传感器的平面栅型功率器件200包括衬底4，以及形成在衬底中的多个间隔布置的源胞6，每个源胞6包括一个形成在衬底4中的P阱，以及形成在P阱中的N+区以及位于P阱中被N+区包围的P+区。示例性地，在本实施例中，P+区的深度大于N+区的深度。示例性地，在本申请中，衬底4包括P+层和位于所述P+层之上的N层和位于N形成之上的N-层，其中P+层用作具有电流传感器的平面栅型功率器件200的漏注入区，N层用作具有电流传感器的平面栅型功率器件200的缓冲层，N-层用作具有电流传感器的平面栅型功率器件200的基极区或漏区。P阱用作亚沟道区，沟道L在该区域形成。P阱的N+区用作具有电流传感器的平面栅型功率器件200的源区或发射区，P阱中的P+区用作具有电流传感器的平面栅型功率器件200的金属接触区，用于降低金属11与衬底4之间的接触电阻。
如图2所示，具有电流传感器的平面栅型功率器件200还包括位于衬底4之上的第一绝缘层7、位于所述第一绝缘层7之上的栅极8和位于栅极8之上的第二绝缘层9，以及位于第二绝缘层9之上的金属11。在一些实施例中，第一绝缘层7和第二绝缘层9可以采用诸如氧化层或氮化层或其他绝缘层材料。第一绝缘层7用作栅极介质层，栅极8通过第一绝缘层与衬底4实现电学隔离。栅极8用于控制具有电流传感器的平面栅型功率器件200的工作，当栅极8上所施加的电压达到或超具有电流传感器的平面栅型功率器件200的阈值电压时，在P阱中形成N型沟道L，电流I按照图示方向从漏极流至源极。第二绝缘层9用于实现栅极8与金属11之间的电学隔离。金属11用作具有电流传感器的平面栅型功率器件200的发射极金属或源极金属。金属11与源胞6电连接。更具体地，金属11与P阱中的P+区和N+区电连接。进一步地，在第一绝缘层7、第二绝缘层9以及制作栅极8的多晶硅层中形成开口10，金属11通过填充开口10来实现与源胞6的电连接。换言之，具有电流传感器的平面栅型功率器件200的每一个源胞6通过其上的金属11相联结成为一体。
如图2所示，金属11形成在衬底4的第一表面上。在本实施例中，衬底4的第一表面指的是衬底4中形成有源胞6的表面。衬底4与第一表面相对的表面为第二表面。在衬底6的第二表面上形成有金属12，金属12用作具有电流传感器的平面栅型功率器件200的漏极金属或集电极金属。
如图2所示，具有电流传感器的平面栅型功率器件200在开启的状态下顺着电流I的方向有电压Vce。虽然Vce电压大部分施加在N-区域上，但也有一部分加在沟道L上。因此在设计具有电流传感器的平面栅型功率器件200时除工艺以外，在版图上要考虑有足够的栅长W，这个长度W要保证足够长度的沟道L和足够宽度的N-区以减小电阻。一般而言，对几千伏的具有电流传感器的平面栅型功率器件200，其栅极长度W需要几十微米。
图3是示出根据本公开一个实施例的具有电流传感器的平面栅型功率器件300的细节的平面视图。图4-图5示出图3所示具有电流传感器的平面栅型功率器件的局部放大平面视图。如图3-图5所示，具有电流传感器的平面栅型功率器件300包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区3被电学隔离。如上所述，实质上该金属间距区3把第二器件2的源区与第一器件1的源区电学隔开。在图3中，外侧虚线13以外的区域为第一器件区，虚线框15以内的区域为第二器件区，外侧虚线13和内侧虚线14之间区域为金属间距区3，内侧虚线14之内虚线框15之外的区域为金属引线区，第一器件1形成第一器件区，第二器件2形成第二器件区中，第一器件1包括形成在第一器件区中的第一金属19(参见图4至图6)，第二器件包括形成在第二器件区中的第二金属29(参见图4至图6)。更确切地，芯片的最上层为金属层，在外侧虚线13以外的区域布满了第一器件1的第一金属19，内侧虚线框15以内的区域布满第二器件2的第二金属29。两个虚线之间的区域为金属间距区3，以把第一器件1的金属和第二器件2的金属隔开，相应地把第一器件1的源区和第二器件2的源区隔开。此外，内侧虚线14之内虚线框15之外的区域布满第三金属39，第三金属39与第二金属电29连接，以将第二金属29引出。或者也可以说，内侧虚线14以内的区域布满了第二金属29。在本公开中，金属间距区3表示第一器件1的第一金属19和第二器件2的第二金属29之间相距一定间距。
如图3所示，具有电流传感器的平面栅型功率器件300包括多晶硅层50，多晶硅层50用于形成位于第一器件区的第一栅极17，位于第二器件区的第二栅极27，位于金属间距区3中的第三栅极37和位于金属引线区的第四栅极47。如图3所示，在本公开中，第一栅极17、第二栅极27、第三栅极37和第四栅极47彼此连通，然后通过如前所述与栅电极引出端5连接。
在本公开中，多晶硅层50为形成在衬底4之上的平面结构层。也即，第一栅极17、第二栅极27、第三栅极37和第四栅极47为平面栅，具有电流传感器的平面栅型功率器件300为平面栅结构器件。参考图4-6，第一金属19、第二金属29和第三金属39形成在第一栅极17、第二栅极27、第三栅极37或第四栅极47之上。换言之，第一金属19、第二金属29和第三金属39形成在多晶硅层50之上。多晶硅层50与衬底4之间以及多晶硅层与第一金属19、第二金属29或第三金属39之间通过诸如氧化层的绝缘层实现电学隔离。具体隔离方式可以参见前述结合图2的描述，在此不再赘述。
在本公开中，在第一器件区、第二器件区、金属间距区和金属引线区均形成有源胞(即源区)。参考图3至图6，第一器件1包括多个间隔布置在第一器件区中的第一源胞16。每个第一源胞16与第一金属19电连接。第一器件1工作时通过这些第一源胞16来收集电流。类似地，第二器件2包括多个间隔布置在第二器件区中的第二源胞26。每个第二源胞26与第二金属29电连接。第二器件2工作时通过这些第二源胞26来收集电流。第二器件2通过所有第二源胞26收集的电流与第一器件1通过所有第一源胞16收集的电流应成预定比例关系。通过测量第二器件2收集的电流便能确定出第一器件1传导的电流量，进而实现对第一器件1状态的监控。应理解，这些源胞16和26实际上位于金属层的下方，这在后文中图示说明。
除此之外，在本公开中，具有电流传感器的平面栅型功率器件300还包括多个第三源胞36和多个第四源胞46。第三源胞36跨越第一器件区和金属间距区3。第四源胞46跨越第一器件区、金属间距区3和金属引线区。并且每个第三源胞36与第一金属19电连接。每个第四源胞46与第一金属19电连接。换言之，金属间距区3和金属引线区中的源胞都与第一器件区中的第一源胞16相连接，其作用相当于第一器件1的第一源胞16。即，第三源胞36和第四源胞46与第一源胞16的工作状态一样，不仅没有浪费，而且可以确保通过测量第二器件2收集的电流能更准确地确定出第一器件1传导的电流量，进而实现对第一器件1状态的监控。这是因为通过将第三源胞36和第四源胞46与第一金属19电连接，使得第一器件区、第二器件区、金属间距区以及金属引线区中的源胞的工作状态一致。
在本公开中，第一源胞16、第二源胞26、第三源胞36和第四源胞46具有相同的结构，具体参见前述结合图2对源胞的描述。
返回参考图3，在本公开中，为了实现金属层与下方源胞的电连接，在多晶硅层50中形成有用于露出第一源胞16的第一开口18，用于露出第二源胞26的第二开口28，用于露出第三源胞36的第三开口38和用于露出第四源胞46的第四开口48。第一开口18的大小与第一源胞16中的N+区相关联，即，第一开口18的大小与用于连接第一源胞16和第一金属19的连接区域的大小相关联，而不是与第一源胞16的大小相关联。类似地，第二开口28的大小与第二源胞26中的N+区相关联。第三开口38的大小与第三源胞36中的N+区相关联。第四开口38的大小与第四源胞46中的N+区相关联。如图3所示，在本实施例中，第一开口18和第二开口28可以为六边形。示例性地，第一开口18和第二开口28例如可以为正六边形。类似的第三开口38和第四开口48通过连通两个以上六边形开口形成。换言之，第三开口38和第四开口48包括至少两个六边形开口以及位于相邻六边形开口之间的连通开口。相邻六边形开口之间的连通开口相当于通过去除对相邻六边形开口之间的多晶硅层形成。
进一步地，由于多晶硅层50中相邻开口之间距离表示对应栅极的长度，而如前所述，栅极长度W要保证足够长度的沟道L和足够宽度的N-区以减小电阻，在版图上要考虑有足够的栅极长度W。对于第一开口18和第二开口28而言，由于在本实施例中采用正边形，相邻开口之间距离，例如，相邻的第一开口18之间的距离容易符合要求。然而，对于跨越第一器件区、金属间距区或金属引线区的第三开口38或第四开口48而言，相邻的开口包括第一开口18、第二开口28，以及第三开口38或第四开口48，需要对第三开口38和第四开口48的边缘进行合理设计以使第三开口38和第四开口48与相邻开口之间的距离等于对应的栅极长度的栅极长度。第三开口38和第四开口48的边缘设计参考图4-图6。
需要说明的是，在本公开中，相邻开口之间的距离指的是相邻开口边缘之间的距离，更具体地指的是开口边缘上每个点与相邻开口边缘的最短距离。应当理解，为了符合栅极长度的要求，开口边缘每个点与相邻开口边缘之间的距离都等于对应栅极的长度。
如前所述，在本公开中，具有电流传感器的平面栅型功率器件300包括第一栅极17、第二栅极27、第三栅极37和第四栅极47。第一栅极17、第二栅极27、第三栅极37和第四栅极47具有相同的栅极长度。在这种情形中，多晶硅层50中相邻开口之间的距离等于该栅极长度。
此外，虽然在图3中示出了第二器件2的四排16个源胞以及开口和第二栅极，但是这仅仅是示意图，第二器件2可以具有更多或更少的源胞以及相应开口和第二栅极，这依赖于第二器件2与第一器件1的预定比例CSR。
图7-图9分别示出图3中沿A-A、B-B、C-C的剖面视图。图7示出图3中沿A-A的剖面视图。返回参考图3，A-A线跨越第一器件1的金属区和第二器件2的金属区，并且A-A线的两端正好位于第一器件1的第一源胞16和第二器件2的第二源胞26上。如图7所示，第一器件1与第二器件2形成于同一衬底4上。在一个实施例中，第一器件1可以与第二器件2形成在P+N型衬底或N+N型衬底上。
此外，如图7所示，衬底4包括P+层，位于P+层之上的N型层和N-层。P+层用作漏注入区，N型层用作缓冲层，N-层用作漏区。在衬底4中形成第一器件1的第一源胞16，第二器件2的第二源胞26，以及跨越第一器件区和金属间距区3的第三源胞36。第一源胞16、第二源胞26和第三源胞36具有相同的结构。第一源胞16、第二源胞26和第三源胞36均包括形成在衬底4中的P阱，位于P阱中的N+区和P+区，其中P+区被N+区包围，且P+区深度大于N+区。P阱用作具有电流传感器的平面栅型功率器件300的亚沟道区。具有电流传感器的平面栅型功率器件300的沟道在该区域形成。P阱中的N+区用作源区。P阱中的P+区用作金属接触区，用于降低P阱与上层金属层的接触电阻。衬底4的上方形成第一器件1的第一栅极17，第二器件2的第二栅极27和位于金属间距区3的第三栅极37。相邻的源胞通过对应的栅极彼此间隔开。例如第一源胞16与相邻的第一源胞16或第三源胞36通过对应的第一栅极17彼此间隔开。第二源胞26与相邻的第二源胞26或第三源胞36通过对应的第二栅极27彼此间隔开。第三源胞36与相邻的第一源胞16、第二源胞26或第三源胞36通过对应的第三栅极37彼此间隔开。
第一栅极17、第二栅极27和第三栅极37彼此连通，并在其中形成由于露出第一源胞16的第一开口18，用于露出第二源胞的第二开口28和用于露出第三源胞36的第三开口38。在第一栅极17、第二栅极27和第三栅极37之上形成有第一器件1的第一金属19和第二器件2的第二金属29。第一源胞16和第三源胞36与第一金属19电连接。第二源胞26与第二金属29电连接。衬底4与第一栅极17、第二栅极27和第三栅极37之间，以及第一栅极17、第二栅极27和第三栅极37与上方金属层之间通过诸如氧化层的绝缘层彼此电学隔离。
在本发明实施例中，第一金属19通过填充第一开口18来与第一源胞16电连接。第二金属29通过填充第二开口28来与第二源胞26电连接。第一金属19通过填充第三开口38位于第一器件区中的部分与三源胞36电连接。即第一金属19并不填充第三开口38位于金属间距区3中的部分，从而确保第一金属19与第二金属29被金属间距区3开。第一金属19可以通过第二绝缘层与金属间距区彼此隔离。
第一器件1的第一金属19和第二器件2的第二金属29通过金属间距区3被隔离开，相应地，第一器件1的源胞16和第二器件2的源胞26被电学隔离。第一器件1和第二器件2分别通过第一金属19和第二金属29收集沿电流流向的箭头I流过各自的源胞的电流。并且，由于第三源胞36与第一金属19电连接，第一金属19还收集沿电流流向的箭头I流过第三源胞36的电流。即，第三源胞36与第一源胞16相连接，其作用相当于第一器件1的源胞，工作状态与第一源胞16一样。换言之，金属间距区内的源胞可以对电流提供做出贡献，从而金属间距区没有任何芯片面积浪费。并且，由于金属间距区内的源胞与第一器件1的源胞具有相同的工作状态，因而金属间距区与第一器件区具有相同的工作温度，因而可以确保第二器件2探测出的电流更准确。
图8示出图3中沿B-B的剖面视图。返回参考图3，B-B线跨越第一器件1的第一金属19和第二器件2的第二金属29，并且B-B线的一端正好位于第一器件1的第一源胞16上，另一端对应第二器件2的第二源胞26上。参考图8，第一器件1与第二器件2形成于同一衬底4上，并且第一器件1的第一金属19与第二器件2的第二金属29被金属间距区3隔开。第一器件1可以经由第一源胞16通过第一金属19收集电流。第二器件2可以经由第二源胞26通过第二金属29收集电流。如图所示，金属间距区3下方的区域中的电流都由第一器件1经由第三源胞36通过第一金属19来收集。
图9示出图3中沿C-C的剖面视图。返回参考图3，C-C线跨越第一器件1的第一金属19和金属引线区的第三金属39，并且C-C线的一端正好位于第一器件1的第一源胞16上，另一端对应的第四源胞46位于第一器件区的部分上。参考图9，第一器件1与金属引线区形成于同一衬底4上，并且第一器件1的第一金属19与金属引线区的第三金属39通过金属间距区3被电学隔离。第三金属39与第三源胞36通过衬底4与第三金属39之间的诸如氧化层的绝缘层20实现电学隔离。第四源胞46与第一金属19接。第四源胞46作用相当于第一器件1的源胞，工作状态与第一源胞16一样。换言之，金属引线区内的源胞可以对电流提供做出贡献，从而金属引线区没有任何芯片面积浪费。并且，由于金属引线区内的源胞与第一器件1的源胞具有相同的工作状态，因而金属引线区与第一器件区具有相同的工作温度，因而可以确保第二器件2探测出的电流更准确。
在本实施例中，第一金属19通过填充第一开口48位于第一器件区的部分与第四源胞46电连接，而不填充第一开口位于金属间距区和第二器件区域的部分，以使第一金属19与第三金属39被金属间距区隔开。
应注意，在根据本公开实施例的具有电流传感器的平面栅型功率器件中，第二器件2与第一器件1的体区部分均为有源区。也就是说，除了第二器件2和第一器件1本身的有源区外，在第二器件2与第一器件1的相嵌部分(包括如间隔第二器件2的第二金属29与第一器件1的第一金属19的金属间距区3的部分，第二器件2的金属下方的金属引线区的源区部分(这部分上层的第三金属即为第二器件2的源极引出线))没有另外的高浓度扩散区，即并没有去源区。如此，第二器件2的嵌入是平顺的并不会给第一器件1造成结构上的改变，因此不会对第一器件1的电流电压性能造成任何不利影响。此外，第二器件2与第一器件1相嵌部分由于没有去源区，因此这部分仍可以对电流提供做出贡献，从而没有任何芯片面积浪费。
图10是示出根据本公开另一个示例性实施例的具有电流传感器的平面栅型功率器件400的平面视图。如图10所示，与图10中所示的具有电流传感器的平面栅型功率器件300相同，具有电流传感器的平面栅型功率器件300包括第一器件1和第二器件2。第二器件2内嵌于第一器件1中，并且第二器件2与第一器件1通过金属间距区3被隔离。具有电流传感器的平面栅型功率器件400包括多晶硅层50，用于形成各区域的栅极。相应地，在多晶硅层形成有用于露出下方源胞的开口。在本实施例中，在多晶硅层50中形成有第一开口18、第二开口28和第四开口48。即，具有电流传感器的平面栅型功率器件400与具有电流传感器的平面栅型功率器件300的不同之处在于，具有电流传感器的平面栅型功率器件400中在金属间距区3内没有形成源胞。并且，第一开口18、第二开口28和第四开口48为矩形。示例性地，在一些实施例中，第一开口18、第二开口28可以为正方形。第四开口48可以为长方形。
应当理解，具有电流传感器的平面栅型功率器件400的各开口之间的距离需要符合对应栅极的长度要求。
还应当理解，虽然在上述实施例中，源胞和对应的开口示例性地给出六边形和正方形的情形，然而，本领域技术人员也可以根据需要选择其他合适的形状，例如圆形、三角形、长方形等，而不限于六边形和正方形。
图11示出图10中沿D-D的剖面视图。返回参考图10，D-D线跨越第一器件1的第一金属19和金属引线区的第三金属39，并且D-D线的两端正好位于第四源胞46位于第一器件区的部分上。参考图11，第一器件1与金属引线区形成于同一衬底4上，并且第一器件1的第一金属19与金属引线区的第三金属39通过金属间距区3被电学隔离。第三金属39与第三源胞46通过衬底4与第三金属39之间的诸如氧化层的绝缘层20实现电学隔离。第四源胞46与第一金属电连接。第四源胞46作用相当于第一器件1的源胞，工作状态与第一源胞16一样。换言之，金属引线区内的源胞可以对电流提供做出贡献，从而金属引线区没有任何芯片面积浪费。并且，由于金属引线区内的源胞与第一器件1的源胞具有相同的工作状态，因而金属引线区与第一器件区具有大致相同的工作温度，因而可以确保第二器件2探测出的电流更准确。
还应注意，在根据本公开实施例的具有电流传感器的平面栅型功率器件中，第二器件2与第一器件1的体区部分均为有源区。也就是说，除了第二器件2和第一器件1本身的有源区外，在第二器件2与第一器件1的相嵌部分(包括如间隔第二器件2的源区与第一器件1的源区的金属间距区的部分，金属引线区下方的第一器件1的源区部分(这部分上层的第二器件2的金属即为第二器件2的源极引出线))没有另外的高浓度扩散区，即并没有去源区。如此，第二器件2的嵌入是平顺的并不会给第一器件1造成结构上的改变，因此不会对第一器件1的电流电压性能造成任何不利影响。此外，第二器件2与第一器件1相嵌部分由于没有去源区，因此这部分仍可以对电流提供做出贡献，从而没有任何芯片面积浪费。
上面通过实施例描述了根据本公开的具有电流传感器的平面栅型功率器件的结构。应理解，源胞沟槽的数量可以与所描述的实施例相同或不同。还应注意，第二器件与第一器件在图中左半部分和右半部分的结构是相同的，关于左半部分的描述也适用于右半部分的相应结构，并且关于右半部分的描述也适用于左半部分的相应结构。
本公开还提供一种具有电流传感器的平面栅型功率器件的制备方法。图12示出了根据本发明一个示例实施例的具有电流传感器的平面栅型功率器件的制备方法1200。如图12所示，方法1200包括：S1201，提供衬底，所述衬底包括第一器件区、第二器件区和金属间距区。S1202，在所述衬底的所述第一器件区中形成多个间隔布置的第一源胞，所述第二器件区中形成多个间隔布置的第二源胞，以及形成多个间隔布置的第三源胞，所述第三源胞跨越所述第一器件区和所述金属间距区。S1203，在所述衬底上形成多晶硅层，并对所述多晶硅层进行图形化以形成位于所述第一器件区的第一栅极、位于所述第二器件区的第二栅极和位于所述金属间距区的第三栅极。S1204，在所述衬底上形成金属层，并对所述金属层进行图形化以形成位于所述第一器件区之上的第一金属，位于所述第二器件区之上的第二金属，所述第一金属和所述第二金属通过所述金属间距区彼此电学隔离。其中，多个的所述第一源胞通过所述第一金属彼此电连接以形成第一器件，多个的所述第二源胞通过所述第二金属彼此电连接以形成第二器件，所述第二器件嵌入所述第一器件中，所述第一器件与所述第二器件通过所述金属间距区彼此电学隔离，所述第三源胞与所述第一金属电连接。
在一个实现方式中，所述对所述多晶硅层进行图形化，包括：
对所述多晶硅层进行图形化，以在所述多晶硅层中形成有用于露出所述第一源胞的第一开口、用于露出所述第二源胞的第二开口以及用于露出所述第三源胞的第三开口，所述第一金属填充所述第一开口以与所述第一源胞电连接，所述第一金属还填充所述第三开口以位于所述第一器件区的部分以与所述第三源胞电连接，所述第二金属填充所述第二开口以与所述第二源胞电连接。
在一个实现方式中，方法1200还包括：在所述衬底之上形成第一绝缘层，所述多晶硅层通过所述第一绝缘层与所述衬底电学隔离；在所述多晶硅层之上形成第二绝缘层，所述多晶硅层通过所述第二绝缘层与所述第一金属和所述第二金属电学隔离。
在一个实现方式中，方法1200还包括：对所述第一绝缘层和所述第二绝缘层进行图形化，以在所述第一绝缘层和所述第二绝缘层中形成与所述第一开口、所述第二开口或所述第三开口对应的开口，所述第一金属电填充所述对应的开口以与所述第一源胞和所述第三源胞连接，所述第二金属填充所述对应的开口以与所述第二源胞电连接。
在一个实现方式中，所述衬底还包括金属引线区；
所述对所述金属层进行图形化还在所述金属引线区之上形成第三金属，所述第三金属与所述第二金属电连接；
所述对所述多晶硅层进行图形化还形成位于所述金属引线区的第四栅极。
在一个实现方式中，方法1200还包括：在所述衬底中形成多个间隔布置的第四源胞，所述第四源胞跨越所述第一器件区、所述金属间距区和所述金属引线区，所述第四源胞与所述第一金属电连接。
在一个实现方式中，方法1200还包括：在所述金属引线区之上形成第三绝缘层，所述第四源胞通过所述第三绝缘层与所述第三金属电学隔离。
在一个实现方式中，所述金属间距区和所述金属引线区包围所述第二器件区。
在一个实现方式中，所述对所述多晶硅层进行图形化还在所述多晶硅层中形成用于露出所述第四源胞的第四开口，所述第一金属填充所述第四开口位于第一器件区的部分以与所述第四源胞电连接。
在一个实现方式中，所述第三开口的边缘与相邻的所述第一开口的边缘、相邻的所述第二开口的边缘以及相邻的所述第三开口的边缘之间的距离为所述第一栅极、所述第二栅极或所述第三栅极的栅极长度。
在一个实现方式中，所述第四开口的边缘与相邻的所述第一开口的边缘、相邻的所述第二开口的边缘、相邻的所述第三开口的边缘以及相邻的所述第四开口的边缘之间的距离为所述第一栅极、所述第二栅极、所述第三栅极或所述第四栅极的栅极长度。
在一个实现方式中，所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极具有相同的栅极长度。
在一个实现方式中，所述第一开口和所述第二开口呈六边形，所述第三开口和所述第四开口包括至少两个六边形开口和位于相邻的所述六边形开口之间与相邻的所述六边形开口连通的连通开口。
在一个实现方式中，所述第一开口、所述第二开口、所述第三开口和所述第四开口均呈矩形。
如上，借助于具体实施例论述了根据本公开的具有电流传感器的平面栅型功率器件及其制备方法。根据本公开的技术，在同一衬底上通过相同的工艺同时制备出第一器件和第二器件，其中第一器件和第二器件被很好地电学隔离。此外，第一器件与第二器件以特有的方式耦合与隔离，并且由于第二器件与第一器件相嵌的部分没有另外的高浓度扩散区(即，没有去源区)，第二器件的嵌入并不会给第一器件造成结构上的改变，因此不会对第一器件的电流电压性能造成任何不利影响。此外，第二器件与第一器件相嵌部分由于没有去源区，因此这部分仍可以对电流提供做出贡献，从而没有任何芯片面积浪费。
虽然在前述本发明的详细描述中已经出现了至少一个示例性实施例和制备方法，应该意识到仍然存在大量的变换。也应该意识到一个示例性实施例或多个示例性实施例仅仅是作为举例，且目的不在于以任何方式来限制本发明的范围、应用或结构。相反地，前述的详细描述将为本领域技术人员提供一套方便地实施本发明示例性实施例的路线图，应该理解可在示例性实施例中描述的元件的功能和布置上做各种变化，而不脱离本发明如所附权利要求及其法律等同物所阐明的范围。

Claims (31)

1.一种具有电流传感器的平面栅型功率器件，包括：
衬底，所述衬底包括第一器件区、第二器件区和金属间距区，在所述第一器件区之上形成有第一金属，在所述第二器件区之上形成有第二金属，所述第一金属和所述第二金属通过所述金属间距区彼此电学隔离；
多晶硅层，所述多晶硅层位于所述衬底之上，用于形成位于所述第一器件区的第一栅极、位于所述第二器件区的第二栅极和位于所述金属间距区的第三栅极；
第一源胞，多个所述第一源胞间隔布置在所述衬底的所述第一器件区中，多个所述第一源胞通过所述第一金属彼此电连接以形成第一器件；
第二源胞，多个所述第二源胞间隔布置在所述衬底的所述第二器件区中，多个所述第二源胞通过所述第二金属彼此电连接以形成第二器件；
第三源胞，多个所述第三源胞间隔布置在所述衬底中，并跨越所述第一器件区和所述金属间距区，多个所述第三源胞与所述第一金属电连接；
其中，所述第二器件嵌入所述第一器件中；
在所述多晶硅层中形成有用于露出所述第一源胞的第一开口、用于露出所述第二源胞的第二开口以及用于露出所述第三源胞的第三开口，所述第一金属填充所述第一开口以与所述第一源胞电连接，所述第一金属还填充所述第三开口位于第一器件区的部分以与所述第三源胞电连接，所述第二金属填充所述第二开口以与所述第二源胞电连接，且所述第一开口的大小与所述第一源胞中的N+区相关联，所述第二开口的大小与所述第二源胞中的N+区相关联，所述第三开口的大小与第三源胞中的N+区相关联，所述第三开口跨越所述第一器件区和所述金属间距区。
2.根据权利要求1所述的具有电流传感器的平面栅型功率器件，其中，还包括：
第一绝缘层，所述第一绝缘层形成在所述衬底之上，所述多晶硅层通过所述第一绝缘层与所述衬底电学隔离；
第二绝缘层，所述第二绝缘层形成在所述多晶硅层之上，所述多晶硅层通过所述第二绝缘层与所述第一金属和所述第二金属电学隔离。
3.根据权利要求1所述的具有电流传感器的平面栅型功率器件，其中，所述衬底还包括金属引线区，在所述金属引线区之上形成有第三金属，所述第三金属与所述第二金属电连接，所述多晶硅层还用于形成位于所述金属引线区的第四栅极。
4.根据权利要求3所述的具有电流传感器的平面栅型功率器件，其中，还包括：
第四源胞，多个所述第四源胞间隔布置在所述衬底中，并跨越所述第一器件区、所述金属间距区和所述金属引线区，所述第四源胞与所述第一金属电连接。
5.根据权利要求4所述的具有电流传感器的平面栅型功率器件，其中，在所述金属引线区之上还形成有第三绝缘层，所述第四源胞通过所述第三绝缘层与所述第三金属电学隔离。
6.根据权利要求3所述的具有电流传感器的平面栅型功率器件，其中，所述金属间距区和所述金属引线区包围所述第二器件区。
7.根据权利要求4所述的具有电流传感器的平面栅型功率器件，其中，在所述多晶硅层中形成有用于露出所述第四源胞的第四开口，所述第一金属填充所述第四开口位于所述第一器件区的部分以与所述第四源胞电连接。
8.根据权利要求1所述的具有电流传感器的平面栅型功率器件，其中，所述第三开口的边缘与相邻的所述第一开口的边缘、相邻的所述第二开口的边缘以及相邻的所述第三开口的边缘之间的距离为所述第一栅极、所述第二栅极或所述第三栅极的栅极长度。
9.根据权利要求7所述的具有电流传感器的平面栅型功率器件，其中，所述第四开口的边缘与相邻的所述第一开口的边缘、相邻的所述第二开口的边缘、相邻的所述第三开口的边缘以及相邻的所述第四开口的边缘之间的距离为所述第一栅极、所述第二栅极、所述第三栅极或所述第四栅极的栅极长度。
10.根据权利要求9所述的具有电流传感器的平面栅型功率器件，其中，所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极具有相同的栅极长度。
11.根据权利要求7所述的具有电流传感器的平面栅型功率器件，其中，所述第一开口和所述第二开口呈六边形，所述第三开口和所述第四开口包括至少两个六边形开口和位于相邻的所述六边形开口之间与相邻的所述六边形开口连通的连通开口。
12.根据权利要求7所述的具有电流传感器的平面栅型功率器件，其中，所述第一开口、所述第二开口、所述第三开口和所述第四开口均呈矩形。
13.根据权利要求1所述的具有电流传感器的平面栅型功率器件，其中，所述衬底包括P+层和位于所述P+层之上的N-型层，并且所述具有电流传感器的平面栅型功率器件为绝缘栅双极型晶体管。
14.根据权利要求1所述的具有电流传感器的平面栅型功率器件，其中，所述衬底包括N+层和位于所述N+层之上的N-层，并且所述具有电流传感器的平面栅型功率器件为金属氧化物半导体场效应晶体管。
15.根据权利要求4所述的具有电流传感器的平面栅型功率器件，其中，所述第一源胞、所述第二源胞、所述第三源胞和所述第四源胞具有相同的结构。
16.根据权利要求15所述的具有电流传感器的平面栅型功率器件，其中，所述源胞包括形成在所述衬底中的P阱、位于所述P阱中的N+区和位于所述N+区中的P+区。
17.根据权利要求16所述的具有电流传感器的平面栅型功率器件，其中，所述P+区和所述N+区与所述第一金属或所述第二金属电连接。
18.一种具有电流传感器的平面栅型功率器件的制备方法，包括：
提供衬底，所述衬底包括第一器件区、第二器件区和金属间距区；
在所述衬底的所述第一器件区中形成多个间隔布置的第一源胞，所述第二器件区中形成多个间隔布置的第二源胞，以及形成多个间隔布置的第三源胞，所述第三源胞跨越所述第一器件区和所述金属间距区；
在所述衬底上形成多晶硅层，并对所述多晶硅层进行图形化以形成位于所述第一器件区的第一栅极、位于所述第二器件区的第二栅极和位于所述金属间距区的第三栅极；
在所述衬底上形成金属层，并对所述金属层进行图形化以形成位于所述第一器件区之上的第一金属，位于所述第二器件区之上的第二金属，所述第一金属和所述第二金属通过所述金属间距区彼此电学隔离；
其中，多个的所述第一源胞通过所述第一金属彼此电连接以形成第一器件，多个的所述第二源胞通过所述第二金属彼此电连接以形成第二器件，所述第二器件嵌入所述第一器件中，所述第一器件与所述第二器件通过所述金属间距区彼此电学隔离，所述第三源胞与所述第一金属电连接；
所述对所述多晶硅层进行图形化，包括：
对所述多晶硅层进行图形化，以在所述多晶硅层中形成有用于露出所述第一源胞的第一开口、用于露出所述第二源胞的第二开口以及用于露出所述第三源胞的第三开口，所述第一金属填充所述第一开口以与所述第一源胞电连接，所述第一金属还填充所述第三开口位于所述第一器件区的部分以与所述第三源胞电连接，所述第二金属还填充所述第二开口以与所述第二源胞电连接，所述第一开口的大小与所述第一源胞中的N+区相关联，所述第二开口的大小与所述第二源胞中的N+区相关联，所述第三开口的大小与第三源胞中的N+区相关联，所述第三开口跨越所述第一器件区和所述金属间距区。
19.根据权利要求18所述的具有电流传感器的平面栅型功率器件的制备方法，其中，还包括：
在所述衬底之上形成第一绝缘层，所述多晶硅层通过所述第一绝缘层与所述衬底电学隔离；
在所述多晶硅层之上形成第二绝缘层，所述多晶硅层通过所述第二绝缘层与所述第一金属和所述第二金属电学隔离。
20.根据权利要求19所述的具有电流传感器的平面栅型功率器件的制备方法，其中，还包括：
对所述第一绝缘层和所述第二绝缘层进行图形化，以在所述第一绝缘层和所述第二绝缘层中形成与所述第一开口、所述第二开口或所述第三开口对应的开口，所述第一金属填充所述对应的开口以与所述第一源胞和所述第三源胞电连接，所述第二金属填充所述对应的开口以与所述第二源胞电连接。
21.根据权利要求18所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述衬底还包括金属引线区；
所述对所述金属层进行图形化还在所述金属引线区之上形成第三金属，所述第三金属与所述第二金属电连接；
所述对所述多晶硅层进行图形化还形成位于所述金属引线区的第四栅极。
22.根据权利要求21所述的具有电流传感器的平面栅型功率器件的制备方法，其中，还包括：
在所述衬底中形成多个间隔布置的第四源胞，所述第四源胞跨越所述第一器件区、所述金属间距区和所述金属引线区，所述第四源胞与所述第一金属电连接。
23.根据权利要求22所述的具有电流传感器的平面栅型功率器件的制备方法，其中，还包括：
在所述金属引线区之上形成第三绝缘层，所述第四源胞通过所述第三绝缘层与所述第三金属电学隔离。
24.根据权利要求23所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述第三绝缘层与第二绝缘层在同一步骤中制作。
25.根据权利要求21所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述金属间距区和所述金属引线区包围所述第二器件区。
26.根据权利要求22所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述对所述多晶硅层进行图形化还在所述多晶硅层中形成用于露出所述第四源胞的第四开口，所述第一金属还填充所述第四开口位于所述第一器件区的部分以与所述第四源胞电连接。
27.根据权利要求18所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述第三开口的边缘与相邻的所述第一开口的边缘、相邻的所述第二开口的边缘以及相邻的所述第三开口的边缘之间的距离为所述第一栅极、所述第二栅极或所述第三栅极的栅极长度。
28.根据权利要求26所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述第四开口的边缘与相邻的所述第一开口的边缘、相邻的所述第二开口的边缘、相邻的所述第三开口的边缘以及相邻的所述第四开口的边缘之间的距离为所述第一栅极、所述第二栅极、所述第三栅极或所述第四栅极的栅极长度。
29.根据权利要求28所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极具有相同的栅极长度。
30.根据权利要求26所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述第一开口和所述第二开口呈六边形，所述第三开口和所述第四开口包括至少两个六边形开口和位于相邻的所述六边形开口之间与相邻的所述六边形开口连通的连通开口。
31.根据权利要求26所述的具有电流传感器的平面栅型功率器件的制备方法，其中，所述第一开口、所述第二开口、所述第三开口和所述第四开口均呈矩形。
CN202011537364.5A 2020-12-23 2020-12-23 具有电流传感器的平面栅型功率器件及其制备方法 Active CN112968052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011537364.5A CN112968052B (zh) 2020-12-23 2020-12-23 具有电流传感器的平面栅型功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011537364.5A CN112968052B (zh) 2020-12-23 2020-12-23 具有电流传感器的平面栅型功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN112968052A CN112968052A (zh) 2021-06-15
CN112968052B true CN112968052B (zh) 2024-06-11

Family

ID=76271632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011537364.5A Active CN112968052B (zh) 2020-12-23 2020-12-23 具有电流传感器的平面栅型功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112968052B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0625797A1 (en) * 1993-05-19 1994-11-23 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices
US6630698B1 (en) * 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
CN101556956A (zh) * 2008-04-07 2009-10-14 万国半导体股份有限公司 集成有感应晶体管的分立功率金属氧化物半导体场效应晶体管
CN104106136A (zh) * 2012-02-14 2014-10-15 罗伯特·博世有限公司 在功率半导体中用于电流传感器的半导体布置
CN106229313A (zh) * 2016-07-14 2016-12-14 王培林 功率器件及其制备方法
CN106816437A (zh) * 2017-03-06 2017-06-09 北京世纪金光半导体有限公司 一种集成电流传感器的SiC晶体管器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0625797A1 (en) * 1993-05-19 1994-11-23 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices
US6630698B1 (en) * 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
CN101556956A (zh) * 2008-04-07 2009-10-14 万国半导体股份有限公司 集成有感应晶体管的分立功率金属氧化物半导体场效应晶体管
CN104106136A (zh) * 2012-02-14 2014-10-15 罗伯特·博世有限公司 在功率半导体中用于电流传感器的半导体布置
CN106229313A (zh) * 2016-07-14 2016-12-14 王培林 功率器件及其制备方法
CN106816437A (zh) * 2017-03-06 2017-06-09 北京世纪金光半导体有限公司 一种集成电流传感器的SiC晶体管器件及其制备方法

Also Published As

Publication number Publication date
CN112968052A (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
JP5638645B2 (ja) 高電圧垂直トランジスタで集積された検知トランジスタ
US8642401B2 (en) Insulated gate type semiconductor device and method for fabricating the same
CN100437942C (zh) 沟槽栅半导体器件及制造方法
CN105247683B (zh) 半导体装置
TWI407548B (zh) 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體
CN107731911B (zh) 半导体装置
US20010020720A1 (en) Field-effect semiconductor devices
JP2012054378A (ja) 半導体装置
US20190198660A1 (en) Semiconductor device and its manufacturing method
US20140084361A1 (en) Power semiconductor device
CN105210194B (zh) 半导体装置
US20120119319A1 (en) Semiconductor device and method of manufacturing the same
JP2002100772A (ja) 電力用半導体装置及びその製造方法
US8841719B2 (en) Semiconductor device and method for manufacturing the same
WO2018010581A1 (zh) 功率器件及其制备方法
CN105932044B (zh) 半导体器件
US8018018B2 (en) Temperature sensing device
US7544570B2 (en) Vertical-type metal insulator semiconductor field effect transistor device, and production method for manufacturing such transistor device
CN112968052B (zh) 具有电流传感器的平面栅型功率器件及其制备方法
JP2019176077A (ja) 半導体装置
CN109920778B (zh) 半导体结构及其测试方法
WO2022209357A1 (ja) 半導体装置
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
JP4870865B2 (ja) Ｍｏｓトランジスタ
CN113659011A (zh) 基于超结mosfet的集成器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant