CN106816437A - 一种集成电流传感器的SiC晶体管器件及其制备方法 - Google Patents
一种集成电流传感器的SiC晶体管器件及其制备方法 Download PDFInfo
- Publication number
- CN106816437A CN106816437A CN201710129027.4A CN201710129027A CN106816437A CN 106816437 A CN106816437 A CN 106816437A CN 201710129027 A CN201710129027 A CN 201710129027A CN 106816437 A CN106816437 A CN 106816437A
- Authority
- CN
- China
- Prior art keywords
- source
- metal
- source electrode
- layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000010410 layer Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 11
- 229910016570 AlCu Inorganic materials 0.000 claims description 10
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000004484 Briquette Substances 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种集成电流传感器的SiC晶体管器件，所述SiC晶体管器件的源极一侧、有源区内按设定比例均匀选取若干个原胞作为源传感器，其他的原胞作为器件源极的原胞，即主原胞；同时采用源极的多层布线方式使源极压块金属与所述源传感器的压块金属处于一个平面上；所述源传感器的栅极与SiC晶体管器件的栅极都是相连的，共用栅极压块金属，并且共用漏极。本申请不仅可以实时地监控芯片的电流，而且能够全面地反应整个芯片内的电流状况；可以得到实时的、非常准确的数据；以利于系统进行及时的控制保护。
Description
技术领域
本发明属于半导体领域，具体涉及一种集成电流传感器的SiC晶体管器件及其制备方法。
背景技术
SiC MOSFET、JFET、BJT、IGBT等晶体管器件经过多年的研究，已经有一些厂商率先推出了商业化产品，并且已经在工业上进行了广泛的应用。
在很多的应用情况，为了更好的保护系统甚至保护器件，以及使器件在系统中更加可靠地工作，往往需要实时监控芯片的结温和电流。在通常的情况下，系统中监控器件的电流往往通过霍尔传感器的方法，通过感应电流或磁场来判断电流的大小。这种方法需要增加额外的系统。一种更好的方法是直接在芯片上引出传感电流，通过监控外部串联电阻的电压得到传感电流，并根据传感电流与芯片电流之间比较稳定的比例得到芯片电流大小。这种监控芯片电流的方法可以得到实时的、非常准确的数据。以利于系统进行及时的控制保护。
一般地，在SiC芯片上集成电流传感器的方法是在器件的靠近边缘部分，如图1a和1b所示。选取一些原胞组成的区域作为传感器，根据这个区域的面积与整个有源区其他区域的面积比或者内部原胞数量与所有其他原胞数量的比估算得到传感电流与芯片电流的比例，再通过测试校准。这种方法虽能实时地监控芯片的电流，但是传感器的原胞集中在芯片的边缘，并不能很好的反应整个芯片。特别在芯片工作状态下，芯片内部结温升高，整个芯片的结温在瞬间并不一致，边缘的原胞电流与芯片电流的比例并不能很好的保持一致。另外，整个晶圆的掺杂浓度、厚度的不均匀会导致不同晶圆区域的芯片的传感电流比例不一致，传感电流比例不均匀，从而影响器件的使用。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种集成电流传感器的SiC晶体管器件，其有效解决了现有技术中存在的问题。本发明的另一目的在于提供一种制作集成电流传感器的SiC晶体管器件的方法。
为实现上述目的，本发明采用以下技术方案：
一种集成电流传感器的SiC晶体管器件，所述SiC晶体管器件的源极一侧、有源区内按设定比例均匀选取若干个原胞作为源传感器，其他的原胞作为器件源极的原胞，即主原胞；同时采用源极的多层布线方式使源极压块金属与所述源传感器的压块金属处于一个平面上；所述源传感器的栅极与SiC晶体管器件的栅极都是相连的，共用栅极压块金属，并且共用漏极。
进一步，所述源传感器独立的引出源电极，源传感器电极与SiC晶体管器件的源极之间由介质进行隔离。
进一步，每个源传感器原胞均被多个所述主原胞所包围。
一种制备集成电流传感器的SiC晶体管器件的方法，所述方法包括如下步骤：
1)在SiC晶体管器件的有源区内每个原胞的源欧姆接触、栅极欧姆接触或栅多晶硅或栅金属，以及栅极和源极隔离介质都完成后，做上第一互连金属层；通过所述第一互连金属层实现各主原胞源极间的互连，其中在栅压块金属与源压块金属隔离区和比源传感器源极区大的区域没有金属，即保持栅与源的隔离和芯片源极与传感器源极的隔离；同时把各原胞的栅极与栅极压块区域实现互连；
2)淀积第一层间介质，并在所述第一层间介质上选择性的刻孔，刻孔的位置是源传感器原胞的位置，大小与源传感器原胞的源栅隔离介质间的欧姆区域相等或小；
3)做上第二互连金属层，所述第二互连金属层把所有传感器原胞的源极互连在一起，实现电连通；并且在比栅极压块区域和各主原胞源极区域稍大的区域无金属分布，形成传感器原胞的源极与芯片源极和栅极的隔离；
4)淀积第二层间介质层，并在所述第二层间介质层上选择性的刻孔；刻孔区域包括三部分，一部分是所有主原胞的源极区，通孔穿过第二、第一层间介质，到达各主原胞的第一互连金属层；另一部分是源传感器的金属压块区，通孔穿过第二层间介质，达到第二互连金属层；第三部分是栅极金属压块区，通孔穿过第二层间介质和第一层间介质，达到第一互连金属层；
5)淀积压块金属，压块金属包括芯片的源极和电流传感器的源极的压块金属和栅极的压块金属，且三个区域互相隔离；
6)淀积钝化层，同时在器件源极、传感器源极和共用的栅极压块金属上分别开窗口。
进一步，所述第一互连金属层为Ti/Al、Ti/AlCu、Ti/AlSi、Ti/Cu或TiW/AlSiCu。
进一步，所述第一层间介质的厚度大于0.5μm，第一层间介质为SiO2层、Si3N4层、SiON层，或两层、多层的混合层。
进一步，所述第二互连金属层为Ti/Al、Ti/AlCu、Ti/AlSi、Ti/Cu或TiW/AlSiCu；第二互连金属层的厚度大于0.5μm。
进一步，所述第二层间介质层的厚度大于0.5μm；第二层间介质层为SiO2层、Si3N4层、SiON层，或两层、多层的混合层。
进一步，所述压块金属为Ti/Al、Ti/AlCu、Ti/AlSi、Ti/Cu或TiW/AlSiCu。
本发明具有以下有益技术效果：
本申请不仅可以实时地监控芯片的电流，而且能够全面地反应整个芯片内的电流状况；可以得到实时的、非常准确的数据；以利于系统进行及时的控制保护。
附图说明
图1a为现有技术中SiC晶体管器件上集成电流传感器的结构的平面俯视图(浅虚线表示是电极下面的原胞结构，粗虚线部分表示是传感器原胞的源极部分)；
图1b为现有技术中SiC晶体管器件上集成电流传感器的截面结构示意图(以MOSFET为例)；
图2为本发明的SiC晶体管器件上集成电流传感器的截面结构示意图(以MOSFET为例)；
图3为本发明实施例的集成电流传感器的SiC晶体管器件的平面视图(虚线表示是电极下面的原胞结构，其中粗黑线部分表示是传感器原胞的源极部分)；
图4为本发明实施例的集成电流传感器的SiC晶体管器件制备过程中做上第一互连金属层后的平面视图(虚线表示内部无金属)；
图5为本发明实施例的集成电流传感器的SiC晶体管器件制备过程中第一层间介质刻孔后的平面视图(虚线表示内部是孔)；
图6为本发明实施例的集成电流传感器的SiC晶体管器件制备过程中做上第二互连金属层后的平面视图(虚线表示内部无金属)；
图7为本发明实施例的集成电流传感器的SiC晶体管器件制备过程中第二层间介质刻孔后的平面视图(虚线表示内部是孔)；
图8为本发明实施例的集成电流传感器的SiC晶体管器件制备过程中淀积公共栅、源电极、传感器源电极压块金属后的平面视图。
具体实施方式
下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
如图2-3所示，本发明了提供了一种集成电流传感器的SiC晶体管器件，该SiC晶体管器件的源极(或发射极)一侧、有源区内按设定比例均匀选取若干个原胞作为源传感器，使传感器电流与源极电流形成比较均匀和稳定的比例，其他的原胞作为器件源极的原胞，即主原胞；同时采用源极的多层布线方式使源极压块金属与所述源传感器的压块金属处于一个平面上；所述源传感器的栅极与SiC晶体管器件的栅极都是相连的，共用栅极压块金属，并且共用漏极(或集电极)。
源传感器独立的引出源电极，源传感器电极与SiC晶体管器件的源极之间由介质进行隔离。
源传感器原胞选择的方法是，根据传感电流与源极电流的比例，在整个芯片中均匀、有序的选择一些数量的原胞作为源传感器原胞，每个源传感器原胞均匀的被多个主原胞所包围。
本发明在在SiC晶体管芯片上集成电流传感器的结构和方法，可以用到SiC的多种晶体管，如MOSFET、JFET、BJT、IGBT等。同时本发明的方法也不仅仅能应用于SiC晶体管，同时也可以用于其他材料的晶体管器件，如GaN、Ga2O3、GaAs、Si等各种半导体材料器件。
本发明还提供了一种制备集成电流传感器的SiC晶体管器件的方法，下面结合附图对该方法进行详细说明：
如图4所示，在每个原胞的源欧姆接触，栅极欧姆接触(如JFET、BJT)或栅多晶硅或栅金属(如MOSFET、IGBT等)，栅极和源极隔离介质都完成后，做上第一互连金属层。第一互连金属实现各主原胞源极间的互连，其中在栅压块金属与源压块金属隔离区和比源传感器源极区稍大的区域没有金属(保持栅与源的隔离和芯片源极与传感器源极的隔离)。同时把各原胞的栅极与栅极压块区域实现互连。第一互连金属层可以是Ti/Al,Ti/AlCu，Ti/AlSi,Ti/Cu,TiW/AlSiCu等，即第一层金属相对较薄，作为互连和阻挡层的作用。
如图5所示，淀积第一层间介质，厚度大于0.5μm，并在第一层间介质上选择性的刻孔，刻孔的位置是源传感器原胞的位置，大小比源传感器原胞的源栅隔离介质间的欧姆区域相等或稍小。第一层间介质可以是SiO2、Si3N4、SiON，或两层或多层混合等。
如图6所示，做上第二互连金属层，第二互连金属层可以是Ti/Al,Ti/AlCu，Ti/AlSi,Ti/Cu,TiW/AlSiCu等，第一层金属相对较薄，作为互连和阻挡层的作用，第二层金属相对较厚，一般大于0.5μm，起导电作用。第二互连金属层把所有传感器原胞的源极互连在一起，实现电连通。分别在比栅极压块区域和各主原胞源极区域稍大的区域无金属分布，形成与芯片源极和栅极隔离。
如图7所示，淀积第二层间介质层，厚度大于0.5μm，并在第二层间介质上选择性的刻孔。第二层间介质可以是SiO2、Si3N4、SiON，或两层或多层混合等。开孔区域包括三部分，一部分是所有主原胞的源极区，通孔穿过第二、第一层间介质，到达各主原胞的第一互连金属层；另一部分是源传感器的金属压块区，通孔穿过第二层间介质，达到第二互连金属层；第三部分是栅极金属压块区，通孔穿过第二层间介质和第一层间介质，达到第一互连金属层。
如图8所示，淀积压块金属，压块金属包括芯片的源极和电流传感器的源极的压块金属和栅极的压块金属，三个区域互相隔离。压块金属层可以是Ti/Al,Ti/AlCu，Ti/AlSi,Ti/Cu,TiW/AlSiCu等，即第一层金属相对较薄，作为互连和阻挡层的作用，可以是Ti，TiW等，第二层金属相对较厚，可以是Al，AlCu，AlSi,Cu,AlSiCu，Ag，Au等低电阻率金属，厚度一般大于2μm，起导电和焊接作用。
传感器源极压块金属与共同栅压块金属在器件平面俯视图上的布局可以在器件设计时根据利于芯片封装的原则进行。
最后是最终的钝化层，同时在器件源极、传感器源极和共用的栅极压块金属上分别开窗口。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。
Claims (9)
1.一种集成电流传感器的SiC晶体管器件，其特征在于，所述SiC晶体管器件的源极一侧、有源区内按设定比例均匀选取若干个原胞作为源传感器，其他的原胞作为器件源极的原胞，即主原胞；同时采用源极的多层布线方式使源极压块金属与所述源传感器的压块金属处于一个平面上；所述源传感器的栅极与SiC晶体管器件的栅极都是相连的，共用栅极压块金属，并且共用漏极。
2.根据权利要求1所述的集成电流传感器的SiC晶体管器件，其特征在于，所述源传感器独立的引出源电极，源传感器电极与SiC晶体管器件的源极之间由介质进行隔离。
3.根据权利要求1所述的集成电流传感器的SiC晶体管器件，其特征在于，每个源传感器原胞均被多个所述主原胞所包围。
4.一种制备权利要求1-3任一所述的集成电流传感器的SiC晶体管器件的方法，其特征在于，所述方法包括如下步骤：
1)在SiC晶体管器件的有源区内每个原胞的源欧姆接触、栅极欧姆接触或栅多晶硅或栅金属，以及栅极和源极隔离介质都完成后，做上第一互连金属层；通过所述第一互连金属层实现各主原胞源极间的互连，其中在栅压块金属与源压块金属隔离区和比源传感器源极区大的区域没有金属，即保持栅与源的隔离和芯片源极与传感器源极的隔离；同时把各原胞的栅极与栅极压块区域实现互连；
2)淀积第一层间介质，并在所述第一层间介质上选择性的刻孔，刻孔的位置是源传感器原胞的位置，大小与源传感器原胞的源栅隔离介质间的欧姆区域相等或小；
3)做上第二互连金属层，所述第二互连金属层把所有传感器原胞的源极互连在一起，实现电连通；并且在比栅极压块区域和各主原胞源极区域稍大的区域无金属分布，形成传感器原胞的源极与芯片源极和栅极的隔离；
4)淀积第二层间介质层，并在所述第二层间介质层上选择性的刻孔；刻孔区域包括三部分，一部分是所有主原胞的源极区，通孔穿过第二、第一层间介质，到达各主原胞的第一互联金属层；另一部分是源传感器的金属压块区，通孔穿过第二层间介质，达到第二互连金属层；第三部分是栅极金属压块区，通孔穿过第二层间介质和第一层间介质，达到第一互连金属层；
5)淀积压块金属，压块金属包括芯片的源极和电流传感器的源极的压块金属和栅极的压块金属，且三个区域互相隔离；
6)淀积钝化层，同时在器件源极、传感器源极和共用的栅极压块金属上分别开窗口。
5.根据权利要求4所述的集成电流传感器的SiC晶体管器件的制备方法，其特征在于，所述第一互连金属层为Ti/Al、Ti/AlCu、Ti/AlSi、Ti/Cu或TiW/AlSiCu。
6.根据权利要求4所述的集成电流传感器的SiC晶体管器件的制备方法，其特征在于，所述第一层间介质的厚度大于0.5μm，第一层间介质为SiO2层、Si3N4层、SiON层，或两层、多层的混合层。
7.根据权利要求4所述的集成电流传感器的SiC晶体管器件的制备方法，其特征在于，所述第二互连金属层为Ti/Al、Ti/AlCu、Ti/AlSi、Ti/Cu或TiW/AlSiCu；第二互连金属层的厚度大于0.5μm。
8.根据权利要求4所述的集成电流传感器的SiC晶体管器件的制备方法，其特征在于，所述第二层间介质层的厚度大于0.5μm；第二层间介质层为SiO2层、Si3N4层、SiON层，或两层、多层的混合层。
9.根据权利要求4所述的集成电流传感器的SiC晶体管器件的制备方法，其特征在于，所述压块金属为Ti/Al、Ti/AlCu、Ti/AlSi、Ti/Cu或TiW/AlSiCu。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710129027.4A CN106816437A (zh) | 2017-03-06 | 2017-03-06 | 一种集成电流传感器的SiC晶体管器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710129027.4A CN106816437A (zh) | 2017-03-06 | 2017-03-06 | 一种集成电流传感器的SiC晶体管器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106816437A true CN106816437A (zh) | 2017-06-09 |
Family
ID=59114589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710129027.4A Withdrawn CN106816437A (zh) | 2017-03-06 | 2017-03-06 | 一种集成电流传感器的SiC晶体管器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106816437A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668311A (zh) * | 2020-05-25 | 2020-09-15 | 江苏东海半导体科技有限公司 | 一种mosfet芯片版图结构 |
| CN112968052A (zh) * | 2020-12-23 | 2021-06-15 | 王培林 | 具有电流传感器的平面栅型功率器件及其制备方法 |
| TWI782474B (zh) * | 2020-06-29 | 2022-11-01 | 台灣積體電路製造股份有限公司 | 使用半導體偵測器的偵測方法與半導體結構 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110210956A1 (en) * | 2010-02-26 | 2011-09-01 | Dev Alok Girdhar | Current sensor for a semiconductor device and system |
| CN102881679A (zh) * | 2012-09-24 | 2013-01-16 | 株洲南车时代电气股份有限公司 | 一种集成了温度和电流传感功能的igbt芯片 |
| US20150333060A1 (en) * | 2014-05-14 | 2015-11-19 | Infineon Technologies Ag | Semiconductor Device |
| CN206574710U (zh) * | 2017-03-06 | 2017-10-20 | 北京世纪金光半导体有限公司 | 一种集成电流传感器的SiC晶体管器件 |
-
2017
- 2017-03-06 CN CN201710129027.4A patent/CN106816437A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110210956A1 (en) * | 2010-02-26 | 2011-09-01 | Dev Alok Girdhar | Current sensor for a semiconductor device and system |
| CN102881679A (zh) * | 2012-09-24 | 2013-01-16 | 株洲南车时代电气股份有限公司 | 一种集成了温度和电流传感功能的igbt芯片 |
| US20150333060A1 (en) * | 2014-05-14 | 2015-11-19 | Infineon Technologies Ag | Semiconductor Device |
| CN105895628A (zh) * | 2014-05-14 | 2016-08-24 | 英飞凌科技股份有限公司 | 半导体器件 |
| CN206574710U (zh) * | 2017-03-06 | 2017-10-20 | 北京世纪金光半导体有限公司 | 一种集成电流传感器的SiC晶体管器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111668311A (zh) * | 2020-05-25 | 2020-09-15 | 江苏东海半导体科技有限公司 | 一种mosfet芯片版图结构 |
| CN111668311B (zh) * | 2020-05-25 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种mosfet芯片版图结构 |
| TWI782474B (zh) * | 2020-06-29 | 2022-11-01 | 台灣積體電路製造股份有限公司 | 使用半導體偵測器的偵測方法與半導體結構 |
| CN112968052A (zh) * | 2020-12-23 | 2021-06-15 | 王培林 | 具有电流传感器的平面栅型功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205810818U (zh) | 包括hemt结构、双向hemt或双向hemt结构的电子器件 | |
| KR102477908B1 (ko) | 3차원 메모리 장치 및 그 형성 방법 | |
| CN106816437A (zh) | 一种集成电流传感器的SiC晶体管器件及其制备方法 | |
| DE102014108963B4 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren | |
| EP1793426A2 (en) | Semiconductor device having a via hole and its manufacturing method | |
| DE102015120547A1 (de) | Halbleiterbauelement, Leistungshalbleiterbauelement und Verfahren zum Verarbeiten eines Halbleiterbauelements | |
| CN107564962A (zh) | 一种沟槽式mosfet及其制备方法 | |
| CN104517915B (zh) | 布局及其制造方法 | |
| CN207338385U (zh) | 半导体器件 | |
| JPS6046074A (ja) | 電界効果トランジスタの製造方法 | |
| CN206574710U (zh) | 一种集成电流传感器的SiC晶体管器件 | |
| CN207149559U (zh) | 电子器件 | |
| JPH11317525A (ja) | 半導体素子およびその製造方法 | |
| US20150061069A1 (en) | Integrating a capacitor in an integrated circuit | |
| DE102014109662B4 (de) | Halbleiterchip und Gehäuse mit Source-Down- und Sensorkonfiguration | |
| DE102018115326B3 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
| DE102013110541A1 (de) | Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung | |
| CN201336308Y (zh) | 集成电路芯片结构 | |
| CN105977291A (zh) | 半导体装置和形成该半导体装置的方法 | |
| CN105900232A (zh) | 具有导体回填的嵌入式熔丝 | |
| CN105895668B (zh) | 用于降低半导体装置中的泄漏电流的结层间电介质 | |
| CN106409893A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| DE112018007144T5 (de) | Seitenwand-Interconnect-Metallisierungsstrukturen für integrierte Schaltungsvorrichtungen | |
| US6788552B1 (en) | Method and apparatus for reducing substrate bias voltage drop | |
| CN206422043U (zh) | 一种测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20170609 |