CN107564962A - 一种沟槽式mosfet及其制备方法 - Google Patents

一种沟槽式mosfet及其制备方法 Download PDF

Info

Publication number
CN107564962A
CN107564962A CN201610843902.0A CN201610843902A CN107564962A CN 107564962 A CN107564962 A CN 107564962A CN 201610843902 A CN201610843902 A CN 201610843902A CN 107564962 A CN107564962 A CN 107564962A
Authority
CN
China
Prior art keywords
groove
mosfet
semiconductor substrate
preset areas
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610843902.0A
Other languages
English (en)
Other versions
CN107564962B (zh
Inventor
王晓彬
马督儿·博德
保罗·索拉普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN107564962A publication Critical patent/CN107564962A/zh
Application granted granted Critical
Publication of CN107564962B publication Critical patent/CN107564962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种沟槽式MOSFET，包括第一导电类型的半导体衬底；设于半导体衬底的第一预设区中的多个并排设置的呈现为条状的第一沟槽，其长度方向沿着第一方向延伸；设于半导体衬底的第二预设区中的多个并排设置的呈现为条状的第二沟槽，其长度方向沿着与第一方向相垂直的第二方向延伸；位于第一、第二沟槽内的控制栅极，和形成在第一、第二沟槽侧壁附近的半导体衬底中的第二导电类型的本体区，及形成在本体区顶部的第一导电类型的源极区。

Description

一种沟槽式MOSFET及其制备方法
技术领域
本发明涉及半导体器件的制备方法，更确切地说，是可抑制晶圆的曲翘程度并提供高密度和深沟槽的沟槽式MOSFET及对应的制备方法。
背景技术
功率金属氧化物半导体场效应管以其开关速度快、频率性能好、输入阻抗高以及驱动功率小，并且温度特性好、无二次击穿等优点，大量应用在消费性电子设备中，而其中常见的沟槽式功率金属氧化物半导体场效应管的器件，内部包含大量的基本MOSFET单元或晶胞，晶胞与晶胞之间的间距则会直接影响功率MOSFET的重要电性参数，例如漏极源极导通电阻RDSON。导通电阻RDSON是器件单位面积在器件的导通状态时，漏极和源极之间的总电阻，它是决定器件的最大额定电流和功率损耗的重要参数。但是很遗憾的是晶圆极易产生所谓的曲翘，当我们在制备沟槽的深度相对较深的MOSFET时，或者是制备单位面积上晶胞密度较大的MOSFET时，晶圆的曲翘效应这是很不利的因素也容易导致产品的良率降低。为避免这些问题，本发明将在下文中一一详细阐明解决方案。
发明内容
本发明涉及的一种沟槽式MOSFET，包括：第一导电类型的半导体衬底；设于半导体衬底的第一预设区中的多个并排设置的呈现为条状的第一沟槽，其长度方向沿着第一方向延伸；设于半导体衬底的第二预设区中的多个并排设置的呈现为条状的第二沟槽，其长度方向沿着与第一方向相垂直的第二方向延伸；位于第一、第二沟槽内的控制栅极，和形成在第一、第二沟槽侧壁附近的半导体衬底中的第二导电类型的本体区，及形成在本体区顶部的第一导电类型的源极区。
上述的沟槽式MOSFET，MOSFET形成在一个方形的晶片上，第一方向平行于晶片的一组对边，第二方向平行于晶片的另一组对边。
上述的沟槽式MOSFET，第一预设区中的一个或多个第一沟槽的一端向与该第一预设区相邻的一个第二预设区延伸，直至一个或多个第一沟槽的该一端与第二预设区中最靠近该第一预设区的一个第二沟槽连通。
上述的沟槽式MOSFET，在相邻第一沟槽之间的半导体衬底区域中形成有呈现为条状的并且长度方向沿着第一方向延伸的接触沟槽，和在相邻第二沟槽之间的半导体衬底区域中形成有呈现为条状的并且长度方向沿着第二方向延伸的接触沟槽，以及在接触沟槽内填充有金属材料。
上述的沟槽式MOSFET，在第一预设区中没有布置第二沟槽以及在第二预设区中没有布置第一沟槽。
上述的沟槽式MOSFET，在第一、第二沟槽的顶部设置控制栅极，和在第一、第二沟槽的底部设置屏蔽栅极，其中每个第一或第二沟槽内的控制栅极和屏蔽栅极通过它们之间设置的层间绝缘层隔离。
一种沟槽式MOSFET的制备方法，包括以下步骤：提供第一导电类型的半导体衬底；在半导体衬底的第一预设区中上刻蚀出多个并排设置的呈现为条状的第一沟槽，其长度方向沿着第一方向延伸；在半导体衬底的第二预设区中上刻蚀出多个并排设置的呈现为条状的第二沟槽，其长度方向沿着与第一方向相垂直的第二方向延伸；在第一、第二沟槽内填充导电材料制备控制栅极；在半导体衬底顶部植入第二导电类型的掺杂物形成本体区；在本体区的顶部植入第一导电类型的掺杂物形成源极区。
上述的方法，先在覆盖于半导体衬底上表面的一个掩膜层中形成开口，利用掩膜层来蚀刻半导体衬底以同步形成第一、第二沟槽。
上述的方法，在第一、第二沟槽内填充导电材料之前，先在第一、第二沟槽各自的底部和侧壁覆盖一层第一绝缘层。
上述的方法，在制备控制栅极的过程中，先在半导体衬底之上和在第一、第二沟槽内沉积导电材料，之后再对导电材料进行回刻，仅仅保留第一、第二沟槽内的导电材料作为控制栅极。
上述的方法，在制备控制栅极的过程中，先在半导体衬底之上和在第一、第二沟槽内沉积导电材料，之后再对导电材料进行回刻，保留第一、第二沟槽底部的导电材料作为屏蔽栅极；其后再在半导体衬底上方和在第一、第二沟槽内沉积绝缘材料，并回刻绝缘材料，从而在屏蔽栅极上方制备一个层间绝缘层，然后在半导体衬底的上表面及在第一、第二沟槽各自顶部的裸露侧壁上覆盖第二绝缘层；以及在半导体衬底之上和在第一、第二沟槽的顶部沉积导电材料，紧接着对导电材料进行回刻，仅仅保留第一、第二沟槽顶部的导电材料作为控制栅极。
上述的方法，形成源极区之后，再在各控制栅极和半导体衬底上方形成一个钝化层，其后再刻蚀钝化层形成多个呈现为条状的接触沟槽，接触沟槽具有贯穿钝化层、源极区而使得其底部到达本体区的深度，之后再在接触沟槽中填充金属材料；相邻第一沟槽之间的半导体衬底区域中形成的接触沟槽的长度方向沿第一方向延伸，相邻第二沟槽之间的半导体衬底区域中形成的接触沟槽的长度方向沿第二方向延伸。
上述的方法，第一预设区中的一个或多个第一沟槽的一端向与该第一预设区相邻近的一个第二预设区延伸，使得一个或多个第一沟槽的该一端与第二预设区中最靠近该第一预设区的一个第二沟槽相连通。
一种分布在晶圆上的沟槽式MOSFET，晶圆上的一部分MOSFET包含的多个并排设置的沟槽呈现为条状并且其长度方向沿着第一方向延伸，晶圆上的另一部分MOSFET包含的多个并排设置的沟槽呈现为条状并且其长度方向沿着第二方向延伸，其中第一方向和第二方向相互垂直。
上述的一种分布在晶圆上的沟槽式MOSFET，在晶圆上任意相邻的两个MOSFET中，一个MOSFET包含的多个沟槽沿着第一方向延伸而且至少设置一个与之相邻的MOSFET所包含的多个沟槽沿着第二方向延伸。
上述的一种分布在晶圆上的沟槽式MOSFET，晶圆上的多个MOSFET以阵列的方式布局，并且由第一类MOSFET构成的列和由第二类MOSFET构成的列交替间隔配置，任意一个第一类MOSFET所包含的多个沟槽均沿着第一方向延伸，任意一个第二类MOSFET所包含的多个沟槽均沿着第二方向延伸。
附图说明
阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：
图1A～1B是晶圆的大概示意图及晶圆上MOSFET的沟槽布局。
图2是封闭式MOSFET单元或晶胞的沟槽布局。
图3A～3C是第一沟槽和第二沟槽的各种平面布局方式。
图4A～4B是第一沟槽和第二沟槽的立体示意图。
图5是长方形的MOSFET晶片的沟槽布局。
图6A～6I是不带屏蔽栅的沟槽式MOSFET的制备工艺。
图7A-7B是不带屏蔽栅的沟槽式MOSFET的截面示意图。
图8A～8B是带有接触沟槽的MOSFET立体示意图。
图9是第一沟槽和第二沟槽布局的可选实施例。
图10A～10H是带有屏蔽栅的沟槽式MOSFET的制备工艺。
图11是晶圆上相邻的两个MOSFET各自的沟槽布局方式。
图12是晶圆上不同列的MOSFET各自的沟槽布局方式。
具体实施方式
下面将结合各实施例，对本发明的技术方案进行清楚完整的阐述，但所描述的实施例仅是本发明用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
参见图1A所示，展示了晶圆100未被切割之前包含有大量相互铸造在一起的芯片或称晶片101颗粒，晶圆100正面通常布置有横向和纵向的切割线(scribe line)102来界定相邻晶片101之间的边界，以便后续例如封装阶段可以沿着切割线102将晶片101从晶圆100上切割下来成为单独的个体。图1B是单独一个晶片101的平面示意出，在功率金属氧化物半导体场效晶体管器件中，晶片101通常采用沟槽式的栅极，例如在图1B中在晶片101上分布有多条沟槽110，沟槽110内填充有导电材料构成栅极。为了方便叙述，先行设定方形的晶片101具有一组平行的横向对边101a和101b以及具有另一组相互平行的纵向对边101c和101d。那么晶片101上分布的沟槽110既可以纵向分布也可以横向分布，图1B中是以纵向分布为例。在图1B晶片101的结构中，相邻的平行沟槽110之间的有源半导体台面在与沟槽110平行的方向连续延伸的长度远远大于相邻的平行沟槽110之间的间距,，也就是说，半导体台面在与沟槽110平行的方向的长度至少是其在与沟槽110垂直的方向的宽度的10倍以上。我们所面临的一个疑虑是，图1B中的晶片101自身以及图1A中的晶圆100存在一个棘手的曲翘问题，这种曲翘会给各个工序造成诸多的不便。图2的沟槽布局方式将功率金属氧化物半导体场效晶体管设置成封闭式的晶体管单元111，也就是在任意相邻的两条横向沟槽之间还设置有纵向的多个沟槽，相邻的横向沟槽和纵向沟槽所限定的有源半导体台面在相互垂直的两个方向的长度相差不超出五倍。这种封闭式的晶体管单元111可以部分缓解晶圆的应力和略微降低曲翘程度。但是无论是横向沟槽还是纵向沟槽，相邻的沟槽之间需要限定一定的距离，对于沟槽较深较宽的MOSFET而言，封闭式的晶体管的沟道密度以及导通电阻都不尽如意。图3A的实施方式提出了改进的措施，在MOSFEET晶片101的半导体衬底上的第一预设区A布局有横向的长条状的第一沟槽112a，那么设定第一沟槽112a的长度方向是沿着第一方向(如横向)延伸并且晶片101具有的一组对边101a和101b也是沿着第一方向延伸。与之相对的是，还在MOSFEET晶片101的半导体衬底上的第二预设区B布局有横向的长条状的第二沟槽112b，设定第二沟槽112b的长度方向沿着第二方向(如纵向)延伸并且晶片101具有的一组对边101c和101d也是沿着第二方向延伸。在一些可选实施例中，第一方向例如是笛卡尔坐标系中的X方向，第二方向例如是坐标系中的Y方向，而第一和第二沟槽112a、112b的深度方向则是坐标系中的Z方向。图3A的实施方式与图2略有区别，主要是第一预设区A没有布置第二沟槽112b来与第一沟槽112a配合构成封闭式的晶胞，相邻的平行第一沟槽112a之间的有源半导体台面在与第一沟槽112a平行的方向连续延伸的长度远远大于相邻的平行第一沟槽112a之间的间距，相邻的平行第一沟槽112a之间的半导体台面在与第一沟槽112a平行的方向的长度至少是该半导体台面在与第一沟槽112a垂直的方向的宽度的10倍以上；以及第二预设区B没有布置第一沟槽112a来与第二沟槽112b配合构成封闭式的晶胞，相邻的平行第二沟槽112b之间的有源半导体台面在与第二沟槽112b平行的方向连续延伸的长度远远大于相邻的平行的第二沟槽112b之间的间距，相邻的平行的第二沟槽112b之间的半导体台面在与第二沟槽112b平行的方向的长度至少是该半导体台面在与第二沟槽112b垂直的方向的宽度的10倍以上。图3A的实施方式克服了封闭式晶胞存在的缺陷。
图3B的实施方式，是表示在晶片101的周边边缘处的终端区则设置了环形闭合的端接沟槽120，第一预设区A和第二预设区B中的第一沟槽112a和第二沟槽112b限制在端接沟槽120内侧的有源区，下文中将会继续详细介绍。而在图3C的实施例中，假定第一预设区A是和第二预设区B两者在半导体衬底的位置关系上是彼此相邻的，而且第二预设区B中具有一个最靠近第一预设区A的第二沟槽112b-1，该第二沟槽112b-1也即是位于第二预设区B的边缘处的一个沟槽，在该实施例中，第一预设区A中的一个或多个第一沟槽112a的一端向第二预设区B延伸，直至一个或多个第一沟槽112a各自的该一端与第二预设区B中最靠近该第一预设区A的一个第二沟槽112b-1相连通。
图4A展示了图3A的实施例的立体结构，图4B展示了图3C的实施例的立体结构。第一导电类型的半导体衬底例如可以包括一个重掺杂N++的底部衬底105和位于底部衬底105上的N-型的外延层106，在外延层106的顶部植入第二导电类型(例如P型)的本体区115，而在本体区115的顶部则植入了N+型的源极区116。第一沟槽112a和第二沟槽112b向下贯穿源极区116和本体区115直至它们的底部向下延伸到本体区115下方的外延层106中，在相邻沟槽间形成半导体台面。该第一沟槽112a和第二沟槽112b中均填充有导电材料132构成的控制栅极，第一沟槽112a和第二沟槽112b的内部侧壁和底部上均附着有绝缘层131，以隔离导电材料132和沟槽外侧的半导体衬底区域。当MOSFET工作被接通时，可以沿着第一沟槽112a和第二沟槽112b的垂直侧壁在它们附近的本体区115中形成垂直方向上的载流子沟道，从而在源极区116和由底部衬底105构成的漏极之间形成电流通道。在图4A的实施例中，第一预设区A的第一沟槽112a没有与第二预设区B中最靠近该第一预设区A的一个第二沟槽112b-1相连通。但在图4B的实施例中，第一预设区A的各第一沟槽112a的一端均延伸到第二预设区B，并与第二预设区B中最靠近该第一预设区A的一个第二沟槽112b-1相连通，所以第一沟槽112a内部的导电材料132也都与第二沟槽112b-1内部的导电材料132直接物理接触并电连接而可降低栅极电阻。
图5中展示了长条状的沟槽与坐标轴的关系，第一方向例如是坐标系中的X方向而第二方向例如是坐标系中的Y方向，而第一、第二沟槽112a、112b的深度方向则是坐标系中的Z方向。图5的实施例特意展示了除了正方形的晶片101以外，我们还可以采用长方形的晶片101。在该实施例中，显示了第一沟槽112a的长度方向与晶片101的一组短边101a及101b平行，第二沟槽112b的长度方向与晶片101的另一组长边101c及101d相平行。尽管在图中没有示意出来，我们还可以布置第一沟槽112a的长度方向可以是与晶片101的一对长边101c及101d相平行，以及第二沟槽112b的长度方向与晶片101的另一组短边101a及101b相平行。
图6A～6I是图4A的实施例的制备工艺流程。在图6A中，一个可以是单层也可以是复合层结构的掩膜层150形成在半导体衬底之上，然后利用光刻工艺和刻蚀技术在此掩膜层150中刻蚀形成若干开口150a和150b，如图6B所示，开口150a和150b均是长条状的并用于定义条状的栅极沟槽。掩膜层150将作为刻蚀掩膜，以对半导体衬底的外延层106裸露在开口150a和150b的区域进行刻蚀。其中横向延伸的开口150a在外延层106中刻蚀出了第一沟槽112a，纵向延伸的开口150b在外延层106中刻蚀出了第二沟槽112b，从而我们观察图6C(掩膜层150未示出)，第一沟槽112a的长度方向是从纸张的左侧位置向右侧延伸或相反的方向延伸，而第二沟槽112b的长度方向则是从垂直于纸张的方向向内或向外的方向延伸，第一沟槽112a的长度方向和第二沟槽112b基本垂直。其后还需要在第一沟槽112a和第二沟槽112b的侧壁和底部形成一层第一绝缘层131。
图6D(掩膜层150未示出)中，形成导电材料132覆盖在半导体衬底的上方也覆盖掩膜层150，并且导电材料132的一部分还填充在第一沟槽112a和第二沟槽112b内部。由于我们仅仅需要保留位于第一沟槽112a和第二沟槽112b内部的导电材料132，所以还采用了干法刻蚀的回刻的方法将半导体衬底的上方和覆盖掩膜层150的那些导电材料132刻蚀移除掉，后续也将不需要的残留的掩膜层150移除掉。正如图6E所示的那样，预留在第一沟槽112a和第二沟槽112b内部的导电材料132构成了沟槽式MOSFET单元的控制栅极。
图6F中，在外延层106的整个顶部植入P型的本体区115，随后还在本体区115的整个顶部植入N型的源极区116。通常离子注入的步骤还伴随着退火激活的程序。从而我们便可以在第一沟槽112a和第二沟槽112b各自侧壁附近的半导体衬底中形成的第二导电类型的本体区115，及形成在本体区115顶部的第一导电类型的源极区116。后续如图6G所示，再在半导体衬底的上方制备一个钝化层160，钝化层160覆盖在半导体衬底及其源极区116之上，以及钝化层160还覆盖在各第一沟槽112a和第二沟槽112b内部的导电材料132的上方。如图6H所示，是形成接触孔的步骤，同样利用光刻工艺和刻蚀技术在此钝化层160中刻蚀形成若干接触沟槽161a，接触沟槽161a对准相邻栅极沟槽之间的台面结构并向下具有一定的深度。在图6H中，主要打算在相邻第二沟槽112b之间的半导体衬底区域中形成有呈现为条状的并且长度方向沿着第二方向延伸的接触沟槽161a，这可以参考图8A的立体示意图。同样在图6H中，同步还打算在相邻的第一沟槽112a之间的半导体衬底区域中形成有呈现为条状的并且长度方向沿着第一方向延伸的接触沟槽161a，这同样需要参考图8A的立体示意图。针对接触沟槽161a的刻蚀深度要求而言，刻蚀制备它的时候要求刻蚀终止在本体区115中，所以接触沟槽161a具有贯穿钝化层160、源极区116并且使其底部到达本体区115中的深度。在图6I中，在接触沟槽161a内填充金属材料162构成金属栓塞或金属互连结构，多余的金属材料162例如残留在钝化层160上表面的部分需要回刻移除，该金属材料162需要将源极区116和本体区115电性短接，然后再在钝化层160的上方形成一层金属层170，并随之图案化金属层170将其分割成若干互不相连的部分；如图7A所示，分割后的一部分金属层171通过金属材料162电性连接到源极区116和本体区115，而参见图7B所示，分割后的另一部分金属层173则可以通过金属材料163连接到第一沟槽112a和第二沟槽112b内部的导电材料132。
在图3B的实施例中我们提到了终端区的端接沟槽120，它可以与第一沟槽112a和第二沟槽112b同时由此掩膜层150一起刻蚀制备，并在形成第一绝缘层131的阶段端接沟槽120的侧壁和底部由第一绝缘层131覆盖，形成导电材料132时端接沟槽120一起被导电材料132填充并随之回刻导电材料，保留在其内部的导电材料132用于形成端接沟槽120内的虚设栅极。如图7A-7B所示，形成接触沟槽161a的步骤中，同步还形成了一些接触沟槽161b贯穿钝化层160而对准和接触端接沟槽120内的导电材料132，以及还形成了一些接触沟槽161c贯穿钝化层160而对准端接沟槽120外侧的半导体衬底顶部所植入的浮置本体区115和浮置源极区116，接触沟槽161c在深度上到达衬底边缘的浮置源极区116和/或浮置本体区115，形成金属栓塞的阶段金属材料162同步还填充在接触沟槽161b、接触沟槽161c的内部。而由金属层170分割而来的一部分金属层172则交叠在接触沟槽161b、接触沟槽161c上方并与它们内部的金属材料162电性连接，所以端接沟槽120内的导电材料132会通过接触沟槽161b、接触沟槽161c及金属层172而电连接到半导体衬底边缘处的浮置源极区116和/或浮置本体区115。
图8A的实施例中，在相邻第一沟槽112a之间的半导体衬底区域中形成有呈现为条状的并且长度方向沿着第一方向(X轴)延伸的接触沟槽161a，和在相邻第二沟槽112b之间的半导体衬底区域中形成有呈现为条状的并且长度方向沿着第二方向(Y轴)延伸的接触沟槽161a，以及在接触沟槽161a内填充有金属材料162。在图8A的实施例中，第一预设区A的第一沟槽112a没有与第二预设区B中最靠近该第一预设区A的一个第二沟槽112b-1相连通。图8B的实施例与图8A的实施例的仅有的区别是，第一预设区A的各第一沟槽112a的一端均延伸到第二预设区B，并与第二预设区B中最靠近该第一预设区A的一个第二沟槽112b-1相连通，所以会导致第一沟槽112a和第二沟槽112b-1内的导电材料132也形成一体化。接触沟槽161a及其内部填充的金属材料162也能够部分分担栅极沟槽抑制晶圆曲翘的功效，能进一步抑制晶圆的曲翘程度。
在图9的实施例中，和图3A的区别是，晶片101上划定的第一预设区A或者第二预设区B不仅仅只有数量有限的单个，而是可以有多个，也就是说，晶片101上可以有大量的第一预设区A或者第二预设区B，而第一预设区A中的第一沟槽112a以及第二预设区B中的第二沟槽112b的布局可以按照上文提及的方式设置。
图6A～6I是制备带有常规栅极沟槽的MOSFET的工艺流程，而图10A～10H则是制备带有屏蔽栅的MOSFET的工艺流程，沟槽底部的固体屏蔽栅极能够部分分担栅极沟槽抑制晶圆曲翘的功效度。与图6A～6D的流程类似，在半导体衬底中制备第一沟槽112a和第二沟槽112b，之后在它们的内部侧壁和底部上均生成第一绝缘层231，并形成导电材料232覆盖在半导体衬底的上方也覆盖掩膜层150，并且导电材料232的一部分还填充在第一沟槽112a和第二沟槽112b内部，正如图10A至图10B所示的那样。由于我们仅仅需要保留位于第一沟槽112a和第二沟槽112b底部的导电材料232，采用了干法刻蚀的回刻的方法将半导体衬底的上方和覆盖掩膜层150的那些导电材料232刻蚀移除掉，并将位于第一沟槽112a和第二沟槽112b顶部的导电材料232也刻蚀掉。最终的结构正如图10C所示的那样，预留在第一沟槽112a和第二沟槽112b底部的导电材料232构成了沟槽式MOSFET单元的屏蔽栅极。
图10D中，沉积绝缘材料233例如氧化物至半导体衬底的上方，覆盖掩膜层150和半导体衬底，并且绝缘材料233的一部分还填充到第一沟槽112a和第二沟槽112b的顶部而位于底部保留的导电材料232的上方。如图10E所示，随后回刻绝缘材料233，在第一沟槽112a和第二沟槽112b底部保留的导电材料232之上保留层间绝缘层233a，其他的例如半导体衬底上方的绝缘材料233和第一沟槽112a和第二沟槽112b顶部的绝缘材料233都被回刻掉，也将不需要的残留的掩膜层150移除掉，从而将第一沟槽112a和第二沟槽112b顶部的侧壁裸露出来，而且半导体衬底及其外延层106的上表面也裸露出来；其中，形成在第一沟槽112a中临近第二沟槽112b的导电材料232之上的层间绝缘层233a的厚度大于其他区域保留的层间绝缘层233a的厚度，即在第一沟槽112a中临近第二沟槽112b的导电材料232之上的层间绝缘层233a相对于其他区域保留的层间绝缘层233a形成一个覆盖第一沟槽112a一侧侧壁的凸起结构，且该凸起结构的上表面可与沟槽之间的外延层106的顶部表面齐平。如图10F所示，然后在半导体衬底上表面也即及其外延层106的上表面和第二沟槽112b顶部的裸露侧壁上生成和覆盖一个第二绝缘层235，例如氧化层，后续再形成另一个导电材料234覆盖在半导体衬底的上方也覆盖住第二绝缘层235，并且导电材料234的一部分还同时填充在第一沟槽112a和第二沟槽112b的顶部，之后同样以干法回刻的方式，将半导体衬底的上方也即第二绝缘层235上方以及位于绝缘层233a的上述凸起结构上方的导电材料234一并移除掉，而仅仅保留第一沟槽112a和第二沟槽112b各自顶部的导电材料234作为控制栅极，最终的结构如图10F所示。第一沟槽112a和第二沟槽112b顶部的控制栅极和屏蔽栅极通过它们之间的层间绝缘层233a实现隔离。图10F之后的流程可参考如图6F～图7B的步骤，可制备图10G及10H的MOSFET结构，不过第一沟槽112a和第二沟槽112b内部不再只有控制栅极，还有位于控制栅极下方的屏蔽栅极。具体的，如图10F～10G所示，在外延层106的整个顶部植入P型的本体区115，随后还在本体区115的整个顶部植入N型的源极区116，进而在第一沟槽112a和第二沟槽112b各自侧壁附近的半导体衬底中形成的第二导电类型的本体区115，及形成在本体区115顶部的第一导电类型的源极区116。在半导体衬底的上方制备钝化层160后，可利用光刻工艺和刻蚀技术在此钝化层160中刻蚀形成若干接触沟槽161a，接触沟槽161a对准相邻栅极沟槽之间的台面结构或绝缘层233a上的上述的凸起结构并向下具有一定的深度，且对准凸起结构的接触沟槽161a贯穿该凸起结构至位于该凸起结构下方的导电材料232之中，而其余的接触沟槽161a则具有依次贯穿钝化层160、源极区116并且使其底部到达本体区115中的深度。继续在接触沟槽161a内填充金属材料162构成金属栓塞或金属互连结构，多余的金属材料162例如残留在钝化层160上表面的部分则回刻移除，即该金属材料162可将源极区116和本体区115电性短接，然后再在钝化层160的上方形成一层金属层170，并随之图案化金属层170将其分割成若干互不相连的部分；如图10G所示，分割后的一部分金属层171通过金属材料162电性连接到源极区116和本体区115以及通过金属材料163电性连接位于凸起结构下方的导电材料232；而参见图10H所示，分割后的另一部分金属层173则可以通过金属材料163连接到第一沟槽112a和第二沟槽112b内部的导电材料132以及通过金属材料163电性连接位于凸起结构下方的导电材料232。
同样的，基于在图3B的实施例中我们提到的终端区的端接沟槽120，由于其可以与第一沟槽112a和第二沟槽112b同时由此掩膜层150一起刻蚀制备，并在形成第一绝缘层131的阶段端接沟槽120的侧壁和底部由第一绝缘层131覆盖，形成导电材料132时端接沟槽120一起被导电材料132填充并随之回刻导电材料，保留在其内部的导电材料132用于形成端接沟槽120内的虚设栅极。如图10G-10H所示，形成接触沟槽161a的步骤中，同步还形成了一些接触沟槽161b贯穿钝化层160而对准和接触端接沟槽120内的导电材料132，以及还形成了一些接触沟槽161c贯穿钝化层160而对准端接沟槽120外侧的半导体衬底顶部所植入的浮置本体区115和浮置源极区116，接触沟槽161c在深度上到达衬底边缘的浮置源极区116和/或浮置本体区115，形成金属栓塞的阶段金属材料162、163同步还填充在接触沟槽161b、接触沟槽161c的内部。而由金属层170分割而来的一部分金属层172则交叠在接触沟槽161b、接触沟槽161c上方并与它们内部的金属材料162电性连接，所以端接沟槽120内的导电材料132会通过接触沟槽161b、接触沟槽161c及金属层172而电连接到半导体衬底边缘处的浮置源极区116和/或浮置本体区115。
另外，虽然图中没有表示，但是对于带有屏蔽电极的MOSFET而言，还可以设置第一预设区A中的一个或多个第一沟槽112a的一端向第二预设区B延伸，直至一个或多个第一沟槽112a各自的该一端与第二预设区B中最靠近该第一预设区A的一个第二沟槽112b-1相连通，类似附图8B那样。
在上文的实施例中，是针对某一个单独的晶片101自身所包含的沟槽布局进行的阐释，而在图11的实施例中则是针对不同的晶片101提出的实施方式。例如一个晶圆100上的一部分MOSFET 101-1包含的多个并排设置的第一沟槽112a呈现为条状，并且其长度方向沿着第一方向延伸，晶圆100上的另一部分MOSFET 101-2包含的多个并排设置的第二沟槽112b呈现为条状，并且其长度方向沿着第二方向延伸，其中第一沟槽112a、第二沟槽112b内设置有控制栅极或者设置有控制栅极和屏蔽栅极，并且第一方向和第二方向相互垂直，还可以设置第一方向与横向切割线的方向同向，第二方向与纵向切割线的方向同向。在这样的实施方式中，意味着MOSFET 101-1自身无需再额外设置沿着第二方向延伸的沟槽类型(例如全部是横向沟槽)，以及MOSFET 101-2自身无需再额外设置沿着第一方向延伸的沟槽类型(例如全部是纵向沟槽)，也即每个晶片上只布置有沿着一个方向延伸的沟槽，这样会给制备刻蚀沟槽的掩膜板带来便捷。在图11中，两个MOSFET晶片101-1和101-2既可以设置成相邻也可以设置成不相邻，如果是相邻的话，它们两者之间的不同曲翘应力基本可以相互抵消，这是晶圆上消弭局部应力的方式之一。
在图12的一个可选实施例中，晶圆100上的多个MOSFET晶片以阵列的方式布局，并且由第一类MOSFET晶片构成的列(C1、C2、C3、……CN)和由第二类MOSFET晶片构成的列(L1、L2、L3、……LN)交替间隔配置，也即每相邻的两列第一类MOSFET晶片之间配置有一列第二类MOSFET晶片，或者说每相邻的两列第二类MOSFET晶片之间配置有一列第一类MOSFET晶片，并且要求任意一个第一类MOSFET晶片所包含的多个第一沟槽均沿着第一方向延伸，任意一个第二类MOSFET晶片所包含的多个第二沟槽均沿着第二方向延伸。也就是说，第一类MOSFET晶片构成的列(C1、C2、C3、……CN)中的每一个晶片的长条状第一沟槽都是沿着第一方向延伸，而由第二类MOSFET晶片构成的列(L1、L2、L3、……LN)中的每一个晶片的长条状第二沟槽都是沿着第二方向延伸，这是晶圆上消弭整体应力的方式之一。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (16)

1.一种沟槽式MOSFET，其特征在于，包括：
第一导电类型的半导体衬底；
设于半导体衬底的第一预设区中的多个并排设置的呈现为条状的第一沟槽，其长度方向沿着第一方向延伸；
设于半导体衬底的第二预设区中的多个并排设置的呈现为条状的第二沟槽，其长度方向沿着与第一方向相垂直的第二方向延伸；
位于第一、第二沟槽内的控制栅极，和形成在第一、第二沟槽侧壁附近的半导体衬底中的第二导电类型的本体区，及形成在本体区顶部的第一导电类型的源极区。
2.根据权利要求1所述的沟槽式MOSFET，其特征在于，MOSFET形成在一个方形的晶片上，第一方向平行于晶片的一组对边，第二方向平行于晶片的另一组对边。
3.根据权利要求1所述的沟槽式MOSFET，其特征在于，第一预设区中的一个或多个第一沟槽的一端向与该第一预设区相邻的一个第二预设区延伸，直至一个或多个第一沟槽的该一端与第二预设区中最靠近该第一预设区的一个第二沟槽连通。
4.根据权利要求1所述的沟槽式MOSFET，其特征在于，在相邻第一沟槽之间的半导体衬底区域中形成有呈现为条状的并且长度方向沿着第一方向延伸的接触沟槽，和在相邻第二沟槽之间的半导体衬底区域中形成有呈现为条状的并且长度方向沿着第二方向延伸的接触沟槽，以及在接触沟槽内填充有金属材料。
5.根据权利要求1所述的沟槽式MOSFET，其特征在于，在第一预设区中没有布置第二沟槽以及在第二预设区中没有布置第一沟槽。
6.根据权利要求1所述的沟槽式MOSFET，其特征在于，在第一、第二沟槽的顶部设置控制栅极，和在第一、第二沟槽的底部设置屏蔽栅极，其中每个第一或第二沟槽内的控制栅极和屏蔽栅极通过它们之间设置的层间绝缘层隔离。
7.一种沟槽式MOSFET的制备方法，其特征在于，包括以下步骤：
提供第一导电类型的半导体衬底；
在半导体衬底的第一预设区中上刻蚀出多个并排设置的呈现为条状的第一沟槽，其长度方向沿着第一方向延伸；
在半导体衬底的第二预设区中上刻蚀出多个并排设置的呈现为条状的第二沟槽，其长度方向沿着与第一方向相垂直的第二方向延伸；
在第一、第二沟槽内填充导电材料制备控制栅极；
在半导体衬底顶部植入第二导电类型的掺杂物形成本体区；
在本体区的顶部植入第一导电类型的掺杂物形成源极区。
8.根据权利要求7所述的方法，其特征在于，先在覆盖于半导体衬底上表面的一个掩膜层中形成开口，利用掩膜层来蚀刻半导体衬底以同步形成第一、第二沟槽。
9.根据权利要求7所述的方法，其特征在于，在第一、第二沟槽内填充导电材料之前，先在第一、第二沟槽各自的底部和侧壁覆盖一层第一绝缘层。
10.根据权利要求9所述的方法，其特征在于，在制备控制栅极的过程中，先在半导体衬底之上和在第一、第二沟槽内沉积导电材料，之后再对导电材料进行回刻，仅仅保留第一、第二沟槽内的导电材料作为控制栅极。
11.根据权利要求9所述的方法，其特征在于，在制备控制栅极的过程中，先在半导体衬底之上和在第一、第二沟槽内沉积导电材料，之后再对导电材料进行回刻，保留第一、第二沟槽底部的导电材料作为屏蔽栅极；
其后再在半导体衬底上方和在第一、第二沟槽内沉积绝缘材料，并回刻绝缘材料，从而在屏蔽栅极上方制备一个层间绝缘层，然后在半导体衬底的上表面及在第一、第二沟槽各自顶部的裸露侧壁上覆盖第二绝缘层；以及
在半导体衬底之上和在第一、第二沟槽的顶部沉积导电材料，紧接着对导电材料进行回刻，仅仅保留第一、第二沟槽顶部的导电材料作为控制栅极。
12.根据权利要求10或11所述的方法，其特征在于，形成源极区之后，再在各控制栅极和半导体衬底上方形成一个钝化层，其后再刻蚀钝化层形成多个呈现为条状的接触沟槽，接触沟槽具有贯穿钝化层、源极区而使得其底部到达本体区的深度，之后再在接触沟槽中填充金属材料；
相邻第一沟槽之间的半导体衬底区域中形成的接触沟槽的长度方向沿第一方向延伸，相邻第二沟槽之间的半导体衬底区域中形成的接触沟槽的长度方向沿第二方向延伸。
13.根据权利要求7所述的方法，其特征在于，第一预设区中的一个或多个第一沟槽的一端向与该第一预设区相邻近的一个第二预设区延伸，使得一个或多个第一沟槽的该一端与第二预设区中最靠近该第一预设区的一个第二沟槽相连通。
14.一种分布在晶圆上的沟槽式MOSFET，其特征在于，晶圆上的一部分MOSFET包含的多个并排设置的沟槽呈现为条状并且其长度方向沿着第一方向延伸，晶圆上的另一部分MOSFET包含的多个并排设置的沟槽呈现为条状并且其长度方向沿着第二方向延伸，其中第一方向和第二方向相互垂直。
15.根据权利要求14所述的一种分布在晶圆上的沟槽式MOSFET，其特征在于，在晶圆上任意相邻的两个MOSFET中，一个MOSFET包含的多个沟槽沿着第一方向延伸而且至少设置一个与之相邻的MOSFET所包含的多个沟槽沿着第二方向延伸。
16.根据权利要求14所述的一种分布在晶圆上的沟槽式MOSFET，其特征在于，晶圆上的多个MOSFET以阵列的方式布局，并且由第一类MOSFET构成的列和由第二类MOSFET构成的列交替间隔配置，任意一个第一类MOSFET所包含的多个沟槽均沿着第一方向延伸，任意一个第二类MOSFET所包含的多个沟槽均沿着第二方向延伸。
CN201610843902.0A 2016-06-30 2016-09-22 一种沟槽式mosfet及其制备方法 Active CN107564962B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/197,780 2016-06-30
US15/197,780 US10032728B2 (en) 2016-06-30 2016-06-30 Trench MOSFET device and the preparation method thereof

Publications (2)

Publication Number Publication Date
CN107564962A true CN107564962A (zh) 2018-01-09
CN107564962B CN107564962B (zh) 2021-04-30

Family

ID=60807925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610843902.0A Active CN107564962B (zh) 2016-06-30 2016-09-22 一种沟槽式mosfet及其制备方法

Country Status (3)

Country Link
US (2) US10032728B2 (zh)
CN (1) CN107564962B (zh)
TW (1) TWI613732B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767601A (zh) * 2019-09-11 2020-02-07 杭州士兰集昕微电子有限公司 光刻版中沟槽的制造方法和沟槽刻蚀方法
CN117727776A (zh) * 2023-12-19 2024-03-19 深圳市创飞芯源半导体有限公司 沟槽型mosfet器件及制备方法、电子设备及制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10620654B2 (en) * 2016-08-31 2020-04-14 Delta Electronics (Shanghai) Co., Ltd Alternatingly-switched parallel circuit, integrated power module and integrated power package
JP6659516B2 (ja) * 2016-10-20 2020-03-04 トヨタ自動車株式会社 半導体装置
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
US10499876B2 (en) * 2017-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Test key design to enable X-ray scatterometry measurement
CN111200018B (zh) * 2018-11-19 2021-12-21 无锡华润上华科技有限公司 半导体器件及半导体器件制备方法
CN111384168A (zh) * 2018-12-27 2020-07-07 无锡华润华晶微电子有限公司 沟槽mosfet和沟槽mosfet的制造方法
TWI815242B (zh) * 2019-03-20 2023-09-11 日商東芝股份有限公司 半導體晶圓及半導體裝置之製造方法
EP3855493A1 (en) * 2020-01-21 2021-07-28 Murata Manufacturing Co., Ltd. Methods of manufacturing ic devices on wafers, associated wafers and reticles
CN113363252A (zh) * 2021-05-31 2021-09-07 上海积塔半导体有限公司 沟槽igbt芯片版图结构
JPWO2023002767A1 (zh) * 2021-07-21 2023-01-26
TWI825508B (zh) * 2021-11-11 2023-12-11 力晶積成電子製造股份有限公司 半導體結構
CN114334823A (zh) * 2021-12-31 2022-04-12 上海晶岳电子有限公司 一种改善晶圆翘曲的sgt器件及其制作方法
CN115084274A (zh) * 2022-08-24 2022-09-20 华羿微电子股份有限公司 一种高可靠性半导体功率器件及制备方法
CN118077058A (zh) * 2022-09-23 2024-05-24 华为数字能源技术有限公司 半导体器件、制备方法、功率转换电路及车辆

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
CN102097323A (zh) * 2009-12-09 2011-06-15 半导体元件工业有限责任公司 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
US20140175541A1 (en) * 2012-12-21 2014-06-26 Stmicroelectronics S.R.L. Manufacturing of electronic devices in a wafer of semiconductor material having trenches with different directions
CN104022043A (zh) * 2014-06-16 2014-09-03 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
CN105428359A (zh) * 2014-09-15 2016-03-23 英飞凌科技奥地利有限公司 具有电流传感器的半导体器件
CN105448732A (zh) * 2014-09-02 2016-03-30 万国半导体股份有限公司 改善uis性能的沟槽式功率半导体器件及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004052678B3 (de) * 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
TW200919703A (en) 2007-10-26 2009-05-01 Winbond Electronics Corp Semiconductor devices for improving the ESD protection
US20100123193A1 (en) * 2008-11-14 2010-05-20 Burke Peter A Semiconductor component and method of manufacture
US7915672B2 (en) * 2008-11-14 2011-03-29 Semiconductor Components Industries, L.L.C. Semiconductor device having trench shield electrode structure
US8552535B2 (en) * 2008-11-14 2013-10-08 Semiconductor Components Industries, Llc Trench shielding structure for semiconductor device and method
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8643092B2 (en) * 2009-11-20 2014-02-04 Force Mos Technology Co., Ltd. Shielded trench MOSFET with multiple trenched floating gates as termination
US8178922B2 (en) * 2010-01-14 2012-05-15 Force Mos Technology Co., Ltd. Trench MOSFET with ultra high cell density and manufacture thereof
US20110233605A1 (en) * 2010-03-26 2011-09-29 Force Mos Technology Co. Ltd. Semiconductor power device layout for stress reduction
US9252239B2 (en) * 2014-05-31 2016-02-02 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US8829603B2 (en) * 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
JP6021246B2 (ja) * 2012-05-09 2016-11-09 ローム株式会社 半導体装置およびその製造方法
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
KR101986145B1 (ko) 2012-08-28 2019-06-05 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
US8772865B2 (en) * 2012-09-26 2014-07-08 Semiconductor Components Industries, Llc MOS transistor structure
US9455205B2 (en) * 2012-10-09 2016-09-27 Infineon Technologies Ag Semiconductor devices and processing methods
US8928066B2 (en) * 2013-02-04 2015-01-06 Infineon Technologies Austria Ag Integrated circuit with power and sense transistors
US9431392B2 (en) * 2013-03-15 2016-08-30 Infineon Technologies Austria Ag Electronic circuit having adjustable transistor device
CN104969356B (zh) * 2014-01-31 2019-10-08 瑞萨电子株式会社 半导体器件
US9595587B2 (en) * 2014-04-23 2017-03-14 Alpha And Omega Semiconductor Incorporated Split poly connection via through-poly-contact (TPC) in split-gate based power MOSFETs
US9431495B2 (en) * 2014-08-08 2016-08-30 Alpha And Omega Semiconductor Incorporated Method of forming SGT MOSFETs with improved termination breakdown voltage
US9704948B2 (en) * 2014-08-09 2017-07-11 Alpha & Omega Semiconductor (Cayman), Ltd. Power trench MOSFET with improved unclamped inductive switching (UIS) performance and preparation method thereof
US9281368B1 (en) * 2014-12-12 2016-03-08 Alpha And Omega Semiconductor Incorporated Split-gate trench power MOSFET with protected shield oxide
DE102015108440B3 (de) * 2015-05-28 2016-10-06 Infineon Technologies Ag Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
KR102066310B1 (ko) * 2015-09-08 2020-01-15 매그나칩 반도체 유한회사 전력용 반도체 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
CN102097323A (zh) * 2009-12-09 2011-06-15 半导体元件工业有限责任公司 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
US20140175541A1 (en) * 2012-12-21 2014-06-26 Stmicroelectronics S.R.L. Manufacturing of electronic devices in a wafer of semiconductor material having trenches with different directions
CN104022043A (zh) * 2014-06-16 2014-09-03 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
CN105448732A (zh) * 2014-09-02 2016-03-30 万国半导体股份有限公司 改善uis性能的沟槽式功率半导体器件及其制备方法
CN105428359A (zh) * 2014-09-15 2016-03-23 英飞凌科技奥地利有限公司 具有电流传感器的半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767601A (zh) * 2019-09-11 2020-02-07 杭州士兰集昕微电子有限公司 光刻版中沟槽的制造方法和沟槽刻蚀方法
CN110767601B (zh) * 2019-09-11 2022-10-14 杭州士兰集昕微电子有限公司 光刻版中沟槽的制造方法和沟槽刻蚀方法
CN117727776A (zh) * 2023-12-19 2024-03-19 深圳市创飞芯源半导体有限公司 沟槽型mosfet器件及制备方法、电子设备及制备方法

Also Published As

Publication number Publication date
TW201801186A (zh) 2018-01-01
US20180323155A1 (en) 2018-11-08
TWI613732B (zh) 2018-02-01
US10032728B2 (en) 2018-07-24
CN107564962B (zh) 2021-04-30
US10665551B2 (en) 2020-05-26
US20180005959A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN107564962A (zh) 一种沟槽式mosfet及其制备方法
TWI389309B (zh) 利用下沉溝槽之具有頂部汲極的半導體功率元件
TWI539602B (zh) 半導體裝置及製造半導體裝置之方法
CN102376765B (zh) 半导体器件及其制作方法
US8564047B2 (en) Semiconductor power devices integrated with a trenched clamp diode
CN103515437B (zh) 用于场效应晶体管的结构和方法
CN105405868B (zh) 具有包括埋入部分的控制结构的半导体器件及制造方法
CN103456791B (zh) 沟槽功率mosfet
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
US20120037954A1 (en) Equal Potential Ring Structures of Power Semiconductor with Trenched Contact
CN102237279A (zh) 用三个或四个掩膜制备的氧化物终止沟槽mosfet
CN105742185B (zh) 屏蔽栅功率器件及其制造方法
CN107564908A (zh) 具有背对背场效应晶体管的双向开关
CN108767004A (zh) 一种分离栅mosfet器件结构及其制造方法
KR20130142789A (ko) 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
CN110071169A (zh) 具有体接触与介电间隔部的半导体器件及对应的制造方法
CN103208424B (zh) 用于制造半导体元件的方法及场效应半导体元件
KR102307127B1 (ko) 반도체 소자
CN105551965B (zh) 沟槽栅功率mosfet及其制造方法
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
CN103035668A (zh) 横向堆叠超级接面功率半导体装置
CN116913780A (zh) 一种屏蔽栅沟槽型mos器件结构及其制备方法
TWI571959B (zh) 改善ｕｉｓ性能的溝槽式功率半導體器件及其製備方法
US10326013B2 (en) Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts
CN107910271B (zh) 功率半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200428

Address after: Ontario, Canada

Applicant after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA

Applicant before: Alpha and Omega Semiconductor Inc.

GR01 Patent grant
GR01 Patent grant