TWI825508B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI825508B
TWI825508B TW110142012A TW110142012A TWI825508B TW I825508 B TWI825508 B TW I825508B TW 110142012 A TW110142012 A TW 110142012A TW 110142012 A TW110142012 A TW 110142012A TW I825508 B TWI825508 B TW I825508B
Authority
TW
Taiwan
Prior art keywords
trench
gate
substrate
slits
gate structure
Prior art date
Application number
TW110142012A
Other languages
English (en)
Other versions
TW202320336A (zh
Inventor
張健樂
何昌瑾
蔣永康
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110142012A priority Critical patent/TWI825508B/zh
Priority to CN202111430247.3A priority patent/CN116110951A/zh
Priority to US17/674,843 priority patent/US20230144304A1/en
Publication of TW202320336A publication Critical patent/TW202320336A/zh
Application granted granted Critical
Publication of TWI825508B publication Critical patent/TWI825508B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

本揭露提供一種半導體結構，其包括基底、第一閘極結構以及第二閘極結構。基底包括彼此間隔開來的至少一第一溝渠群組和至少一第二溝渠群組。第一溝渠群組包括在第一方向上彼此間隔開來且沿不同於第一方向的第二方向延伸的多個第一溝渠。第二溝渠群組包括在第二方向彼此間隔開來且沿第一方向延伸的多個第二溝渠。第一閘極結構設置在每個第一溝渠中且沿第二方向延伸。第二閘極結構設置在每個第二溝渠中且沿第一方向延伸。

Description

半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種溝渠式閘極金氧半導體（trench gate metal-oxide-semiconductor，trench gate MOS）結構。
溝渠式閘極金氧半導體結構常應用於電源切換元件（power switch），例如電源供應器、整流器、低壓馬達控制器等裝置。溝渠式閘極金氧半導體可採用垂直結構的設計以提升元件密度。舉例而言，汲極端形成於晶片的背面上，且各源極區和各閘極形成於晶片的正面上。電晶體的汲極區彼此並聯連接，因此可耐受相當大的電流。
一般而言，溝渠式金氧半導體結構的工作損失可劃分成切換損失（switching loss）及導通損失（conducting loss），其中因輸入電容所造成的切換損失會因操作頻率的提高而增加。輸入電容包括閘極對源極的電容C gs以及閘極對汲極的電容C gd。在一些已知的方法中，可藉由在閘極的下方形成遮蔽電極（shield electrode）來降低閘極對汲極的電容C gd，進而改善上述的切換損失。然而，當元件的間距不斷地縮小，形成於晶圓中且具有高深寬比（high aspect ratio）的溝渠會導致晶圓的翹曲程度過高而難以對其進行後續的加工。也就是說，考量到晶圓的翹曲程度，溝渠的深度通常會受到限制而無法任意地增加。
本發明提供一種半導體結構，其藉由使基底包括沿著不同方向延伸的第一溝渠和第二溝渠的設計來改善基底的應力分佈，如此可降低包含該基底之晶圓的翹曲程度。
本發明一實施例提供一種半導體結構，其包括基底、第一閘極結構以及第二閘極結構。基底包括彼此間隔開來的至少一第一溝渠群組和至少一第二溝渠群組。第一溝渠群組包括在第一方向上彼此間隔開來且沿不同於第一方向的第二方向延伸的多個第一溝渠。第二溝渠群組包括在第二方向彼此間隔開來且沿第一方向延伸的多個第二溝渠。第一閘極結構設置在每個第一溝渠中且沿第二方向延伸。第二閘極結構設置在每個第二溝渠中且沿第一方向延伸。
在一些實施例中，至少一第一溝渠群組包括多個第一溝渠群組，第二溝渠群組安置在相鄰的兩個第一溝渠群組之間。
在一些實施例中，至少一第一溝渠群組包括多個第一溝渠群組，且至少一第二溝渠群組包括多個第二溝渠群組。多個第一溝渠群組和多個第二溝渠群組在第一方向上和第二方向上交替排列。
在一些實施例中，半導體結構更包括閘極接墊和閘極線。閘極接墊設置在基底上。閘極線設置在基底上且將第一閘極結構及第二閘極結構電性連接至閘極接墊。閘極線包括在第一方向上延伸的多條第一線段以及在第二方向上延伸的多條第二線段。相鄰的兩條第一線段通過第二線段連接，且相鄰的兩條第二線段通過第一線段連接。
在一些實施例中，第一閘極結構在第二方向上的相對兩端分別連接至閘極線的第一線段，且第二閘極結構在第一方向上的相對兩端分別連接至閘極線的第二線段。
在一些實施例中，半導體結構更包括設置在基底上且覆蓋第一閘極結構與第二閘極結構的源極接墊。源極接墊包括沿著第一方向延伸的多條第一狹縫以及沿著第二方向延伸的多條第二狹縫。
在一些實施例中，多條第一狹縫中的一些第一狹縫與多條第二狹縫中的一些第二狹縫彼此互連，而多條第一狹縫中的另一些第一狹縫與多條第二狹縫的另一些第二狹縫彼此不互連。
在一些實施例中，閘極接墊與閘極線在垂直於基底的方向上不與源極接墊重疊。
在一些實施例中，第一線段在垂直於基底的方向上與第一狹縫重疊，且第二線段在垂直於基底的方向上與第二狹縫重疊。
在一些實施例中，源極接墊包括覆蓋第一閘極結構的第一部分和覆蓋第二閘極結構的第二部分。源極接墊的第一部分包括在第一方向延伸且彼此相對的第一側壁，從上視的角度來看，第一線段沿著第一側壁延伸。源極接墊的第二部分包括在第二方向延伸且彼此相對的第二側壁，從上視的角度來看，第二線段沿著第二側壁延伸。
在一些實施例中，第一方向與第二方向大致上與基底的頂表面平行，且第一方向大致上與第二方向垂直。
在一些實施例中，第一溝渠和第二溝渠的深度在約7.1 μm至約8.5 μm的範圍中。
基於上述，在上述半導體結構中，藉由使基底包括沿著第二方向延伸的第一溝渠和沿著不同於第二方向之第一方向延伸的第二溝渠的設計來改善基底的應力分佈，如此可降低包含該基底之晶圓的翹曲程度。除此之外，形成於基底中的溝渠（例如第一溝渠和第二溝渠）的深度能夠更進一步地增加，以提升半導體結構的崩潰電壓（break down voltage）。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
應當理解，當諸如元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，則不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接，而「電性連接」或「耦合」可為二元件間存在其它元件。本文中所使用的「電性連接」可包括物理連接（例如有線連接）及物理斷接（例如無線連接）。
本文使用的「約」、「近似」或「實質上」包括所提到的值和在所屬技術領域中具有通常知識者能夠確定之特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
使用本文中所使用的用語僅為闡述例示性實施例，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。
圖1是本發明一實施例的半導體結構的俯視示意圖。圖2是溝渠深度和晶圓的曲率半徑的關係圖。圖3A是本發明一實施例的包含半導體結構的晶圓於一視角下觀察的示意圖。圖3B是本發明一實施例的包含半導體結構的晶圓於另一視角下觀察的示意圖。
請參照圖1A和圖1B，半導體結構10包括基底100、第一閘極結構110以及第二閘極結構120。
基底100可包括經摻雜的半導體基底以及形成於半導體基底上的磊晶層。在一些實施例中，經摻雜的半導體基底和磊晶層可具有相同的導電類型（例如N型）。在一些實施例中，經摻雜的半導體基底可為N型重摻雜（N +）的矽基底。如此一來，在半導體結構10為溝渠式閘極金氧半導體結構的情況下，N型重摻雜（N +）的矽基底可作為溝渠式閘極金氧半導體結構的汲極，但本發明不以此為限。在一些實施例中，溝渠式閘極金氧半導體結構的汲極（未示出）可設置在基底100底表面（例如與後述之基底100的頂表面相對的表面）上。磊晶層可為N型輕摻雜（N -）的磊晶層，且其形成方式可包括對經摻雜的半導體基底進行磊晶生長（epitaxy growth）製程。
基底100包括彼此間隔開來的至少一第一溝渠群組TRG1和至少一第二溝渠群組TRG2。第一溝渠群組TRG1包括在第一方向D1上彼此間隔開來且沿不同於第一方向D1的第二方向D2延伸的多個第一溝渠102。第二溝渠群組TRG2包括在第二方向D2彼此間隔開來且沿第一方向D1延伸的多個第二溝渠104。如此一來，由於基底100包括沿著不同方向延伸的第一溝渠102和第二溝渠104，故能夠改善基底100的應力分佈，以降低包含基底100之晶圓（例如圖3A所示出的晶圓1）的翹曲程度。除此之外，在基底100的應力分佈得到改善的情況下，第一溝渠102和第二溝渠104的深度能夠進一步地增加，使得半導體結構10的崩潰電壓（break down voltage）能夠進一步地提升。在一些實施例中，第一溝渠102和第二溝渠104的深度可在約7.1 μm至約8.5 μm的範圍中。在一些實施例中，第一方向D1與第二方向D2大致上與基底100的頂表面平行。在一些實施例中，第一方向D1大致上與第二方向D2垂直。
在一些實施例中，第一溝渠102和第二溝渠104可自基底100的頂表面延伸至基底100的內部。在一些實施例中，第一溝渠102於第二方向D2上延伸的長度可不同於第二溝渠104在第一方向D1上延伸的長度。第一溝渠群組TRG1中的第一溝渠102的數量和第二溝渠群組TRG2中的第二溝渠104的數量可根據設計進行調整，本發明不以此為限。相鄰的兩個第一溝渠102之間的間距和相鄰的兩個第二溝渠104之間的間距可根據設計進行調整，本發明不以此為限。
在一些實施例中，至少一第一溝渠群組TRG1可包括多個第一溝渠群組TRG1，而第二溝渠群組TRG2可安置在相鄰的兩個第一溝渠群組TRG1之間。在另一些實施例中，至少一第二溝渠群組TRG2可包括多個第二溝渠群組TRG2，而第一溝渠群組TRG1可安置在相鄰的兩個第二溝渠群組TRG2之間。在其他一些實施例中，如圖1所示，至少一第一溝渠群組TRG1可包括多個第一溝渠群組TRG1，而至少一第二溝渠群組TRG2可包括多個第二溝渠群組TRG2，其中第一溝渠群組TRG1和第二溝渠群組TRG2可在第一方向D1上和/或第二方向D2上交替排列。
圖1示例性地示出了三個第一溝渠群組TRG1和三個第二溝渠群組TRG2，且該些第一溝渠群組TRG1和該些第二溝渠群組TRG2可在第一方向D1和/或第二方向上D2交替排列。在一些實施例中，基底100可包括形成有第一溝渠群組TRG1的區域（例如圖1所示出的區域A2、A4、A6）以及形成有第二溝渠群組TRG2的區域（例如圖1所示出的區域A1、A3、A5）。圖1所示出之區域A1-A6的形狀、尺寸、數量和排列方式可根據晶圓的翹曲程度進行調整。
第一閘極結構110設置在每個第一溝渠102中且沿第二方向D2延伸。第一閘極結構110可包括絕緣層（例如氧化物）和導電層（例如經摻雜的多晶矽）。在一些實施例中，第一閘極結構110的導電層可藉由設置在導電層與基底100之間的絕緣層與基底100間隔開來。
第二閘極結構120設置在每個第二溝渠104中且沿第一方向D1延伸。第二閘極結構120可包括絕緣層（例如氧化物）和導電層（例如經摻雜的多晶矽）。在一些實施例中，第二閘極結構120的導電層可藉由設置在導電層與基底100之間的絕緣層與基底100間隔開來。
在一些實施例中，半導體結構10可更包括閘極接墊130和閘極線140。閘極接墊130可設置在基底100上。閘極線140可設置在基底100上且將第一閘極結構110及第二閘極結構120電性連接至閘極接墊130。
閘極接墊130的材料可包括導電材料，例如金屬材料（例如鋁或鎢）、導電金屬氮化物（例如WN、TiSiN、WSiN、TiN或TaN）或其組合。閘極線140的材料可包括導電材料，例如金屬材料（例如鋁或鎢）、導電金屬氮化物（例如WN、TiSiN、WSiN、TiN或TaN）或其組合。閘極線140可透過接觸插塞（未示出）與第一閘極結構110和第二閘極結構120電性連接。在一些實施例中，閘極線140的材料可不同於第一閘極結構110和第二閘極結構120中的導電層的材料。
在一些實施例中，閘極線140可包括在第一方向D1上延伸的多條第一線段142以及在第二方向D1上延伸的多條第二線段144。在一些實施例中，相鄰的兩條第一線段142可通過第二線段144連接。在一些實施例中，相鄰的兩條第二線段144可通過第一線段142連接。在一些實施例中，第一閘極結構110在第二方向D2上的相對兩端分別連接至閘極線140的第一線段142。在一些實施例中，第二閘極結構120在第一方向D1上的相對兩端分別連接至閘極線140的第二線段144。
在一些實施例中，半導體結構10可更包括設置在基底100上且覆蓋第一閘極結構110與第二閘極結構120的源極接墊150。在一些實施例中，閘極接墊130與閘極線140在垂直於基底的方向（例如垂直第一方向D1和第二方向D2的方向）上不與源極接墊150重疊。在一些實施例中，源極接墊150可包括覆蓋第一閘極結構110的第一部分（例如位於基底100的區域A2、A4、A6上的部分）以及覆蓋第二閘極結構120的第二部分（例如位於基底100的區域A1、A3、A5上的部分）。源極接墊150的第一部分可包括在第一方向D1延伸且在第二方向D2上彼此相對的第一側壁。從上視的角度來看，閘極線140的第一線段142可沿著源極接墊150的第一部分的第一側壁延伸。源極接墊150的第二部分可包括在第二方向D2延伸且在第一方向D1上彼此相對的第二側壁。從上視的角度來看，閘極線140的第二線段144可沿著源極接墊150的第二部分的第二側壁延伸。
源極接墊150可包括沿著第一方向D1延伸的多條第一狹縫152以及沿著第二方向D2延伸的多條第二狹縫154。在一些實施例中，多條第一狹縫152中的一些第一狹縫152可與多條第二狹縫154中的一些第二狹縫154彼此互連，而多條第一狹縫152中的另一些第一狹縫152可與多條第二狹縫154的另一些第二狹縫154彼此不互連。在一些實施例中，閘極線140的第一線段142在垂直於基底100的方向上可與源極接墊150的第一狹縫152重疊。在一些實施例中，閘極線140的第二線段144在垂直於基底100的方向上可與源極接墊150的第二狹縫154重疊。
源極接墊150的材料可包括導電材料，例如金屬材料（例如鋁或鎢）、導電金屬氮化物（例如WN、TiSiN、WSiN、TiN或TaN）或其組合。
在一些實施例中，基底100可包括埋設於基底100中的保護環160。保護環160可環繞第一閘極結構110和第二閘極結構120。在一些實施例中，從上視的角度來看，保護環160可環繞閘極接墊130和閘極線140。圖1僅以示例性實例示出1個保護環160作為說明，保護環160的數目可根據施加至半導體結構10的電壓進行調整。舉例來說，當施加至半導體結構10的電壓越高，環繞第一閘極結構110和第二閘極結構120的保護環160的數目可越多，但本發明不以此為限。
在一些實施例中，基底100可包括埋設於基底100中的密封環170。密封環170可環繞第一閘極結構110、第二閘極結構120和保護環160。在一些實施例中，從上視的角度來看，密封環170可環繞閘極接墊130、閘極線140和源極接墊150。密封環170可為電性浮置的（electrically floating），且密封環170的材料可包括絕緣材料，但不以此為限。
請參照圖2，實施例是包含半導體結構10的晶圓（例如如3A所示的晶圓1），亦即實施例具有沿著不同方向延伸之溝渠的設計。比較例是包含一般半導體結構的晶圓，亦即比較例是具有沿著相同方向延伸之溝渠的設計。圖2的縱軸為溝渠的深度，而圖2的橫軸為晶圓在進行背面研磨製程/背面金屬化製程前的曲率半徑（例如晶圓在完成源極/汲極接觸件的製程時的曲率半徑）。一般來說，曲率半徑越接近0表示晶圓的翹曲程度越大，且曲率半徑呈現負值表示晶圓朝下的表面為凹面（如圖3A所示之晶圓1）。在完成源極/汲極接觸件的製程時，晶圓的曲率半徑需小於約-20 m，若高於上述的極限值則會導致晶圓的翹曲程度過高而難以進行後續製程。從圖2可看出，即便實施例的溝渠深度達到8.2 μm，晶圓的曲率半徑仍小於-20 m（例如約-23 m）。然而，比較例的曲率半徑在溝渠深度約為7.5的情況下已大於-20 m（約為-19.4 m）。由此可知，在相同的曲率半徑下，實施例的溝渠深度較比較例的溝渠深度深約1.5 μm。在一些實施例中，在形成源極/汲極接觸件之前的一些製程中，例如在形成閘極的製程或是在溝渠中形成氧化層的製程，實施例的晶圓的曲率半徑都小於-20 m。
圖3A和圖3B所示的晶圓1為經背面研磨製程/背面金屬化製程後的晶圓。晶圓1是放在襯紙20上並置於平坦的平台30上進行量測。高度h為襯紙20與晶圓1在垂直平台30的方向所量測到最大距離（例如是晶圓1與襯紙20在邊緣處所間隔開的最大距離）。高度h越大代表晶圓1的翹曲程度越大，所以高度h又可稱為翹曲高度。
在表1中，實例1和實例2是包含半導體結構10的晶圓（如圖3A所示之晶圓1），亦即實例1和實例2具有沿著不同方向延伸之溝渠的設計。比較例1是包含一般半導體結構的晶圓，亦即比較例1具有沿著相同方向延伸之溝渠的設計。 [表1]
  溝渠深度 翹曲高度（h）
實例1 7.1 μm 18 mm
實例2 8.2μm 20 mm
比較例1 6.7 μm 19 mm
從表1可知，在相同翹曲高度下，半導體結構10的溝渠深度可增加約1 μm，故具有較佳的崩潰電壓。
綜上所述，在上述實施例的半導體結構中，藉由使基底包括沿著第二方向延伸的第一溝渠和沿著不同於第二方向之第一方向延伸的第二溝渠的設計來改善基底的應力分佈，如此可降低包含該基底之晶圓的翹曲程度。除此之外，形成於基底中的溝渠（例如第一溝渠和第二溝渠）的深度能夠更進一步地增加，以提升半導體結構的崩潰電壓（break down voltage）。
1:晶圓 10:半導體結構 20:襯紙 30:平台 100:基底 102:第一溝渠 104:第二溝渠 110:第一閘極結構 120:第二閘極結構 130:閘極接墊 140:閘極線 142:第一線段 144:第二線段 150:源極接墊 152:第一狹縫 154:第二狹縫 160:保護環 170:密封環 A1、A2、A3、A4、A5、A6:區域 D1:第一方向 D2:第二方向 h:高度 TRG1:第一溝渠群組 TRG2:第二溝渠群組
圖1是本發明一實施例的半導體結構的俯視示意圖。 圖2是溝渠深度和晶圓的曲率半徑的關係圖。 圖3A是本發明一實施例的包含半導體結構的晶圓於一視角下觀察的示意圖。 圖3B是本發明一實施例的包含半導體結構的晶圓於另一視角下觀察的示意圖。
10:半導體結構
100:基底
102:第一溝渠
104:第二溝渠
110:第一閘極結構
120:第二閘極結構
130:閘極接墊
140:閘極線
142:第一線段
144:第二線段
150:源極接墊
152:第一狹縫
154:第二狹縫
160:保護環
170:密封環
A1、A2、A3、A4、A5、A6:區域
D1:第一方向
D2:第二方向
TRG1:第一溝渠群組
TRG2:第二溝渠群組

Claims (8)

  1. 一種半導體結構，包括：基底，包括彼此間隔開來的至少一第一溝渠群組和至少一第二溝渠群組，所述第一溝渠群組包括在第一方向上彼此間隔開來且沿不同於所述第一方向的第二方向延伸的多個第一溝渠，所述第二溝渠群組包括在所述第二方向彼此間隔開來且沿所述第一方向延伸的多個第二溝渠；第一閘極結構，設置在每個所述第一溝渠中且沿所述第二方向延伸；第二閘極結構，設置在每個所述第二溝渠中且沿所述第一方向延伸；閘極接墊，設置在所述基底上；以及閘極線，設置在所述基底上且將所述第一閘極結構及所述第二閘極結構電性連接至所述閘極接墊，其中所述至少一第一溝渠群組包括多個第一溝渠群組，所述至少一第二溝渠群組包括多個第二溝渠群組，多個所述第一溝渠群組和多個所述第二溝渠群組在所述第一方向上和所述第二方向上交替排列，其中所述閘極線包括在所述第一方向上延伸的多條第一線段以及在所述第二方向上延伸的多條第二線段，其中相鄰的兩條所述第一線段通過所述第二線段連接，且相鄰的兩條所述第二線段通過所述第一線段連接，且 其中所述第一閘極結構在所述第二方向上的相對兩端分別連接至所述閘極線的所述第一線段，所述第二閘極結構在所述第一方向上的相對兩端分別連接至所述閘極線的所述第二線段。
  2. 如請求項1所述的半導體結構，更包括：源極接墊，設置在所述基底上且覆蓋所述第一閘極結構與所述第二閘極結構，其中所述源極接墊包括沿著所述第一方向延伸的多條第一狹縫以及沿著所述第二方向延伸的多條第二狹縫。
  3. 如請求項2所述的半導體結構，其中多條所述第一狹縫中的一些第一狹縫與多條所述第二狹縫中的一些第二狹縫彼此互連，而多條所述第一狹縫中的另一些第一狹縫與多條所述第二狹縫的另一些第二狹縫彼此不互連。
  4. 如請求項2所述的半導體結構，其中所述閘極接墊與所述閘極線在垂直於所述基底的方向上不與所述源極接墊重疊。
  5. 如請求項2所述的半導體結構，其中所述第一線段在垂直於所述基底的方向上與所述第一狹縫重疊，所述第二線段在垂直於所述基底的所述方向上與所述第二狹縫重疊。
  6. 如請求項2所述的半導體結構，其中所述源極接墊包括覆蓋所述第一閘極結構的第一部分和覆蓋所述第二閘極結構的第二部分，其中所述源極接墊的所述第一部分包括在所述第一方向延伸且彼此相對的第一側壁，從上視的角度來看，所述第一線段沿著所述第一側壁延伸， 其中所述源極接墊的所述第二部分包括在所述第二方向延伸且彼此相對的第二側壁，從上視的角度來看，所述第二線段沿著所述第二側壁延伸。
  7. 如請求項1所述的半導體結構，其中所述第一方向與所述第二方向大致上與所述基底的頂表面平行，且所述第一方向大致上與所述第二方向垂直。
  8. 如請求項1所述的半導體結構，其中所述第一溝渠和所述第二溝渠的深度在約7.1μm至約8.5μm的範圍中。
TW110142012A 2021-11-11 2021-11-11 半導體結構 TWI825508B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110142012A TWI825508B (zh) 2021-11-11 2021-11-11 半導體結構
CN202111430247.3A CN116110951A (zh) 2021-11-11 2021-11-29 半导体结构
US17/674,843 US20230144304A1 (en) 2021-11-11 2022-02-18 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110142012A TWI825508B (zh) 2021-11-11 2021-11-11 半導體結構

Publications (2)

Publication Number Publication Date
TW202320336A TW202320336A (zh) 2023-05-16
TWI825508B true TWI825508B (zh) 2023-12-11

Family

ID=86228945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142012A TWI825508B (zh) 2021-11-11 2021-11-11 半導體結構

Country Status (3)

Country Link
US (1) US20230144304A1 (zh)
CN (1) CN116110951A (zh)
TW (1) TWI825508B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008445A1 (en) * 1998-10-14 2003-01-09 International Rectifier Corporation MOSgated device with trench structure and remote contact and process for its manufacture
TW201320306A (zh) * 2011-10-25 2013-05-16 Fairchild Semiconductor 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
US20180323155A1 (en) * 2016-06-30 2018-11-08 Alpha And Omega Semiconductor Incorporated Trench mosfet device and the preparation method thereof
CN112397593A (zh) * 2021-01-20 2021-02-23 中芯集成电路制造(绍兴)有限公司 半导体器件及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008445A1 (en) * 1998-10-14 2003-01-09 International Rectifier Corporation MOSgated device with trench structure and remote contact and process for its manufacture
TW201320306A (zh) * 2011-10-25 2013-05-16 Fairchild Semiconductor 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
US20180323155A1 (en) * 2016-06-30 2018-11-08 Alpha And Omega Semiconductor Incorporated Trench mosfet device and the preparation method thereof
CN112397593A (zh) * 2021-01-20 2021-02-23 中芯集成电路制造(绍兴)有限公司 半导体器件及制造方法

Also Published As

Publication number Publication date
TW202320336A (zh) 2023-05-16
US20230144304A1 (en) 2023-05-11
CN116110951A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
US8921936B2 (en) Ultra high voltage MOS transistor device
TWI570914B (zh) 半導體裝置
JP5458809B2 (ja) 半導体装置
CN102549754B (zh) 屏蔽栅极mosfet中的屏蔽接触
US11710784B2 (en) Semiconductor device with interlayer dielectric film
JP2018129378A (ja) 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
JP6817895B2 (ja) 半導体装置
US8872265B2 (en) Trench power MOSFET and fabrication method thereof
US20210202471A1 (en) Shielded gate trench mosfet with esd diode manufactured using two poly-silicon layers process
US8552492B2 (en) Semiconductor device
US20150054064A1 (en) Power semiconductor device with super junction structure and interlaced, grid-type trench network
US20150162423A1 (en) Semiconductor power devices and methods of manufacturing the same
TWI825508B (zh) 半導體結構
US10644101B2 (en) Level shifter and semiconductor device
CN114512532A (zh) 半导体器件
KR102030463B1 (ko) 레터럴 타입의 전력 반도체 소자
CN112889158B (zh) 半导体装置
US11605734B2 (en) Transistor device having a source region segments and body region segments
US20230387215A1 (en) Silicon carbide semiconductor device
US20230282714A1 (en) Semiconductor structure and method of forming buried field plate structures
TWI802320B (zh) 半導體結構以及閘極結構的製造方法
KR102030465B1 (ko) 레터럴 타입의 전력 반도체 소자
KR102119483B1 (ko) 전력 반도체 소자 및 그 제조방법
KR20220075811A (ko) 반도체 소자 및 그 제조 방법
JP2024015543A (ja) 半導体装置およびその製造方法